JPH10233756A - マルチパスの最大比合成回路 - Google Patents
マルチパスの最大比合成回路Info
- Publication number
- JPH10233756A JPH10233756A JP9051189A JP5118997A JPH10233756A JP H10233756 A JPH10233756 A JP H10233756A JP 9051189 A JP9051189 A JP 9051189A JP 5118997 A JP5118997 A JP 5118997A JP H10233756 A JPH10233756 A JP H10233756A
- Authority
- JP
- Japan
- Prior art keywords
- pilot symbol
- circuit
- phase
- symbol
- vector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Radio Transmission System (AREA)
Abstract
(57)【要約】
【課題】直接スペクトル拡散ＣＤＭＡ通信方式における
マルチパス受信信号の最大比合成回路の回路規模を縮小
し、消費電力を低減する。 【解決手段】各パス毎に、受信フレームの先頭スロット
の情報シンボルブロックをメモリ５に記憶し、次スロッ
トのパイロットシンボルブロックとパイロットシンボル
生成回路１からの既知のパイロットシンボルとを複素乗
算器２で共役複素乗算してパイロットシンボルの位相回
転量を求める。その出力を平均化回路３で平均化し、補
間回路４で位相補償ベクトルを求める。その出力とメモ
リ５の出力を複素乗算器６で共役複素乗算して得られた
パス毎の出力ベクトルを加算器２０で合成するように構
成した。
マルチパス受信信号の最大比合成回路の回路規模を縮小
し、消費電力を低減する。 【解決手段】各パス毎に、受信フレームの先頭スロット
の情報シンボルブロックをメモリ５に記憶し、次スロッ
トのパイロットシンボルブロックとパイロットシンボル
生成回路１からの既知のパイロットシンボルとを複素乗
算器２で共役複素乗算してパイロットシンボルの位相回
転量を求める。その出力を平均化回路３で平均化し、補
間回路４で位相補償ベクトルを求める。その出力とメモ
リ５の出力を複素乗算器６で共役複素乗算して得られた
パス毎の出力ベクトルを加算器２０で合成するように構
成した。
Description
【０００１】
【発明の属する技術分野】本発明は符号分割多元接続
（ＣＤＭＡ：Code Division Multiple Access ）通信に
おけるマルチパスの最大比合成回路に関するものであ
る。以下に、本発明の技術分野のバックグランドを簡単
に説明する。マルチパスフェージングは、電波が送信機
から受信機に至るまでに通路長の異なるいくつもの経路
を通り、それらが合成されるときに発生する。その結
果、受信レベルは一定にならずに変動し、ＳＮ比を減少
させたり誤り率を増加させたりするなど、信号品質を劣
化させるように働く。
（ＣＤＭＡ：Code Division Multiple Access ）通信に
おけるマルチパスの最大比合成回路に関するものであ
る。以下に、本発明の技術分野のバックグランドを簡単
に説明する。マルチパスフェージングは、電波が送信機
から受信機に至るまでに通路長の異なるいくつもの経路
を通り、それらが合成されるときに発生する。その結
果、受信レベルは一定にならずに変動し、ＳＮ比を減少
させたり誤り率を増加させたりするなど、信号品質を劣
化させるように働く。
【０００２】このフェージング対策として、ダイバーシ
チ技術（スペースダイバーシチ，周波数ダイバーシチ
等）が利用されているが、直接スペクトル拡散による通
信方式では、マルチパスを逆に利用（有効なパスを合
成）したパスダイバーシチも有用である。さらに、この
複数パスの受信レベル合成方式には、最も受信レベルの
高いパスを選択して切り替えて出力する選択合成方式、
各パスの信号が互いに同相で加わるように合成する等利
得合成方式、受信レベルで重み付けを行って各パスの信
号が互いに同相で加わるように合成する最大比合成方式
があるが、これらのうち最大比合成方式が最もダイバー
シチ利得が大きい。
チ技術（スペースダイバーシチ，周波数ダイバーシチ
等）が利用されているが、直接スペクトル拡散による通
信方式では、マルチパスを逆に利用（有効なパスを合
成）したパスダイバーシチも有用である。さらに、この
複数パスの受信レベル合成方式には、最も受信レベルの
高いパスを選択して切り替えて出力する選択合成方式、
各パスの信号が互いに同相で加わるように合成する等利
得合成方式、受信レベルで重み付けを行って各パスの信
号が互いに同相で加わるように合成する最大比合成方式
があるが、これらのうち最大比合成方式が最もダイバー
シチ利得が大きい。
【０００３】
【従来の技術】図３は従来の最大比合成回路の構成例図
であり、図４はフレームフォーマット例図である。図３
において、１はパイロットシンボル生成回路、２は第一
の共役複素乗算器、３は平均化回路、４は補間回路、５
はメモリ、６は第二の共役複素乗算器、７は正規化係数
算出回路、８は第一の乗算器、９は重付係数算出回路、
１０は第二の乗算器である。１１は加算器であり、複数
のパス（＃１〜＃ｎ）毎に設けられた以上の回路の出力
を加算する。以下に従来の同期検波、最大比合成の動作
を図３を用いて説明する。
であり、図４はフレームフォーマット例図である。図３
において、１はパイロットシンボル生成回路、２は第一
の共役複素乗算器、３は平均化回路、４は補間回路、５
はメモリ、６は第二の共役複素乗算器、７は正規化係数
算出回路、８は第一の乗算器、９は重付係数算出回路、
１０は第二の乗算器である。１１は加算器であり、複数
のパス（＃１〜＃ｎ）毎に設けられた以上の回路の出力
を加算する。以下に従来の同期検波、最大比合成の動作
を図３を用いて説明する。
【０００４】図４に示したフレーム中に構成されている
スロット内の連続した情報シンボル列（以下情報シンボ
ルブロックと呼ぶ）を受信したとき、情報シンボルブロ
ックはメモリ５に記憶され、次スロットの単一のパイロ
ットシンボルもしくは連続したパイロットシンボル列
（以下パイロットシンボルブロックと呼ぶ）を受信した
とき、パイロットシンボルブロックは第一の共役複素乗
算器２に入力される。このとき、受信機側では伝送され
てくるパイロットシンボルのパターンが分かっているた
め、パイロットシンボル生成回路１は、パイロットシン
ボルブロックが送信機で生成された時と同一位相のパイ
ロットシンボル系列を生成し、出力して、共役複素乗算
器２でパイロットシンボルブロック内の各パイロットシ
ンボルと共役複素乗算する。
スロット内の連続した情報シンボル列（以下情報シンボ
ルブロックと呼ぶ）を受信したとき、情報シンボルブロ
ックはメモリ５に記憶され、次スロットの単一のパイロ
ットシンボルもしくは連続したパイロットシンボル列
（以下パイロットシンボルブロックと呼ぶ）を受信した
とき、パイロットシンボルブロックは第一の共役複素乗
算器２に入力される。このとき、受信機側では伝送され
てくるパイロットシンボルのパターンが分かっているた
め、パイロットシンボル生成回路１は、パイロットシン
ボルブロックが送信機で生成された時と同一位相のパイ
ロットシンボル系列を生成し、出力して、共役複素乗算
器２でパイロットシンボルブロック内の各パイロットシ
ンボルと共役複素乗算する。
【０００５】共役複素乗算によりパイロットシンボルブ
ロック内の各パイロットシンボルの位相回転量が求めら
れ、さらに平均化回路３で平均化されて平均位相回転ベ
クトルが求められる。パイロットシンボルブロック内の
ｋ番目のパイロットシンボルのベクトルを（Ｐik＋ｊＰ
qk）、送信時におけるパイロットシンボルブロック内の
ｋ番目のパイロットシンボルのベクトルを（Ｕik＋ｊＵ
qk）とすると、平均位相回転ベクトル（Ｒi ＋ｊＲq ）
は、次式で求められる。
ロック内の各パイロットシンボルの位相回転量が求めら
れ、さらに平均化回路３で平均化されて平均位相回転ベ
クトルが求められる。パイロットシンボルブロック内の
ｋ番目のパイロットシンボルのベクトルを（Ｐik＋ｊＰ
qk）、送信時におけるパイロットシンボルブロック内の
ｋ番目のパイロットシンボルのベクトルを（Ｕik＋ｊＵ
qk）とすると、平均位相回転ベクトル（Ｒi ＋ｊＲq ）
は、次式で求められる。
【０００６】
【数１】 ここで、Ｎはパイロットシンボルブロック内のパイロッ
トシンボル数である。
トシンボル数である。
【０００７】次に、補間回路４は、前記情報シンボルブ
ロックを位相補償するための位相補償ベクトルを求め
る。平均０次内挿で補間する場合、補間する情報シンボ
ルブロックの前での平均位相回転ベクトルを（Ｒi old
＋ｊＲq old ）とし、後ろでの平均位相回転ベクトルを
（Ｒi new ＋ｊＲq new ）とすると、位相補償ベクトル
（Ｓi ＋ｊＳq ）は、次式で求められる。
ロックを位相補償するための位相補償ベクトルを求め
る。平均０次内挿で補間する場合、補間する情報シンボ
ルブロックの前での平均位相回転ベクトルを（Ｒi old
＋ｊＲq old ）とし、後ろでの平均位相回転ベクトルを
（Ｒi new ＋ｊＲq new ）とすると、位相補償ベクトル
（Ｓi ＋ｊＳq ）は、次式で求められる。
【０００８】
【数２】Ｓi ＝（Ｒi old ＋Ｒi new ）／２ Ｓq ＝（Ｒq old ＋Ｒq new ）／２
【０００９】補間回路４で求めた位相補償ベクトルは、
第二の共役複素乗算器６に入力され、メモリ５に記憶さ
れている情報シンボルブロック内の各情報シンボルが共
役複素乗算されることにより位相補償される。メモリ５
に記憶された情報シンボルブロックの内、ｌ番目の情報
シンボルのベクトルを（Ｉil＋ｊＩql）とすると、位相
補償後におけるｌ番目の情報シンボルのベクトル（Ｅil
＋ｊＥql）は、次式で求められる。
第二の共役複素乗算器６に入力され、メモリ５に記憶さ
れている情報シンボルブロック内の各情報シンボルが共
役複素乗算されることにより位相補償される。メモリ５
に記憶された情報シンボルブロックの内、ｌ番目の情報
シンボルのベクトルを（Ｉil＋ｊＩql）とすると、位相
補償後におけるｌ番目の情報シンボルのベクトル（Ｅil
＋ｊＥql）は、次式で求められる。
【００１０】
【数３】Ｅil＝Ｉil・Ｓi ＋Ｉql・Ｓq Ｅql＝Ｉql・Ｓi −Ｉil・Ｓq
【００１１】しかし、上記の位相補償ベクトルは振幅１
に正規化されていないため、正規化係数算出回路７で正
規化係数を算出し、第一の乗算器８で前記位相補償後の
情報シンボルに掛けることで、位相補償後の情報ベクト
ルの振幅を受信時の振幅に保つ。ゆえに、正規化後の情
報シンボルブロックにおけるｌ番目の情報シンボルのベ
クトル（Ｄil＋ｊＤql）は、次式で求められる。
に正規化されていないため、正規化係数算出回路７で正
規化係数を算出し、第一の乗算器８で前記位相補償後の
情報シンボルに掛けることで、位相補償後の情報ベクト
ルの振幅を受信時の振幅に保つ。ゆえに、正規化後の情
報シンボルブロックにおけるｌ番目の情報シンボルのベ
クトル（Ｄil＋ｊＤql）は、次式で求められる。
【００１２】
【数４】Ｄil＝ （Ｉil・Ｓi ＋Ｉql・Ｓq ）／（Ｓi
2 ＋Ｓq 2 ）1/2 Ｄql＝ （Ｉql・Ｓi −Ｉil・Ｓq ）／（Ｓi 2 ＋Ｓq
2 ）1/2
2 ＋Ｓq 2 ）1/2 Ｄql＝ （Ｉql・Ｓi −Ｉil・Ｓq ）／（Ｓi 2 ＋Ｓq
2 ）1/2
【００１３】位相補償され、正規化されたベクトルは、
重付係数算出回路９で振幅が求められ、第二の乗算器１
０で振幅で重み付けされる。最後に、加算器１１で、１
シンボル内の全てのマルチパス波のそれぞれで位相補償
され、振幅重み付けされたベクトルを加算（最大化合
成）する。ｌ番目の情報シンボルにおいて、ｍパス目の
位相補償後のベクトルを（Ｄilm ＋ｊＤqlm ）とする
と、最大比合成したｌ番目の情報シンボルのベクトル
（Ｍil＋ｊＭql）は、次式で求められる。
重付係数算出回路９で振幅が求められ、第二の乗算器１
０で振幅で重み付けされる。最後に、加算器１１で、１
シンボル内の全てのマルチパス波のそれぞれで位相補償
され、振幅重み付けされたベクトルを加算（最大化合
成）する。ｌ番目の情報シンボルにおいて、ｍパス目の
位相補償後のベクトルを（Ｄilm ＋ｊＤqlm ）とする
と、最大比合成したｌ番目の情報シンボルのベクトル
（Ｍil＋ｊＭql）は、次式で求められる。
【００１４】
【数５】 ここでｎは合成するパス数である。
【００１５】このようにして、上記従来の最大比合成回
路例は、有効なパス＃１〜＃ｎのマルチパス波をパス毎
に位相補償し、振幅で重み付けして合成することでダイ
バーシチ効果を生み、フェージングによる受信パワーの
変動を抑制するとともに、ＳＮＲ（ＳＮＲ：Signal Noi
se Ratio信号対雑音比）を改善することができる。
路例は、有効なパス＃１〜＃ｎのマルチパス波をパス毎
に位相補償し、振幅で重み付けして合成することでダイ
バーシチ効果を生み、フェージングによる受信パワーの
変動を抑制するとともに、ＳＮＲ（ＳＮＲ：Signal Noi
se Ratio信号対雑音比）を改善することができる。
【００１６】
【発明が解決しようとする課題】しかし、上記従来の最
大比合成回路の構成では、正規化と重み付けの際に行う
除算と平方根計算が必要なために、処理が複雑化する
上、演算量の増加により消費電力が大きいという欠点が
ある。また、乗算回数が多いため、乗算器が多数個設け
られて回路規模が大きくなるという欠点がある。
大比合成回路の構成では、正規化と重み付けの際に行う
除算と平方根計算が必要なために、処理が複雑化する
上、演算量の増加により消費電力が大きいという欠点が
ある。また、乗算回数が多いため、乗算器が多数個設け
られて回路規模が大きくなるという欠点がある。
【００１７】本発明の目的は、上記従来の問題点を解決
するため、小規模の回路構成で且つ低消費電力で実現で
きるマルチパスの最大比合成回路を提供するものであ
る。
するため、小規模の回路構成で且つ低消費電力で実現で
きるマルチパスの最大比合成回路を提供するものであ
る。
【００１８】
【課題を解決するための手段】本発明のマルチパスの最
大比合成回路は、直接スペクトル拡散ＣＤＭＡ通信方式
におけるマルチパス毎の受信信号を位相補償し加算器で
合成するように構成されたマルチパスの最大比合成回路
において、前記マルチパス毎に、受信フレーム中に構成
されているスロット内の情報シンボルブロックを記憶す
るメモリと、送信側で生成されるパイロットシンボルと
同一位相のパイロットシンボルを受信タイミングに合わ
せて生成するパイロットシンボル生成回路と、次の受信
スロットのパイロットシンボルブロックのパイロットシ
ンボルと前記パイロットシンボル生成回路で生成された
パイロットシンボルとを共役複素乗算して受信パイロッ
トシンボルの位相回転量を求める第１の複素乗算器と、
該第１の複素乗算器から出力される受信パイロットシン
ボルの位相回転量を平均して平均位相回転ベクトルを求
める平均化回路と、前記情報シンボルブロックの前後に
位置するパイロットシンボルブロックの前記平均位相回
転ベクトルを内挿補間して位相補償ベクトルを求める補
償回路と、該位相補償ベクトルと前記メモリに記憶され
た情報シンボルブロック内の各情報シンボルとを共役複
素乗算して各情報シンボルの位相回転量を取り除き送信
時の位相に戻す第２の複素乗算器とを備え、マルチパス
毎の前記第２の複素乗算器の出力を前記加算器で合成す
るように構成されたことを特徴とするものである。
大比合成回路は、直接スペクトル拡散ＣＤＭＡ通信方式
におけるマルチパス毎の受信信号を位相補償し加算器で
合成するように構成されたマルチパスの最大比合成回路
において、前記マルチパス毎に、受信フレーム中に構成
されているスロット内の情報シンボルブロックを記憶す
るメモリと、送信側で生成されるパイロットシンボルと
同一位相のパイロットシンボルを受信タイミングに合わ
せて生成するパイロットシンボル生成回路と、次の受信
スロットのパイロットシンボルブロックのパイロットシ
ンボルと前記パイロットシンボル生成回路で生成された
パイロットシンボルとを共役複素乗算して受信パイロッ
トシンボルの位相回転量を求める第１の複素乗算器と、
該第１の複素乗算器から出力される受信パイロットシン
ボルの位相回転量を平均して平均位相回転ベクトルを求
める平均化回路と、前記情報シンボルブロックの前後に
位置するパイロットシンボルブロックの前記平均位相回
転ベクトルを内挿補間して位相補償ベクトルを求める補
償回路と、該位相補償ベクトルと前記メモリに記憶され
た情報シンボルブロック内の各情報シンボルとを共役複
素乗算して各情報シンボルの位相回転量を取り除き送信
時の位相に戻す第２の複素乗算器とを備え、マルチパス
毎の前記第２の複素乗算器の出力を前記加算器で合成す
るように構成されたことを特徴とするものである。
【００１９】
【発明の実施の形態】本発明の最大比合成回路の構成を
図１に示す。図において、１はパイロットシンボル生成
回路であって、送信機で生成されるパイロットシンボル
と同一位相のパイロットシンボルを受信タイミングに合
わせて生成する。２は第一の複素乗算器であって、受信
したパイロットシンボルとパイロットシンボル生成回路
１で生成されたパイロットシンボルとを共役複素乗算し
て受信パイロットシンボルの位相回転量を求める。
図１に示す。図において、１はパイロットシンボル生成
回路であって、送信機で生成されるパイロットシンボル
と同一位相のパイロットシンボルを受信タイミングに合
わせて生成する。２は第一の複素乗算器であって、受信
したパイロットシンボルとパイロットシンボル生成回路
１で生成されたパイロットシンボルとを共役複素乗算し
て受信パイロットシンボルの位相回転量を求める。
【００２０】３は平均化回路であって、パイロットシン
ボルブロック内の各パイロットシンボルの位相回転量を
平均して平均位相回転ベクトルを求める。４は補間回路
であって、位相補償する情報シンボルブロックの前後に
位置するパイロットシンボルブロックの平均位相回転ベ
クトルを内挿補間して位相補償ベクトルを求める。５は
メモリであって、位相補償する情報シンボルブロックを
記憶する。
ボルブロック内の各パイロットシンボルの位相回転量を
平均して平均位相回転ベクトルを求める。４は補間回路
であって、位相補償する情報シンボルブロックの前後に
位置するパイロットシンボルブロックの平均位相回転ベ
クトルを内挿補間して位相補償ベクトルを求める。５は
メモリであって、位相補償する情報シンボルブロックを
記憶する。
【００２１】６は第二の複素乗算器であって、補間回路
４で求めた位相補償ベクトルとメモリ５に記憶された情
報シンボルブロック内の各情報シンボルとを共役複素乗
算して、各情報シンボルの位相回転量を取り除いて送信
時の位相に戻す。２０は加算器であって、１シンボル内
の全てのマルチパス波でそれぞれ位相補償されたベクト
ルを全加算する。
４で求めた位相補償ベクトルとメモリ５に記憶された情
報シンボルブロック内の各情報シンボルとを共役複素乗
算して、各情報シンボルの位相回転量を取り除いて送信
時の位相に戻す。２０は加算器であって、１シンボル内
の全てのマルチパス波でそれぞれ位相補償されたベクト
ルを全加算する。
【００２２】
【作用】本発明の最大比合成回路の作用を図１を用いて
説明する。最初のスロットの連続した情報シンボル列
（以下情報シンボルブロックと呼ぶ）を受信したとき、
情報シンボルブロックはメモリ５に記憶され、次スロッ
トの単一のパイロットシンボルもしくは連続したパイロ
ットシンボル列（以下パイロットシンボルブロックと呼
ぶ）を受信したとき、パイロットシンボルブロックは第
一の共役複素乗算器２に入力される。このとき、受信機
側では伝送されてくるパイロットシンボルのパターンが
分かっているため、パイロットシンボル生成回路１は、
パイロットシンボルブロックが送信機で生成された時と
同一位相のパイロットシンボル系列を生成し、出力し
て、共役複素乗算器２でパイロットシンボルブロック内
の各パイロットシンボルと共役複素乗算する。
説明する。最初のスロットの連続した情報シンボル列
（以下情報シンボルブロックと呼ぶ）を受信したとき、
情報シンボルブロックはメモリ５に記憶され、次スロッ
トの単一のパイロットシンボルもしくは連続したパイロ
ットシンボル列（以下パイロットシンボルブロックと呼
ぶ）を受信したとき、パイロットシンボルブロックは第
一の共役複素乗算器２に入力される。このとき、受信機
側では伝送されてくるパイロットシンボルのパターンが
分かっているため、パイロットシンボル生成回路１は、
パイロットシンボルブロックが送信機で生成された時と
同一位相のパイロットシンボル系列を生成し、出力し
て、共役複素乗算器２でパイロットシンボルブロック内
の各パイロットシンボルと共役複素乗算する。
【００２３】共役複素乗算により、パイロットシンボル
ブロック内の各パイロットシンボルの位相回転量が求め
られ、さらに平均化回路３で平均化されて平均位相回転
ベクトルが求められる。パイロットシンボルブロック内
のｋ番目のパイロットシンボルのベクトルを（Ｐik＋ｊ
Ｐqk）とし、送信時におけるパイロットシンボルブロッ
ク内のｋ番目のパイロットシンボルのベクトルを（Ｕik
＋ｊＵqk）とすると、平均位相回転ベクトル（Ｒik＋ｊ
Ｒqk）は、次式で求められる。
ブロック内の各パイロットシンボルの位相回転量が求め
られ、さらに平均化回路３で平均化されて平均位相回転
ベクトルが求められる。パイロットシンボルブロック内
のｋ番目のパイロットシンボルのベクトルを（Ｐik＋ｊ
Ｐqk）とし、送信時におけるパイロットシンボルブロッ
ク内のｋ番目のパイロットシンボルのベクトルを（Ｕik
＋ｊＵqk）とすると、平均位相回転ベクトル（Ｒik＋ｊ
Ｒqk）は、次式で求められる。
【００２４】
【数６】 ここで、Ｎはパイロットシンボルブロック内のパイロッ
トシンボル数である。
トシンボル数である。
【００２５】次に、補間回路４は、連続した情報シンボ
ル列（以下情報シンボルブロックと呼ぶ）を位相補償す
るための位相補償ベクトルを求める。平均０次内挿で補
間する場合、補間する情報シンボルブロックの前での平
均位相回転ベクトルを（Ｒiold ＋ｊＲq old ）とし、
後ろでの平均位相回転ベクトルを（Ｒi new ＋ｊＲ
qnew ）とすると、位相補償ベクトル（Ｓi ＋ｊＳq ）
は、次式で求められる。
ル列（以下情報シンボルブロックと呼ぶ）を位相補償す
るための位相補償ベクトルを求める。平均０次内挿で補
間する場合、補間する情報シンボルブロックの前での平
均位相回転ベクトルを（Ｒiold ＋ｊＲq old ）とし、
後ろでの平均位相回転ベクトルを（Ｒi new ＋ｊＲ
qnew ）とすると、位相補償ベクトル（Ｓi ＋ｊＳq ）
は、次式で求められる。
【００２６】
【数７】Ｓi ＝（Ｒi old ＋Ｒi new ）／２ Ｓq ＝（Ｒq old ＋Ｒq new ）／２
【００２７】補間回路４で求めた位相補償ベクトルは、
第二の共役複素乗算器６に入力され、メモリ５に記憶さ
れている情報シンボルブロック内の各情報シンボルが共
役複素乗算されることにより位相補償される。メモリ５
に記憶された情報シンボルブロックの内、ｌ番目の情報
シンボルのベクトルを（Ｉil＋ｊＩql）とすると、位相
補償後におけるｌ番目の情報シンボルのベクトル（Ｅil
＋ｊＥql）は、次式で求められる。
第二の共役複素乗算器６に入力され、メモリ５に記憶さ
れている情報シンボルブロック内の各情報シンボルが共
役複素乗算されることにより位相補償される。メモリ５
に記憶された情報シンボルブロックの内、ｌ番目の情報
シンボルのベクトルを（Ｉil＋ｊＩql）とすると、位相
補償後におけるｌ番目の情報シンボルのベクトル（Ｅil
＋ｊＥql）は、次式で求められる。
【００２８】
【数８】Ｅil＝Ｉil・Ｓi ＋Ｉql・Ｓq Ｅql＝Ｉql・Ｓi −Ｉil・Ｓq
【００２９】以上は従来回路と同じである。ここで、上
記の位相補償ベクトルは正規化されていないので、情報
シンボルは位相補償と同時に、振幅がパイロットシンボ
ルブロックの平均振幅倍されている。即ち、パイロット
シンボルブロックの平均振幅で重み付けされている。従
って、加算器２０で１シンボル内の全てのマルチパス波
で位相補償されたベクトルを加算するだけで最大比合成
ができる。ｌ番目の情報シンボルにおいて、ｍパス目の
位相補償後のベクトルを（Ｄilm ＋ｊＤqlm ）とする
と、最大比合成したｌ番目の情報シンボルのベクトル
（Ｍil＋ｊＭql）は、次式で求められる。
記の位相補償ベクトルは正規化されていないので、情報
シンボルは位相補償と同時に、振幅がパイロットシンボ
ルブロックの平均振幅倍されている。即ち、パイロット
シンボルブロックの平均振幅で重み付けされている。従
って、加算器２０で１シンボル内の全てのマルチパス波
で位相補償されたベクトルを加算するだけで最大比合成
ができる。ｌ番目の情報シンボルにおいて、ｍパス目の
位相補償後のベクトルを（Ｄilm ＋ｊＤqlm ）とする
と、最大比合成したｌ番目の情報シンボルのベクトル
（Ｍil＋ｊＭql）は、次式で求められる。
【００３０】
【数９】 ここでｎは合成するパス数である。
【００３１】このようにして、本発明の最大比合成回路
の構成においても、有効なマルチパス波をパス毎に位相
補償し、各マルチパス波におけるパイロットシンボルブ
ロックの平均振幅で重み付けして合成することでダイバ
ーシチ効果を生み、フェージングによる受信パワーの変
動を抑制するとともに、ＳＮＲを改善することができ
る。
の構成においても、有効なマルチパス波をパス毎に位相
補償し、各マルチパス波におけるパイロットシンボルブ
ロックの平均振幅で重み付けして合成することでダイバ
ーシチ効果を生み、フェージングによる受信パワーの変
動を抑制するとともに、ＳＮＲを改善することができ
る。
【００３２】図２に本発明の最大比合成回路による実測
データを、表１にその測定諸元を示す。本発明による最
大比合成回路が、選択合成方式，等利得合成方式に比
べ、より大きなダイバーシチ利得が得られているのが分
かる。
データを、表１にその測定諸元を示す。本発明による最
大比合成回路が、選択合成方式，等利得合成方式に比
べ、より大きなダイバーシチ利得が得られているのが分
かる。
【００３３】
【表１】
【００３４】
【発明の効果】以上説明したように、本発明を実施する
ことにより、従来の最大比合成回路における正規化係数
算出回路７、第一の乗算器８、重付係数算出回路９及び
第二の乗算器１０が削減されるため、回路規模が小さく
なり、また、演算量が減ることにより低消費電力化が図
れるなど実用上の効果が大きい。
ことにより、従来の最大比合成回路における正規化係数
算出回路７、第一の乗算器８、重付係数算出回路９及び
第二の乗算器１０が削減されるため、回路規模が小さく
なり、また、演算量が減ることにより低消費電力化が図
れるなど実用上の効果が大きい。
【図１】本発明の実施例を示すブロック図である。
【図２】本発明の実施例による実測データである。
【図３】従来の回路ブロック図である。
【図４】フレームフォーマット例図である。
【符号の説明】 １ パイロットシンボル生成回路 ２ 第１の共役複素乗算器 ３ 平均化回路 ４ 補間回路 ５ メモリ ６ 第２の共役複素乗算器 ７ 正規化係数算出回路 ８ 第１の乗算器 ９ 重付係数算出回路 １０ 第２の乗算器 １１ 加算器 ２０ 加算器
Claims (1)
- 【請求項１】 直接スペクトル拡散ＣＤＭＡ通信方式に
おけるマルチパス毎の受信信号を位相補償し加算器で合
成するように構成されたマルチパスの最大比合成回路に
おいて、 前記マルチパス毎に、 受信フレーム中に構成されるスロット内の情報シンボル
ブロックを記憶するメモリと、 送信側で生成されるパイロットシンボルと同一位相のパ
イロットシンボルを受信タイミングに合わせて生成する
パイロットシンボル生成回路と、 次の受信スロットのパイロットシンボルブロックのパイ
ロットシンボルと前記パイロットシンボル生成回路で生
成されたパイロットシンボルとを共役複素乗算して受信
パイロットシンボルの位相回転量を求める第１の複素乗
算器と、 該第１の複素乗算器から出力される受信パイロットシン
ボルの位相回転量を平均して平均位相回転ベクトルを求
める平均化回路と、 前記情報シンボルブロックの前後に位置するパイロット
シンボルブロックの前記平均位相回転ベクトルを内挿補
間して位相補償ベクトルを求める補償回路と、 該位相補償ベクトルと前記メモリに記憶された情報シン
ボルブロック内の各情報シンボルとを共役複素乗算して
各情報シンボルの位相回転量を取り除き送信時の位相に
戻す第２の複素乗算器とを備え、 マルチパス毎の前記第２の複素乗算器の出力を前記加算
器で合成するように構成されたことを特徴とするマルチ
パスの最大比合成回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9051189A JPH10233756A (ja) | 1997-02-20 | 1997-02-20 | マルチパスの最大比合成回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9051189A JPH10233756A (ja) | 1997-02-20 | 1997-02-20 | マルチパスの最大比合成回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10233756A true JPH10233756A (ja) | 1998-09-02 |
Family
ID=12879931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9051189A Pending JPH10233756A (ja) | 1997-02-20 | 1997-02-20 | マルチパスの最大比合成回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10233756A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001058071A1 (fr) * | 2000-02-03 | 2001-08-09 | Matsushita Electric Industrial Co., Ltd. | Circuit de memoire, et circuit de detection synchrone |
| WO2001073966A1 (fr) * | 2000-03-28 | 2001-10-04 | Matsushita Electric Industrial Co., Ltd. | Recepteur sans fil et procede de reception sans fil |
| US6876694B2 (en) | 2000-03-15 | 2005-04-05 | Nec Corporation | Method and apparatus for decoding spread spectrum signal for CDMA |
| US7450631B2 (en) | 2001-10-26 | 2008-11-11 | Intel Corporation | Metric correction for multi user detection, for long codes DS-CDMA |
-
1997
- 1997-02-20 JP JP9051189A patent/JPH10233756A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001058071A1 (fr) * | 2000-02-03 | 2001-08-09 | Matsushita Electric Industrial Co., Ltd. | Circuit de memoire, et circuit de detection synchrone |
| US6985468B2 (en) | 2000-02-03 | 2006-01-10 | Matsushita Electric Industrial Co., Ltd. | Memory circuit and coherent detection circuit |
| US6876694B2 (en) | 2000-03-15 | 2005-04-05 | Nec Corporation | Method and apparatus for decoding spread spectrum signal for CDMA |
| WO2001073966A1 (fr) * | 2000-03-28 | 2001-10-04 | Matsushita Electric Industrial Co., Ltd. | Recepteur sans fil et procede de reception sans fil |
| US7450631B2 (en) | 2001-10-26 | 2008-11-11 | Intel Corporation | Metric correction for multi user detection, for long codes DS-CDMA |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2914445B2 (ja) | Ｃｄｍａ適応受信装置 | |
| US7397842B2 (en) | Method and apparatus for combining weight computation in a DS-CDMA RAKE receiver | |
| JP3204925B2 (ja) | Ｃｄｍａ通信システムにおける信号受信装置 | |
| US7047044B2 (en) | Radio receiving device and radio receiving method | |
| JP2007512777A (ja) | Ｒａｋｅ受信機 | |
| EP0936755B1 (en) | Adaptive receiving device with antenna array | |
| JP2003133999A (ja) | スペクトラム拡散レイク受信機 | |
| JP3386738B2 (ja) | フレーム同期回路及びフレームタイミング抽出方法 | |
| US7145508B2 (en) | Radio frequency signal receiving apparatus, a radio frequency signal transmitting apparatus, and a calibration method | |
| JP2007507977A (ja) | 複数の受信機アンテナ用のレイクベースｃｄｍａ受信機 | |
| JP3856126B2 (ja) | パスタイミング検出方法、パスタイミング検出装置及び適応アレーアンテナシステム | |
| US7039094B2 (en) | Adaptive rake receiving apparatus constrained with at least one constraint for use in mobile communication system and method therefor | |
| JPH10233756A (ja) | マルチパスの最大比合成回路 | |
| JPH11234172A (ja) | Ｒａｋｅ受信機 | |
| EP1289160B1 (en) | Rake synthesizing circuit and rake synthesizing method | |
| WO2004079945A1 (ja) | 初期段階から指向性ビームの受信品質が良好な適応アンテナ受信装置 | |
| JP3103311B2 (ja) | Ｒａｋｅ受信機 | |
| JP2001203593A (ja) | 干渉信号除去装置及び干渉信号除去方法 | |
| JPH10233713A (ja) | 同期検波回路 | |
| US20080031390A1 (en) | Antenna diversity receiver | |
| JP3419749B2 (ja) | 受信装置および受信方法 | |
| JP4048530B2 (ja) | 干渉抑圧ｃｄｍａ受信機 | |
| JP3554226B2 (ja) | 受信装置 | |
| JP2002043980A (ja) | 無線受信装置および無線受信方法 | |
| JP2001257628A (ja) | レイク受信機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050527 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050607 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051018 |