JPH10229088A - Method and apparatus for testing semiconductor members, semiconductor manufacturing apparatus and semiconductor members - Google Patents

Method and apparatus for testing semiconductor members, semiconductor manufacturing apparatus and semiconductor members

Info

Publication number
JPH10229088A
JPH10229088A JP9032070A JP3207097A JPH10229088A JP H10229088 A JPH10229088 A JP H10229088A JP 9032070 A JP9032070 A JP 9032070A JP 3207097 A JP3207097 A JP 3207097A JP H10229088 A JPH10229088 A JP H10229088A
Authority
JP
Japan
Prior art keywords
bump
defective
criterion
determined
semiconductor member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9032070A
Other languages
Japanese (ja)
Other versions
JP3311266B2 (en
Inventor
Kazunobu Kamizono
和伸 神園
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP03207097A priority Critical patent/JP3311266B2/en
Publication of JPH10229088A publication Critical patent/JPH10229088A/en
Application granted granted Critical
Publication of JP3311266B2 publication Critical patent/JP3311266B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To raise the yield by judging semiconductor members of critical levels to be good in a method and apparatus for testing semiconductor members, semiconductor manufacturing apparatus and semiconductor members. SOLUTION: The method comprises means for testing bumps of semiconductor members, usual judging means 32 which judges those semiconductor member having defective bumps, if judging according to a first judging criterion, to be defective products, and strictly judging means 34 which judges whether any of the defective bumps judged according to the first criterion meets a second criterion different from the first one and, if meeting, judges the associated semiconductor member to be a good product.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体部材の検査方
法及び装置及び半導体製造装置及び半導体部材に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method and apparatus for inspecting a semiconductor member, a semiconductor manufacturing apparatus, and a semiconductor member.

【0002】[0002]

【従来の技術】半導体チップ(半導体部材)にはんだバ
ンプ等のバンプを形成し、このはんだバンプを利用して
半導体チップを回路基板等に接合することが知られてい
る。半導体チップを回路基板等に接合する前に、半導体
チップに形成されたはんだバンプの検査を行うようにな
っている。はんだバンプの検査は例えばレーザー光を照
射して、その反射光を検査することにより、はんだバン
プの高さを測定することにより行われる。
2. Description of the Related Art It is known that bumps such as solder bumps are formed on a semiconductor chip (semiconductor member) and the semiconductor chip is joined to a circuit board or the like using the solder bumps. Before joining a semiconductor chip to a circuit board or the like, a solder bump formed on the semiconductor chip is inspected. The inspection of the solder bump is performed by, for example, irradiating a laser beam and inspecting the reflected light to measure the height of the solder bump.

【0003】[0003]

【発明が解決しようとする課題】はんだバンプの検査に
おいては、はんだバンプの高さが許容値に満たないはん
だバンプが一つでもあれば、その半導体チップは不良品
と判定される。不良品と判定された半導体チップは、廃
棄されなければならず、歩留りが低下する問題がある。
また、一つの半導体チップが微量の(例えば一つの)不
良はんだバンプを含み、そのような半導体チップが多量
発生したような場合には、軽微な不良であるにもかかわ
らず多くの半導体チップを廃棄しなければならない。
In the inspection of solder bumps, if at least one of the solder bumps has a height less than an allowable value, the semiconductor chip is determined to be defective. A semiconductor chip determined to be defective must be discarded, and there is a problem that the yield is reduced.
In addition, when one semiconductor chip includes a small amount (for example, one) of defective solder bumps and a large number of such semiconductor chips are generated, many semiconductor chips are discarded despite minor defects. Must.

【0004】本発明の目的は、注意品レベル(きわどい
良否レベル)の半導体部材を良品として抽出して歩留り
を向上させることのできる半導体部材の検査方法及び装
置及び半導体製造装置、及びそのようにして製造された
半導体部材を提供することである。
An object of the present invention is to provide a method and apparatus for inspecting a semiconductor member and a semiconductor manufacturing apparatus capable of extracting a semiconductor member at a cautious product level (a critical quality level) as a non-defective product and improving the yield, and a semiconductor manufacturing apparatus as described above. It is to provide a manufactured semiconductor member.

【0005】[0005]

【課題を解決するための手段】本発明による半導体部材
の検査方法は、半導体部材のバンプの検査を行い、第1
の判定基準で不良と判定されるバンプのうち、該第1の
判定基準とは異なった第2の判定基準を満足するものが
あるかどうかを判定し、該第2の判定基準を満足するバ
ンプがあればその半導体部材を良品と判定することを特
徴とするものである。
According to the present invention, there is provided a method for inspecting a semiconductor member, comprising the steps of: inspecting a bump of the semiconductor member;
It is determined whether or not there is a bump that is determined to be defective according to the first criterion, which satisfies a second criterion different from the first criterion, and a bump that satisfies the second criterion is determined. If there is, the semiconductor member is determined to be non-defective.

【0006】また、本発明による半導体部材の検査方法
は、半導体部材のバンプの検査を行い、第1の判定基準
で不良と判定されるバンプがあればその半導体部材を不
良品と判定する通常判定と、半導体部材のバンプの検査
を行い、該第1の判定基準で不良と判定されるバンプの
うち、該第1の判定基準とは異なった第2の判定基準を
満足するものがあるかどうかを判定し、該第2の判定基
準を満足するバンプがあればその半導体部材を良品と判
定するシビアな判定とを選択的に行うことを特徴とする
ものである。
In addition, the method for inspecting a semiconductor member according to the present invention inspects the bumps of the semiconductor member, and if there is a bump determined to be defective according to the first determination criterion, the semiconductor member is normally determined to be defective. And inspecting the bumps of the semiconductor member and determining whether any of the bumps determined to be defective according to the first criterion satisfies a second criterion different from the first criterion. And if there is a bump that satisfies the second criterion, a severe determination for determining that the semiconductor member is non-defective is selectively performed.

【0007】また、本発明による半導体部材の検査装置
は、半導体部材のバンプの検査を行う手段と、第1の判
定基準で不良と判定されるバンプのうち、該第1の判定
基準とは異なった第2の判定基準を満足するものがある
かどうかを判定する手段と、該第2の判定基準を満足す
るバンプがあればその半導体部材を良品と判定する手段
とを備えたことを特徴とするものである。
Further, the semiconductor member inspection apparatus according to the present invention includes a means for inspecting a bump of a semiconductor member, and a bump which is determined to be defective according to the first determination criterion. Means for determining whether or not there is a bump that satisfies the second criterion, and means for determining that the semiconductor member is non-defective if there is a bump that satisfies the second criterion. Is what you do.

【0008】また、本発明による半導体部材の検査装置
は、半導体部材のバンプの検査を行う手段と、第1の判
定基準で不良と判定されるバンプがあればその半導体部
材を不良品と判定する通常判定手段と、該第1の判定基
準で不良と判定されるバンプのうち、該第1の判定基準
とは異なった第2の判定基準を満足するものがあるかど
うかを判定し、該第2の判定基準を満足するバンプがあ
ればその半導体部材を良品と判定するシビアな判定手段
とを備えたことを特徴とするものである。
In addition, a semiconductor member inspection apparatus according to the present invention includes means for inspecting a bump of a semiconductor member, and if there is a bump determined to be defective according to a first determination criterion, the semiconductor member is determined to be defective. A normal judging means for judging whether there is a bump satisfying a second judging criterion different from the first judging criterion among bumps judged to be defective by the first judging criterion, If there is a bump that satisfies the second criterion, the semiconductor device is provided with severe determination means for determining the semiconductor member as a non-defective product.

【0009】半導体部材ははんだチップとすることがで
き、あるいはバンプを有する半導体パッケージ等のその
他の半導体部材とすることができる。バンプははんだバ
ンプとすることができる。以上の各構成においては、例
えば、一つのはんだバンプの高さが許容値に満たない場
合でも、その半導体チップは直ちに不良品と判定される
のではなく、さらに第2の判定基準を満足するかどうか
を判定する。そこで、第1の判定基準で不良と判定され
るバンプがあっても、そのバンプが第2の判定基準を満
足すれば、その半導体部材は良品として使用される。従
って、半導体部材の歩留りが向上する。
The semiconductor member can be a solder chip or other semiconductor member such as a semiconductor package having bumps. The bump can be a solder bump. In each of the above-described configurations, for example, even if the height of one solder bump is less than the allowable value, the semiconductor chip is not immediately determined to be defective, and the semiconductor chip further satisfies the second determination criterion. Determine whether Therefore, even if there is a bump determined to be defective according to the first determination criterion, if the bump satisfies the second determination criterion, the semiconductor member is used as a non-defective product. Therefore, the yield of semiconductor members is improved.

【0010】好ましくは、該第2の判定基準を満足する
ものがあるかどうかを判定する手段は、バンプの種類と
位置とから、該第2の判定基準を満足するバンプがある
かどうかを判定する。この場合、好ましくは、該第2の
判定基準を満足するものがあるかどうかを判定する手段
は、該第1の判定基準で不良と判定されたバンプを含む
所定の範囲内に不良と判定されたバンプと同種類の良品
のバンプがあるかどうかを判定する。
Preferably, the means for judging whether or not there is a bump that satisfies the second criterion determines whether there is a bump that satisfies the second criterion from the type and position of the bump. I do. In this case, preferably, the means for determining whether or not there is one satisfying the second determination criterion is determined to be defective within a predetermined range including a bump determined to be defective by the first determination criterion. It is determined whether or not there is a good bump of the same type as the bump.

【0011】好ましくは、該バンプの種類は信号バンプ
以外のバンプである。また、該通常判定手段と該シビア
な判定手段とを切替える指令を発生する手段を含むこと
ができる。また、不良と判断されたバンプを修正するた
めの修正装置を備え、該シビアな判定手段で不良品と判
定された半導体部材に関する情報を該修正装置へ送る手
段を備えることができる。
Preferably, the type of the bump is a bump other than the signal bump. Further, it can include means for generating a command for switching between the normal judgment means and the severe judgment means. In addition, it is possible to provide a repairing device for repairing a bump determined to be defective, and a device for sending information on a semiconductor member determined to be defective by the severe determination means to the repairing device.

【0012】さらに、本発明は上記したような半導体部
材の検査装置を含む半導体製造装置を提供する。さら
に、本発明は、第1の判定基準で不良と判定され且つ該
第1の判定基準とは異なった第2の判定基準を満足する
バンプを含む半導体部材を提供する。
Further, the present invention provides a semiconductor manufacturing apparatus including the above-described semiconductor member inspection apparatus. Further, the present invention provides a semiconductor member including a bump which is determined to be defective by the first criterion and satisfies a second criterion different from the first criterion.

【0013】[0013]

【発明の実施の形態】図3はオンライン配置される半導
体製造装置100を示す図である。半導体製造装置10
0は、半導体部材の検査装置10と、第1製造装置12
と、第2製造装置14と、修正装置16等を含み、これ
らの装置は上位ホストコンピュータ18によって相互に
接続されている。また、この検査装置10において、本
発明の半導体部材の検査方法が実施される。
FIG. 3 is a diagram showing a semiconductor manufacturing apparatus 100 which is arranged online. Semiconductor manufacturing equipment 10
0 is the semiconductor member inspection device 10 and the first manufacturing device 12
, A second manufacturing device 14, a correction device 16, and the like. These devices are interconnected by a host computer 18. In addition, in the inspection device 10, the semiconductor member inspection method of the present invention is performed.

【0014】図2に示されるように、検査装置10は、
発光装置20、受光装置22、及び判定手段24を含
む。半導体部材である半導体チップ26は、多数のはん
だバンプ28を有する。発光装置20は例えばレーザー
光を発生するレーザー装置からなり、レーザー光を斜め
にはんだバンプ28に照射し、受光装置22ははんだバ
ンプ28で反射したレーザー光を受ける。判定手段24
は例えばコンピュータで構成され、受光装置22の信号
からはんだバンプ28の高さを計算し、以下に説明する
判定を行う。
As shown in FIG. 2, the inspection apparatus 10 comprises:
It includes a light emitting device 20, a light receiving device 22, and a determination unit 24. The semiconductor chip 26 as a semiconductor member has a large number of solder bumps 28. The light emitting device 20 is, for example, a laser device that generates a laser beam, irradiates the laser beam obliquely to the solder bump 28, and the light receiving device 22 receives the laser beam reflected by the solder bump 28. Judgment means 24
Is composed of, for example, a computer, calculates the height of the solder bump 28 from the signal of the light receiving device 22, and makes a determination described below.

【0015】図1は、本発明の実施例による半導体部材
の検査装置10の機能の概略を示す図である。検査装置
10は、判定切替指令30に基づいて、通常判定手段3
2とシビアな判定手段34とを有する。判定切替指令3
0は上位ホストコンピュータ18から供給され、上位ホ
ストコンピュータ18は前後の製造工程の状況や、半導
体チップ26の種類、ロットの状況等により、通常判定
手段32とシビアな判定手段34とを切替えて製品の製
造計画を調整する。
FIG. 1 is a diagram schematically showing the functions of a semiconductor member inspection apparatus 10 according to an embodiment of the present invention. The inspection device 10 is configured to execute the normal determination unit 3 based on the determination switching command 30.
2 and severe determination means 34. Judgment switching command 3
0 is supplied from the host computer 18. The host computer 18 switches between the normal judging means 32 and the severe judging means 34 according to the status of the manufacturing process before and after, the type of the semiconductor chip 26, the status of the lot, and the like. Coordinate production plans for

【0016】図4は、多数のはんだバンプ28を有する
半導体チップ26を示す図である。はんだバンプ28
は、信号用はんだバンプ、VDD(電源)用はんだバン
プ、及びグランド用はんだバンプを含む。信号用はんだ
バンプの数が多いが、VDD用はんだバンプ及びグラン
ド用はんだバンプの数もかなりある。また、モニター用
はんだバンプ及びダミ用はんだバンプが含まれることも
ある。
FIG. 4 is a view showing a semiconductor chip 26 having a large number of solder bumps 28. Solder bump 28
Include a signal solder bump, a VDD (power supply) solder bump, and a ground solder bump. Although the number of signal solder bumps is large, the number of VDD solder bumps and ground solder bumps is also considerable. Further, a monitor solder bump and a dummy solder bump may be included.

【0017】図4では、各はんだバンプ28の高さが測
定されて、高さが許容値内にあるかどうかの判定が行わ
れ、バンプの良否の判定がされている。ハッチングで示
したはんだバンプ28aは不良品と判定されたVDD用
はんだバンプである。一重丸で示したはんだバンプ28
bは良品と判定されたVDD用はんだバンプである。二
重丸で示したはんだバンプ28は、良品と判定されたそ
の他のはんだバンプである。これは、信号用はんだバン
プ、VDD用はんだバンプ及びグランド用はんだバンプ
等を含む。さらに、所定の範囲36が示されている。こ
の実施例においては、所定の範囲36は5×5のはんだ
バンプの範囲と定められている。
In FIG. 4, the height of each solder bump 28 is measured, it is determined whether or not the height is within an allowable value, and the quality of the bump is determined. The hatched solder bumps 28a are VDD solder bumps determined to be defective. Solder bump 28 indicated by single circle
b denotes a VDD solder bump determined to be non-defective. Solder bumps 28 indicated by double circles are other solder bumps determined to be non-defective. This includes signal solder bumps, VDD solder bumps, and ground solder bumps. Further, a predetermined range 36 is shown. In this embodiment, the predetermined range 36 is defined as a range of 5 × 5 solder bumps.

【0018】図5は通常判定手段32で行われるフロー
チャートを示す。ステップ40において、CADロード
を行い、はんだバンプ28のアドレスや種類等を読み込
む。ステップ41において、バンプランクの割当てを行
う。はんだバンプ28の高さに関する測定結果は図2を
参照して説明した検査により分かっており、バンプラン
クははんだバンプ28毎の高さについてランク付けされ
たものである。そして、高さが許容範囲内に入らなかっ
たはんだバンプは、図4のハッチングで示したはんだバ
ンプ28aのように不良品と判定され、記録される。例
えば、標準的なはんだバンプ28の高さが100μmの
場合には、そのチップの全はんだバンプ28の高さの平
均値が許容範囲(83〜123μm)以内にあるかどう
かを判断し、そして、各はんだバンプの高さが平均値±
25μm,±20μm,±13μm以内にあるかどうか
を判断し、ランク付けする。
FIG. 5 shows a flowchart performed by the normal determining means 32. In step 40, CAD loading is performed, and the address, type, and the like of the solder bump 28 are read. In step 41, a bump rank is assigned. The measurement result regarding the height of the solder bump 28 is known by the inspection described with reference to FIG. 2, and the bump rank is a ranking of the height of each solder bump 28. Then, the solder bump whose height does not fall within the allowable range is determined to be defective and is recorded like the solder bump 28a shown by hatching in FIG. For example, if the standard height of the solder bumps 28 is 100 μm, it is determined whether the average value of the heights of all the solder bumps 28 of the chip is within an allowable range (83 to 123 μm), and The average height of each solder bump is ±
Judgment is made within 25 μm, ± 20 μm, ± 13 μm, and ranking is performed.

【0019】ステップ42においては、半導体チップ2
6が規格範囲内にあるかどうかがチェックされる。ここ
では、高さが平均値±25μmを越える不良のはんだバ
ンプ28aがあると、その半導体チップ26は不良と判
定される。さらに、ステップ43においては、はんだバ
ンプ28のバラツキ規格チェックが行われる。つまり、
一つの半導体チップ26のはんだバンプ28の高さがで
こぼこしていると回路基板等に接合するときに都合が悪
いので、バラツキがある範囲内に収まるようにする。
In step 42, the semiconductor chip 2
It is checked whether 6 is within the specification range. Here, if there is a defective solder bump 28a whose height exceeds the average value ± 25 μm, the semiconductor chip 26 is determined to be defective. Further, in step 43, a variation standard check of the solder bumps 28 is performed. That is,
If the height of the solder bumps 28 of one semiconductor chip 26 is uneven, it is inconvenient to join it to a circuit board or the like.

【0020】そして、ステップ41、42、43におい
て、はんだバンプ28の高さが問題がないと判定される
と、ステップ44においては、その半導体チップ26は
良品と判定される。ステップ45においては、判定結果
を上位ホストコンピュータ18に出力する。図6はシビ
アな判定手段34で行われるフローチャートを示す。図
6のステップ40からステップ48は、図5のステップ
40からステップ48と同様である。図6は、ステップ
46、47を加えた点が図5と異なっている。
If it is determined in steps 41, 42, and 43 that the height of the solder bumps 28 has no problem, in step 44, the semiconductor chip 26 is determined to be non-defective. In step 45, the determination result is output to the host computer 18. FIG. 6 shows a flowchart performed by the severe determination means 34. Steps 40 to 48 in FIG. 6 are the same as steps 40 to 48 in FIG. FIG. 6 differs from FIG. 5 in that steps 46 and 47 are added.

【0021】ステップ40において、CADロードを行
い、はんだバンプ28のアドレスや種類等を読み込む。
ステップ41において、バンプランクの割当てを行い、
許容範囲内に入らなかったはんだバンプは、図4のハッ
チングで示したはんだバンプ28aのように不良品と判
定され、記録される。ステップ46においては、不良品
と判定されたはんだバンプ28の数をチェックする。シ
ビアな判定では、不良のはんだバンプ28aがあって
も、その半導体チップ26は直ちに不良と判定されるこ
とはない。ただし、10個以上の不良のはんだバンプ2
8aがあれば、その半導体チップ26は不良と判定され
る。
In step 40, CAD loading is performed, and the address, type, etc. of the solder bump 28 are read.
In step 41, a bump rank is assigned,
Solder bumps that do not fall within the allowable range are determined to be defective and are recorded as solder bumps 28a indicated by hatching in FIG. In step 46, the number of solder bumps 28 determined to be defective is checked. In the severe determination, even if there is a defective solder bump 28a, the semiconductor chip 26 is not immediately determined to be defective. However, 10 or more defective solder bumps 2
If there is 8a, the semiconductor chip 26 is determined to be defective.

【0022】ステップ42においては、半導体チップ2
6が規格範囲内にあるかどうかがチェックされる。ここ
では、信号用のはんだバンプ28については不良がある
と半導体チップ26は不良と判定されるが、その他のは
んだバンプ28については不良があっても直ちに半導体
チップ26は不良とは判定されない。ステップ43にお
いては、はんだバンプ28のバラツキ規格チェックが行
われる。
In step 42, the semiconductor chip 2
It is checked whether 6 is within the specification range. Here, the semiconductor chip 26 is determined to be defective if the signal solder bump 28 is defective, but the semiconductor chip 26 is not immediately determined to be defective even if the other solder bumps 28 are defective. In step 43, a variation standard check of the solder bumps 28 is performed.

【0023】ステップ47においては、バンプ周辺チェ
ックが行われる。バンプ周辺チェックは、はんだバンプ
28の種類と位置とから、所定の判定基準を満足するは
んだバンプがあるかどうかをチェックする。ここで、再
び図4を参照すると、ハッチングで示した不良品のVD
D用はんだバンプ28aがあるとする。そこで、不良品
のVDD用はんだバンプ28aを中心として、所定の範
囲(5×5のはんだバンプの範囲)36を設定する。そ
して、この所定の範囲36内に、不良品のVDD用はん
だバンプ28aと同種類の良品のVDD用はんだバンプ
28bがあるかどうかを判定する。
In step 47, a bump periphery check is performed. The bump periphery check checks whether there is a solder bump satisfying a predetermined criterion based on the type and position of the solder bump 28. Here, referring again to FIG. 4, the VD of the defective product indicated by hatching is shown.
Assume that there is a D solder bump 28a. Therefore, a predetermined range (range of 5 × 5 solder bumps) 36 is set around the defective VDD solder bump 28a. Then, it is determined whether or not there is a non-defective VDD solder bump 28b of the same type as the defective VDD solder bump 28a within the predetermined range 36.

【0024】ステップ44においては、不良品のVDD
用はんだバンプ28aを含む所定の範囲36内に、良品
のVDD用はんだバンプ28bがあれば、その半導体チ
ップ26は良品と判定される。ただし、実施例において
は、この所定の範囲36内に、さらにもう一つの不良品
のVDD用はんだバンプ28aがあれば、その半導体チ
ップ26は不良品と判定されるようになっている。
In step 44, the VDD of the defective product
If the non-defective VDD solder bump 28b is within the predetermined range 36 including the solder bump 28a, the semiconductor chip 26 is determined to be non-defective. However, in the embodiment, if there is still another defective solder bump 28a for VDD within the predetermined range 36, the semiconductor chip 26 is determined to be defective.

【0025】同様に、不良品のはんだバンプ28がグラ
ンド用はんだバンプである場合には、不良品のグランド
用はんだバンプ28を含む所定の範囲36内に、同種類
の良品のグランド用はんだバンプ28があれば、その半
導体チップ26は良品と判定される。このように、不良
品のグランド用はんだバンプ28と、良品のグランド用
はんだバンプ28が所定の範囲内にあれば、不良品のグ
ランド用はんだバンプ28の機能は良品のグランド用は
んだバンプ28の機能で共用される。ただし、信号用は
んだバンプ28の場合には、他のバンプで機能を共用で
きないので、バンプ周辺チェックは信号用はんだバンプ
28には適用されない。最後に、ステップ45において
は、判定結果を上位ホストコンピュータ18に出力す
る。
Similarly, when the defective solder bump 28 is a ground solder bump, a non-defective ground solder bump 28 of the same kind within a predetermined range 36 including the defective solder bump 28. If there is, the semiconductor chip 26 is determined to be non-defective. As described above, if the defective solder bump 28 and the non-defective ground solder bump 28 are within a predetermined range, the function of the defective solder bump 28 for a defective product is the same as the function of the good solder bump 28 for a ground. Shared by However, in the case of the signal solder bump 28, the function cannot be shared by other bumps, so that the bump periphery check is not applied to the signal solder bump 28. Finally, in step 45, the judgment result is output to the host computer 18.

【0026】従って、シビアな判定においては、不良の
はんだバンプ28が1個もない純粋な良品の半導体チッ
プ26と、不良のはんだバンプ28があるけれども、そ
の不良のはんだバンプ28の近くに同種類の良品のはん
だバンプ28がある二次良品の半導体チップ26とがあ
ることになる。その意味で、図6のステップ44は、図
5のステップ44とは多少異なっている。二次良品の半
導体チップ26は、第1の判定基準で不良と判定され且
つ該第1の判定基準とは異なった第2の判定基準を満足
するバンプである。
Therefore, in the severe determination, there is a pure non-defective semiconductor chip 26 having no defective solder bumps 28 and a defective solder bump 28, but the same type near the defective solder bump 28. And the second good semiconductor chip 26 having the good solder bump 28. In that sense, step 44 in FIG. 6 is slightly different from step 44 in FIG. The secondary non-defective semiconductor chip 26 is a bump that is determined to be defective by the first determination criterion and satisfies a second determination criterion different from the first determination criterion.

【0027】図7は、検査装置10と修正装置16との
関係を示す図である。上位ホストコンピュータ18は検
査装置10及び修正装置16と信号を交換している。検
査装置10の検査結果は、上位ホストコンピュータ18
を介して修正装置16に入力される。修正装置16は、
検査装置10の検査結果に基づいて不良と判断されたは
んだバンプ28を修正(リムーブ)する。特に、シビア
な判定手段34で不良品と判定された半導体チップ26
に関する情報を修正装置16へ送ることにより、最小限
修正しなければならないはんだバンプ28のみを修正す
ればよく、必ずしも全ての不良はんだバンプ28を修正
する必要はない。従って、工数が軽減される。
FIG. 7 is a diagram showing the relationship between the inspection device 10 and the correction device 16. The host computer 18 exchanges signals with the inspection device 10 and the correction device 16. The inspection result of the inspection device 10 is stored in the host computer 18.
Is input to the correction device 16 via the. The correction device 16
The solder bump 28 determined to be defective based on the inspection result of the inspection device 10 is corrected (removed). In particular, the semiconductor chip 26 determined to be defective by the severe determination means 34
By sending the information about the solder bumps 28 to the correction device 16, only the solder bumps 28 that need to be corrected at a minimum need be corrected, and not all the defective solder bumps 28 need be corrected. Therefore, the number of steps is reduced.

【0028】[0028]

【発明の効果】以上説明したように、本発明によれば、
注意品レベル(きわどい良否レベル)の半導体部材を良
品として抽出して歩留りを向上させることができる。
As described above, according to the present invention,
It is possible to improve the yield by extracting a semiconductor member of a cautionary product level (critical quality level) as a non-defective product.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例による半導体部材の検査装置の
機能の概略を示す図である。
FIG. 1 is a diagram showing an outline of functions of a semiconductor member inspection apparatus according to an embodiment of the present invention.

【図2】半導体部材の検査装置の検査手段を示す図であ
る。
FIG. 2 is a view showing an inspection means of an inspection device for a semiconductor member.

【図3】検査手段を含む半導体製造装置を示す図であ
る。
FIG. 3 is a diagram illustrating a semiconductor manufacturing apparatus including an inspection unit.

【図4】はんだバンプを有する半導体チップを示す図で
ある。
FIG. 4 is a diagram showing a semiconductor chip having solder bumps.

【図5】通常判定手段のフローチャートである。FIG. 5 is a flowchart of a normal determination unit.

【図6】シビアな判定手段のフローチャートである。FIG. 6 is a flowchart of a severe determination unit.

【図7】検査装置と修正装置との関係を示す図である。FIG. 7 is a diagram showing a relationship between an inspection device and a correction device.

【符号の説明】[Explanation of symbols]

10…検査装置 16…修正装置 18…上位ホストコンピュータ 26…半導体チップ 28…はんだバンプ 32…通常判定手段 34…シビアな判定手段 36…所定の範囲 100…半導体製造装置 DESCRIPTION OF SYMBOLS 10 ... Inspection apparatus 16 ... Correction apparatus 18 ... Upper host computer 26 ... Semiconductor chip 28 ... Solder bump 32 ... Normal determination means 34 ... Severe determination means 36 ... Predetermined range 100 ... Semiconductor manufacturing equipment

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 半導体部材のバンプの検査を行い、第1
の判定基準で不良と判定されるバンプのうち、該第1の
判定基準とは異なった第2の判定基準を満足するものが
あるかどうかを判定し、該第2の判定基準を満足するバ
ンプがあればその半導体部材を良品と判定することを特
徴とする半導体部材の検査方法。
An inspection of bumps of a semiconductor member is performed,
It is determined whether or not there is a bump that is determined to be defective according to the first criterion, which satisfies a second criterion different from the first criterion, and a bump that satisfies the second criterion is determined. A method for inspecting a semiconductor member, wherein the semiconductor member is determined to be non-defective if there is any.
【請求項2】 半導体部材のバンプの検査を行い、第1
の判定基準で不良と判定されるバンプがあればその半導
体部材を不良品と判定する通常判定と、半導体部材のバ
ンプの検査を行い、該第1の判定基準で不良と判定され
るバンプのうち、該第1の判定基準とは異なった第2の
判定基準を満足するものがあるかどうかを判定し、該第
2の判定基準を満足するバンプがあればその半導体部材
を良品と判定するシビアな判定とを選択的に行うことを
特徴とする半導体部材の検査方法。
2. A bump inspection of a semiconductor member is performed, and a first
If there is a bump that is determined to be defective according to the determination criterion, a normal determination that the semiconductor member is determined to be defective and an inspection of the bump of the semiconductor member are performed, and among the bumps determined to be defective according to the first determination criterion, Determining whether there is a bump that satisfies a second criterion different from the first criterion, and if there is a bump that satisfies the second criterion, determines that the semiconductor member is non-defective. And a method for inspecting a semiconductor member.
【請求項3】 半導体部材のバンプの検査を行う手段
と、第1の判定基準で不良と判定されるバンプのうち、
該第1の判定基準とは異なった第2の判定基準を満足す
るものがあるかどうかを判定する手段と、該第2の判定
基準を満足するバンプがあればその半導体部材を良品と
判定する手段とを備えたことを特徴とする半導体部材の
検査装置。
3. A method for inspecting a bump of a semiconductor member, wherein the bump is determined to be defective according to a first determination criterion.
Means for determining whether or not there is one that satisfies a second criterion different from the first criterion, and if there is a bump that satisfies the second criterion, the semiconductor member is determined to be good. And a means for inspecting a semiconductor member.
【請求項4】 半導体部材のバンプの検査を行う手段
と、第1の判定基準で不良と判定されるバンプがあれば
その半導体部材を不良品と判定する通常判定手段と、該
第1の判定基準で不良と判定されるバンプのうち、該第
1の判定基準とは異なった第2の判定基準を満足するも
のがあるかどうかを判定し、該第2の判定基準を満足す
るバンプがあればその半導体部材を良品と判定するシビ
アな判定手段とを備えたことを特徴とする半導体部材の
検査装置。
4. A means for inspecting bumps of a semiconductor member, a normal judgment means for judging a semiconductor member as defective if there is a bump judged to be defective according to a first judgment criterion, and the first judgment It is determined whether or not there is any bump that is determined to be defective according to the standard and satisfies a second determination criterion different from the first determination criterion. For example, a semiconductor member inspection apparatus comprising severe determination means for determining that the semiconductor member is non-defective.
【請求項5】 該第2の判定基準を満足するものがある
かどうかを判定する手段は、バンプの種類と位置とか
ら、該第2の判定基準を満足するバンプがあるかどうか
を判定することを特徴とする請求項3又は4に記載の半
導体部材の検査装置。
5. A means for determining whether or not there is a bump that satisfies the second criterion determines whether or not there is a bump that satisfies the second criterion based on the type and position of the bump. The inspection device for a semiconductor member according to claim 3 or 4, wherein:
【請求項6】 該第2の判定基準を満足するものがある
かどうかを判定する手段は、該第1の判定基準で不良と
判定されたバンプを含む所定の範囲内に不良と判定され
たバンプと同種類の良品のバンプがあるかどうかを判定
することを特徴とする請求項5に記載の半導体部材の検
査装置。
6. The means for judging whether or not there is any that satisfies the second criterion is determined to be defective within a predetermined range including a bump determined to be defective by the first criterion. 6. The semiconductor member inspection apparatus according to claim 5, wherein it is determined whether there is a good bump of the same type as the bump.
【請求項7】 該バンプの種類は信号バンプ以外のバン
プであることを特徴とする請求項6に記載の半導体部材
の検査装置。
7. The semiconductor member inspection apparatus according to claim 6, wherein the type of the bump is a bump other than the signal bump.
【請求項8】 該通常判定手段と該シビアな判定手段と
を切替える指令を発生する手段を含むことを特徴とする
請求項3又は4に記載の半導体部材の検査装置。
8. The semiconductor member inspection apparatus according to claim 3, further comprising means for issuing a command for switching between the normal determination means and the severe determination means.
【請求項9】 不良と判断されたバンプを修正するため
の修正装置を備え、該シビアな判定手段で不良品と判定
された半導体部材に関する情報を該修正装置へ送る手段
を備えることを特徴とする請求項3又は4に記載の半導
体部材の検査装置。
9. A repair apparatus for repairing a bump determined to be defective, and a means for sending information on a semiconductor member determined to be defective by the severe determination means to the repair apparatus. The inspection device for a semiconductor member according to claim 3 or 4, wherein:
JP03207097A 1997-02-17 1997-02-17 Inspection equipment for semiconductor members Expired - Lifetime JP3311266B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03207097A JP3311266B2 (en) 1997-02-17 1997-02-17 Inspection equipment for semiconductor members

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03207097A JP3311266B2 (en) 1997-02-17 1997-02-17 Inspection equipment for semiconductor members

Publications (2)

Publication Number Publication Date
JPH10229088A true JPH10229088A (en) 1998-08-25
JP3311266B2 JP3311266B2 (en) 2002-08-05

Family

ID=12348629

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03207097A Expired - Lifetime JP3311266B2 (en) 1997-02-17 1997-02-17 Inspection equipment for semiconductor members

Country Status (1)

Country Link
JP (1) JP3311266B2 (en)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53104168A (en) * 1977-02-23 1978-09-11 Hitachi Ltd Semiconductor pellet bonding method
JPH0456246A (en) * 1990-06-25 1992-02-24 Matsushita Electron Corp Semiconductor manufacturing device
JPH0472637A (en) * 1990-07-12 1992-03-06 Rohm Co Ltd Bonding apparatus for integrated circuit
JPH04134846U (en) * 1991-06-05 1992-12-15 沖電気工業株式会社 semiconductor element
JPH05251535A (en) * 1992-03-05 1993-09-28 Fujitsu Ltd Bump inspecting apparatus
JPH06137825A (en) * 1992-10-29 1994-05-20 Orc Mfg Co Ltd Inspecting method for bump of work and its device
JPH06138172A (en) * 1992-05-15 1994-05-20 Tokyo Seimitsu Co Ltd Reinspection method and inspection device for semiconductor device
JPH06323824A (en) * 1993-05-13 1994-11-25 Sharp Corp Method and equipment for inspecting appearance of bump

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53104168A (en) * 1977-02-23 1978-09-11 Hitachi Ltd Semiconductor pellet bonding method
JPH0456246A (en) * 1990-06-25 1992-02-24 Matsushita Electron Corp Semiconductor manufacturing device
JPH0472637A (en) * 1990-07-12 1992-03-06 Rohm Co Ltd Bonding apparatus for integrated circuit
JPH04134846U (en) * 1991-06-05 1992-12-15 沖電気工業株式会社 semiconductor element
JPH05251535A (en) * 1992-03-05 1993-09-28 Fujitsu Ltd Bump inspecting apparatus
JPH06138172A (en) * 1992-05-15 1994-05-20 Tokyo Seimitsu Co Ltd Reinspection method and inspection device for semiconductor device
JPH06137825A (en) * 1992-10-29 1994-05-20 Orc Mfg Co Ltd Inspecting method for bump of work and its device
JPH06323824A (en) * 1993-05-13 1994-11-25 Sharp Corp Method and equipment for inspecting appearance of bump

Also Published As

Publication number Publication date
JP3311266B2 (en) 2002-08-05

Similar Documents

Publication Publication Date Title
JPH04113259A (en) Method of checking a projection part with the three-dimensional shape of a mirror face-form and its equipment
JPH0423453A (en) Method and apparatus for cutting wiring by laser
KR100429883B1 (en) Method for measuring fail probability by only defect, method for measuring defect limited yield using classification the extracted defect pattern's parameter, and system for measuring fail probability by only defect and the defect limited yield
JPH10242219A (en) Method of testing bumps
JPS63265442A (en) Appearance inspecting apparatus for semiconductor device
JP2002267615A (en) Defect inspection method and device therefor
JP3311266B2 (en) Inspection equipment for semiconductor members
US6038019A (en) Method for monitoring defects of semiconductor device
JP2001153617A (en) Height measuring method and device
JP2000074845A (en) Bump inspection method and bump inspection device
JP2008172203A (en) Semiconductor chip selector
JP2024509684A (en) System and method for evaluating reliability of semiconductor die packages
JP3356569B2 (en) Semiconductor production management system
JPH11325859A (en) Bump appearance inspection method and device
JP2937471B2 (en) Semiconductor integrated circuit
JPH06310581A (en) Inspection method and equipment for semiconductor memory device
JP2001280926A (en) Three-dimensional measuring instrument, three- dimensional measuring method, and method of inspecting component using the instrument and the method
JP2929961B2 (en) How to measure coplanarity
JPH02235356A (en) Semiconductor device
JP3481704B2 (en) Height measuring method and device
KR20050032240A (en) System and method for calculating yield and managing defect
JP2005044949A (en) Sorter of semiconductor chip, method of sorting semiconductor chip, and method of manufacturing semiconductor chip
JP2939876B2 (en) Free judgment criteria setting method for mounted PCB inspection equipment
JPH0648706B2 (en) Wiring pattern inspection method and inspection device therefor
JP2005017168A (en) External appearance inspection apparatus, external appearance inspection method, and method for manufacturing semiconductor chip

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020416

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080524

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090524

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090524

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090524

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090524

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100524

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100524

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110524

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110524

Year of fee payment: 9

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110524

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120524

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120524

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130524

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140524

Year of fee payment: 12

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term