JPH0648706B2 - Wiring pattern inspection method and inspection device therefor - Google Patents

Wiring pattern inspection method and inspection device therefor

Info

Publication number
JPH0648706B2
JPH0648706B2 JP60030383A JP3038385A JPH0648706B2 JP H0648706 B2 JPH0648706 B2 JP H0648706B2 JP 60030383 A JP60030383 A JP 60030383A JP 3038385 A JP3038385 A JP 3038385A JP H0648706 B2 JPH0648706 B2 JP H0648706B2
Authority
JP
Japan
Prior art keywords
wiring pattern
wiring
energy
inspection
terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60030383A
Other languages
Japanese (ja)
Other versions
JPS61190955A (en
Inventor
彰彦 宇都野
一男 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP60030383A priority Critical patent/JPH0648706B2/en
Publication of JPS61190955A publication Critical patent/JPS61190955A/en
Publication of JPH0648706B2 publication Critical patent/JPH0648706B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】 〔技術分野〕 本発明は配線チップ(あるいは配線基板)やコントロー
ル・コラプス・ボンディング(以下、CCBと略称す
る。)採用のLSIチップなどの配線パターンの検査方
法及びその検査装置に関するものである。
Description: TECHNICAL FIELD The present invention relates to a method for inspecting a wiring pattern of a wiring chip (or a wiring substrate) or an LSI chip adopting control collapse bonding (hereinafter abbreviated as CCB) and its inspection. It relates to the device.

〔背景技術〕[Background technology]

現在、マルチチップモジュール(一般にはメモリモジュ
ールなどと呼ばれている。)の開発が行われているが、
このマルチチップモジュールは配線チップ(あるいは配
線基板)にロジックやメモリのLSIをのせて一つのL
SIにしたものである。
Currently, multi-chip modules (generally called memory modules, etc.) are being developed,
In this multi-chip module, a logic chip or a memory LSI is mounted on a wiring chip (or a wiring board) to form one L-chip.
It is SI.

この配線チップは、第5図に示すように配線チップ1の
基板上に配設したワイヤボンディングパッド2とCCB
パッド3間、あるいはCCBパッド3相互間に配線4が
施され、更にはんだバンプ3′を利用して1点鎖線で示
すようにメモリLSI5やロジックLSI6が取り付け
られ複雑なシステム化実装を可能としたものである。
This wiring chip includes a wire bonding pad 2 and a CCB arranged on the substrate of the wiring chip 1 as shown in FIG.
Wiring 4 is provided between the pads 3 or between the CCB pads 3, and a memory LSI 5 and a logic LSI 6 are attached by using the solder bumps 3'as indicated by the one-dot chain line to enable complicated systematic mounting. It is a thing.

ところで、配線4の開放(オープン)および短絡(ショ
ート)のチェックは、先ずメモリやロジックのLSI
5,6の取り付け前に行う必要がある。そこで、前述の
ように配線4を施した後、隣合う2つのCCBパッド3
をすべて第6図に示すようにはんだブリッジ7によりシ
ョートし、その後、ボンディングパッド2にプローバの
プローブを当てて、ボンディングパッド2側から配線4
のオープン/ショートの検査をすることでチェックして
いる。そして実際の実装時には第6図のはんだブリッジ
7に対しはんだリフロー処理(熱処理)を行って、第7
図に示すように隣合うCCBパッド3間に形成されたは
んだブリッジ7をすべて切りオープン状態とする。そし
て形成されたはんだバンプ上に各LSI5,6をのせて
システム化実装を行う。
By the way, first of all, to check whether the wiring 4 is open or short-circuited, the memory or logic LSI is checked.
It is necessary to do it before attaching 5 and 6. Therefore, after the wiring 4 is provided as described above, the two adjacent CCB pads 3
All are short-circuited by the solder bridge 7 as shown in FIG. 6, and then the probe of the prober is applied to the bonding pad 2 to connect the wiring 4 from the bonding pad 2 side.
It is checked by conducting an open / short inspection. At the time of actual mounting, solder reflow treatment (heat treatment) is performed on the solder bridge 7 of FIG.
As shown in the figure, all the solder bridges 7 formed between the adjacent CCB pads 3 are cut to be in an open state. Then, the LSIs 5 and 6 are placed on the formed solder bumps and systematic mounting is performed.

また、配線チップ1の選別には、前述したはんだブリッ
ジで隣合うCCBパッド3をすべてショートした際の第
1のテスト結果と、はんだリフロー処理によりすべての
はんだブリッジがオープン状態となった際の第2のテス
ト結果とから、配線チップ1の良否を判別している。従
って、判別工程は、第1のテスト−熱処理−第2のテス
トというような工程となり判別工程が長く判別に時間が
かかる。さらに熱処理を1個の配線チップ1に対応した
ウェハ単位で行っている現状では、はんだブリッジ7で
すべてのCCBパッド3間をショートしたときのテスト
結果と、すべてのCCBパッド3間をオープンしたとき
のテスト結果とから配線チップ1の良否が判断される
が、テスト条件が2つしかないことから配線パターンの
テストパスの活性化ができない。従って次のように配線
の不良検出ができない場合がある。即ち熱処理前の状態
が第8図のような場合には、CCBパッドB部分とCC
BパッドC部分がショートし、またCCBパッドD部分
とE部分とがショートしており、このためボンディング
パッドAとボンディングパッドFとがショート状態にあ
る(第9図(a)参照)。従ってこのときボンディング
パッドAとG、GとFにプローブ検査を行い、ボンディ
ングパッドGに接続された配線4aと配線4bとのショ
ートの有無、またボンディングパッドAとH,HとFに
プローブ検査を行い、ボンディングパッドHに接続され
た配線4cと配線4dとのショートの有無が夫々検出で
きる。ところが、熱処理を行うと、CCBパッドB,C
間、CCBパッドD,E間が夫々オープン状態となりこ
のオープン状態でのテスト結果からも、前述の熱処理前
のテスト結果からも、配線4bと4eのショートを検出
することができない。このように配線の不良検出ができ
ない場合があり不良検出率が低い。
Further, the wiring chips 1 are selected by the first test result when all the adjacent CCB pads 3 are short-circuited by the above-mentioned solder bridge and the first test result when all the solder bridges are opened by the solder reflow process. The quality of the wiring chip 1 is determined from the test result of No. 2. Therefore, the discrimination process is a process such as the first test-heat treatment-second test, and the discrimination process is long and the discrimination takes time. Further, under the present condition that heat treatment is performed on a wafer-by-wafer basis corresponding to one wiring chip 1, the test results when all the CCB pads 3 are short-circuited by the solder bridge 7, and when all the CCB pads 3 are opened. The quality of the wiring chip 1 is judged from the test result of 1., but the test path of the wiring pattern cannot be activated because there are only two test conditions. Therefore, it may not be possible to detect wiring defects as follows. That is, when the state before heat treatment is as shown in FIG. 8, the CCB pad B portion and CC
The B pad C portion is short-circuited, and the CCB pad D portion and E portion are short-circuited, so that the bonding pad A and the bonding pad F are in a short state (see FIG. 9A). Therefore, at this time, the probe inspection is performed on the bonding pads A and G, and G and F, and whether or not there is a short circuit between the wiring 4a and the wiring 4b connected to the bonding pad G, and the probe inspection on the bonding pads A, H, H, and F. Then, the presence or absence of a short circuit between the wiring 4c and the wiring 4d connected to the bonding pad H can be detected. However, when heat treatment is performed, CCB pads B, C
During this period, the CCB pads D and E are in an open state, respectively, and it is not possible to detect a short circuit between the wirings 4b and 4e from the test result in this open state and the test result before the heat treatment. As described above, the defect detection of the wiring may be impossible in some cases, and the defect detection rate is low.

なお、ウェハプローバ技術を詳しく述べてある例として
は、工業調査会発行電子材料1981年11月号別冊、
昭和56年11月10日発行、P.221〜225があ
る。
In addition, as an example in which the wafer prober technology is described in detail, an electronic material issued by the Industrial Research Group, November 1981, separate volume,
Published November 10, 1981, P. 221-225.

〔発明の目的〕[Object of the Invention]

本発明の目的は、テスト条件を多くして配線パターンの
テストパスの活性化を図ることができ、これにより配線
の不良検出率を向上させて信頼性の向上を図ることがで
きると共に、配線パターンが形成された基板の良否を選
別するための工程の短絡を図り、製品コストの低減を図
ることができるようにした配線パターンの検査方法及び
その検査装置を提供することにある。
It is an object of the present invention to increase the test conditions to activate the test path of the wiring pattern, which can improve the defect detection rate of the wiring and improve the reliability. It is an object of the present invention to provide a wiring pattern inspecting method and an inspecting apparatus for the wiring pattern, in which a process for selecting the quality of a substrate on which is formed can be short-circuited to reduce the product cost.

本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
The above and other objects and novel characteristics of the present invention are
It will be apparent from the description of the present specification and the accompanying drawings.

〔発明の概要〕[Outline of Invention]

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
The outline of a typical one of the inventions disclosed in the present application will be briefly described as follows.

すなわち、配線チップの基板上に配設したCCBパッド
やボンディングパッドの各端子間を配線して形成された
配線パターンの検査をするに当たり、チェックに必要な
CCBパッド間を検査用導電部材としてのはんだブリッ
ジにて予め接続しておき、検査時にその各はんだブリッ
ジに対し、レーザ光線照射装置によりレーザ光線を順次
照射し、その照射エネルギでチェックに必要な該当箇所
のはんだブリッジを順次切断しながら、所定箇所のボン
ディングパッド間の短絡の有無をプローバにてプローブ
検査をおこないその検出信号にもとづきテスタ配線パタ
ーンの必要箇所の配線の短絡の有無をチェックできるよ
うにしたもので、レーザ光線の照射ではんだブリッジを
切る位置、順序、範囲によってテスト条件を多くするこ
とができ、配線パターンのテストパスの活性化を図り配
線の不良検査率の向上、ひいては信類性の向上を図るこ
とができる。更にプローブ検査実施時に同時にはんだリ
フロー処理を行うことができるので、配線チップの良否
を選別するための工程の短縮を図ることができ、その選
別時間の短縮と製品コストの低減を図ることができるも
のである。
That is, when inspecting a wiring pattern formed by wiring between terminals of CCB pads and bonding pads arranged on the substrate of a wiring chip, solder between the CCB pads necessary for checking is used as a conductive member for inspection. Pre-connect with a bridge, and at the time of inspection, each solder bridge is sequentially irradiated with a laser beam by a laser beam irradiation device, and the irradiation energy is used to cut the solder bridges at the relevant points in order, A prober is used to check the presence or absence of short circuits between bonding pads at certain points, and the presence or absence of short circuits in the required parts of the tester wiring pattern can be checked based on the detection signal. The test conditions can be increased depending on the cutting position, order, and range, and the wiring pattern Improvement of failure inspection of the interconnections achieving activation of over down the test path, which leads to an improvement of the signal such properties. Furthermore, since the solder reflow process can be performed at the same time when the probe inspection is performed, the process for selecting the quality of the wiring chips can be shortened, and the selection time and the product cost can be shortened. Is.

〔実施例〕〔Example〕

第1図は本発明による配線パターンの検査装置の一実施
例を示し、第2図および第3図は本発明による配線パタ
ーンの検査方法の一実施例を示すものである。以下、本
発明を配線チップの検査に適用した場合を例にとり第1
図〜第5図を参照しながら説明する。
FIG. 1 shows an embodiment of a wiring pattern inspection apparatus according to the present invention, and FIGS. 2 and 3 show an embodiment of a wiring pattern inspection method according to the present invention. In the following, the case where the present invention is applied to the inspection of wiring chips will be taken as an example.
This will be described with reference to FIGS.

まず本発明が適用される配線チップ11は第5図で説明
したと同様に構成される。即ち基板の周囲にボンディン
グパッド2が、その内側にはCCBパッド3が配設さ
れ、これらボンディングパッド2とCCBパッド3間、
及びCCBパッド3相互間に配線がなされ配線パターン
が形成されている。これらのCCBパッド3上にメモリ
LSI5やロジックLSI6などが取り付けられるもの
である。
First, the wiring chip 11 to which the present invention is applied has the same structure as that described with reference to FIG. That is, the bonding pad 2 is arranged around the substrate, and the CCB pad 3 is arranged inside the bonding pad 2. Between the bonding pad 2 and the CCB pad 3,
Wiring is formed between the CCB pads 3 and the CCB pads 3 to form a wiring pattern. A memory LSI 5 and a logic LSI 6 are mounted on these CCB pads 3.

ところで、この配線チップ11の良否の選別(判断)の
ためには、配線パターンのオープン/ショートチェック
即ち配線パターンの配線のオープン/ショートの有無を
チェックしなければならない。そこで、配線チップ11
上に形成された配線パターンの検査をするに当たり、予
め各CCBパッド3のうちチェックに必要な隣合うCC
Bパッド3間を夫々検査用導電部材としてのはんだブリ
ッジ7で短絡(ショート)しておき、これらのはんだブ
リッジ7を順次部分的に切断しながら配線4のオープン
/ショートの有無をチェックする配線パターン検査装置
は次のように構成されている。
By the way, in order to select (determine) the quality of the wiring chip 11, it is necessary to check whether the wiring pattern is open / short, that is, whether the wiring of the wiring pattern is open / short. Therefore, the wiring chip 11
When inspecting the wiring pattern formed above, adjacent CCs of each CCB pad 3 that are necessary for checking in advance.
A wiring pattern for short-circuiting (short-circuiting) the B pads 3 with solder bridges 7 as conductive members for inspection, and checking the presence / absence of open / short-circuiting of the wirings 4 while sequentially partially cutting the solder bridges 7. The inspection device is configured as follows.

即ち、12はステージであって、このステージ12は駆
動回路13によって駆動させられ、この駆動回路はテス
タ14の制御部15によって制御されるようになってい
る。このステージ12上に配線チップ11が載置され
る。この配線チップ11の載置については真空吸着方式
を用いてもよい。16は中央部に矩形状(断面形状)の
貫通孔16aを有するプローバであって、このプローバ
16は第2図,第3図に示す如く多数のプローブ針16
bを有しており、これらのプローブ針16bの夫々が各
ボンディングパッド2上に対応配置されるように、各プ
ローブ針16bが所定間隔で位置決めされている。この
プローバ16の中央の貫通孔16a上にエネルギ照射装
置としてのレーザ光線照射装置17が配設されている。
このレーザ光線照射装置17はプローバ16と一体的に
構成してもよし、又は個別に設けてもよい。
That is, 12 is a stage, and this stage 12 is driven by a drive circuit 13, and this drive circuit is controlled by the control unit 15 of the tester 14. The wiring chip 11 is placed on the stage 12. A vacuum suction method may be used for mounting the wiring chip 11. Reference numeral 16 is a prober having a rectangular (cross-sectional shape) through hole 16a in the center thereof. The prober 16 has a large number of probe needles 16 as shown in FIGS.
b, and each probe needle 16b is positioned at a predetermined interval so that each of these probe needles 16b is correspondingly arranged on each bonding pad 2. A laser beam irradiation device 17 as an energy irradiation device is provided on the through hole 16a at the center of the prober 16.
The laser beam irradiation device 17 may be configured integrally with the prober 16 or may be separately provided.

ところで、配線チップ11においては、ボンディングパ
ッド2の位置に対し、CCBパッド3の位置はレイアウ
トにより決定される。従ってテスタ14には予め配線チ
ップ11のCCBパッド3の位置情報を入力しておく。
又、検査時には、予めレーザ光線照射装置17とプロー
バ16と配線チップ11との位置合わせを行なう。即ち
ボンディングパッドとプローブ16bの位置合わせ、レ
ーザ光線の照射位置とはんだブリッジとの位置合わせな
どを行なう。ここでは、配線チップ11の位置合わせが
完了したものとして、以下説明する。
By the way, in the wiring chip 11, the position of the CCB pad 3 is determined by the layout with respect to the position of the bonding pad 2. Therefore, the position information of the CCB pad 3 of the wiring chip 11 is input to the tester 14 in advance.
Further, at the time of inspection, the laser beam irradiation device 17, the prober 16 and the wiring chip 11 are aligned in advance. That is, the bonding pad and the probe 16b are aligned, the laser beam irradiation position and the solder bridge are aligned, and the like. Here, description will be given below assuming that the alignment of the wiring chip 11 is completed.

テスタ14の制御部15はレーザ光線照射装置17に前
記CCBパッド3の位置情報に従い、切断すべき箇所の
はんだブリッジ7の位置を指示する位置命令信号にもと
づき該当箇所のCCBパッド3間のはんだブリッジ7に
対し、第1図,第2図に示す如くエネルギ線としてのレ
ーザ光線18を照射し、その照射エネルギではんだブリ
ッジ7を切断(溶断)する。このときの照射エネルギで
はんだリフロー処理され、はんだバンプ3′が形成され
る。この場合、レーザ光線照射装置17は制御部15か
らの前記CCBパッド3の位置情報にもとづく位置命令
信号にもとづき、スキャン制御される構成となってい
る。第2図,第3図ではレーザ光線照射装置17とプロ
ーバ16とが一体的構成の場合で、装置自体を矢印19
〜22の各方向にスキャンすることができ、これにより
レーザ光スポット23を矢印19〜22方向にスキャン
することができる。従ってレーザ光線照射装置17によ
りレーザ光スポット23をスキャンさせて、次々に前記
位置命令信号にもとづき、該当箇所のCCBパッド3間
のはんだブリッジ7を順次溶断していく。一方プローバ
16には制御部15から前記位置命令信号に対応した検
出命令信号が供給されており、この検出命令信号にもと
づきプローバ16は該当箇所のプローブ16bが配置さ
れている。ボンディングパッド2からの検出信号(電流
信号又は電圧信号)をテスタ14側の測定部24に送出
する。測定部24はこの検出信号を測定し、これを比較
部25で所定のしきい値と比較して所定のしきい値以上
なら“1”、それより小さいなら“0”というようにデ
ィジタル信号に変換し、メモリ部26に入力する。この
メモリ部26には、レーザ光線のスキャンに合わせて次
々に溶断されていくCCBパッド3間の検出信号に対応
して該当する配線のショートの有無(“1”,“0”)
が記憶されていく。一方、メモリ部27には予め設計通
りの配線パターンの配線のショートの有無(オープン/
ショート情報)(“1”,“0”)が入力されている。
従って比較部28で両メモリ部26,27からの情報を
比較することにより、不一致のとき配線パターンの配線
の不良が検出され、表示部29にその配線不良(ショー
ト)の箇所や配線チップ11の良否の判定結果などが表
示される。また比較部28での比較による配線チップ1
1の良否の判定信号や配線不良の判定信号などが外部へ
適宜取り出せるようになっている。
The control unit 15 of the tester 14 follows the position information of the CCB pad 3 to the laser beam irradiation device 17, and based on the position command signal for instructing the position of the solder bridge 7 at the position to be cut, the solder bridge between the CCB pads 3 at the corresponding positions. As shown in FIG. 1 and FIG. 2, the laser beam 18 as an energy ray is irradiated to 7 and the solder bridge 7 is cut (fused) by the irradiation energy. The solder reflow process is performed with the irradiation energy at this time to form the solder bumps 3 '. In this case, the laser beam irradiation device 17 is configured to be scan-controlled based on the position command signal based on the position information of the CCB pad 3 from the controller 15. In FIGS. 2 and 3, the laser beam irradiation device 17 and the prober 16 are integrated, and the device itself is indicated by an arrow 19 in FIG.
It is possible to scan in each direction of .about.22, so that the laser beam spot 23 can be scanned in the directions of arrows 19 to 22. Therefore, the laser beam irradiating device 17 scans the laser beam spot 23, and the solder bridges 7 between the CCB pads 3 at the corresponding positions are sequentially fused based on the position command signal. On the other hand, the prober 16 is supplied with a detection command signal corresponding to the position command signal from the controller 15, and the prober 16 of the corresponding position is arranged on the prober 16 based on the detection command signal. The detection signal (current signal or voltage signal) from the bonding pad 2 is sent to the measuring unit 24 on the tester 14 side. The measuring unit 24 measures this detection signal and compares it with a predetermined threshold value in the comparison unit 25, and if it is above a predetermined threshold value, it is converted into a digital signal such as "1", and if it is smaller than that, it is converted into a digital signal. It is converted and input to the memory unit 26. In this memory unit 26, the presence or absence of a short circuit of the corresponding wiring (“1”, “0”) corresponding to the detection signal between the CCB pads 3 which are sequentially fused in accordance with the scanning of the laser beam.
Will be remembered. On the other hand, in the memory unit 27, the presence / absence of a short circuit in the wiring of the wiring pattern as designed in advance (open / open
Short information) (“1”, “0”) has been input.
Therefore, by comparing the information from both the memory units 26 and 27 in the comparison unit 28, a wiring defect of the wiring pattern is detected when they do not match, and the display unit 29 displays the location of the wiring defect (short circuit) or the wiring chip 11. The result of the pass / fail judgment is displayed. Further, the wiring chip 1 according to the comparison in the comparison unit 28
The judgment signal of "1", the judgment signal of defective wiring, etc. can be taken out to the outside as appropriate.

テスタ14は、制御部15、測定部24、比較25,2
8、メモリ部26,27、表示部29などからなり、こ
のテスタ14により配線チップ11の配線パターンの必
要箇所の配線の短絡の有無をチェックすることができ従
って配線チップ11の良否が判定(選別)されることに
なる。
The tester 14 includes a control unit 15, a measuring unit 24, and comparisons 25 and 2.
8, a memory unit 26, 27, a display unit 29, and the like, and this tester 14 can check whether or not there is a short circuit in a wiring of a wiring pattern of the wiring chip 11 and thus determine whether the wiring chip 11 is good or bad. ) Will be done.

以上のようにして、配線パターンの検査を行なうと、配
線チップ11上の配線パターンが第8図のような構成の
場合、CCBパッドB部分とC部分間及びCCBパッド
D部分とE部分間とがはんだブリッジ7によりショート
しているとき、ボンディングパッドA,F間がショート
状態となっており、ボンディングパッドAとG,又はボ
ンディングパッドFとGに対するプローブ検査からボン
ディングパッドG(ボンディングパッドGに接続された
配線4a)とのショートをチェック(検出)することが
でき、かつボンディングパッドAとH、又はボンディン
グパッドFとHに対するプローブ検査からボンディング
パッドH(ボンディングパッドHに接続された配線4
e)とのショートをチェック(検出)できる。これにつ
いては現状通りであるが、メモリ実装部〔I〕部分のは
んだブリッジ7へのレーザ光線の照射により、CCBパ
ッドB部分とC部分とがオープンになると、ボンディン
グパッドA,F間のショートの有無を、ボンディングパ
ッドAとFに対するプローブ検査を行なうことにより検
査することで、現状ではチェック(検出)できなかった
配線4bと4eのショートの有無(不良)をチェック
(検出)できる(第9図(b)参照)。次にロジック実
装部〔II〕部分へのレーザ光線の照射により、更にCC
BパッドD部分とE部分がオープン状態となり前述した
熱処理(リフロー処理)が終了したときと同じ状態とな
る。
When the wiring pattern is inspected as described above, in the case where the wiring pattern on the wiring chip 11 has the structure shown in FIG. 8, the CCB pad B portion and the C portion and the CCB pad D portion and the E portion are separated. Is short-circuited by the solder bridge 7, the bonding pads A and F are in a short-circuited state, and the probe inspection of the bonding pads A and G or the bonding pads F and G leads to the bonding pad G (connection to the bonding pad G). The short-circuit with the connected wiring 4a) can be checked (detected), and the bonding pad H (the wiring 4 connected to the bonding pad H can be detected from the probe inspection of the bonding pads A and H or the bonding pads F and H).
The short circuit with e) can be checked (detected). Although this is the same as the current situation, when the CCB pads B and C are opened by irradiating the solder bridge 7 of the memory mounting portion [I] with the laser beam, a short circuit between the bonding pads A and F occurs. The presence or absence (defective) of the short circuit between the wirings 4b and 4e, which cannot be checked (detected) at present, can be checked (detected) by inspecting the existence of the bonding pads A and F by probe inspection (FIG. 9). (See (b)). Then, by irradiating the logic mounting section [II] with a laser beam, CC
The B pad D portion and E portion are in the open state, which is the same state as when the above-described heat treatment (reflow treatment) is completed.

以上のように本発明ではすべてのはんだブリッジ7がオ
ープンしてから検査するのではなく、はんだブリッジ7
が形成されたCCBパッド3間を順次オープンしていく
ことにより、現状では検出できなかった配線間のショー
トの有無を検出することができる。
As described above, in the present invention, the solder bridges 7 are not inspected after all the solder bridges 7 are opened.
By sequentially opening the CCB pads 3 in which the wiring is formed, it is possible to detect the presence or absence of a short circuit between the wirings, which cannot be detected at present.

またテスタ14からの制御部15から、位置命令信号に
よりレーザ光線照射装置17によるレーザ光スポットの
スキャンを制御することにより、順次必要なはんだブリ
ッジ7を切断(溶断)することができ、この場合レーザ
光線の照射ではんだブリッジ7を切る位置、順序、範囲
によってテスト条件を多くすることができ、配線パター
ンのテストパスの活性化を図ることができ、得られるテ
スト結果の信頼性を上げることができる。
Further, by controlling the scanning of the laser beam spot by the laser beam irradiation device 17 from the control unit 15 from the tester 14 by the position command signal, the necessary solder bridges 7 can be cut (blown) sequentially. The test conditions can be increased depending on the position, the order, and the range of cutting the solder bridge 7 by the irradiation of light, the test path of the wiring pattern can be activated, and the reliability of the obtained test result can be improved. .

更にテスト実行時、即ちプローブ検査実施時に、はんだ
ブリッジ7の切断と同時にはんだリフロー処理を行なう
ことができるので、はんだブリッジ7の切断がすべて終
了したとき、はんだリフロー処理もすべて完了し、この
ため特に熱処理工程を設ける必要がない。従って配線チ
ップ11の良否の選別(判別)のための工程が短縮さ
れ、判別時間の短縮と製品コストの低減を図ることがで
きる。
Furthermore, since the solder reflow process can be performed simultaneously with the cutting of the solder bridge 7 during the test execution, that is, when the probe inspection is performed, when the cutting of the solder bridge 7 is completed, the solder reflow process is also completed. There is no need to provide a heat treatment step. Therefore, the process for selecting (determining) the quality of the wiring chip 11 is shortened, and the determination time and the product cost can be shortened.

〔効果〕〔effect〕

(1)エネルギ線の照射で、基板上に配設したチェック
に必要な端子間を予め接続してある検査用導電部材を切
る位置、順序、範囲によって配線パターンのテスト条件
を多くすることができ、配線パターンのテストパスの活
性化を図ることができ配線の不良検出率ひいては配線パ
ターンが形成されている基板の不良検出率を向上させる
ことができ、配線パターン検査(前記基板の良否の検
査)の信頼度を上げることができる。
(1) By irradiating energy rays, the test conditions of the wiring pattern can be increased depending on the position, order, and range of cutting the conductive member for inspection, which is pre-connected between the terminals arranged on the substrate for checking. It is possible to activate the test path of the wiring pattern, improve the defect detection rate of the wiring, and thus the defect detection rate of the substrate on which the wiring pattern is formed, and inspect the wiring pattern (inspection of the quality of the substrate). Can increase the reliability of.

(2)プローブ検査実装時に検査用導電部材(たとえば
前述したはんだブリッジ7やAlなど)の切断と同時に
その導電部材に対するリフロー処理(熱処理)を行なう
ことができるので、基板上のチェックに必要な端子間に
接続されている導電部材の切断がすべて終了したとき、
導電部材に対するリフロー処理も完了し、このため特に
熱処理工程を設ける必要がなくなる。従って、前記基板
の良否の短縮と製品コストの低減を図ることができる。
(2) Since a reflow process (heat treatment) can be performed on the conductive member at the same time as cutting the conductive member for inspection (for example, the solder bridge 7 and Al described above) at the time of mounting the probe inspection, the terminals required for checking on the board. When the cutting of the conductive members connected between them is completed,
The reflow process for the conductive member is also completed, which eliminates the need for a heat treatment process. Therefore, it is possible to reduce the quality of the substrate and reduce the product cost.

以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。たとえば、CCBパッ
ド3間を予め接続しておく検査用導電部材としてはんだ
ブリッジ7を用いているが、第4図に示す如き導電性部
材(たとえばAlや多結晶シリコンなど)を用いた配線
試験用パターン30を用いてもよい。なお第4図におい
ては、たとえばボンディングパッドIとCCBパッドJ
間、CCBパッドKとボンディングパッドL間の配線パ
ターンのオープン/ショートのチェックを行なうため、
基板上に配線パターンの形成をするときに予めはんだブ
リッジ7の代わりに前記配線試験用パターン30を付加
しておき、テスト時にレーザ光線にて直接そのパターン
30を切断する(切断箇所をX印で図示してある。)こ
とにしたもので、前記パターン30を用いた場合でも前
述して本実施例と同様の作用効果を得ることができる。
Although the invention made by the present inventor has been specifically described based on the embodiments, the present invention is not limited to the above embodiments, and it goes without saying that various modifications can be made without departing from the scope of the invention. Nor. For example, although the solder bridge 7 is used as a conductive member for inspection in which the CCB pads 3 are preliminarily connected to each other, for a wiring test using a conductive member (for example, Al or polycrystalline silicon) as shown in FIG. The pattern 30 may be used. In FIG. 4, for example, the bonding pad I and the CCB pad J
In order to check the open / short of the wiring pattern between the CCB pad K and the bonding pad L,
When the wiring pattern is formed on the substrate, the wiring test pattern 30 is added in advance in place of the solder bridge 7, and the pattern 30 is directly cut by a laser beam at the time of the test (the cut portion is marked with an X mark). However, even when the pattern 30 is used, it is possible to obtain the same effects as those of the present embodiment as described above.

またエネルギ線照射装置として、エネルギ線としてレー
ザ光線を用いてなるレーザ光線照射装置17を用いてい
るが、エネルギ線としてX線やイオン線、更には電子線
なども考えることができ、これらのエネルギ線を用いて
なるエネルギ線照射装置を用いてもよい。
Further, as the energy beam irradiation device, the laser beam irradiation device 17 using a laser beam as the energy beam is used, but X-rays, ion beams, electron beams, etc. can be considered as the energy beams, and these energy levels can be used. An energy ray irradiation device using rays may be used.

〔利用分野〕[Field of application]

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である配線チップの検査に
適用した場合について説明したが、それに限定されるも
のではなく、たとえば一般的CCB採用LGIチップの
検査などに適用できる。
In the above description, the case where the invention made by the present inventor is mainly applied to the inspection of the wiring chip which is the background field of application has been described, but the present invention is not limited to this. For example, a general CCB adopted LGI chip is used. It can be applied to inspection.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明による配線パターン検査装置の一実施例
を示す簡略図、 第2図及び第3図は本発明による配線パターンの検査方
法の一実施例を示す簡略説明図、 第4図は本発明による配線パターンの検査方法の他の実
施例を示す簡略説明図、 第5図は配線チップのシステム化実装を説明するための
説明図、 第6図(a)及び(b)は夫々CCBパッド間にはんだ
ブリッジが形成された状態を示す断面図及び平面図、 第7図(a)および(b)は夫々第6図のはんだブリッ
ジに対し熱処理を行なった後の状態を示す断面図および
平面図、 第8図は従来配線パターンの検査方法の一例を示す説明
図、 第9図(a)〜(c)は第8図の電気的結線を示す要部
断面図である。 2……ボンディングパッド、3……CCBパッド、3′
……はんだバンプ、4(4a〜4e)……配線、7……
はんだブリッジ、11……配線チップ、12……ステー
ジ、13……駆動回路、14……テスタ、15……制御
部、16……プローバ、16b……プローブ針、17…
…レーザ光線照射装置、18……レーザ光線、23……
レーザ光スポット、24……測定部、25,28……比
較部、26,27……メモリ部、29……表示部、30
……配線試験用パターン。
FIG. 1 is a simplified diagram showing an embodiment of a wiring pattern inspection device according to the present invention, FIGS. 2 and 3 are simplified explanatory diagrams showing an embodiment of a wiring pattern inspection method according to the present invention, and FIG. A simplified explanatory view showing another embodiment of the wiring pattern inspection method according to the present invention, FIG. 5 is an explanatory view for explaining the systematic mounting of the wiring chip, and FIGS. 6 (a) and 6 (b) are CCBs, respectively. A sectional view and a plan view showing a state in which a solder bridge is formed between pads, and FIGS. 7A and 7B are sectional views showing a state after heat treatment is applied to the solder bridge in FIG. 6 respectively. FIG. 9 is a plan view, FIG. 8 is an explanatory view showing an example of a conventional wiring pattern inspection method, and FIGS. 9 (a) to 9 (c) are main-portion cross-sectional views showing electrical connections in FIG. 2 ... Bonding pad, 3 ... CCB pad, 3 '
... Solder bumps, 4 (4a-4e) ... Wiring, 7 ...
Solder bridge, 11 ... Wiring chip, 12 ... Stage, 13 ... Drive circuit, 14 ... Tester, 15 ... Control part, 16 ... Prober, 16b ... Probe needle, 17 ...
… Laser beam irradiation device, 18 …… Laser beam, 23 ……
Laser light spot, 24 ... Measuring unit, 25, 28 ... Comparison unit, 26, 27 ... Memory unit, 29 ... Display unit, 30
...... Wiring test pattern.

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】基板上に配設した端子間を配線して形成さ
れた配線パターンの検査方法において、前記基板上の各
端子のうち、チェックに必要な端子間を検査用導電部材
で予め接続しておき、検査時に前記端子間の導電部材に
対し、エネルギ線を順次照射し、その照射エネルギをチ
ェックに必要な該当箇所の前記導電部材を順次切断しな
がら、所定箇所の端子間の開放短絡の有無を検査するこ
とで、前記配線パターンの必要箇所の配線の開放短絡の
有無をチェックできるようにしたことを特徴とする配線
パターンの検査方法。
1. A method for inspecting a wiring pattern formed by wiring between terminals arranged on a substrate, wherein terminals required for checking among the terminals on the substrate are preliminarily connected by a conductive member for inspection. In addition, during inspection, the conductive member between the terminals is sequentially irradiated with energy rays, and while the conductive member at the relevant location necessary for checking the irradiation energy is sequentially cut off, an open short circuit between the terminals at the predetermined location is performed. The method for inspecting a wiring pattern is characterized in that it is possible to check whether or not there is an open circuit in a wiring at a required portion of the wiring pattern by inspecting the presence or absence of the wiring pattern.
【請求項2】前記エネルギ線としてレーザ光線やイオン
線あるいはX線などを用いてなる特許請求の範囲第1項
記載の配線パターンの検査方法。
2. The wiring pattern inspection method according to claim 1, wherein a laser beam, an ion beam, an X-ray, or the like is used as the energy beam.
【請求項3】基板上に配設した端子間を配線して形成さ
れた配線パターンの検査をするに当たり、予め前記各端
子のうちチェックに必要な端子間を夫々検査用導電部材
で短絡しておき、これらの導電部材を順次切断しなが
ら、配線の開放短絡の有無をチェックする配線パターン
検査装置において、前記基板上の検査に必要な各端子上
に配置されるプローブを有し、検出命令信号にもとづき
該当箇所のプローブが配置される端子からの検出信号を
送出するプローバと、位置命令信号にもとづき該当箇所
の前記端子間の導電部材に対しエネルギ線を照射し、そ
の照射エネルギで前記導電部材を切断するためのエネル
ギ線照射装置と、このエネルギ線照射装置に対し切断す
べき前記導電部材の位置を指示する前記位置命令信号を
送出すると共に、前記プローバに前記位置命令信号に対
応した検出命令信号を送出し、更に前記プローバからの
検出信号にもとづいて配線パターンの必要箇所の配線の
開放短絡の有無をチェックするテスタとを少なくとも具
備してなることを特徴とする配線パターン検査装置。
3. When inspecting a wiring pattern formed by wiring between terminals arranged on a substrate, each of the terminals required for checking is short-circuited by a conductive member for inspection in advance. In addition, in the wiring pattern inspection device for checking the presence or absence of open short circuit of the wiring while sequentially cutting these conductive members, there is a probe arranged on each terminal necessary for the inspection on the board, and the detection command signal Based on the prober that sends out the detection signal from the terminal where the probe at the relevant location is arranged, and the conductive member between the terminals at the relevant location based on the position command signal, the energy beam is irradiated, and the conductive energy is applied to the conductive member. And an energy beam irradiating device for cutting the wire, and the position command signal for instructing the position of the conductive member to be cut to the energy beam irradiating device. At least a tester for sending a detection command signal corresponding to the position command signal to the prober, and further for checking the presence or absence of an open short circuit in a required portion of the wiring pattern based on the detection signal from the prober. Wiring pattern inspection device characterized by.
【請求項4】前記エネルギ照射装置は、前記テスタから
の位置命令信号にもとづきエネルギ線の照射位置をスキ
ャン制御できるように構成してなる特許請求の範囲第3
項記載の配線パターン検査装置。
4. The energy irradiating device is configured to scan-control the irradiation position of the energy beam based on a position command signal from the tester.
The wiring pattern inspection device according to the item.
【請求項5】前記プローバと前記エネルギ線照射装置と
を一体的に構成してなる特許請求の範囲第3項又は第4
項記載の配線パターン検査装置。
5. The probe according to claim 3, wherein the prober and the energy ray irradiation device are integrally formed.
The wiring pattern inspection device according to the item.
【請求項6】前記エネルギ照射装置におけるエネルギ線
としてレーザ光線やイオン線あるいはX線を用いてなる
特許請求の範囲第3項ないし第5項のいずれかに記載の
配線パターン検査装置。
6. The wiring pattern inspection device according to claim 3, wherein a laser beam, an ion beam, or an X-ray is used as an energy beam in the energy irradiation device.
JP60030383A 1985-02-20 1985-02-20 Wiring pattern inspection method and inspection device therefor Expired - Lifetime JPH0648706B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60030383A JPH0648706B2 (en) 1985-02-20 1985-02-20 Wiring pattern inspection method and inspection device therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60030383A JPH0648706B2 (en) 1985-02-20 1985-02-20 Wiring pattern inspection method and inspection device therefor

Publications (2)

Publication Number Publication Date
JPS61190955A JPS61190955A (en) 1986-08-25
JPH0648706B2 true JPH0648706B2 (en) 1994-06-22

Family

ID=12302365

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60030383A Expired - Lifetime JPH0648706B2 (en) 1985-02-20 1985-02-20 Wiring pattern inspection method and inspection device therefor

Country Status (1)

Country Link
JP (1) JPH0648706B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6403399B1 (en) * 2000-08-11 2002-06-11 Lsi Logic Corporation Method of rapid wafer bumping
US6538857B1 (en) * 2000-09-14 2003-03-25 International Business Machines Corporation Read head with N-cycle switch for electrostatic discharge (ESD) protection
JP4648505B1 (en) * 2010-03-30 2011-03-09 株式会社東芝 Electronic device and electronic system

Also Published As

Publication number Publication date
JPS61190955A (en) 1986-08-25

Similar Documents

Publication Publication Date Title
US5489538A (en) Method of die burn-in
US6395580B1 (en) Backside failure analysis for BGA package
EP0892274B1 (en) A system and method for easily inspecting a bonded state of a BGA/CSP type electronic part to a board
US5150047A (en) Member for use in assembly of integrated circuit elements and a method of testing assembled integrated circuit elements
JPH10242219A (en) Method of testing bumps
JPH0648706B2 (en) Wiring pattern inspection method and inspection device therefor
JP3813336B2 (en) Integrated circuit failure location identification method and failure location identification device
JP3178784B2 (en) Inspection apparatus and inspection method for semiconductor package substrate
JP3135135B2 (en) Semiconductor device, its manufacturing method, its testing method and its testing device
JP2003004795A (en) Inspection system for connection of board for integrated circuit
JP3346707B2 (en) Inspection method for semiconductor integrated circuit device
JPH07225258A (en) Semiconductor device
JPH04329651A (en) Integrated circuit with built-in tester for evaluating pin connection
US6184569B1 (en) Semiconductor chip inspection structures
JP3437467B2 (en) Inspection method for semiconductor device
JPH08306747A (en) Inspection method for semiconductor device and probe card being employed in inspection
JP2967774B2 (en) Semiconductor device failure analysis method and failure analysis device
JP2002164395A (en) Method for manufacturing solid-state image pickup device, and method and apparatus for measuring the solid-state image pickup device
JP2000124280A (en) Semiconductor devices applicable to wafer burn-in
JP4114294B2 (en) Semiconductor device and inspection method thereof
JP3163903B2 (en) Inspection parts for multi-chip module substrates
US20030111741A1 (en) Semiconductor device capable of narrowing down failed point
JPH09243570A (en) Method and apparatus for inspecting solder bridge
JPH0354842A (en) Test of integrated circuit element
JPS62243335A (en) Inspection of semiconductor chip