JPH10229017A - 表面実装型コイルおよびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 表面実装型コイルにおいて、コイル巻数を増
加させる。 【解決手段】 表面実装型コイルの構成を、基板１と該
コイル基板１上に絶縁層３を介して薄膜コイル導体２
ａ、２ｂが多層に形成、配線されてなる積層コイル５を
有するチップ状コイル８および絶縁材よりなる基板の下
面に半田電極１１ａ、１１ｂが設けられ、上面に接続電
極、パッド等の接続端子手段１２ａ、１２ｂが設けら
れ、該接続端子手段と前記半田電極を接続する引き出し
線１３ａ、１３ｂが設けられて構成される取付基板１０
を備え、該取付基板上に前記チップ状コイル８が配置さ
れ、その積層コイル５が前記接続端子手段１２ａ、１２
ｂに電気的に接続され、前記チップ状コイル８が前記取
付基板上１０に形成されたモールド部材１７により被覆
された構成とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は高周波回路やトラン
ス等に用いられる薄膜コイルを有する板状のコイルユニ
ットに関し、特に表面実装型コイルに関する。

【０００２】

【従来の技術】従来、チップインダクターやトランス等
に使用される高周波用コイルとして、コイル基板上に絶
縁層を介して膜状のコイル導体を積層してなる薄膜コイ
ルを有するチップ状コイルが、例えば特開平５ー８２３
４９号公報に記載されるように知られている。そして、
かかるチップ状コイルについては、高周波回路等の電子
回路に於ける他の部材との接続手段については特別の手
段は開示されていない。従って、このままでは、量産に
適した表面実装方式を適用して、かかるコイルを用いた
回路を製造することは困難である。

【０００３】一方、表面実装に適した膜状コイルとして
は、従来より、図１３および図１４に示す構成のものが
それぞれ知られている。図１３は絶縁性基板の平面状の
表面に平面状のコイルが形成された表面実装型コイルの
構造を示す斜視図であり、図１４は絶縁性基礎部材の円
筒面に立体的なコイルが形成されてなる表面実装型コイ
ルを示す斜視図である。図１３に示す表面実装型コイル
においては、絶縁性基板８０の上面に印刷その他の公知
の技術により形成した渦巻状等の平面コイル電極８２の
両端が公知の配線技術により形成された配線８３により
前記絶縁性基板８０の裏面に設けられた半田電極８４と
接続されいる。次に、図１４に示す表面実装型コイルに
於いては、絶縁性基礎部材８５はブロック状の取付部８
６と円筒状のコイル形成部８７とよりなり、コイル形成
部の円筒面に形成された導電膜のうちでレーザー加工に
よりネジ状の分離帯８８の部分が除去されて、円筒面に
立体コイル８９が形成され、該立体コイルの両端は配線
８３により、取付部の下面に設けられた半田電極８４に
接続されている。

【０００４】図１３に示される表面実装型コイルも図１
４に示される表面実装型コイルもマザーボード上に載置
し半田電極をマザーボード上の対応する取付電極に半田
付けすることにより容易に実装することができる。しか
しながら、図１４に示される表面実装型コイルの場合は
単層である点と印刷等コイル形成の精度上の問題で平面
コイルの巻数が多くとれず、巻線数の上限値が小さかっ
た。また、図１４に示される表面実装型コイルの場合は
レーザー加工の精度上の制約から、同様に巻線数の上限
が小さかった。従って、いずれの場合もインダクタンス
が十分大とはならず、高周波回路等に用いるインダクタ
ーやトランスとしての機構を十分に果たすことが困難で
あった。

【０００５】

【発明が解決しようとする課題】このように、従来の膜
状コイルを用いた回路部材においては、表面実装型のも
のについては巻線数が十分でなく、上記のような特性上
の問題があった。又、前記チップ状コイル（前記公報記
載のようなタイプ）については、そのままでは表面実装
により量産に適した実装ができないという問題があっ
た。本発明はこれら従来の板状の膜状コイルユニットに
おける問題を課題として解決するためになされたもので
ある。そして本発明の目的の一つはチップ状コイルも含
め前記各種の膜状コイルユニットに設けられてい膜状コ
イルの巻数を小さな平面寸法において上げることであ
る。本発明の他の一つの目的は、コイル巻線数の十分大
なる表面実装型の膜状コイルを提供することである。更
に本発明のもう一つの目的はかかる表面実装型の膜状コ
イルをいわゆる多数取りにより、高い生産能率により製
造する製造方法を提供することである。

【０００６】

【課題を解決するための手段】上記課題を解決するため
の第１の手段として本発明は、絶縁材又は半導体材より
なるコイル基板と該コイル基板上に絶縁層を介して薄膜
コイル導体が多層に形成、配線されてなる積層コイルを
有するチップ状コイルに於いて、前記薄膜コイル導体は
上下２層よりなり、各層の薄膜コイル導体は、互いに分
離されて直線又は曲線に沿って配列された複数の分離電
極を有し、上層の各分離電極の少なくとも一部について
は個々の分離電極がその両端部に於いて下層の互いに隣
り合う分離電極の端部と重なる位置に配置され、前記絶
縁層に設けられたスルーホールを介して上下に互いに接
続されて、全体として前記コイル基板の板面と並行なコ
イル軸の回りに複数回回巻する前記積層コイルが構成さ
れることを特徴とする。

【０００７】上記課題を解決するための第２の手段とし
て本発明は、絶縁材又は半導体材よりなるコイル基板と
該コイル基板上に絶縁層を介して薄膜コイル導体が多層
に形成、配線されてなる積層コイルを有するチップ状コ
イルに於いて、各層の前記薄膜コイル導体は一部が解放
されたループの形状をなし、そのループの少なくとも一
方の端部付近に於いて互いに上下の関係にある薄膜コイ
ル導体同士が重なり合う位置に配置され、前記絶縁層に
設けられたスルーホールを介して上下に互いに接続され
て、全体として前記コイル基板の板面に垂直なコイル軸
の回りに複数回回巻する前記積層コイルが構成されるこ
とを特徴とする。

【０００８】上記課題を解決するための第３の手段とし
て本発明は、絶縁材又は半導体材よりなるコイル基板と
該コイル基板上に絶縁層を介して薄膜コイル導体が多層
に形成、配線されてなる積層コイルを有するチップ状コ
イルに於いて、各層の前記薄膜コイル導体として左巻き
渦巻形状のものと右巻き渦巻形状のものとが交互に積層
され、これら渦巻形状の少なくとも一方の端部に於いて
互いに上下の関係にある薄膜コイル導体同士が重なり合
う位置に配置され、前記絶縁層に設けられたスルーホー
ルを介して上下に互いに接続されて、全体として前記コ
イル基板の板面に垂直なコイル軸の回りに複数回回巻す
る前記積層コイルが構成されることを特徴とする。

【０００９】上記課題を解決するための第４の手段とし
て本発明の表面実装型コイルは、絶縁材又は半導体材よ
りなるコイル基板と該コイル基板上に絶縁層を介して薄
膜コイル導体が多層に形成、配線されてなる積層コイル
を有するチップ状コイルおよび絶縁材よりなる基板の下
面又は側面に半田電極が設けられ、上面に接続電極、パ
ッド等の接続端子手段が設けられ、該接続端子手段と前
記半田電極を接続する引き出し線が設けられて構成され
る取付基板を備え、該取付基板上に前記チップ状コイル
が配置され、その積層コイルが前記接続端子手段に電気
的に接続され、前記チップ状コイルが前記取付基板上に
形成されたモールド部材により被覆された構成を有する
ことを特徴とする。

【００１０】上記課題を解決するための第５の手段とし
て本発明は前記第４の手段の表面実装型コイルにおい
て、前記チップ状コイルは請求項１、請求項２又は請求
項３に記載のチップ状コイルであることを特徴とする。

【００１１】上記課題を解決するための第６の手段とし
て本発明は前記第４の手段又は第５の手段の表面実装型
コイルに於いて、これら表面実装型コイルは前記チップ
状コイルを前記モールド部材の外側から被覆する磁気シ
ールドカバーを備えていることを特徴とする。

【００１２】上記課題を解決するための第７の手段とし
て本発明は、前記第４の手段、第５の手段又は第６の手
段の表面実装型コイルの製造方法に於いて、複数組の前
記半田電極、接続電極、接続端子手段が設けられた前記
取付基板の集合基板上に複数の前記チップ状コイルを配
置し、その積層コイルを対応する前記接続端子手段に電
気的に接続する工程、前記集合基板上に前記の複数のチ
ップ状コイルを被覆するモールド部材を形成する工程お
よび前記集合基板に形成された複数のチップ状コイルを
分割し、１または２以上のチップ状コイルとする工程を
有することを特徴とする。

【００１３】

【発明の実施の形態】

（実施例１）以下図面に基づいて本発明の実施の形態を
実施例について説明する。図１は本発明の好適な第１の
実施例であるチップ状コイルを示す上面図であり、図２
（ａ）は第１図のＡーＡ断面であり、図２（ｂ）は第１
図のＢーＢ断面である。図１においては後述する保護膜
および絶縁層の図示は省略してある。図１および図２に
おいて、１は絶縁材よりなるコイル基板、２ａは該コイ
ル基板１上に図１に於ける紙面縦方向に向き、互いに分
離された複数の尺状パターン２ａ１がその長手方向に直
交する（紙面上横方向）に等間隔又は略等間隔に配列さ
れるてなる形状に形成された金属等導電材の薄膜よりな
る下部薄膜コイル導体である。

【００１４】３は該下部薄膜コイル導体２ａの上に形成
された絶縁層であり、２ｂは図１に於ける紙面上斜め方
向を向き互いに分離された複数の尺状パターン２ｂ１が
紙面横方向に配列されてなる形状に形成された金属等導
電材の薄膜よりなる上部薄膜コイル導体である。上部薄
膜コイル導体２ｂの各尺状パターン２ｂ１はその一方の
端部が前記下部薄膜コイル導体２ａの尺状パターン２ａ
１の一方の端部と重なり、他方の端部が前記と隣合う尺
状パターン２ａ１の他方の端部と重なるような寸法およ
び配置をもって形成される。これにより、全体として前
記コイル基板１の板面に並行なコイル心２ｃに沿ってそ
の周りに複数回、回巻された偏平なコイルの形状を有す
る積層コイル５を形成することができる。

【００１５】即ち、前記絶縁層３に於いて、下部薄膜コ
イル導体２ａの尺状パターン２ａ１と上部薄膜コイル導
体２ｂの尺状パターン２ｂ１が重なり合う部分には、ス
ルーホール４が設けられており、上部薄膜コイル導体２
ｂが形成される際にその導電材がスルーホール４内に充
填され、この部分において下部薄膜コイル導体２ａとの
導通がなされる。このようにして、絶縁層３を挟んでコ
イル基板１の面に並行なコイル心２ｃの回りに複数回回
捲する積層コイル５が形成される。前記コイル基板１に
は前記下部薄膜コイル導体２ａに於ける端部の尺状パタ
ーン２ａ１又は上部薄膜コイル導体２ａに於ける端部の
尺状パターン２ｂ１に接続する導電材よりなるコイル端
子５ａが形成されている。コイル端子５ａはボンデイン
グパッド等であってもよい。上部薄膜コイル導体２ａの
上には絶縁性の保護膜７が、コイル基板１にかけて前記
コイル端子５ａの外端部を残し、他の部分を覆うように
形成されて、全体としてチップ状コイル８が構成されて
いる。

【００１６】上記の構成の本実施例のチップ状コイル８
の形成は、集積回路の製造に用いられる公知の蒸着、ス
パッタ、ＣＶＤ等の製膜技術およびフォトリソグラフィ
等により、コイル基板１の集合基板上に複数組の各層の
電極、絶縁層等のパターニングを順次行って積層し、複
数のコイルを形成した後、切断、折り欠き等により、個
々のチップ状コイルに分離するようにすれば、高い生産
能率において実現できる。

【００１７】例えば、コイル基板１の集合基板上に蒸
着、スパッタリング等により金属等導電性製薄膜を形成
し、フォトリソグラフィにより複数組の下部薄膜コイル
導体２ａおよびコイル端子５ａを形成する。次に、この
上に蒸着又はＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ
Ｄｅｐｏｓｉｔｉｏｎ）により、二酸化珪素又は窒化珪
素等よりなる絶縁被膜を形成し、フォトリソグラフィに
より、前記のスルーホール４を設け、前記絶縁層３を形
成する。次に、この上に蒸着等により金属等導電性薄膜
を取付け、フォトリソグラフィにより複数の上部薄膜コ
イル導体２ｂを形成する。次に更にその上に上記と同様
にして絶縁被膜を形成した後、又はスピンナーによりポ
リイミド膜を形成した後、フォトリソグラフィによりパ
ターニングを行い複数の前記保護膜７を形成する。この
ようにして複数組のチップ状コイルの構成要素を形成し
た後、上記の分割により個々のチップ状コイルを形成す
る。このように本実施例のチップ状コイルについては、
薄膜コイル導体、絶縁層やスルーホール等を形成する
際、半導体集積回路の製造に用いられているような、薄
膜の蒸着、スパッタリング、ＣＶＤ等とフォトリソグラ
フィによるパターニングを行うことにより、パターン精
度を上げパターンの微細化ができるので、小型で巻数の
大なるチップ状コイルを製造することが容易となる。

【００１８】図３は本実施例の変形例を示す上面図であ
る。本例に於いては、基板１の板面に並行なコイル心２
ｃはジグザグ形状をなしている。他の点は図１に示した
実施と同様であり、符号も同様である。又、図示は省略
するが、他の変形例として、コイル心が円弧形状又は渦
巻形状をなしているものもある。このような変形例によ
れば、チップ状コイルにおいて、更に巻数を上げること
ができる。

【００１９】（実施例２）次に図面に基づいて本発明の
実施の形態を第２の実施例について説明する。図４は本
実施例の表面実装型コイルの構造を示す斜視図であり、
図５は図４に示す表面実装型コイルの部分断面図であ
り、図１示したチップ状コイルのＣ−Ｃ断面の断面図を
含むものである。本実施例は前記第１の実施例のチップ
状コイルを用いた表面実装型コイルに関する。図４およ
び図５に於いて、１０は絶縁板を備えた取付基板であ
り、１１ａおよび１１ｂは取付基板１０の下面に設けら
れた一対の半田電極、１２ａおよび１２ｂは取付基板１
０の上面に設けられた一対の接続電極、１３ａおよび１
３ｂはそれぞれ前記半田電極１１ａと接続電極１２ａお
よび半田電極１１ｂと接続電極１２ｂａを接続する引き
出し線である。引き出し線１３ａ、１３ｂは後述するよ
うな公知の配線技術により設けられた取付基板１０の側
面部の配線を経て上面部と下面部が導通する配線となっ
ている。

【００２０】取付基板１０上には図１に示した前記実施
例１のチップ状コイルのコイル基板１に設けられたコイ
ル端子５ａが前記接続電極１２ａ、１２ｂに、半田等の
導電性接着剤１５により接続されている。そして更に前
記チップ状コイル８および導電接着材１５は前記取付基
板１０上に形成された絶縁性の樹脂よりなるモールド部
材１７により被覆され、保護されている。図５に示すよ
うに本実施例の表面実装型コイルにおいては、半田電極
１１ａ、１１ｂはそれぞれ引き出し線１３ａ、１３ｂお
よびコイル端子５ａを経て、下部薄膜コイル導体２ａと
下部薄膜コイル導体２ｂａが絶縁層３を介して積層され
て形成された積層コイル５の両端に接続される。このよ
うにして表面実装手段を備えたコイルユニットが構成さ
れる。前記積層コイル５は保護膜７により、被覆され、
更にその上をモールド部材１７により被覆されている。
保護膜７は積層コイル５が形成された後、外気による変
質、ゴミの付着の阻止等を目的とするものであり、モー
ルド部材１７は外力による破壊の防止等を目的とするも
のである。

【００２１】このような本実施例によれば、取付基板１
０およびモールド部材１７の寸法を適切に選択すること
により、外力に強く、自動化のハンドリングに適し、
又、下面の半田電極により実装の半田付けが容易な表面
実装型コイルを提供することができる。即ち、チップ状
コイルそのものは、巻数も多く、生産能率も高いのであ
るが、そのままでは、機械的強度も十分でなく、取扱い
性も悪く、実装ができないわけではないが、実装作業中
に問題を起こし易い。本実施例のように表面実装型とす
ることにより、前記チップ状コイルの長所を生かし、且
つ実装も確実で容易にできる薄膜コイルユニットが実現
されたのである。

【００２２】次に本実施例の表面実装型コイルに於いて
は必要に応じ、以下に述べるように磁気シールド手段を
付加することもできる。図６は本実施例の表面実装型コ
イルの前記モールド部材１７を囲むようにしてに磁性材
又は導電材よりなる磁気シールドカバー１９が取り付け
られた状態を示す。図６に示すように、磁気シールドカ
バー１９は四角いキャップ状をなし、一対の側壁が突出
し、突出部１９ａがコイル基板１の一対の端面を挟み係
合し、圧入又は接着により装着、固定される。前記磁気
シールドカバー１９により、外部の電磁波又は磁界が前
記チップ状コイルから遮断され、ノイズの発生が阻止さ
れる。

【００２３】次に本実施例の表面実装型コイルの製造方
法につき説明する。図７（ａ）は本実施例の表面実装型
コイルの製造方法を示す上面図であり、図７（ｂ）は図
７（ａ）のＡーＡ断面図である。図に於いて２０は分離
されて前記取付基板１０となる絶縁性の母材を有する集
合基板であり、該集合基板２０には前記の半田電極１１
ａ、１１ｂ、接続電極１２ａ、１２ｂおよび引き出し線
１３ａ、１３ｂよりなる配線セットの複数の組がマトリ
ックス状に所定間隔で設けられている。６は集合基板２
０に設けられたスルーホールであり、その内壁に前記引
き出し線１３ａ、１３ｂが互いに分離されて設けられて
いる。集合基板２０の上面の各配線セットの対応する位
置にそれぞれ図１および図２に示したチップ状コイル８
を載置しコイル導体端子５ａを前記接続電極１２ａ、１
２ｂに、図示しない半田等の導電性接着剤により接続す
る。

【００２４】次に前記各チップ状コイル８を被覆するモ
ールド部材１７の縦方向の連続体を成形型等を用いて集
合基板２０上に形成する。次に、カッターにより前記ス
ルーホール６を切断する位置に於いて集合基板２０に縦
方向切断線ｐおよび横方向の切断線ｑに沿って切断スリ
ット入れ、分割することにより図４示す個々の表面実装
型コイルを形成する。このようにして本実施例において
は、高い生産性において、表面実装型コイルを製造する
ことができる。すなわち、チップ状コイルの製造におい
てはすでに述べたように多数個取りが出来、これを用い
た表面実装型コイルの製造においても多数個取りができ
るので、全体として生産性を顕著に高めることができ
る。

【００２５】図８は本実施例の表面実装型コイルの製造
方法の変形例を示す上面図である。図８（ａ）は集合基
板２０上形成された表面実装型コイルの集合体を示し、
図８（ｂ）は前記集合体を切断して分離された表面実装
型コイルの帯状の連続体を示す。図８（ａ）において、
集合基板２０には導通用のスルーホール６はマトリック
ス状に配置された各配線セットのマトリクスの４隅に設
けられ、折り欠き用孔６ｂはスルーホール６の縦方向の
中間の位置に設けられている。集合基板２０の配線の構
造は図７に示した集合基板と同様である。図７に示した
実施例と同様にして集合基板２０の上に表面実装型コイ
ルとなる構成要素を形成した後、カッターにより前記ス
ルーホール６を切断する位置に於いて横方向の切断線ｑ
に沿って切断スリット入れ、分割することにより、図８
（ｂ）に示すような折り欠き用孔６ｂを挟んで接続され
てなる表面実装型コイルの帯状の連続体が形成される。

【００２６】実装に際しては表面実装型コイルを単数又
は複数の必要個数だけ折り欠いて使用する。即ち、回路
に必要とされるインダクタンスの状況に応じ、複数の表
面実装型コイルが互いに電気的に接続され又は分離され
て他の回路要素と接続されるようにマザーボードの配線
を形成し、一回の実装により、複数個の表面実装型コイ
ルの実装を行うこともできる。

【００２７】（実施例３）本発明の他の実施の形態の一
つである第３の実施例として、他の一つのチップ状コイ
ルおよびこのチップ状コイルを用いた表面実装型コイル
につき図面を用いて説明する。図９（ａ）は本実施例に
おけるチップ状コイルを示す斜視図であり、図９（ｂ）
は図９（ａ）のＡーＡ断面図である。図９（ａ）におい
ては図９（ｂ）に示す絶縁層３および保護膜７の図示は
省略してある。図９（ａ）および図９（ｂ）において、
１は絶縁性のコイル基板であり、５ａはコイル基板１の
上面に設けられた導電材よりなるコイル端子である。２
ｅ、２ｆ、２ｇはそれぞれ１層目、２層目、３層目の金
属等の導電性薄膜よりなる薄膜コイル導体である。

【００２８】１層目の薄膜コイル導体２ｅは方形の空間
を囲み、一部にスリット２２ａが設けられて非閉鎖型と
なり、巻出し部には外方に延びる接続部２ｈを有する略
方形のループ状のパターン形状をなしている。２層目の
薄膜コイル導体２ｆは同様の方形の空間を囲み、一部に
スリット２２ｂが設けられて非閉鎖型となる略方形のル
ープ状のパターン形状をなしている。３層目の薄膜コイ
ル導体２ｇは同様の空間を囲み、一部にスリット２２ｃ
が設けられて非閉鎖型となり、巻出し部には内方に延び
る接続部２ｊを有する略方形のるループ状のパターン形
状をなしている。１層目の薄膜コイル導体２ｅは前記コ
イル端子５ａを予め設けてあるコイル基板１の上に形成
されている。前記薄膜コイル導体２ｅの接続部２ｈは前
記コイル端子５ａと一部が重なって形成され導通がなさ
れる。

【００２９】３ａは１層目の薄膜コイル導体２ｅの上に
形成された１層目の絶縁層であり、該１層目の絶縁層３
ａの上に前記２層目の薄膜コイル導体２ｆが形成されて
いる。３ｂは１層目の薄膜コイル導体２ｆの上に形成さ
れた２層目の絶縁層であり、該２層目の絶縁層３ｂの上
に前記３層目の薄膜コイル導体２ｇが形成されている。
１層目の絶縁層３ａには薄膜コイル導体２ｅと薄膜コイ
ル導体２ｆが平面的に重なる位置で、且つ薄膜コイル導
体２ｅの時計周りの巻き終わりの位置に近く、薄膜コイ
ル導体２ｆの時計周りの巻き始めの位置に近い位置にス
ルーホール４ａが設けられている。そして、２層目の薄
膜コイル導体２ｆが形成される際にその導電材がスルー
ホール４ａ内に充填され、この部分において１層目の薄
膜コイル導体２ｅとの導通がなされる。２層目の絶縁層
３ｂにも同様の役割をなすスルーホール４ｂが設けられ
ており、、このスルーホール４ｂの部分において、３層
目の薄膜コイル導体２ｇと２層目の薄膜コイル導体２ｆ
との導通がなされる。

【００３０】このようにして、方形の空間の周りに時計
方向に略３回回巻する立体的な薄膜コイルとして積層コ
イル５が形成される。この積層コイル５の上に３層目の
薄膜コイル導体２ｇの前記接続部２ｊおよびコイル端子
５ａの端部を残してコイル基板１にかけて全体を覆う保
護膜膜７が形成されている。接続部２ｊの表面には金メ
ッキ等が施され、ワイヤーボンデイングの為の接続用の
パッド端子５ｂとなる。このようにしてチップ状コイル
８が構成されている。本実施例のチップ状コイルは図１
に示した第１の実施例に示したのと同様の方法により、
半導体集積回路の製造にも用いられている蒸着、スパッ
ター、ＣＶＤ、フォトリソグラフィ等の技術を用いるこ
とにより製造することができる。従って小型のものを多
数個取りにより、高い生産性において製造することがで
きる。

【００３１】図１０は図９（ａ）、図（９ｂ）に示した
チップ状コイル８を用いた本実施例の表面実装型コイル
を示す斜視図である。図１０に於いて、１０は絶縁材よ
りなる取付基板であり、１１ａおよび１１ｂは取付基板
１０の下面に設けられた一対の半田電極、１２は取付基
板１０の上面に設けられた接続電極、２５はワイヤーボ
ンデイングの為の接続用パッドである。５ｂはチップ状
コイル８の上面に露出している前記パッド端子である。
１３ａおよび１３ｃはそれぞれ前記半田電極１１ａと接
続電極１２および半田電極１１ｂと接続用パッド２５を
接続する引き出し線である。引き出し線１３ａ、１６ｃ
はすでに述べた公知の配線技術により設けられた取付基
板１０の側面部の配線を経て上面部と下面部が接続され
た配線となっている。取付基板１０上には図９（ａ）に
示したチップ状コイルのコイル基板１に設けられた前記
コイル端子５ａが前記接続電極１２に半田等の導電性接
着剤１５により接続されている。

【００３２】一方、前記パッド端子５ｂと取付基板１０
に設けられた接続用パッド２５とはワイヤーボンデイン
グによりワイヤー１７により接続される。そして更に前
記チップ状コイル８、導電接着材１５、ワイヤー２７お
よび接続用パッド２５は前記取付基板１０上に形成され
た絶縁性の樹脂よりなるモールド部材１７により被覆さ
れ、保護されている。このような構成の本実施例の表面
実装型コイルは図４に示した第２の実施例の表面実装型
コイルと同様に、容易で確実な実装ができるとともに、
同様にして多数個取りにより、能率よく製造することが
できる。

【００３３】（実施例４）本発明の他の実施の形態の一
つである第４の実施例として、他の一つのチップ状コイ
ルにつき図面を用いて説明する。図１１は本実施例のチ
ップ状コイルの薄膜コイル導体の平面形状を示す上面図
である。図１１において２ｍは奇数層目の薄膜コイル導
体を、２ｎは偶数層目の薄膜コイル導体を示す。奇数層
目の薄膜コイル導体２ｍは左巻きの渦巻形状をなし、偶
数層目の薄膜コイル導体２ｎは右巻きの渦巻形状をなし
ている。薄膜コイル導体２ｍと薄膜コイル導体２ｎはす
でに説明したのと同様にして絶縁層を介して交互に積層
されている。そして内端Ｂ又は外端Ａの一方又は両方に
おいて、絶縁層に設けたスルーホールを介して互いに接
続される。

【００３４】例えば、１層目の薄膜コイル導体２ｍと２
層目の薄膜コイル導体２ｎは内端Ｂｍ、Ｂｎにおいて接
続される。これにより、１層目の薄膜コイル導体２ｍの
外端Ａｍから流入した電流は時計方向に複数回巻してそ
の内端Ｂｍを経て２層目のコイル２ｎの内端Ｂｎから時
計方向に複数回回巻してその外端Ａｎから流出する。更
に３層目のコイル２ｍが積層された場合には２層目の外
端Ａｎから流出した電流は３層目のコイル２ｍの外端Ａ
ｍを経て時計方向に複数回回巻してその内端Ｂｍから流
出する。このようにして、各層において複数の巻数を有
し、全体として同一方向に加算的に複数回回巻する積層
コイルが構成される。本実施例のチップ状コイルについ
ては、すでに述べた製膜技術とフォトリソグラフィによ
る微細なパターニングにより、小さな面積において巻数
の多い薄膜コイル導体を形成することができる。

【００３５】（実施例５）本発明の他の実施の形態の一
つである第５の実施例として、他の一つのチップ状コイ
ルにつき図面を用いて説明する。図１２は本実施例とし
て、積層コイルを有するモノリシック集積回路の構成の
一部を示す断面図である。本実施例のチップ状コイルは
単一の半導体チップ上に構成されたモノリシック集積回
路の一構成要素として他の構成要素とともに形成された
積層コイルを有するものである。図１２に於いて３０は
ｎ型シリコンを母材とする半導体基板である。３２、３
４および３６はそれぞれ半導体基板３０に設けられた積
層コイル、ＭＯＳＦＥＴおよびキャパシタであり、一体
として作りこまれている。

【００３６】前記積層コイル３２は図１および図２に示
した第１の実施例のチップ状コイルに於ける積層コイル
５と同様の構造をなす。ここで２ａはＡｌの下部薄膜コ
イル導体であり、３は該下部薄膜コイル導体２ａの上に
形成されたＳｉＯ2 の絶縁層であり、２ｂは該絶縁層３
の上に形成されたＡｌの上部薄膜コイル導体である。４
は薄膜コイル導体間を接続するスルーホールである。

【００３７】４１、４２、４３、はそれぞれＭＯＳＦＥ
Ｔ３４のｐ＋のソース、ＳｉＯ2 のゲート絶縁層、ｐ＋
のドレインであり、４５、４６、４７はそれぞれＡｌの
ソース電極、ゲート電極、ドレイン電極である。これら
の要素により、公知のｐーＭＯＳＦＥＴが構成されてい
る。５１、５２、５３はそれぞれキャパシタ３６を構成
するｐ＋の下部電極、ＳｉＯ2 のキャパシタ絶縁層、Ａ
ｌの上部電極である。５６は前記の各構成要素を被覆す
るポリイミドよりなる絶縁性の保護膜である。

【００３８】以下、本実施例のモノリシック集積回路の
製造プロセスについて略述する。図１２に於いて、まず
ｎ型シリコン基板にｐ＋のイオン打ち込みを行い、ＭＯ
ＳＦＥＴ３４のソース４１、ドレイン４３とキャパシタ
３６の下部電極５１等を形成する。次に、Ａｌ膜をスパ
ッタし、エッチングすることにより、積層コイル３２の
下部薄膜コイル導体２ａを形成する。次に、ＭＯＳＦＥ
Ｔ３４のＳｉＯ2 のゲート絶縁層４２を、蒸着、エッチ
ングにより形成する。この過程において、シリコン基板
３０上の引き出し用の電極のスペースを除き多くの部分
も同時に絶縁層ＳｉＯ2 によって覆う、即ち、積層コイ
ル３２の絶縁層３、キャパシタ３６のキャパシタ絶縁層
５２等もこのとき形成される。

【００３９】続いて、この絶縁層の上にＡｌ膜をスパッ
タしエッチングすることにより、積層コイル３２の上部
薄膜コイル導体２ｂ、ＭＯＳＦＥＴ３４のソース電極４
５、ゲート電極４６、ドレイン電極４７、キャパシタ３
６の上部電極５３、図示しない接続パッド下地電極、そ
の他の配線を形成する。次に、前記の構成要素および前
記半導体基板３０同時に形成された図示しない能動素子
および受動素子よりなる他の構成要素も含め、それらの
上にポリイミド樹脂の保護膜５６をスピンナーで塗布
し、エッチングにより図示しない接続用パッドの部分を
除去する。その後、接続用パッドの下地のＡｌ膜の上に
Ａｕをメッキし接続用パッドを形成する。

【００４０】このようにして本実施例におけるモノリシ
ック集積回路においては、共通の半導体基板３０のチッ
プ上に巻数の多い積層コイルをＭＯＳＦＥＴ、キャパシ
タおよびその他の能動素子又は受動素子と一体として共
通のプロセスにより作り込むことができる。従って、イ
ンダクター要素を必要とする受信回路、発振回路、高周
波測定回路等をワンチップで極めて小型に構成すること
ができる。このため、特性的には外部雑音を拾いにくく
なり、感度、信頼性に優れた回路ユニットを提供するこ
とができる。又、製造の面に於いては、コイルを接続す
るための個別の接合作業を必要とせず、且つ多数個取り
により回路ユニットが形成できるので極めて生産能率が
高くなる。なお、本実施例のモノリシック集積回路を一
般の回路基板に取り付けるには、前記接続用パッドをワ
イヤーボンデイングにより、ワイヤーを介して、リード
フレーム又は前記のような表面実装用の取付基板に接続
し、必要に応じ保護部材を被覆する等して、実装部材を
構成して取り付けを行う。

【００４１】本実施例に於いては、モノリシック集積回
路におけるインダクター要素として図１に示した第１の
実施例の積層コイルを用いたが、本発明はこれに限ら
ず、図９に示した第３の実施例のチップ状コイルに於け
る積層コイル又は図１１に示した第４の実施例のチップ
状コイルに於ける積層コイルと同様の積層コイルを構成
要素としてモノリシック集積回路を構成することもでき
る。

【００４２】

【発明の効果】以上説明したように、本発明によれば、
（１）平面寸法が小さくて巻線数の大なるチップ状コイ
ルを提供することができる。（２）平面寸法が小さくて
巻線数の大なる積層コイルを有し平面寸法が小さいモノ
リシック集積回路のチップを提供することができる。
（３）コイル巻線数の十分大なる表面実装型コイルを提
供することができる。（４）かかるチップ状コイル、モ
ノリシック集積回路のチップおよび表面実装型コイルを
いわゆる多数取りにより、高い生産能率により製造する
製造方法を提供することができる。

【図面の簡単な説明】

【図１】本発明のチップ状コイルを示す上面図である。

【図２】図１の断面図であり、（ａ）はＡーＡ断面図、
（ｂ）はＢ−Ｂ断面図である。

【図３】図１に示した本発明のチップ状コイルの変形例
を示す上面図である。

【図４】図１に示したチップ状コイルを用いた本発明の
表面実装型コイルを示す斜視図である。

【図５】図４に示す表面実装型コイルの部分断面図であ
る。

【図６】本発明の表面実装型コイルを示す斜視図であ
る。

【図７】本発明の表面実装型コイルの製造方法を示す図
であり、（ａ）は上面図、（ｂ）は（ａ）のＡーＡ断面
図である。

【図８】本発明の表面実装型コイルの製造方法を示す上
面図であり、（ａ）は集合基板の切断前の状態を示す
図、（ｂ）は切断後の状態を示す図である。

【図９】本発明のチップ状コイルを示す図であり、
（ａ）は斜視図、（ｂ）は（ａ）のＡーＡ断面図であ
る。

【図１０】図９に示したチップ状コイルを用いた本発明
の表面実装型コイルを示す斜視図である。

【図１１】本発明のチップ状コイルに於ける薄膜コイル
導体を示す上面図である。

【図１２】本発明のチップ状コイルとしてのモノリシッ
ク集積回路を示す断面図である。

【図１３】従来の表面実装型コイルを示す斜視図であ
る。

【図１４】従来の表面実装型コイルを示す斜視図であ
る。

【符号の説明】

１ コイル基板 ２ 薄膜コイル導体 ３ 絶縁層 ４、６ スルーホール ５、３２ 積層コイル ５ａ コイル端子 ７ 保護膜 ８ チップ状コイル １０ 取付基板 １２ 接続電極 １３ 引き出し線 １５ 導電接着材 １７ モールド部材 １９ 磁気シールドカバー ２０ 集合基板 ２５ 接続用パッド ３０ 半導体基板 ３４ ＭＯＳＦＥＴ

Claims (7)

【特許請求の範囲】
1. 【請求項１】 絶縁材又は半導体材よりなるコイル基板
   と該コイル基板上に絶縁層を介して薄膜コイル導体が多
   層に形成、配線されてなる積層コイルを有するチップ状
   コイルに於いて、前記薄膜コイル導体は上下２層よりな
   り、各層の薄膜コイル導体は、互いに分離されて直線又
   は曲線に沿って配列された複数の分離電極を有し、上層
   の各分離電極の少なくとも一部については個々の分離電
   極がその両端部に於いて下層の互いに隣り合う分離電極
   の端部と重なる位置に配置され、前記絶縁層に設けられ
   たスルーホールを介して上下に互いに接続されて、全体
   として前記コイル基板の板面と並行なコイル軸の回りに
   複数回回巻する前記積層コイルが構成されることを特徴
   とするチップ状コイル。
2. 【請求項２】 絶縁材又は半導体材よりなるコイル基板
   と該コイル基板上に絶縁層を介して薄膜コイル導体が多
   層に形成、配線されてなる積層コイルを有するチップ状
   コイルに於いて、各層の前記薄膜コイル導体は一部が解
   放されたループの形状をなし、そのループの少なくとも
   一方の端部付近に於いて互いに上下の関係にある薄膜コ
   イル導体同士が重なり合う位置に配置され、前記絶縁層
   に設けられたスルーホールを介して上下に互いに接続さ
   れて、全体として前記コイル基板の板面に垂直なコイル
   軸の回りに複数回回巻する前記積層コイルが構成される
   ことを特徴とするチップ状コイル。
3. 【請求項３】 絶縁材又は半導体材よりなるコイル基板
   と該コイル基板上に絶縁層を介して薄膜コイル導体が多
   層に形成、配線されてなる積層コイルを有するチップ状
   コイルに於いて、各層の前記薄膜コイル導体として左巻
   き渦巻形状のものと右巻き渦巻形状のものとが交互に積
   層され、これら渦巻形状の少なくとも一方の端部に於い
   て互いに上下の関係にある薄膜コイル導体同士が重なり
   合う位置に配置され、前記絶縁層に設けられたスルーホ
   ールを介して上下に互いに接続されて、全体として前記
   コイル基板の板面に垂直なコイル軸の回りに複数回回巻
   する前記積層コイルが構成されることを特徴とするチッ
   プ状コイル。
4. 【請求項４】 絶縁材又は半導体材よりなるコイル基板
   と該コイル基板上に絶縁層を介して薄膜コイル導体が多
   層に形成、配線されてなる積層コイルを有するチップ状
   コイルおよび絶縁材よりなる基板の下面又は側面に半田
   電極が設けられ、上面に接続電極、パッド等の接続端子
   手段が設けられ、該接続端子手段と前記半田電極を接続
   する引き出し線が設けられて構成される取付基板を備
   え、該取付基板上に前記チップ状コイルが配置され、そ
   の積層コイルが前記接続端子手段に電気的に接続され、
   前記チップ状コイルが前記取付基板上に形成されたモー
   ルド部材により被覆された構成を有することを特徴とす
   る表面実装型コイル。
5. 【請求項５】 前記チップ状コイルは請求項１、請求項
   ２又は請求項３に記載のチップ状コイルであることを特
   徴とする請求項４に記載の表面実装型コイル。
6. 【請求項６】 前記チップ状コイルを前記モールド部材
   の外側から被覆する磁気シールドカバーを備えているこ
   とを特徴とする請求項４又は請求項５に記載の表面実装
   型コイル。
7. 【請求項７】 複数組の前記半田電極、接続電極、接続
   端子手段が設けられた前記取付基板の集合基板上に複数
   の前記チップ状コイルを配置し、その積層コイルを対応
   する前記接続端子手段に電気的に接続する工程、前記集
   合基板上に前記の複数のチップ状コイルを被覆するモー
   ルド部材を形成する工程および前記集合基板に形成され
   た複数のチップ状コイルを分割し、１または２以上のチ
   ップ状コイルとする工程を有することを特徴とする請求
   項４、請求項５、又は請求項６に記載の表面実装型コイ
   ルの製造方法。