JPH1022593A - バックプレーン配電システム - Google Patents

バックプレーン配電システム

Info

Publication number
JPH1022593A
JPH1022593A JP9027556A JP2755697A JPH1022593A JP H1022593 A JPH1022593 A JP H1022593A JP 9027556 A JP9027556 A JP 9027556A JP 2755697 A JP2755697 A JP 2755697A JP H1022593 A JPH1022593 A JP H1022593A
Authority
JP
Japan
Prior art keywords
power
load
location
plane
backplane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9027556A
Other languages
English (en)
Inventor
Kevin Egan Patrick
パトリック・ケビン・イーガン
Lee Shepherd Barry
バリー・リー・シェパード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH1022593A publication Critical patent/JPH1022593A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/14—Mounting supporting structure in casing or on frame or rack
    • H05K7/1438—Back panels or connecting means therefor; Terminals; Coding means to avoid wrong insertion
    • H05K7/1457—Power distribution arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/14—Mounting supporting structure in casing or on frame or rack
    • H05K7/1438—Back panels or connecting means therefor; Terminals; Coding means to avoid wrong insertion
    • H05K7/1458—Active back panels; Back panels with filtering means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0212—Printed circuits or mounted components having integral heating means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/044—Details of backplane or midplane for mounting orthogonal PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Patch Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 バックプレーン配電システムに使用するため
のパワープレーンを設ける。 【解決手段】 パワープレーン４０は電源から負荷に配
電するための導電シートを含む。パワープレーンはさら
に、導電シートを電源および負荷に結合するための電源
ロケーション３０および負荷ロケーション２０を含む。
導電シートには、電源ロケーションと負荷ロケーション
との間で導電シートの抵抗を均衡させ、それにより負荷
ロケーションに電流を均等に分配することができるイン
ピーダンスの変異４２が設けられる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、概してコンピュー
タ・システムのバックプレーン（ｂａｃｋ ｐｌａｎ
ｅ）に関し、より詳細には、バックプレーン内で配電す
るためのパワープレーン（ｐｏｗｅｒ ｐｌａｎｅ）に
関する。
【０００２】
【従来の技術】コンピュータ・システムのバックプレー
ンは、一般には複数の絶縁層と交互に組み合わされた複
数の導電層を含む多層の基板である。バックプレーンに
は複数の多端子ソケットがあり、これらのソケットにコ
ンピュータ・システムの構成部品が塔載されている回路
基板が、端部を向けて挿入される。バックプレーンの導
電層の一部は、信号の伝播に使用される。他の導電層
は、システムの作動に必要な電力を分配するために使用
される。これら導電層は、当分野ではパワープレーンと
して知られ、一般にすき間のないシート形状の銅などの
導電材である。
【０００３】個々の多端子ソケットは一般に複数のピン
を含み、これらのピンは、バックプレーンのいくつかの
層を通して穴をあけた小さいメッキされたバイアに挿入
される。個々のピンは、バックプレーンの導電層の所要
な１つに接触する。特定の導電層との接続が必要とされ
ない所では、その導電層を貫くバイアの周囲は、ピンが
接触しないように絶縁される。メッキされたバイアは、
接続ピンがぴったりはまるように、ピンに対して適切な
大きさに作られる。電源の接続も一般に同様の方法で行
われる。
【０００４】個々のパワープレーン内でメッキされたバ
イアの一部は、負荷ピン、すなわちソケットに挿入され
た回路基板に結合されたピンに接触する。他のバイア
は、電源に結合された電源ピンに接続される。
【０００５】設計の制約により、電源ピンが必ずしも負
荷ピン間の中央に配置されるとは限らないため、パワー
プレーンに分配される電流が均等ではなく、負荷ピン間
で分割される電流が均等でなくなることは認識されるで
あろう。例えば、電源ピンに近い直線距離をもつ負荷ピ
ンは、電源ピンとの間では抵抗がより低くなるので、電
源ピンから遠くにある負荷ピンよりも多量の電流を供給
することになる。電力源に最も近い負荷ピンの電流定格
が超えないようにするには、より低い電力レベルが要求
される。この結果、遠く離れた負荷ピンの電流供給容量
が効率悪く使用されることになる。
【０００６】段状にしたバックプレーンの構成を使用し
て、電流を均等に分配しようと試みられてきた。米国特
許第４，４５０，０２９号、Ｈｏｌｂｅｒｔ他を参照さ
れたい。段状にしたバックプレーンでは、先ず導電層お
よび絶縁層が同じ横方向の長さで積層される。次にバッ
クプレーンのエッジがミリングされ、導電層を段状に露
出する。次に長方形のバス・バー（ｂｕｓ ｂａｒ）が
露出された導電層に取り付けられて、並列に電力を供給
する。しかし、段状のバックプレーンはパワープレーン
の全長に均等な電流を供給することができず、したがっ
て個々の負荷ピンに均等な電流を供給することができな
い。さらに段状のバックプレーンは、あとで積層をミリ
ングしなければならないので費用がかかる。
【０００７】
【発明が解決しようとする課題】したがって、パワープ
レーンの負荷ピンに電流を均等に分配する、費用に対し
効率の良い方法を提供する要求が業界にある。本発明は
この要求はもちろん、その他の要求にも対処している。
【０００８】
【課題を解決するための手段】本発明は、バックプレー
ン配電システムで使用するためのパワープレーンであ
る。バックプレーンは電源から負荷へ配電するための導
電シートを含む。パワープレーンはさらに、この導電シ
ートを電源および負荷に結合するための電源ロケーショ
ン（ｓｏｕｒｃｅ ｌｏｃａｔｉｏｎ）、および負荷ロ
ケーションを（ｌｏａｄ ｌｏｃａｔｉｏｎ）を含む。
導電シートにはインピーダンスの変異（ｖａｒｉａｔｉ
ｏｎ）が設けられ、電源ロケーションと負荷ロケーショ
ン間で導電シートの抵抗を均衡させ、それにより、負荷
ロケーションに電流を均等に分配することができる。
【０００９】
【発明の実施の形態】図面、特に図１を参照すると、配
電を必要とするシステム、例えばコンピュータ・システ
ムに使用するためのバックプレーン１０が示されてい
る。バックプレーン１０は一般に積層の構造で、複数の
一層おきの導電層１２ａ〜１２ｉと、交互に組み合わさ
れた絶縁層１４ａｂ、１４ｂｃ、・・・および１４ｈｉ
を含む。導電層は、銅、金、銀パラジウム、合金、タン
グステンなどで実装することができる。絶縁層はガラス
繊維とエポキシの混合物でできる。導電層および絶縁層
に付けられている番号は、個々の導電層には１文字が付
随し、個々の絶縁層には隣接する導電層に関連づられて
２文字付随することに留意されたい。導電層の厚さは５
０ミクロンよりも薄い。したがって図では、導電層およ
び絶縁層を明瞭に示すために、バックプレーン１０では
導電層の厚さが誇大表示されていることに留意する必要
がある。
【００１０】バックプレーン１０により、電源とさまざ
まな機能装置あるいは負荷との間に電気的な接続がなさ
れる。例えばコンピュータ・システムでは、機能装置は
電気部品を塔載する回路基板の場合がある。導電層１２
ａ〜１２ｉの一部は、信号を伝播するための信号層であ
り、他の導電層は、特定の直流（ＤＣ）の電圧レベルを
機能装置に提供するためのパワープレーンである。例え
ばコンピュータ・システムでは、ＤＣ電圧レベルは一般
に５ボルト、３．３ボルト、あるいはもっと低い。典型
的な実施例では、導電層１２ａおよび１２ｉが信号層で
あり、導電層１２ｂ〜１２ｈがパワープレーンである。
【００１１】バックプレーン１０には、バックプレーン
１０を機能装置に結合するためのロケーションの配列が
ある。ロケーションは、例えばコネクタ・ストラップま
たはパッド、あるいは配線網などの場合がある。典型的
な実施例では、ロケーションは負荷ピン２０および電源
ピン３０を受ける穴、すなわちバイア１５である。バイ
ア１５の構造は以下にさらに詳細に説明される。負荷ピ
ン２０の本数および電源ピン３０の本数は、バックプレ
ーン１０が使用される情況に応じて変化する。コンピュ
ータ・システムでは負荷ピン２０の本数は、バックプレ
ーン１０に接続される回路基板の数、回路基板の電力所
要量、およびピンの電流導通能力によって異なる。電源
ピン３０の本数も同様の条件で変化する。負荷ピン２０
および電源ピン３０はバックプレーン１０の層を貫通し
て、バックプレーン１０に取り付けられたソケットに到
達する。ソケットは機能装置、例えば回路基板あるいは
電源上の接点を負荷ピン２０あるいは電源ピン３０に結
合するための、弾力のある接点を含む場合がある。回路
基板もソケットも図には表示されていない。
【００１２】典型的な実施例では、負荷ピン２０および
電源ピン３０は、バックプレーン１０に押し込まれてい
る。代替の実施例では、負荷ピン２０および電源ピン３
０はバックプレーン１０にはんだづけされるか、ボルト
で固定される場合がある。あるいは機能装置が、バック
プレーン１０が提供するバイア１５の配列に挿入するた
めのピンを含む場合がある。バイア１５はメッキされ、
それによって信号層またはパワープレーンのいずれであ
るかにかかわらず、バックプレーンの導電層の所要の一
層に対応するピンを接触させる。所定の層への接続が必
要でない部分では、その特定の導電層を貫く穴の周囲に
導電層をピンから絶縁する区域を設ける。したがってバ
ックプレーン１０にはパワープレーンを貫通するピンの
配列があるが、これらのピンは、特定の導電層にだけ電
気的接触をする。
【００１３】図２は、電源から機能装置に配電するため
の負荷ピン２０および電源ピン３０を受け入れる、典型
的なパワープレーン４０を示している。パワープレーン
４０には、前に説明したようにバイア１５の配列と、複
数のインピーダンスの変異４２が設けられる。インピー
ダンスの変異４２によって、以下に述べるように電源ピ
ン３０と負荷ピン２０との間のパワープレーン４０の抵
抗が均等にされる。図２の典型的な実施例に示されるよ
うに、インピーダンスの変異４２は、パワープレーン４
０を形成する導電シートの中の方形のボイドであり、負
荷ピン２０に平行に延びる複数の列で提供され、負荷ピ
ン２０と電源ピン３０との間に配置することができる。
さらに典型的な実施例では、インピーダンスの変異４２
は電源ピン３０の近くでは間隔が狭く配置され、電源ピ
ン３０から離れるにしたがって間隔が徐々に増加する。
【００１４】負荷ピン２０と電源ピン３０との間の抵抗
は、負荷ピンと電源ピンとの間の導電材の抵抗率と寸法
の関数であることが理解できる。従来のパワープレー
ン、すなわちインピーダンスの変異４２がないパワープ
レーンでは、電源ピンから離れた負荷ピンは、電源ピン
に近い負荷ピンよりも抵抗が高い。これは導電材の長さ
が増す結果である。前に説明したように、間隔が増加す
るインピーダンスの変異４２を設けることによって、電
源ピン３０と近くの負荷ピン２０との間の抵抗は、電源
ピン３０と遠くの負荷ピン２０との間の抵抗に比較して
増加する。これにより、ピンの配置の設計を変更するこ
となく、より均等な負荷ピンと電源ピン間の抵抗がすべ
ての負荷ピンに提供される。したがって負荷ピン２０間
にさらに均等に電流が分配され、離れた負荷ピン２０と
近くの負荷ピン２０との間の電圧の差はほとんどゼロに
なる。結果として、機能装置はより確実に作動するため
の安定した電圧レベルを受け取る。
【００１５】負荷ピン２０と電源ピン３０との間の抵抗
が、すべての負荷ピン２０に対して実質上同じである場
合に、インピーダンスの変異４２の特性および（あるい
は）位置が変化する場合があることは留意されたい。例
えば、インピーダンスの変異４２は円形であっても円形
でなくてもよい。またインピーダンスの変異４２の位置
は、実質上は負荷ピンに平行に延びる必要はない。加え
てインピーダンスの変異４２は、単一の列の場合もあれ
ば複数の列として設けられる場合もある。さらにインピ
ーダンスの変異４２は、パワープレーン４０内でボイド
とならずに、非導電材から成ったり、あるいは周囲のシ
ートの抵抗よりも大きい抵抗率をもつ導電材から成るこ
とさえもある。後者の例では、インピーダンスの変異４
２が電源ピン３０から離れるにしたがって、インピーダ
ンスの変異４２間の間隔が減少する。他の実施例では、
インピーダンスの変異４２は、パワープレーン４０の厚
さの変化を含む場合がある。例えば、パワープレーン４
０は電源ピン３０の近くでは薄く、電源ピン３０から離
れるにしたがって徐々に厚くしてもよい。
【００１６】前記構造上の特色の一部は、典型的な製造
手順を参照すると良く理解できるであろう。第１段階で
は、積層形成のために導電層および絶縁層を提供する。
これらの層は、別々の導電層および絶縁層として提供さ
れる場合もあれば、いくつかの混成層あるいは絶縁体だ
けの層として提供される場合もある。混成層は銅‐誘電
体の混成、あるいは銅‐絶縁体‐銅の混成を含む場合が
ある。銅‐誘電体‐銅の混成では、絶縁層は外側のゲル
硬化した層が内側の完全に硬化した層をはさむプリプレ
ッグ材である。
【００１７】すべての層を積層してバックプレーンを形
成する前に、個々の導電層１２ａ〜１２ｉは適切なパタ
ーンでエッチングされる。前に説明したように、負荷ピ
ン２０および電源ピン３０は，一般にはすべての導電層
１２ａ〜１２ｉを貫通する。所定の層へのピンへの接続
が必要でない部分では、エッチング・ステップによっ
て、その特定のピンのバイア１５の近接にある適切な素
材を取り除くことができる。エッチング・ステップ中に
インピーダンスの変異４２もエッチングすることができ
る。都合の良いことに、エッチング中にインピーダンス
の変異４２を設けることによって、追加の費用はかから
ない。代わりに、例えばシリコン塗付テープのようなは
く離剤を使用することによって、あるいは周囲のパワー
プレーン４０の抵抗率とは異なる抵抗率をもつ導電材を
提供することによっても、インピーダンスの変異４２が
設けられることは留意されたい。
【００１８】エッチングの後、種々の層は熱と圧力を加
えられて積層化され、単一の堅固な組み立て品となる。
次に負荷ピン２０および電源ピン３０用のバイア１５が
堅い積層組織の中に空けられ、必要な導電層に接触でき
るようにメッキされる。
【００１９】本発明の範囲や意図から離れることなく、
前述の実施例にさまざまな変更や追加を行い得ること
は、もちろん理解されるであろう。本パワープレーン
は、例えば遠隔通信システム、ローカル・エリア・ネッ
トワーク、プログラム可能論理制御装置などのような配
電を必要とする他のシステムにも使用できる。したがっ
て本発明の範囲は、前述の特定の実施例に限定されるべ
きではなく、文頭で述べた特許請求の範囲の完全かつ正
当な範囲によってのみ明確にされるべきである。
【００２０】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００２１】（１）電源から負荷に配電するバックプレ
ーン配電システムで使用するためのパワープレーンであ
って、導電シートと、前記導電シートを前記電源に結合
するように構成された複数の電源ロケーションと、前記
導電シートを前記負荷に結合するように構成された複数
の負荷ロケーションと、を有し、前記導電シートが、前
記電源ロケーションと前記負荷ロケーションとの間の前
記導電シートの抵抗を均衡させるために設けられたイン
ピーダンスの変異を有し、それにより前記負荷ロケーシ
ョンに電流を均等に分配できる、パワープレーン。 （２）前記インピーダンスの変異が、前記電源ロケーシ
ョンと前記負荷ロケーションとの間の前記導電シートの
抵抗を均衡させるようにボイドを間隔を空けて配置する
ことにより画定する、（１）に記載のパワープレーン。 （３）前記ボイドが前記電源ロケーションに近づくにつ
れ、前記ボイドの間隔が縮小する、（２）に記載のパワ
ープレーン。 （４）前記ボイドが前記負荷ロケーションに実質的に平
行に配置される、（３）に記載のパワープレーン。 （５）前記ボイドが複数の列になる、（３）に記載のパ
ワープレーン。 （６）前記ボイドがエッチングを含むプロセスによって
形成される、（２）に記載のパワープレーン。 （７）前記ボイドが長方形である、（２）に記載のパワ
ープレーン。 （８）前記バックプレーンが負荷ピンおよび電源ピンを
含み、前記電源ピンおよび前記負荷ピンの対応する１本
を挿入するためのバイアが、前記電源ロケーションおよ
び前記負荷ロケーションにより画定され、前記バイアの
少なくとも一部分が、前記パワープレーンを前記負荷ピ
ンおよび前記電源ピンに接続するためのメッキされた周
囲部を有する、（１）に記載のパワープレーン。 （９）前記導電シートが第１エッジ、第２エッジ、上部
エッジ、および下部エッジを含み、前記電源ロケーショ
ンが前記下部エッジおよび前記第１エッジに隣接して配
置され、前記負荷ロケーションが前記第２エッジに隣接
して配置され、前記ボイドが、前記電源ロケーションお
よび前記負荷ロケーションの間に配置され、前記下部エ
ッジに隣接した領域から前記上部エッジに隣接した領域
まで達し、前記抵抗を均衡させるために、前記電源ロケ
ーションに近づくにつれてその間隔が縮小する、（２）
に記載のパワープレーン。 （１０）前記導電シートが銅を含む、（１）に記載のパ
ワープレーン。 （１１）電源から負荷に配電するためのバックプレーン
配電システムであって、複数の交互に組み合わされた絶
縁層および導電層を有し、前記導電層の少なくとも１つ
が前記電力を分配するパワープレーンとして使用される
積層と、前記パワープレーンを前記電源に結合するため
に電源ロケーションが設けられ、前記パワープレーンを
前記負荷に結合するために負荷ロケーションが設けられ
た複数の前記電源ロケーションおよび前記負荷ロケーシ
ョンと、を含み前記パワープレーンが、前記負荷ロケー
ションと前記電源ロケーションとの間の前記パワープレ
ーンの抵抗を均衡させるために設けられたインピーダン
スの変異を有し、それにより、前記電源ロケーションか
ら前記負荷ロケーションに電流を均等に分配できる、バ
ックプレーン配電システム。 （１２）前記インピーダンスの変異が、ボイドが前記電
源ロケーションに近づくにつれて縮小する間隔を設けて
配置するように画定する、（１１）に記載のバックプレ
ーン。 （１３）前記ボイドが負荷ピンに実質的に平行に配置さ
れる、（１２）に記載のバックプレーン。 （１４）前記積層を貫通する複数のバイアが、前記電源
ロケーションおよび前記負荷ロケーションにより画定さ
れ、複数の穴が前記積層の個々にバイアを形成し、前記
バックプレーンを前記負荷および前記電源に結合するよ
うに前記バイアが適合される、（１１）に記載のバック
プレーン配電システム。 （１５）前記積層がさらに電源ピンおよび負荷ピンを含
み、前記導電層中の前記バイアの一定数には、前記負荷
ピンおよび前記電源ピンに接続されるためにメッキされ
た周囲部が設けられ、前記導電層中の他の所定数の前記
バイアには、前記負荷ピンおよび前記電源ピンの１本か
ら絶縁するために絶縁された周囲部が設けられる、（１
４）に記載のバックプレーン配電システム。 （１６）前記導電層が銅を含む、（１１）に記載のバッ
クプレーン配電システム。 （１７）前記負荷が回路基板を含む、（１１）に記載の
バックプレーン配電システム。
【図面の簡単な説明】
【図１】本発明の典型的な実施例に従ったバックプレー
ンの断面の透視図であり、横の長さに比較して厚さが非
常に誇大化されている図である。
【図２】バックプレーンの典型的なパワープレーン導電
層の平面図である。
【符号の説明】
１０ バックプレーン １２ａ〜１２ｉ 導電層 １４ａｂ〜１４ｈｉ 絶縁層 １５ バイア ２０ 負荷ピン ３０ 電源ピン ４０ パワープレーン ４２ インピーダンスの変異
───────────────────────────────────────────────────── フロントページの続き (72)発明者 バリー・リー・シェパード アメリカ合衆国55906、ミネソタ州ロチェ スター、アルバータ・ドライブ、ノース・ イースト 3508

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】電源から負荷に配電するバックプレーン配
    電システムで使用するためのパワープレーンであって、 導電シートと、 前記導電シートを前記電源に結合するように構成された
    複数の電源ロケーションと、 前記導電シートを前記負荷に結合するように構成された
    複数の負荷ロケーションと、を有し、 前記導電シートが、前記電源ロケーションと前記負荷ロ
    ケーションとの間の前記導電シートの抵抗を均衡させる
    ために設けられたインピーダンスの変異を有し、それに
    より前記負荷ロケーションに電流を均等に分配できる、
    パワープレーン。
  2. 【請求項２】前記インピーダンスの変異が、前記電源ロ
    ケーションと前記負荷ロケーションとの間の前記導電シ
    ートの抵抗を均衡させるようにボイドを間隔を空けて配
    置することにより画定する、請求項１に記載のパワープ
    レーン。
  3. 【請求項３】前記ボイドが前記電源ロケーションに近づ
    くにつれ、前記ボイドの間隔が縮小する、請求項２に記
    載のパワープレーン。
  4. 【請求項４】前記ボイドが前記負荷ロケーションに実質
    的に平行に配置される、請求項３に記載のパワープレー
    ン。
  5. 【請求項５】前記ボイドが複数の列になる、請求項３に
    記載のパワープレーン。
  6. 【請求項６】前記ボイドがエッチングを含むプロセスに
    よって形成される、請求項２に記載のパワープレーン。
  7. 【請求項７】前記ボイドが長方形である、請求項２に記
    載のパワープレーン。
  8. 【請求項８】前記バックプレーンが負荷ピンおよび電源
    ピンを含み、前記電源ピンおよび前記負荷ピンの対応す
    る１本を挿入するためのバイアが、前記電源ロケーショ
    ンおよび前記負荷ロケーションにより画定され、前記バ
    イアの少なくとも一部分が、前記パワープレーンを前記
    負荷ピンおよび前記電源ピンに接続するためのメッキさ
    れた周囲部を有する、請求項１に記載のパワープレー
    ン。
  9. 【請求項９】）前記導電シートが第１エッジ、第２エッ
    ジ、上部エッジ、および下部エッジを含み、前記電源ロ
    ケーションが前記下部エッジおよび前記第１エッジに隣
    接して配置され、前記負荷ロケーションが前記第２エッ
    ジに隣接して配置され、前記ボイドが、前記電源ロケー
    ションおよび前記負荷ロケーションの間に配置され、前
    記下部エッジに隣接した領域から前記上部エッジに隣接
    した領域まで達し、前記抵抗を均衡させるために、前記
    電源ロケーションに近づくにつれてその間隔が縮小す
    る、請求項２に記載のパワープレーン。
  10. 【請求項１０】前記導電シートが銅を含む、請求項１に
    記載のパワープレーン。
  11. 【請求項１１】電源から負荷に配電するためのバックプ
    レーン配電システムであって、 複数の交互に組み合わされた絶縁層および導電層を有
    し、前記導電層の少なくとも１つが前記電力を分配する
    パワープレーンとして使用される積層と、 前記パワープレーンを前記電源に結合するために電源ロ
    ケーションが設けられ、前記パワープレーンを前記負荷
    に結合するために負荷ロケーションが設けられた複数の
    前記電源ロケーションおよび前記負荷ロケーションと、
    を含み前記パワープレーンが、前記負荷ロケーションと
    前記電源ロケーションとの間の前記パワープレーンの抵
    抗を均衡させるために設けられたインピーダンスの変異
    を有し、それにより、前記電源ロケーションから前記負
    荷ロケーションに電流を均等に分配できる、バックプレ
    ーン配電システム。
  12. 【請求項１２】前記インピーダンスの変異が、ボイドが
    前記電源ロケーションに近づくにつれて縮小する間隔を
    設けて配置するように画定する、請求項１１に記載のバ
    ックプレーン。
  13. 【請求項１３】前記ボイドが負荷ピンに実質的に平行に
    配置される、請求項１２に記載のバックプレーン。
  14. 【請求項１４】前記積層を貫通する複数のバイアが、前
    記電源ロケーションおよび前記負荷ロケーションにより
    画定され、複数の穴が前記積層の個々にバイアを形成
    し、前記バックプレーンを前記負荷および前記電源に結
    合するように前記バイアが適合される、請求項１１に記
    載のバックプレーン配電システム。
  15. 【請求項１５】前記積層がさらに電源ピンおよび負荷ピ
    ンを含み、前記導電層中の前記バイアの一定数には、前
    記負荷ピンおよび前記電源ピンに接続されるためにメッ
    キされた周囲部が設けられ、前記導電層中の他の所定数
    の前記バイアには、前記負荷ピンおよび前記電源ピンの
    １本から絶縁するために絶縁された周囲部が設けられ
    る、請求項１４に記載のバックプレーン配電システム。
  16. 【請求項１６】前記導電層が銅を含む、請求項１１に記
    載のバックプレーン配電システム。
  17. 【請求項１７】前記負荷が回路基板を含む、請求項１１
    に記載のバックプレーン配電システム。
JP9027556A 1996-03-12 1997-02-12 バックプレーン配電システム Pending JPH1022593A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/615,154 US5841074A (en) 1996-03-12 1996-03-12 Backplane power distribution system having impedance variations in the form of spaced voids
US08/615154 1996-03-12

Publications (1)

Publication Number Publication Date
JPH1022593A true JPH1022593A (ja) 1998-01-23

Family

ID=24464221

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9027556A Pending JPH1022593A (ja) 1996-03-12 1997-02-12 バックプレーン配電システム

Country Status (3)

Country Link
US (1) US5841074A (ja)
JP (1) JPH1022593A (ja)
TW (1) TW346564B (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6727435B1 (en) * 1996-03-12 2004-04-27 International Business Machines Corporation Backplane power distribution system
US6150895A (en) * 1999-01-25 2000-11-21 Dell Usa, L.P. Circuit board voltage plane impedance matching
US7625829B1 (en) 1999-08-30 2009-12-01 Tredegar Film Products Corporation Tear resistant elastic laminate and method of forming
US6545850B1 (en) 2000-08-24 2003-04-08 Nortel Networks Limited Backplane power landing system
US6812803B2 (en) 2002-02-05 2004-11-02 Force10 Networks, Inc. Passive transmission line equalization using circuit-board thru-holes
US6822876B2 (en) * 2002-02-05 2004-11-23 Force10 Networks, Inc. High-speed electrical router backplane with noise-isolated power distribution
US6988162B2 (en) * 2002-02-05 2006-01-17 Force10 Networks, Inc. High-speed router with single backplane distributing both power and signaling
US7088711B2 (en) * 2002-02-05 2006-08-08 Forcelo Networks, Inc. High-speed router backplane
US6941649B2 (en) 2002-02-05 2005-09-13 Force10 Networks, Inc. Method of fabricating a high-layer-count backplane
US6801880B2 (en) * 2002-07-02 2004-10-05 Dell Products L.P. System and method for minimizing a loading effect of a via by tuning a cutout ratio
US6710266B2 (en) * 2002-07-26 2004-03-23 Intel Corporation Add-in card edge-finger design/stackup to optimize connector performance
US20040238213A1 (en) * 2003-05-28 2004-12-02 Pitio Walter Michael Uniform impedance printed circuit board
US7336502B1 (en) 2003-06-03 2008-02-26 Force10 Networks, Inc. High-speed router with backplane using tuned-impedance thru-holes and vias
US20060185890A1 (en) * 2005-02-22 2006-08-24 Litton Uk Limited Air void via tuning
US7492605B2 (en) * 2006-06-22 2009-02-17 Intel Corporation Power plane to reduce voltage difference between connector power pins
US7573719B2 (en) * 2006-12-28 2009-08-11 General Electric Company Apparatus and method for holding a card
US9468090B2 (en) * 2012-10-29 2016-10-11 Cisco Technology, Inc. Current redistribution in a printed circuit board
CN112118674B (zh) * 2019-06-21 2023-01-10 泰科电子(上海)有限公司 电路板和连接器
IT202000029210A1 (it) * 2020-12-01 2022-06-01 St Microelectronics Srl Dispositivo a semiconduttore e corrispondente procedimento

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4328530A (en) * 1980-06-30 1982-05-04 International Business Machines Corporation Multiple layer, ceramic carrier for high switching speed VLSI chips
US4694123A (en) * 1982-01-13 1987-09-15 Elxsi Backplane power connector system
US4450029A (en) * 1982-01-13 1984-05-22 Elxsi Backplane fabrication method
US4575745A (en) * 1983-06-21 1986-03-11 Rca Corporation Tailorable standard cells and method for tailoring the performance of IC designs
US4511950A (en) * 1983-06-27 1985-04-16 Northern Telecom Limited Backpanel assemblies
US4628411A (en) * 1984-03-12 1986-12-09 International Business Machines Corporation Apparatus for directly powering a multi-chip module from a power distribution bus
JPS6132489A (ja) * 1984-07-24 1986-02-15 株式会社日立製作所 多層印刷回路基板
US4647877A (en) * 1985-03-11 1987-03-03 Rockwell International Corporation Broadband signal termination apparatus comprising series cascade of resistors and transmission lines
US5136471A (en) * 1987-02-26 1992-08-04 Nec Corporation Laminate wiring board
JPH0574532A (ja) * 1990-01-18 1993-03-26 Kel Corp 電気コネクタ
JP2513443B2 (ja) * 1993-06-11 1996-07-03 インターナショナル・ビジネス・マシーンズ・コーポレイション 多層回路基板組立体
US5451720A (en) * 1994-03-23 1995-09-19 Dell Usa, L.P. Circuit board thermal relief pattern having improved electrical and EMI characteristics
US5523921A (en) * 1994-12-22 1996-06-04 Hewlett-Packard Company Printed circuit assembly having improved reference plane isolation

Also Published As

Publication number Publication date
US5841074A (en) 1998-11-24
TW346564B (en) 1998-12-01

Similar Documents

Publication Publication Date Title
JPH1022593A (ja) バックプレーン配電システム
US6705005B1 (en) Method of forming assemblies of circuit boards in different planes
US4054939A (en) Multi-layer backpanel including metal plate ground and voltage planes
US4667220A (en) Semiconductor chip module interconnection system
US3723635A (en) Double-sided flexible circuit assembly and method of manufacture therefor
JP4685328B2 (ja) ランド・グリッド・アレイ・コネクタ用の遮蔽されたキャリヤおよびその製作方法
US5949657A (en) Bottom or top jumpered foldable electronic assembly
US5060116A (en) Electronics system with direct write engineering change capability
US4494172A (en) High-speed wire wrap board
EP0021402B1 (en) Integrated circuit board
JPH06223895A (ja) コネクタおよびその方法
JPH06283839A (ja) 支持された突出した構造の電気相互接続
US6638077B1 (en) Shielded carrier with components for land grid array connectors
JPS58187B2 (ja) パツケ−ジ・モジユ−ル
US6220875B1 (en) Electrical connection box
JPH06295977A (ja) 電子パッケージにおける電力及び信号の配線
US6900390B2 (en) Flexible microstrip signal and power bus cable
US7077660B2 (en) Land grid array structures and methods for engineering change
JPH0391973A (ja) 超伝導体相互接続装置
JPH0453195A (ja) 電子回路モジュール
US6803649B1 (en) Electronic assembly
US6727435B1 (en) Backplane power distribution system
US4652065A (en) Method and apparatus for providing a carrier termination for a semiconductor package
JP2002134868A (ja) 高速回路基板相互接続
WO1999018585A1 (fr) Dispositif electrique et ensemble correspondant