JPH10225142A - Dead time compensation circuit for inverter - Google Patents
Dead time compensation circuit for inverterInfo
- Publication number
- JPH10225142A JPH10225142A JP9023397A JP2339797A JPH10225142A JP H10225142 A JPH10225142 A JP H10225142A JP 9023397 A JP9023397 A JP 9023397A JP 2339797 A JP2339797 A JP 2339797A JP H10225142 A JPH10225142 A JP H10225142A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- output current
- inverter
- dead time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Ac-Ac Conversion (AREA)
- Inverter Devices (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】この発明は、電圧形パルス幅変調
制御インバータを構成する上下アームの短絡防止用に設
けたデッドタイムが及ぼす悪影響を補償するインバータ
のデッドタイム補償回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an inverter dead time compensating circuit for compensating an adverse effect of a dead time provided for preventing a short circuit between upper and lower arms of a voltage-type pulse width modulation control inverter.
【0002】[0002]
【従来の技術】図4は直流を交流に変換するインバータ
の1相分を示した回路図であって、ゲートターンオフサ
イリスタ(以下ではGTOと略記する)とフリーホイー
リングダイオードとの逆並列接続でなる上側アーム5U
と、同じくGTOとフリーホイーリングダイオードとの
逆並列接続でなる下側アーム5Xとを直列に接続して、
この直列回路を直流電源(コンデンサ)6に接続する。
上側アーム5Uと下側アーム5Xとを交互にオン・オフ
させれば、両アームの結合点から図示していない負荷に
向かって出力電流IL が流れる。この出力電流IL の極
性は、負荷方向へ流れるときを正極性とし、逆にインバ
ータ方向へ流れるときを負極性とする。このとき両者の
結合点に出力電圧VU が現れる。ところで上側アーム5
Uと下側アーム5Xとが極めて短時間でも同時にオンす
ると直流電源6が両アームを介して短絡となるので、両
アームに過大な短絡電流が流れ、素子を破壊する恐れが
ある。これが所謂ア−ム短絡である。そこで上側アーム
5Uと下側アーム5Xが共にオフとなる時間を設けるこ
とにより、アーム短絡の確実な防止を図っている。この
両アーム同時オフの期間をデッドタイムと称し、Td と
表示する。2. Description of the Related Art FIG. 4 is a circuit diagram showing one phase of an inverter for converting a direct current to an alternating current, which is an anti-parallel connection of a gate turn-off thyristor (hereinafter abbreviated as GTO) and a freewheeling diode. Upper arm 5U
And the lower arm 5X, which is also an anti-parallel connection of a GTO and a freewheeling diode, connected in series,
This series circuit is connected to a DC power supply (capacitor) 6.
If the upper arm 5U and the lower arm 5X are alternately turned on and off, an output current IL flows from a connection point between the two arms to a load (not shown). The polarity of the output current I L, when the flow to the load direction is a positive polarity and when the reversed flow to the inverter direction as negative. Output voltage V U appears at the point of attachment of both this time. By the way, upper arm 5
If the U and the lower arm 5X are simultaneously turned on even for a very short time, the DC power supply 6 is short-circuited through both arms, so that an excessive short-circuit current flows through both arms, and there is a risk of destroying the element. This is a so-called arm short circuit. Therefore, by providing a time period during which both the upper arm 5U and the lower arm 5X are turned off, it is possible to reliably prevent an arm short circuit. The period in which both arms are simultaneously turned off is referred to as dead time and is indicated as Td .
【0003】図5は図4に図示のインバータにデッドタ
イムを設けた場合の各部の動作を示した動作波形図であ
って、図5は制御信号λとキャリア波Cの変化、図5
は上側アーム5Uの理想的なゲート信号の変化、図5
は下側アーム5Xの理想的なゲート信号の変化、図5
は上側アーム5Uの実際のゲート信号の変化、図5
は下側アーム5Xの実際のゲート信号の変化、図5は
出力電流が正極性(I L >0)のときの実際の出力電圧
VU の変化、図5は出力電流が負極性(IL<0)の
ときの実際の出力電圧VU の変化、をそれぞれが示して
いる。即ちデッドタイムTd の影響で、出力電流IL が
正極性のときにはデッドタイム期間に負電圧が現れ(図
5参照)、出力電流IL が負極性のときにはデッドタ
イム期間に正電圧が現れる(図5参照)。その結果、
出力電流IL が正極性の場合には出力電圧VU に負の偏
差を生じ、出力電流IL が負極性の場合には出力電圧V
Uに正の偏差を生じる。FIG. 5 shows a dead timer in the inverter shown in FIG.
FIG. 4 is an operation waveform diagram showing the operation of each part when a time is provided.
FIG. 5 shows the change of the control signal λ and the carrier wave C.
FIG. 5 shows an ideal change in the gate signal of the upper arm 5U, and FIG.
Fig. 5 shows the ideal change of the gate signal of the lower arm 5X.
5 shows the change of the actual gate signal of the upper arm 5U, FIG.
Is the change of the actual gate signal of the lower arm 5X, and FIG.
Output current is positive (I LActual output voltage when> 0)
VUFIG. 5 shows that the output current is negative (IL<0)
Actual output voltage VUChange, each shows
I have. That is, the dead time TdOutput current ILBut
In the case of positive polarity, a negative voltage appears during the dead time (Fig.
5), output current ILIs negative when
A positive voltage appears during the im period (see FIG. 5). as a result,
Output current ILOutput voltage V ifUNegative bias
A difference occurs and the output current ILOutput voltage V if
UProduces a positive deviation.
【0004】図6は図4に図示のインバータにデッドタ
イムを設けた場合の従来のインバータの出力電圧と出力
電流の波形を示した波形図である。図6は出力電流I
L の波形、図6は出力電圧VU の波形であって、いず
れも理想的な波形を実線で示し、実際の波形を一点鎖線
で示している。図6で明らかなように、出力電流ILの
極性が負のときは出力電圧VU は正側にバイアスされ、
出力電流IL の極性が正のときは出力電圧VU は負側に
バイアスされるので、電流が零点を通過する時点t1 ,
t2 (即ち電流極性が切り替わる時点)で出力電圧VU
に不連続点を生じる。そのためこの時点で電流制御が不
連続になり、電流は零点通過時に歪みを生じる。FIG. 6 is a waveform diagram showing output voltage and output current waveforms of a conventional inverter when a dead time is provided in the inverter shown in FIG. FIG. 6 shows the output current I
L waveform, FIG. 6 is a waveform of the output voltage V U, both show an ideal waveform in solid line, shows the actual waveform by one-dot chain line. As is apparent in FIG. 6, the output voltage V U If the polarity is negative the output current I L is biased to the positive side,
Since the polarity of the output current I L is positive when the output voltage V U is biased to the negative side, time t 1 the current passes through zero,
Output voltage V U at t 2 (i.e. when the current polarity is switched)
Causes a discontinuity in the Therefore, the current control is discontinuous at this point, and the current is distorted when passing through the zero point.
【0005】前述の現象は、インバータの単位時間当た
りのスイッチング回数が少ない場合には無視できるけれ
ども、パルス幅変調制御インバータのようにスイッチン
グ周波数が高いと、全時間に占めるデッドタイムの割合
が大きくなるので、出力電圧の変動が大きく影響して、
制御性能を低下させることになる。そこでPWMインバ
ータなどのようにスイッチング周波数が高い電力変換装
置では、デッドタイムを補償する回路を設けて制御性能
が低下するのを抑制しなければならない。The above-mentioned phenomenon can be ignored when the number of switching operations per unit time of the inverter is small. However, when the switching frequency is high as in a pulse width modulation control inverter, the ratio of dead time to the entire time increases. Therefore, the fluctuation of the output voltage greatly affects
Control performance will be degraded. Therefore, in a power converter having a high switching frequency, such as a PWM inverter, a circuit for compensating for a dead time must be provided to suppress a decrease in control performance.
【0006】図7はインバータのデッドタイムを補償す
る回路の従来例を示した回路図であって、特願平8−2
62650号に記載の回路である。最近のインバータは
その制御性能を向上させるためにベクトル制御が一般的
である。従って以下では、相互に直交する有効電流分と
無効電流分とに分解されているものとして説明する。但
し図示を簡略化するために、直交する2軸に分解されて
いる回路も三相回路も単線で表すものとする。FIG. 7 is a circuit diagram showing a conventional example of a circuit for compensating a dead time of an inverter.
62650. In recent inverters, vector control is generally used to improve the control performance. Therefore, the following description will be made on the assumption that the active current component and the reactive current component are orthogonal to each other. However, for simplicity of illustration, a circuit divided into two orthogonal axes and a three-phase circuit are represented by a single line.
【0007】図7の従来例回路は、2軸回転座標系の出
力電流指令値を2軸極座標系に変換する逆ベクトルドレ
ア11,2軸極座標系の出力電流指令値を三相極座標系
の出力電流指令値に変換する二相/三相変換器12,こ
の出力電流指令値と出力電流実際値Iとの偏差を零にす
る制御信号λを出力する電流調節器13,および加算器
16とで構成している出力電流制御回路10と、コンパ
レータで構成して前述の出力電流指令値の極性が正のと
きは+1を出力し、極性が負のときは−1を出力する電
流極性検出器14,補正量Δλをゲインとする補償量演
算器としての増幅器15,および電流極性検出器14の
動作点を設定する逆ヒステリシス設定器17とで構成し
ているデッドタイム補償回路20とでなっている。The conventional circuit shown in FIG. 7 converts an output current command value in a two-axis rotating coordinate system into a two-axis polar coordinate system. A two-phase / three-phase converter 12 for converting to a current command value, a current regulator 13 for outputting a control signal λ for making a deviation between the output current command value and the actual output current value zero, and an adder 16 A current polarity detector 14 which comprises an output current control circuit 10 and a comparator and outputs +1 when the polarity of the output current command value is positive and outputs -1 when the polarity is negative. , An amplifier 15 as a compensation amount computing unit having a gain of the correction amount Δλ, and an inverse hysteresis setting unit 17 for setting an operating point of the current polarity detector 14. .
【0008】ここで逆ヒステリシス設定器17を電流極
性検出器14に付属させることにより、制御装置の制御
遅れが原因で、出力電流実際値の極性切り換えのタイミ
ングに対して補正した電圧指令値の極性切り換えのタイ
ミングが遅れるのを、当該逆ヒステリシス設定器17の
設定で補正電圧指令値の極性切り換えタイミングを任意
に進ませることで防止している。また、逆ベクトルドレ
ア11へは、2軸回転座標系から2軸極座標系へ変換す
る際の座標系の基準位相指令値である sinωtが与えら
れる。加算器16は増幅器15が出力する制御信号補正
分±Δλと電流調節器13からの制御信号λとを加算し
て出力電圧指令値を出力する。Here, by attaching the reverse hysteresis setting unit 17 to the current polarity detector 14, the polarity of the voltage command value corrected for the polarity switching timing of the actual output current value due to the control delay of the control device. The delay of the switching timing is prevented by arbitrarily setting the polarity switching timing of the correction voltage command value by setting the reverse hysteresis setting unit 17. The inverse vector drain 11 is given sinωt, which is a reference phase command value of the coordinate system when converting from the biaxial rotation coordinate system to the biaxial polar coordinate system. The adder 16 adds the control signal correction ± Δλ output from the amplifier 15 and the control signal λ from the current regulator 13 to output an output voltage command value.
【0009】この出力電圧指令値と別途に得られるキャ
リア波Cとから、パルス幅変調により作成されるパルス
列を各アームに分配してオン・オフ動作をさせることに
より、電力変換が行われる。図8は図7に図示のデッド
タイムの影響を補償した従来例回路の動作を示した動作
波形図であって、図の左半分は出力電流IL が負極性の
場合を示し、右半分は出力電流IL が正極性の場合を示
している。図8は制御信号λに制御信号補正分Δλを
加減算したときのキャリア波Cとの大小関係を示すも
の,図8は理想的な電圧波形,図8はデッドタイム
の影響を補正しない場合の電圧波形,図8は図7に図
示の従来例回路でデッドタイムの影響を補正した場合の
電圧波形,をそれぞれが示している。From this output voltage command value and a separately obtained carrier wave C, power conversion is performed by distributing a pulse train generated by pulse width modulation to each arm and performing an on / off operation. FIG. 8 is an operation waveform diagram showing the operation of the conventional circuit in which the influence of the dead time shown in FIG. 7 is compensated. The left half of FIG. 8 shows the case where the output current IL has a negative polarity, and the right half of FIG. The case where the output current IL has a positive polarity is shown. FIG. 8 shows the magnitude relationship between the control signal λ and the carrier wave C when the control signal correction Δλ is added or subtracted, FIG. 8 shows an ideal voltage waveform, and FIG. 8 shows the voltage when the influence of the dead time is not corrected. FIG. 8 shows a waveform, and FIG. 8 shows a voltage waveform when the influence of dead time is corrected in the conventional circuit shown in FIG.
【0010】図9は図7に図示のデッドタイムの影響を
補償した従来例回路の効果を示した電圧波形図であっ
て、一点鎖線はデッドタイムの影響を補正しない場合の
出力電圧波形,破線は補正電圧の波形,実線はデッドタ
イムの影響を補正した場合の出力電圧波形を示してい
る。FIG. 9 is a voltage waveform diagram showing the effect of the conventional circuit in which the effect of the dead time shown in FIG. 7 is compensated. The dashed line indicates the output voltage waveform when the effect of the dead time is not corrected, and the broken line. Indicates the waveform of the correction voltage, and the solid line indicates the output voltage waveform when the influence of the dead time is corrected.
【0011】[0011]
【発明が解決しようとする課題】図10は電流変化率が
大のときに図7に図示の従来例回路でのデッドタイム補
償動作を示した動作波形図であって、出力電流指令値が
電流零点を通過するt10時点が理論上の極性切り換え時
点であるが、逆ヒステリシス設定値により、極性切り換
え時点がt10からt11へ移動している。FIG. 10 is an operation waveform diagram showing a dead time compensating operation in the conventional circuit shown in FIG. 7 when the current change rate is large. Although the time t 10 which passes through the zero point is a polar switching time of the theoretical, by reverse hysteresis setting value, polarity switching point is moving from t 10 to t 11.
【0012】図11は電流変化率が小のときに図7に図
示の従来例回路でのデッドタイム補償動作を示した動作
波形図であって、出力電流指令値が電流零点を通過する
t10時点が理論上の極性切り換え時点であるが、逆ヒス
テリシス設定値は電流変化率が大のときと同じ値になっ
ているので、極性切り換え時点はt10からt12へ移動し
ている。即ち電流変化率が大のときよりも早い時点での
極性切り換えになっている。FIG. 11 is an operation waveform diagram showing the dead time compensating operation in the conventional circuit shown in FIG. 7 when the current change rate is small, and the output current command value passes through the current zero point at t 10. Although time is a polar switching point of theoretical, since the reverse hysteresis setting current change rate becomes the same value as when the large, polarity switching time moving from t 10 to t 12. That is, the polarity is switched at a point earlier than when the current change rate is large.
【0013】即ち、図7で既述の従来例回路では、電流
極性検出器14に付属の逆ヒステリシス設定器17によ
る補正電圧指令値の極性切り換えタイミング時点を理論
上の極性切り換え時点t10よりも進ませているが、電流
指令値の変化率(di/dt )の大小によって、出力電流実
際値の極性切り換えタイミングに対する補正電圧指令値
の極性切り換えタイミングは一定とはならないので、所
望の時点での切り換えができなかったり、不規則に変化
する出力電流の極性に対応した補正電圧指令値を出力で
きないなどの不都合を生じる恐れがある。[0013] That is, in the prior art circuit described above in Figure 7, than the polarity switching time t 10 theoretical polarity switching timing point of the correction voltage command value by the current polarity detector 14 reverse hysteresis setter 17 supplied with the However, depending on the magnitude of the change rate (di / dt) of the current command value, the polarity switching timing of the correction voltage command value with respect to the polarity switching timing of the actual output current value is not constant. There may be inconveniences such as being unable to switch, and being unable to output a correction voltage command value corresponding to the polarity of the output current that changes irregularly.
【0014】そこでこの発明の目的は、インバータを構
成する上下アームの短絡防止用に設定しているデッドタ
イムが原因で生じる不具合を適切に補償できるようにす
ることにある。SUMMARY OF THE INVENTION An object of the present invention is to make it possible to appropriately compensate for a defect caused by a dead time set to prevent a short circuit between upper and lower arms constituting an inverter.
【0015】[0015]
【課題を解決するための手段】前記の目的を達成するた
めに、この発明のインバータのデッドタイム補償回路
は、キャリア波と制御信号との大小関係に対応して上側
アームと下側アームとを交互にオン・オフさせる際に、
デッドタイムを設けて前記上下アームの同時オンを防止
して電力変換する電圧形インバータの出力電流信号,又
は当該電圧形インバータの出力電流指令信号の極性を検
出し、その検出極性に対応して+1または−1を出力す
る電流極性検出器と、この電流極性検出器の出力信号で
ある+1または−1に補償量Δλを乗算する補償量演算
器と、この補償量演算器の出力信号をインバータの出力
電圧信号に加算する加算回路とを備えているインバータ
のデッドタイム補償回路における前記出力電流信号,又
は出力電流指令信号の位相を制御遅れ時間分だけ進ませ
る位相補正回路を備え、この位相補正回路の出力信号を
前記電流極性検出器へ入力させることで、極性切り換え
時点を前記制御遅れ時間分だけ早めるものである。In order to achieve the above object, a dead time compensating circuit for an inverter according to the present invention includes an upper arm and a lower arm corresponding to a magnitude relationship between a carrier wave and a control signal. When turning on and off alternately,
The output current signal of the voltage-source inverter for converting the power by preventing the upper and lower arms from being simultaneously turned on by providing a dead time or the polarity of the output current command signal of the voltage-source inverter is detected, and +1 corresponding to the detected polarity is detected. Or a current polarity detector that outputs -1 or -1, a compensation amount calculator that multiplies the output signal of the current polarity detector +1 or -1 by a compensation amount Δλ, and outputs the output signal of the compensation amount calculator to an inverter. A phase correction circuit for advancing the phase of the output current signal or the output current command signal by a control delay time in a dead time compensation circuit of an inverter having an addition circuit for adding to the output voltage signal; The polarity switching point is advanced by the control delay time by inputting the output signal to the current polarity detector.
【0016】または、前記前記出力電流信号か出力電流
指令信号の制御遅れ時間分だけ先行した時点での大きさ
を予測する予測演算回路を備え、この予測演算回路の出
力信号を前記前記電流極性検出器へ入力させることで、
極性切り換え時点を前記制御遅れ時間分だけ早めるもの
である。Alternatively, there is provided a prediction operation circuit for estimating the magnitude of the output current signal or the output current command signal at a time preceding the control delay time by an amount corresponding to the control delay time. Input to the container,
The polarity switching time is advanced by the control delay time.
【0017】[0017]
【発明の実施の形態】第1の発明は、インバータのデッ
ドタイム補償回路における前記出力電流信号,又は出力
電流指令信号の位相を制御遅れ時間分だけ進ませる位相
補正回路を備え、この位相補正回路の出力信号を前記電
流極性検出器へ入力させることで、極性切り換え時点を
前記制御遅れ時間分だけ早めるものである。The first invention comprises a phase correction circuit for advancing the phase of the output current signal or the output current command signal in a dead time compensation circuit of an inverter by a control delay time. The polarity switching point is advanced by the control delay time by inputting the output signal to the current polarity detector.
【0018】相互に直交する有効電流分と無効電流分と
に分解されているベクトル制御インバータでは、デッド
タイム補償回路専用の座標変換のために2軸回転座標系
の出力電流指令値を2軸極座標系に変換する逆ベクトル
ドレアと、2軸極座標系の出力電流指令値を三相極座標
系の出力電流指令値に変換する二相/三相変換器とを備
え、更にこの三相極座標系の出力電流指令値の零点を通
過時点を検出する電流極性検出器,および補正量Δλを
ゲインとする補償量演算器としての増幅器とでデッドタ
イム補償回路を構成させる。このとき前記逆ベクトルド
レアには座標基準軸sin(ωt +φ) を与えることで、基
準位相指令値 sinωt よりも位相がφだけ進んだ状態で
ある。このφが制御装置の制御遅れ時間分に相当する位
相である。これにより2軸極座標系から三相極座標系へ
変換するときの出力電流指令値が制御遅れ時間だけ進ん
だ状態にしている。In a vector control inverter which is divided into an active current component and a reactive current component which are orthogonal to each other, an output current command value of a two-axis rotating coordinate system is converted into a two-axis polar coordinate for coordinate conversion dedicated to a dead time compensation circuit. Vector polarizer for converting the output current command value of the two-axis polar coordinate system into an output current command value of the three-phase polar coordinate system, and the output of the three-phase polar coordinate system A dead time compensating circuit is constituted by a current polarity detector for detecting a point in time when the current command value passes through a zero point, and an amplifier as a compensation amount calculator having a gain of the correction amount Δλ. At this time, by giving the coordinate reference axis sin (ωt + φ) to the inverse vector drain, the phase is advanced by φ from the reference phase command value sinωt. Φ is a phase corresponding to the control delay time of the control device. Thereby, the output current command value when converting from the two-axis polar coordinate system to the three-phase polar coordinate system is advanced by the control delay time.
【0019】第2の発明は、インバータのデッドタイム
補償回路における前記出力電流信号,または出力電流指
令信号の制御遅れ時間分だけ先行した時点での大きさを
予測する予測演算回路,電流極性検出器,および補正量
Δλをゲインとする補償量演算器としての増幅器とでデ
ッドタイム補償回路を構成させ、前記予測演算回路の出
力信号を前記前記電流極性検出器へ入力させることで、
極性切り換え時点を前記制御遅れ時間分だけ早める。According to a second aspect of the present invention, there is provided a prediction operation circuit for predicting the magnitude of the output current signal or the output current command signal in the inverter dead time compensating circuit at a point preceding the control delay time, and a current polarity detector. , And an amplifier serving as a compensation amount computing unit having a gain of the correction amount Δλ, thereby forming a dead time compensation circuit, and inputting an output signal of the prediction computing circuit to the current polarity detector.
The polarity switching point is advanced by the control delay time.
【0020】予測演算回路は、出力電流指令値のサンプ
リングデータの今回値と前回値から、今回値と前回値の
2点間の傾斜を計算し、この傾斜を用いて、今回値より
も制御遅れ時間分だけ先の出力電流指令値の大きさを予
測し、この予測演算回路の出力信号を前記電流極性検出
器へ入力させることで極性切り換え時点を前記制御遅れ
時間分だけ早める。The predictive calculation circuit calculates the slope between the current value and the previous value from the current value and the previous value of the sampling data of the output current command value, and uses this slope to control the control delay from the current value. By predicting the magnitude of the output current command value ahead by the time and inputting the output signal of this prediction operation circuit to the current polarity detector, the polarity switching point is advanced by the control delay time.
【0021】図1は本発明の第1実施例を表した回路図
であるが、出力電流制御回路10を構成している逆ベク
トルドレア11,二相/三相変換器12,電流調節器1
3,加算器16と、デッドタイム補償回路30を構成し
ている電流極性検出器14,増幅器15の名称・用途・
機能は、図7で既述の従来例回路の場合と同じであるか
ら、これらの説明は省略する。FIG. 1 is a circuit diagram showing a first embodiment of the present invention. An inverse vector drain 11, a two-phase / three-phase converter 12, and a current regulator 1 constituting an output current control circuit 10 are shown.
3, the names, applications, and the like of the adder 16 and the current polarity detector 14 and the amplifier 15 constituting the dead time compensating circuit 30.
The function is the same as that of the conventional circuit described above with reference to FIG.
【0022】本発明では、デッドタイム補償回路30を
逆ベクトルドレア21,二相/三相変換器22,電流極
性検出器14,および増幅器15で構成しており、逆ベ
クトルドレア21へは2軸回転座標系の電流指令値が入
力する。ここで2軸回転座標系での出力電流指令値が下
記の数式1で表されるものと仮定する。但しdはd軸電
流成分(有効電流成分)であり、qはq軸電流成分(無
効電流成分)であるとする。In the present invention, the dead time compensating circuit 30 is composed of an inverse vector drain 21, a two-phase / three-phase converter 22, a current polarity detector 14, and an amplifier 15. The current command value of the rotating coordinate system is input. Here, it is assumed that the output current command value in the two-axis rotating coordinate system is represented by the following Equation 1. However, d is a d-axis current component (active current component), and q is a q-axis current component (reactive current component).
【0023】[0023]
【数1】d=Id q=0 前記の出力電流成分は、下記の数式2に示す回転座標変
換行列〔A(t)〕により2軸座標系に変換される。D = I d q = 0 The output current component is converted into a two-axis coordinate system by a rotation coordinate conversion matrix [A (t)] shown in the following Expression 2.
【0024】[0024]
【数2】 (Equation 2)
【0025】数式1により2軸極座標系に変換された出
力電流指令値が下記の数式3で示される。The output current command value converted into the two-axis polar coordinate system by Expression 1 is expressed by Expression 3 below.
【0026】[0026]
【数3】 (Equation 3)
【0027】但し、数式3におけるαとβは下記の数式
4に示すとおりである。Here, α and β in Expression 3 are as shown in Expression 4 below.
【0028】[0028]
【数4】α=Id × cosωt β=0 数式3に示す2軸極座標系の出力電流指令値は、下記の
数式5に示す二相/三相変換行列〔B〕により三相極座
標系に変換される。Α = I d × cos ωt β = 0 The output current command value of the biaxial polar coordinate system shown in Equation 3 is converted to the three-phase polar coordinate system by the two-phase / three-phase conversion matrix [B] shown in Equation 5 below. Is converted.
【0029】[0029]
【数5】 (Equation 5)
【0030】更に三相極座標系に変換された出力電流指
令値は下記の数式6となる。The output current command value converted into the three-phase polar coordinate system is given by the following equation (6).
【0031】[0031]
【数6】 (Equation 6)
【0032】但し、数式6に示すa,b,cは下記の数
式7に示すとおりである。Here, a, b, and c shown in Expression 6 are as shown in Expression 7 below.
【0033】[0033]
【数7】a=Id × cosωt b=Id × cos (ωt − 2π/3) c=Id × cos (ωt − 4π/3) 次に、座標基準軸をφラジアン進ませた場合は、前述の
数式1は下記の数式8となる。Equation 7] a = I d × cosωt b = I d × cos (ωt - 2π / 3) c = I d × cos (ωt - 4π / 3) Next, when Advances the coordinate reference axis φ radians Equation 1 described above becomes Equation 8 below.
【0034】[0034]
【数8】 (Equation 8)
【0035】数式8と数式5を用いて、数式1で表され
る2軸回転座標系の出力電流指令値を三相極座標系に変
換した場合、出力電流指令値は下記の数式9となる。When the output current command value of the two-axis rotating coordinate system represented by the formula 1 is converted into the three-phase polar coordinate system by using the formulas 8 and 5, the output current command value becomes the following formula 9.
【0036】[0036]
【数9】a=Id × cos (ωt +φ) b=Id × cos (ωt − 2π/3+φ) c=Id × cos (ωt − 4π/3+φ) 数式7と数式9とを比較した場合、数式9で表される三
相の各相成分が数式7のものよりφラジアン進んでいる
ことがわかる。φラジアンは制御装置の制御遅れ時間に
相当するので、座標基準軸をφラジアン進ませることに
より、出力電流指令値を制御装置の制御遅れ時間だけ進
ませることができる。A = I d × cos (ωt + φ) b = I d × cos (ωt−2π / 3 + φ) c = I d × cos (ωt−4π / 3 + φ) When Expression 7 is compared with Expression 9 It can be seen that each phase component of the three phases represented by Equation 9 is advanced by φ radians from that of Equation 7. Since φ radian corresponds to the control delay time of the control device, the output current command value can be advanced by the control delay time of the control device by advancing the coordinate reference axis by φ radian.
【0037】図2は本発明の第2実施例を表した回路図
であるが、出力電流制御回路10を構成している逆ベク
トルドレア11,二相/三相変換器12,電流調節器1
3,加算器16と、デッドタイム補償回路40を構成し
ている電流極性検出器14,増幅器15の名称・用途・
機能は、図7で既述の従来例回路の場合と同じであるか
ら、これらの説明は省略する。FIG. 2 is a circuit diagram showing a second embodiment of the present invention. An inverse vector drain 11, a two-phase / three-phase converter 12, and a current regulator 1 constituting an output current control circuit 10 are shown.
3, the names, applications, and the like of the adder 16 and the current polarity detector 14 and the amplifier 15 constituting the dead time compensation circuit 40.
The function is the same as that of the conventional circuit described above with reference to FIG.
【0038】本発明では、デッドタイム補償回路40を
予測演算器31,二相/三相変換器22,電流極性検出
器14,および増幅器15で構成しており、制御遅れ時
間分だけ先の出力電流指令値を予測演算器31で予測
し、制御遅れ時間分だけ進ませる。この予測演算器31
は、出力電流指令値のサンプリングデータの今回値と前
回値から、今回値と前回値の2点間の傾斜を計算し、こ
の傾斜を用いて、今回値よりも制御遅れ時間分だけ先の
出力電流指令値の大きさを予測し、この予測演算回路の
出力信号を前記電流極性検出器14へ与える。その結
果、電流極性検出器14へ入力する出力電流指令値は制
御遅れ時間分だけ進んだ状態になる。よって電流制御系
で使用される出力電流指令値の極性切り換えタイミング
に対して、常に一定時間だけ進んだ極性切り換えタイミ
ングを持った補正電圧指令値が得られる。この補正電圧
指令値と電流調節器13の出力信号とを加算器16で加
算することにより、出力電圧指令値が得られる。According to the present invention, the dead time compensating circuit 40 is composed of the predicting operation unit 31, the two-phase / three-phase converter 22, the current polarity detector 14, and the amplifier 15, and the output is advanced by the control delay time. The current command value is predicted by the prediction calculator 31 and is advanced by the control delay time. This prediction calculator 31
Calculates the slope between two points, the current value and the previous value, from the current value and the previous value of the sampling data of the output current command value, and uses this slope to output the control delay time ahead of the current value by the control delay time. The magnitude of the current command value is predicted, and the output signal of the prediction operation circuit is provided to the current polarity detector 14. As a result, the output current command value input to the current polarity detector 14 is advanced by the control delay time. Therefore, a correction voltage command value having a polarity switching timing that always advances by a fixed time with respect to the polarity switching timing of the output current command value used in the current control system can be obtained. The output voltage command value is obtained by adding the correction voltage command value and the output signal of the current controller 13 by the adder 16.
【0039】図3は図2に図示の第2実施例回路の動作
を説明した動作波形図である。この図3において、出力
電流指令波形上にサンプリングデータの前回値と今回値
があり、今回値から制御遅れ時間分だけ時間が経過した
時点の予測値を、同じ出力電流指令波形上に予測する。
この予測値から前記制御遅れ時間分だけ進んだ時点に出
力電流指令値予測波形が得られるので、この出力電流指
令値予測波形が零点を通過する時点t20が予測演算後の
極性切り換え時点である。この時点t20は、理論上の極
性切り換え時点t10(出力電流指令値波形が零点を通過
する時点)よりも御遅れ時間分だけ先行していることは
勿論である。FIG. 3 is an operation waveform diagram for explaining the operation of the circuit of the second embodiment shown in FIG. In FIG. 3, the previous value and the current value of the sampling data are present on the output current command waveform, and the predicted value at the time when the control delay time has elapsed from the current value is predicted on the same output current command waveform.
Since the output current command value predicted waveform from the predicted value at the time the advanced only the response delay time amount is obtained, the time t 20 to the output current command value estimated waveform passes through the zero point is at the polarity switching time after the prediction operation . The time t 20, it is obvious that precedes by your delay time period than the polarity switching time t 10 theoretical (when the output current command value waveform passes through the zero point).
【0040】[0040]
【発明の効果】インバータの上下アームが短絡するのを
防止するデッドタイムを設けていることが原因で出力電
流に歪みを生じるが、第1の発明では出力電流指令信号
の位相を制御遅れ時間分だけ進ませる位相補正回路を備
えることで、出力電流指令値の変化率が変化した場合で
も、補正電圧指令値の極性切り換えタイミングが常に出
力電流実際値の極性切り換えタイミングに同期するの
で、出力電流の極性が不規則に変化する場合でも、これ
に対応した補正電圧指令値を出力できるので、出力電流
の変化率が変動しても、出力電流が零点を通過する近傍
での歪みを大幅に改善できる効果が得られる。第2の発
明では、出力電流指令信号の制御遅れ時間分だけ先行し
た時点での大きさを予測する予測演算回路を備えること
により、第1の発明と同様の効果が得られると共に、出
力電流指令値に逆相電流分が含まれている場合でも、出
力電流実際値の極性切り換えタイミングに対して常に同
期した補正電圧指令値の極性切り換えタイミングを得る
ことができる。The output current is distorted due to the provision of the dead time for preventing the upper and lower arms of the inverter from being short-circuited. In the first invention, the phase of the output current command signal is changed by the control delay time. The phase change timing of the output current command value is always synchronized with the polarity switch timing of the actual output current value even if the rate of change of the output current command value changes. Even if the polarity changes irregularly, a correction voltage command value corresponding to this can be output, so that even if the rate of change of the output current fluctuates, distortion near the output current passing through the zero point can be greatly improved. The effect is obtained. In the second invention, the same effect as that of the first invention is obtained by providing the prediction operation circuit for predicting the magnitude of the output current command signal at the time preceding the control delay time by the control delay time. Even when the value includes the negative phase current component, the polarity switching timing of the correction voltage command value always synchronized with the polarity switching timing of the actual output current value can be obtained.
【図1】本発明の第1実施例を表した回路図FIG. 1 is a circuit diagram showing a first embodiment of the present invention.
【図2】本発明の第2実施例を表した回路図FIG. 2 is a circuit diagram showing a second embodiment of the present invention.
【図3】図2に図示の第2実施例回路の動作を説明した
動作波形図FIG. 3 is an operation waveform diagram for explaining the operation of the circuit of the second embodiment shown in FIG. 2;
【図4】直流を交流に変換するインバータの1相分を示
した回路図FIG. 4 is a circuit diagram showing one phase of an inverter that converts DC to AC.
【図5】図4に図示のインバータにデッドタイムを設け
た場合の各部の動作を示した動作波形図FIG. 5 is an operation waveform diagram showing the operation of each unit when a dead time is provided in the inverter shown in FIG. 4;
【図6】図4に図示のインバータにデッドタイムを設け
た場合の従来のインバータの出力電圧と出力電流の波形
を示した波形図FIG. 6 is a waveform diagram showing output voltage and output current waveforms of a conventional inverter when a dead time is provided in the inverter shown in FIG. 4;
【図7】インバータのデッドタイムを補償する回路の従
来例を示した回路図FIG. 7 is a circuit diagram showing a conventional example of a circuit for compensating a dead time of an inverter.
【図8】図7に図示のデッドタイムの影響を補償した従
来例回路の動作を示した動作波形図8 is an operation waveform diagram showing the operation of the conventional circuit in which the influence of the dead time shown in FIG. 7 is compensated.
【図9】図7に図示のデッドタイムの影響を補償した従
来例回路の効果を示した電圧波形図9 is a voltage waveform diagram showing the effect of the conventional circuit in which the influence of the dead time shown in FIG. 7 has been compensated.
【図10】電流変化率が大のときに図7に図示の従来例
回路でのデッドタイム補償動作を示した動作波形図10 is an operation waveform diagram showing a dead time compensation operation in the conventional circuit shown in FIG. 7 when the current change rate is large.
【図11】電流変化率が小のときに図7に図示の従来例
回路でのデッドタイム補償動作を示した動作波形図11 is an operation waveform diagram showing a dead time compensation operation in the conventional circuit shown in FIG. 7 when the current change rate is small.
5U 上側アーム 5X 下側アーム 6 直流電源 10 出力電流制御回路 11,21 逆ベクトルドレア 12,22 二相/三相変換器 13 電流調節器 14 電流極性検出器 15 補償量演算器としての増幅器 16 加算器 17 逆ヒステリシス設定器 20,30,40 デッドタイム補償回路 31 予測演算器 5U Upper arm 5X Lower arm 6 DC power supply 10 Output current control circuit 11,21 Inverted vector drain 12,22 Two-phase / three-phase converter 13 Current regulator 14 Current polarity detector 15 Amplifier as compensation amount calculator 16 Addition Unit 17 reverse hysteresis setting unit 20, 30, 40 dead time compensation circuit 31 prediction operation unit
Claims (2)
して上側アームと下側アームとを交互にオン・オフさせ
る際に、デッドタイムを設けて前記上下アームの同時オ
ンを防止して電力変換する電圧形インバータの出力電流
信号,又は当該電圧形インバータの出力電流指令信号の
極性を検出し、その検出極性に対応して+1または−1
を出力する電流極性検出器と、この電流極性検出器の出
力信号である+1または−1に補償量Δλを乗算する補
償量演算器と、この補償量演算器の出力信号をインバー
タの出力電圧信号に加算する加算回路とを備えているイ
ンバータのデッドタイム補償回路において、 前記出力電流信号,又は出力電流指令信号の位相を制御
遅れ時間分だけ進ませる位相補正回路を備え、この位相
補正回路の出力信号を前記電流極性検出器へ入力させる
ことを特徴とするインバータのデッドタイム補償回路。When an upper arm and a lower arm are alternately turned on and off corresponding to the magnitude relationship between a carrier wave and a control signal, a dead time is provided to prevent simultaneous turning on of the upper and lower arms. The polarity of the output current signal of the voltage-source inverter for power conversion or the output current command signal of the voltage-source inverter is detected, and +1 or -1 is determined according to the detected polarity.
, A compensation amount calculator for multiplying the output signal of the current polarity detector +1 or -1 by a compensation amount Δλ, and an output signal of the compensation amount calculator for an output voltage signal of an inverter. An inverter dead time compensating circuit, comprising: a phase correction circuit for advancing the phase of the output current signal or the output current command signal by a control delay time; and an output of the phase correction circuit. A dead time compensation circuit for an inverter, wherein a signal is input to the current polarity detector.
して上側アームと下側アームとを交互にオン・オフさせ
る際に、デッドタイムを設けて前記上下アームの同時オ
ンを防止して電力変換する電圧形インバータの出力電流
信号,又は当該電圧形インバータの出力電流指令信号の
極性を検出し、その検出極性に対応して+1または−1
を出力する電流極性検出器と、この電流極性検出器の出
力信号である+1または−1に補償量Δλを乗算する補
償量演算器と、この補償量演算器の出力信号をインバー
タの出力電圧信号に加算する加算回路とを備えているイ
ンバータのデッドタイム補償回路において、 前記前記出力電流信号,又は出力電流指令信号の制御遅
れ時間分だけ先行した時点での大きさを予測する予測演
算回路を備え、この予測演算回路の出力信号を前記前記
電流極性検出器へ入力させることを特徴とするインバー
タのデッドタイム補償回路。2. A dead time is provided for alternately turning on and off an upper arm and a lower arm in accordance with the magnitude relationship between a carrier wave and a control signal to prevent simultaneous turning on of the upper and lower arms. The polarity of the output current signal of the voltage-source inverter for power conversion or the output current command signal of the voltage-source inverter is detected, and +1 or -1 is determined according to the detected polarity.
, A compensation amount calculator for multiplying the output signal of the current polarity detector +1 or -1 by a compensation amount Δλ, and an output signal of the compensation amount calculator for an output voltage signal of an inverter. A dead time compensating circuit for an inverter, the predicting operation circuit predicting a magnitude of the output current signal or the output current command signal at a time preceding the control delay time by a control delay time. A dead time compensation circuit for an inverter, wherein an output signal of the prediction operation circuit is input to the current polarity detector.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9023397A JPH10225142A (en) | 1997-02-06 | 1997-02-06 | Dead time compensation circuit for inverter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9023397A JPH10225142A (en) | 1997-02-06 | 1997-02-06 | Dead time compensation circuit for inverter |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10225142A true JPH10225142A (en) | 1998-08-21 |
Family
ID=12109385
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9023397A Withdrawn JPH10225142A (en) | 1997-02-06 | 1997-02-06 | Dead time compensation circuit for inverter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10225142A (en) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002247860A (en) * | 2001-02-22 | 2002-08-30 | Fuji Electric Co Ltd | Controlling method for voltage-type converter |
JP2002262578A (en) * | 2001-02-28 | 2002-09-13 | Yaskawa Electric Corp | Power converter and its control method |
WO2003034160A1 (en) * | 2001-10-09 | 2003-04-24 | Kabushiki Kaisha Yaskawa Denki | Servo control apparatus control method |
WO2005119893A1 (en) * | 2004-06-01 | 2005-12-15 | Kabushiki Kaisha Yaskawa Denki | Pwm cycloconverter and method for controlling the same |
JP2006081361A (en) * | 2004-09-13 | 2006-03-23 | Mitsubishi Electric Corp | Power converter |
CN101820214A (en) * | 2009-12-21 | 2010-09-01 | 河源市雅达电子有限公司 | Dead-zone compensation method for frequency converter |
JP2014003760A (en) * | 2012-06-15 | 2014-01-09 | Toyo Electric Mfg Co Ltd | Three-phase pwm power converter performing dead time correction |
US9673736B2 (en) | 2014-09-05 | 2017-06-06 | Mitsubishi Electric Corporation | Power conversion system and power conversion device |
WO2022224437A1 (en) * | 2021-04-23 | 2022-10-27 | 三菱電機株式会社 | Power conversion device and method of controlling power conversion device |
-
1997
- 1997-02-06 JP JP9023397A patent/JPH10225142A/en not_active Withdrawn
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002247860A (en) * | 2001-02-22 | 2002-08-30 | Fuji Electric Co Ltd | Controlling method for voltage-type converter |
JP4686868B2 (en) * | 2001-02-22 | 2011-05-25 | 富士電機システムズ株式会社 | Control method of voltage source inverter |
JP2002262578A (en) * | 2001-02-28 | 2002-09-13 | Yaskawa Electric Corp | Power converter and its control method |
WO2003034160A1 (en) * | 2001-10-09 | 2003-04-24 | Kabushiki Kaisha Yaskawa Denki | Servo control apparatus control method |
US7577009B2 (en) | 2004-06-01 | 2009-08-18 | Kabushiki Kaisha Yaskawa Denki | PWM cycloconverter and control method for PWM cycloconverter |
JPWO2005119893A1 (en) * | 2004-06-01 | 2008-04-03 | 株式会社安川電機 | PWM cycloconverter and control method thereof |
WO2005119893A1 (en) * | 2004-06-01 | 2005-12-15 | Kabushiki Kaisha Yaskawa Denki | Pwm cycloconverter and method for controlling the same |
JP4743116B2 (en) * | 2004-06-01 | 2011-08-10 | 株式会社安川電機 | PWM cycloconverter |
JP2006081361A (en) * | 2004-09-13 | 2006-03-23 | Mitsubishi Electric Corp | Power converter |
CN101820214A (en) * | 2009-12-21 | 2010-09-01 | 河源市雅达电子有限公司 | Dead-zone compensation method for frequency converter |
JP2014003760A (en) * | 2012-06-15 | 2014-01-09 | Toyo Electric Mfg Co Ltd | Three-phase pwm power converter performing dead time correction |
US9673736B2 (en) | 2014-09-05 | 2017-06-06 | Mitsubishi Electric Corporation | Power conversion system and power conversion device |
WO2022224437A1 (en) * | 2021-04-23 | 2022-10-27 | 三菱電機株式会社 | Power conversion device and method of controlling power conversion device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20010015904A1 (en) | Power converter apparatus and related method | |
EP2866338B1 (en) | Matrix converter | |
EP1921740B1 (en) | Power converter control | |
JPH10225142A (en) | Dead time compensation circuit for inverter | |
US11303224B2 (en) | Inverter device with high follow-up capability | |
JP4529113B2 (en) | Voltage source inverter and control method thereof | |
TW200414660A (en) | Pulse width modulation method and device thereof, power conversion method and power converter | |
JP4493432B2 (en) | Inverter control device | |
JPH1127951A (en) | Pwm inverter controller | |
JP3276135B2 (en) | Power converter | |
JP3245989B2 (en) | Control circuit of pulse width modulation control inverter | |
JPH09154280A (en) | Pwm converter controller | |
JP3580048B2 (en) | Inverter dead time compensation circuit | |
JP3994796B2 (en) | Output voltage compensation device for AC / AC direct power converter | |
JP4779442B2 (en) | Control device for power converter | |
JP3337119B2 (en) | PWM controller | |
JP3182322B2 (en) | PWM control device for NPC inverter | |
JP2001145368A (en) | Method for compensating dead time of voltage pwm inverter | |
JP3409039B2 (en) | Control device for power converter | |
JP2017192207A (en) | Dynamo-electric machine system and control method of dynamo-electric machine system | |
JPH07177753A (en) | Control method and equipment for power converter unit | |
JPH06351255A (en) | Control circuit for pwm control inverter | |
JPH0824426B2 (en) | Pulse width modulation type inverter device | |
JPH05207753A (en) | Control method for clamped neutral point type inverter | |
JP2006081322A (en) | Ac motor control unit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040812 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040824 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20041025 |