JPH10215345A - イメージセンサ - Google Patents

Abstract

(57)【要約】 【課題】残留電荷の影響を軽減した高精度な画像読取り
を高速に行うことを可能とする。 【解決手段】フォトダイオード１１が光電変換して得ら
れた電荷を、アナログスイッチ１２が開いている期間
（読取り期間）にコンデンサ１３に充電する。そしてア
ナログスイッチ１２が閉じている期間（放電期間）にコ
ンデンサ１３の電荷を信号線５へと放出する。アナログ
スイッチ１２が開いた直後の一定期間にアナログスイッ
チ１７を閉じ、コンデンサ１３に残留している電荷量と
同僚までコンデンサ１６を充電することで、コンデンサ
１３に残留している電荷量を検出する。次にコンデンサ
１３に蓄積されている電荷を信号線５へと放出するのに
同期して、コンデンサ１６に蓄積されている電荷を信号
線６へと放出する。信号線５と信号線６とのレベル差に
応じたレベルの読取り信号を出力部３で生成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、原稿からの反射光
量に応じた電荷を発生する光電変換手段を用いて前記原
稿の画像に応じた読取信号を生成するイメージセンサに
関する。

【０００２】

【従来の技術】図５は従来よりある画像読取装置の構造
を示す部分断面図である。

【０００３】この図において５１はＬＥＤなどの光源で
あって、原稿面に約４５゜の角度で光を照射すべく支持
体５２の斜面に固定されている。原稿５３の読取位置の
下方には、結像光学系としてのロッドレンズアレイ５４
が支持体５２に固定されて、またリニアイメージセンサ
が形成されたセンサＩＣ５５が回路基板５６に固定され
て、それぞれ設けられている。ロッドレンズアレイ５４
は、原稿面の読取対象となる線状反射光像の等倍正立像
をセンサＩＣ５５のリニアイメージセンサ上に形成させ
るようにしたものである。すなわち、光源５１の照射光
は、図に示す矢印の方向に進み、原稿面で反射した後に
ロッドレンズアレイ５４により導かれて、リニアイメー
ジセンサ上に結像する。

【０００４】回路基板５６は、フレーム５７に固定され
ており、センサＩＣ５５および制御信号ＩＣ５８がそれ
ぞれ実装されている。制御信号ＩＣ５８は、センサＩＣ
５５を動作させるための各種の制御信号を発生してセン
サＩＣ５５へと供給するものである。

【０００５】さてセンサＩＣ５５に形成されたリニアイ
メージセンサは、多数の光電変換素子を一次元配列して
なり、各光電変換素子の内部コンデンサに蓄積された電
荷を順次出力することで１ライン分の読取信号を生成す
るものである。

【０００６】図６は、リニアイメージセンサの読み取る
動きを示した機能図である。

【０００７】図中、６１は原稿５３からの反射光であ
り、読取った情報としての光である。この光を、一次元
配列された多数の光電変換素子６２のうちで読取る部分
に対比したものに入射し、光情報が電荷として蓄積され
る。

【０００８】図において、光電変換素子６２を示すブロ
ックの中に示した斜線部は電荷の蓄積状況の一例を示
す。例えば、62-1で示す光電変換素子は、入射光量が中
間レベルであるために蓄積電荷量が中間レベルとなって
いることを示している。これは、原稿画像のグレイ部分
を読んだ場合に相当する。62-2で示す光電変換素子は、
入射光量が多いために蓄積電荷量がフルレベルとなって
いることを示している。これは、原稿画像の白部分を読
んだ場合に相当する。また、62-3で示す光電変換素子
は、入射光量が少ないために蓄積電荷量が最低レベルと
なっていることを示している。これは、原稿画像の黒部
分を読んだ場合に相当する。

【０００９】このように光電変換素子６２に蓄積された
電荷は、各光電変換素子にそれぞれ対応して設けられた
アナログスイッチ６３が選択信号によって順番にＯＮさ
れることにより、順番に出力部６４へと与えられ、この
出力部６４より読取信号として出力される。

【００１０】

【発明が解決しようとする課題】さて、以上のリニアイ
メージセンサのようなイメージセンサでは、原稿画像に
応じた忠実な読取信号を生成するためには、光電変換素
子での電荷蓄積が精度良く行なわれ、さらにその蓄積さ
れた電荷の全てが出力信号として放電されることが必要
とされる。

【００１１】しかし光電変換素子は、実際には放電の特
性は完全ではなく、次の画素の読取り（電荷の蓄積）を
開始するときに、電荷が残留している場合がある。これ
は残像と呼ばれ、読取り画像に画質劣化を来す原因とな
る。

【００１２】このような不具合を回避するために、各素
子に電荷を蓄積する時間を延ばし、この残留している電
荷を無視できる程度まで十分な電荷量を蓄積できるよう
にし、画像への影響をなくすことが考えられるが、これ
によると読取時間が長くなり、読取速度が低下してしま
う。

【００１３】また、前記不具合を回避するための別の方
法として、１素子の出力選択信号で出力イネーブル信号
（例えばクロックのローレベル）と素子をリセットする
信号（例えばクロックのハイレベル）とを入力し、各素
子の電荷の初期化をすることが考えられる。しかしこの
場合でも、読取速度の高速化を図ると素子の初期化を行
う時間が短くなり、電荷が残ってしまう。またこの場
合、選択された素子の読取情報が選択されていない隣接
素子に影響したり、高速で読取った時には、ノイズ等の
影響（高速読取時に顕著に現れる）により初期化後にも
各素子に電荷が蓄積される恐れがあり、読取画像の画質
劣化となってしまう。

【００１４】本発明はこのような事情を考慮してなされ
たものであり、その目的とするところは、残留電荷の影
響を軽減した高精度な画像読取りを高速に行うことがで
きるイメージセンサを提供することにある。

【００１５】

【課題を解決するための手段】以上の目的を達成するた
めに本発明は、例えばフォトダイオードなどの光電変換
素子が所定の読取り期間に出力する電荷を蓄積する例え
ばコンデンサなどの電荷蓄積手段と、この電荷蓄積手段
に蓄積されている電荷を、前記読取り期間とは異なる所
定の放電期間に放出させる、例えばフリップフロップ回
路やアナログスイッチからなる放電制御手段と、前記電
荷蓄積手段に蓄積されている電荷量を、前記放電期間と
前記読取り期間との間に検出する例えば初期電荷量検出
部などの残留電荷量検出手段と、例えば出力部などの読
取り信号生成手段とを備え、この読取り信号生成手段に
より、前記放電制御手段の制御の下に前記蓄積手段から
放電される電荷量と、その放電期間の直前に前記残留電
荷量検出手段により検出された電荷量との差に対応する
レベルの信号を前記読取り信号として出力するようにし
た。

【００１６】このような手段を講じたことにより、放電
期間中に放出されずに電荷蓄積手段に残留している電荷
の量が、次の読取り期間にて電荷蓄積手段が充電される
のに先立って残留電荷量検出手段により検出され、次の
放電期間に蓄積手段から放電される電荷量と、その放電
期間の直前に前記残留電荷量検出手段により検出された
電荷量との差に対応するレベルの信号が前記読取り信号
として出力される。従って、放電期間中に放出されずに
電荷蓄積手段に電荷が残留したとしても、次の放電期間
に出力される信号からは電荷蓄積手段に残留していた電
荷量がオフセットされる。

【００１７】

【発明の実施の形態】以下、図面を参照して本発明を適
用してなるリニアイメージセンサの一実施形態につき説
明する。

【００１８】図１は本実施形態に係るリニアイメージセ
ンサの構成を示す回路図である。

【００１９】このリニアイメージセンサは、ｎ個の読取
り素子１（1-1 〜1-n ）、ｎ＋１個のフリップフロップ
回路２（2-1 〜2-n ，2-m ）および出力部３を有してい
る。読取り素子１の個数ｎは、読取り幅に応じたもので
あり、例えばＡ３サイズで“３４５６”である。

【００２０】読取り素子１はそれぞれ、フォトトランジ
スタ１１、アナログスイッチ１２、コンデンサ１３、ト
ランジスタ１４、アナログスイッチ１５、コンデンサ１
６およびアナログスイッチ１７からなる。

【００２１】フォトトランジスタ１１は、コレクタが駆
動電圧ＶDDを各読取り素子１に供給するための電源ライ
ン４に、またエミッタがアナログスイッチ１２を介して
各読取り素子１に共通の信号線５にそれぞれ接続されて
いる。さらにフォトトランジスタ１１のベース−コレク
タ間は、コンデンサ１３を介して接続されている。そし
てこのフォトトランジスタ１１は、その受光面が外部に
露出するように形成されており、読取るべき光情報（原
稿からの反射光）Ｌを受光し、その光量に応じたコレク
タ電流を発生する。

【００２２】アナログスイッチ１２は、対応するフリッ
プフロップ回路２の出力の状態に応じて開閉し、フォト
トランジスタ１１のエミッタと信号線５との接続を開閉
する。

【００２３】コンデンサ１３は、アナログスイッチ１２
が開いているときに、フォトトランジスタ１１が発生す
るコレクタ電流により充電される。またコンデンサ１２
は、アナログスイッチ１２が閉じているときに、蓄積し
ている電荷を信号線５へと放出する。

【００２４】トランジスタ１４は、コレクタが電源ライ
ン４に、またエミッタがアナログスイッチ１５を介して
各読取り素子１に共通の信号線６にそれぞれ接続されて
いる。またトランジスタ１４のエミッタは、コンデンサ
１６を介して接地されている。さらにトランジスタ１４
のベースは、アナログスイッチ１７を介してコンデンサ
１３に接続されている。このトランジスタ１４は、アナ
ログスイッチ１７が閉じているときに、コンデンサ１３
が蓄積している電荷量に応じたエミッタ電流を発生す
る。

【００２５】アナログスイッチ１５は、対応するフリッ
プフロップ回路２の出力の状態に応じて開閉し、トラン
ジスタ１４のエミッタと信号線６との接続、すなわちコ
ンデンサ１６と信号線６との接続を開閉する。

【００２６】コンデンサ１６は、アナログスイッチ１５
が開いているときに、トランジスタ１１のエミッタ電流
により充電される。またコンデンサ１６は、アナログス
イッチ１５が閉じているときに、蓄積している電荷を信
号線６へと放出する。

【００２７】アナログスイッチ１７は、対応するフリッ
プフロップ回路２の次段のフリップフロップ回路２の出
力の状態に応じて開閉し、トランジスタ１４のベースと
コンデンサ１３との接続を開閉する。

【００２８】なお、トランジスタ１４、アナログスイッ
チ１５、コンデンサ１６およびアナログスイッチ１７
は、初期電荷量検出部１８を形成している。

【００２９】さて、フリップフロップ回路２は、2-1 ，
2-2 …，2-n ，2-m の順で、前段のフリップフロップ回
路２の出力が次段のフリップフロップ回路２のデータ入
力となるようにシリアルに接続されており、ｎ＋１段の
シフトレジスタを構成している。そして最上段のフリッ
プフロップ回路2-1 には、図示しないドライバから与え
られるサンプルホールド信号ＳＨがデータ入力とされ
る。また各フリップフロップ回路２は、図示しないドラ
イバから与えられるクロック信号が共通にクロック入力
端に与えられる。このフリップフロップ回路２のうちの
最終段を除くｎ個2-1 〜2-n は、各読取り素子１に１対
１で対応付けられており、その出力信号が、対応する読
取り素子１におけるアナログスイッチ１２，１５の制御
信号として対応する読取り素子１に与えられる。またフ
リップフロップ回路２のうちの最上段を除くフリップフ
ロップ回路2-2 〜2-n ，2-m の出力信号は、各フリップ
フロップ２の前段のフリップフロップ２が対応している
読取り素子１におけるアナログスイッチ１７の制御信号
として該当する読取り素子１に与えられる。

【００３０】一方、出力部３は、コンパレータ３１、電
圧変換コンデンサ３２およびオペアンプバッファ３３よ
りなる。

【００３１】コンパレータ３１は、２つの入力端に信号
線５および信号線６がそれぞれ接続されており、この信
号線５を介して到来する信号ＳＩＧori と信号線６を介
して到来する信号ＳＩＧref とのレベル差を求め、その
レベル差に応じたレベルの信号を出力する。

【００３２】電圧変換コンデンサ３２は、一端がコンパ
レータ３１の出力端とオペアンプバッファ３３の入力端
との接続点に接続されるとともに、他端が接地されてい
る。この電圧変換コンデンサ３２は、コンパレータ３１
の出力信号によって充電される。

【００３３】オペアンプバッファ３３は、電圧変換コン
デンサ３２に蓄積された電荷を取出し、増幅を行って読
取信号ＳＩＧとして出力する。

【００３４】次に以上のように構成されたリニアイメー
ジセンサの動作につき説明する。

【００３５】各読取り素子１では、原稿からの反射光Ｌ
が、フォトトランジスタ１１の受光面に入射すると、フ
ォトトランジスタ１１のコレクタには入射光量に応じた
レベルのコレクタ電流が発生する。従って、アナログス
イッチ１２が開いていれば、コレクタ電流によってコン
デンサ１３が充電される。これにより、受光エネルギー
が光電変換され、仮想の電荷としてコンデンサ１３に蓄
積されることになる。ここで図示しないドライバから
は、所定の１ライン読取期間の周期で「Ｈ」レベルが生
じるサンプルホールド信号ＳＨおよび少なくとも１ライ
ン読取期間中にｎ周期が存在する所定周波数のクロック
信号ＣＬＫが与えられる。かくして、１ライン読取期間
の最初のクロック信号ＣＬＫの立上がりに同期してフリ
ップフロップ回路2-1 のみのの出力が「Ｈ」レベルとな
る。そして以降では、クロック信号ＣＬＫの立上がりが
生じる毎に、出力が「Ｈ」レベルとなるフリップフロッ
プ回路２が、フリップフロップ回路2-2 ，2-3 …，2-n
の順で変化してゆく。

【００３６】さて、まずフリップフロップ回路2-1 の出
力が「Ｈ」レベルになると、アナログスイッチ１２が閉
じる。そうすると、フォトトランジスタ１１のコレクタ
−エミッタ間が導通し、コンデンサ１３に蓄積されてい
る電荷が信号線５へと信号ＳＩＧori として放出され
る。この状態から、クロック信号ＣＬＫの立上がりが生
じ、フリップフロップ回路2-1 の出力が「Ｌ」レベルに
戻ってアナログスイッチ１２が開くと、コンデンサ１３
への充電が再開される。

【００３７】このようにアナログスイッチ１２が開いた
とき、コンデンサ１３は完全には放電されておらず、電
荷が残っている。

【００３８】さて、フリップフロップ回路2-1 の出力が
「Ｌ」レベルに戻ってアナログスイッチ１２が開いたと
き、次段のフリップフロップ回路2-2 の出力が「Ｈ」レ
ベルとなり、この時点からクロック信号ＣＬＫの１周期
が経過してフリップフロップ回路2-2 の出力が「Ｌ」レ
ベルに戻るまでの間にアナログスイッチ１７が閉じる。
アナログスイッチ１７が閉じている期間には、トランジ
スタ１４のコレクタ−エミッタ間が導通し、コンデンサ
１６が充電される。このとき、トランジスタ１４のエミ
ッタ電流はコンデンサ１３の端子間電圧に応じたレベ
ル、すなわちコンデンサ１３に残留している電荷量に応
じたレベルであるので、コンデンサ１３に残留している
電荷量と同等な電荷量がコンデンサ１６に充電される。
なおこのとき、コンデンサ１３からの放電はなく、コン
デンサ１３に蓄積された電荷量は変化しない。

【００３９】すなわち、初期電荷量検出部１８では、上
述のようにコンデンサ１３に残っている電荷の電荷量の
検出がなされ、これが初期電荷量として保持される。

【００４０】そして、このように初期電荷量検出部１８
（コンデンサ１６）に保持された初期電荷量は、次にア
ナログスイッチ１２が閉じるのに同期してアナログスイ
ッチ１５が閉じることにより、新たにコンデンサに蓄積
された電荷が信号線５へと信号ＳＩＧori として放出さ
れるのに同期して、信号線６へと信号ＳＩＧref として
出力される。

【００４１】コンパレータ３１では、信号線５を介して
到来する信号ＳＩＧori と信号線６を介して到来する信
号ＳＩＧref とのレベル差を求め、そのレベル差に応じ
たレベルの信号を出力する。従って、初期電荷量検出部
１８で検出されていた初期電荷量がオフセットされ、新
たに読取った情報に相当するレベルの信号が得られる。

【００４２】そしてこのようにコンパレータ３１にてオ
フセット処理なされた信号は、電圧変換コンデンサ３２
に一旦蓄積されたのち、オペアンプバッファ３３により
取り出され、増幅されて読取り信号ＳＩＧとして出力さ
れる。

【００４３】なお、読取り素子1-2 〜1-n でも、上述し
た読取り素子1-1 の動作と同様な動作が行われる。そし
て、各フリップフロップ回路２の出力の変化にともな
い、読取り素子1-2 ，1-3 …，1-n の順で信号線５，６
への出力がなされる。

【００４４】以上の動作による、駆動信号と内部信号と
のタイミングおよび内部信号の波形例を図２に示す。

【００４５】かくして本実施形態によれば、コンデンサ
１３には電荷放出動作後にも電荷が残ってしまい、この
残留した電荷が次のラインの読取り情報に重畳されてし
まうが、電荷放出動作後にコンデンサ１３に残留してい
る電荷量を初期電荷量として初期電荷量検出部１８で検
出・保持しておき、その初期電荷量を次のラインの読取
り情報からオフセットしているので、コンデンサ１３で
の電荷残留の影響を排除した正確な読取り信号が得られ
る。

【００４６】これにより、例えば図３（ａ）に示す画像
を読取った場合、従来は読取り画像には図３（ｂ）に示
すように、電荷残留の影響によって、例えば黒い細線の
抜けや白い細線の潰れ等のように前ラインに影響された
画質劣化や、隣接部分の画情報に影響された画質劣化が
生じていた。しかし本実施形態では、図３（ｃ）に示す
ように現画像により忠実な読取り画像を得ることができ
る。

【００４７】このように、コンデンサ１３に残留してい
る電荷を無視できる程度までコンデンサ１３を充電させ
たり、コンデンサ１３に残留している電荷を除去したり
しなくても正確な読取り信号が得られるので、画質の劣
化を来すことなく読取り速度の高速化を図ることができ
る。

【００４８】なお本発明は上記実施形態に限定されるも
のではない。例えば初期電荷量検出部の構成は上記実施
形態に示したものには限らず、適宜に変更することが可
能である。すなわち例えば、図４に示すような変形構成
例が考えられる。この図４に示す初期電荷量検出部１９
は、トランジスタ１４の代りにオペアンプ２０を使用し
たものである。オペアンプ２０の非反転入力端には、切
替えスイッチ２１を介してコンデンサ１３が接続され、
また反転入力端には電源ライン４が接続されている。そ
してオペアンプ２０の出力端がアナログスイッチ１５を
介してコンデンサ１６に接続されている。この構成で
も、上記実施形態と同様な機能が得られる。

【００４９】また上記実施形態では、電圧変換コンデン
サ３２に電荷が残り、読取りの走査方向についての隣接
画素に影響が出る場合がある。このような場合には、初
期電荷量検出部１８と同様な回路を電圧変換コンデンサ
３２に対しても設け、オペアンプバッファ３３を差動ア
ンプとして使用して残留電荷の影響を除去するようにす
ると良い。

【００５０】また上記実施形態では、本発明をリニアイ
メージセンサに適用しているが、他のタイプでも本発明
の適用が可能である。

【００５１】このほか、本発明の要旨を逸脱しない範囲
で種々の変形実施が可能である。

【００５２】

【発明の効果】本発明によれば、光電変換素子が所定の
読取り期間に出力する電荷を蓄積する電荷蓄積手段と、
この電荷蓄積手段に蓄積されている電荷を、前記読取り
期間とは異なる所定の放電期間に放出させる放電制御手
段と、前記電荷蓄積手段に蓄積されている電荷量を、前
記放電期間と前記読取り期間との間に検出する残留電荷
量検出手段と、読取り信号生成手段とを備え、この読取
り信号生成手段により、前記放電制御手段の制御の下に
前記蓄積手段から放電される電荷量と、その放電期間の
直前に前記残留電荷量検出手段により検出された電荷量
との差に対応するレベルの信号を前記読取り信号として
出力するようにしたので、残留電荷の影響を軽減した高
精度な画像読取りを高速に行うことができるイメージセ
ンサとなる。

【図面の簡単な説明】

【図１】本発明の一実施形態に係るリニアイメージセン
サの構成を示す回路図。

【図２】駆動信号と内部信号とのタイミングおよび内部
信号の波形例を示す図。

【図３】図１に示すリニアイメージセンサを使用して得
られる読取り画像の一例を示す図。

【図４】初期電荷量検出部の変形構成例を示す図。

【図５】従来よりある画像読取装置の構造を示す部分断
面図。

【図６】リニアイメージセンサの読み取る動きを示した
機能図。

【符号の説明】

１（1-1 〜1-n ）…読取り素子 １１…フォトトランジスタ １２…アナログスイッチ １３…コンデンサ １４…トランジスタ １５…アナログスイッチ １６…コンデンサ １７…アナログスイッチ １８，１９…初期電荷量検出部 ２０…オペアンプ ２１…切替えスイッチ ２（2-1 〜2-n ，2-m ）…フリップフロップ回路 ３…出力部 ３１…コンパレータ ３２…電圧変換コンデンサ ３３…オペアンプバッファ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 原稿からの反射光量に応じた電荷を発生
   する光電変換手段を用いて前記原稿の画像に応じた読取
   り信号を生成するイメージセンサにおいて、 前記光電変換素子が所定の読取り期間に出力する電荷を
   蓄積する電荷蓄積手段と、 この電荷蓄積手段に蓄積されている電荷を、前記読取り
   期間とは異なる所定の放電期間に放出させる放電制御手
   段と、 前記電荷蓄積手段に蓄積されている電荷量を、前記放電
   期間と前記読取り期間との間に検出する残留電荷量検出
   手段と、 前記放電制御手段の制御の下に前記蓄積手段から放電さ
   れる電荷量と、その放電期間の直前に前記残留電荷量検
   出手段により検出された電荷量との差に対応するレベル
   の信号を前記読取り信号として出力する読取り信号生成
   手段とを具備したことを特徴とするイメージセンサ。