JPH1021117A - プログラム実行制御装置およびプログラム実行制御方法 - Google Patents

プログラム実行制御装置およびプログラム実行制御方法

Info

Publication number
JPH1021117A
JPH1021117A JP8170451A JP17045196A JPH1021117A JP H1021117 A JPH1021117 A JP H1021117A JP 8170451 A JP8170451 A JP 8170451A JP 17045196 A JP17045196 A JP 17045196A JP H1021117 A JPH1021117 A JP H1021117A
Authority
JP
Japan
Prior art keywords
program
execution
interruption point
task
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8170451A
Other languages
English (en)
Inventor
Isao Watanabe
功 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP8170451A priority Critical patent/JPH1021117A/ja
Publication of JPH1021117A publication Critical patent/JPH1021117A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】ブレークポイントにおいてプログラムの実行を
中断させる必要のあるタスクか否かを効率的に判定する
プログラム実行制御装置を提供する。 【解決手段】複数のメモリセグメントに対してタスクそ
れぞれのスタック領域を個別に配置しておき、また、メ
モリ空間に埋め込まれる中断点命令には、中断対象とな
るタスクのスタック領域のセグメントアドレス即値12
と比較ビット数14とを格納しておく。一方、プロセッ
サ10では、この中断点命令を処理するときに、スタッ
クポインタレジスタ11に保持された値と、セグメント
アドレス即値12とを比較ビット数14で示されたビッ
ト数分だけ比較器13が比較し、この比較結果が一致し
たときにのみ、実行制御部15がプログラムの実行を中
断する。これにより、プロセッサ10内部の情報のみで
中断/続行を判定することができることになり、デバッ
グ作業の効率を向上させることが可能となる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、マルチタスクプ
ログラムを実行制御するプログラム実行制御装置および
プログラム実行制御方法に係り、特にデバッグ作業に伴
なって共有ライブラリに中断点(ブレークポイント)を
設定したときに、その中断点においてプログラムの実行
を中断させる必要のあるタスクか否かを効率的に判定す
るプログラム実行制御装置およびプログラム実行制御方
法に関する。
【0002】
【従来の技術】プログラムをデバッグする際の基本的手
段として、実行を一時的に停止させる命令(ブレークポ
イント命令)をプログラム中に埋め込んでおき、プロセ
ッサがその命令を実行した時点でプログラムの実行を停
止させ、システムの状態を調べたうえで、再度プログラ
ムの実行を再開させるブレークポイントと呼ばれるもの
がある。
【0003】複数のタスクによって構成されたマルチタ
スクプログラムでは、複数のタスクに共通する処理を一
つにまとめて共有ライブラリとし、個々のタスクがこの
ライブラリを呼ぶことによって、プログラムの構成を単
純化する方式がとられることが多い。このようなマルチ
タスクプログラムをデバッグする場合に、共有ライブラ
リ部分にブレークポイントを設定すると、どのタスクか
ら呼ばれた場合にもブレークポイントがかかる。マルチ
タスクプログラムをデバッグする場合には、特定のタス
クの振る舞いに着目してデバッグすることが多いが、共
有ライブラリに埋め込んだブレークポイントでは、プロ
グラムがブレークポイントで停止するごとに、共有ライ
ブラリを呼んだのがどのタスクであったかを確認するこ
とが必要となる。従来では、現在実行中であったタスク
を調べて、そのブレークポイントでブレークするように
指定されたタスクのリスト中に、実行中であったタスク
が含まれるかどうか検索して、リスト中に実行中のタス
クがあればプログラムの実行を中断させ、無かった場合
にはプログラムの実行を継続させていた。
【0004】図10には、従来のデバッグの動作原理を
説明するための概念図が示されている。ユーザは、デバ
ッガ61を介して所望の箇所にブレークポイントを設定
するが、そのためにデバッガ61は、主メモリ64に配
置されたロードモジュール631に対応したソースプロ
グラム521をユーザに呈示する。そして、ユーザは、
この呈示されたソースプログラム521上の所望の箇所
をマウスなどのポインティングで指定して、ブレークポ
イントの設定を指示する。一方、この指示を受けたデバ
ッガ61は、その指定されたソースプログラム521上
の箇所に対応した主メモリ64上の箇所にブレークポイ
ント命令を埋め込むとともに、その設定内容をブレーク
ポイントテーブル65に登録する。
【0005】ここで、たとえばタスク(A)についてブ
レークポイントを設定し、かつこのブレークポイント設
定箇所がタスク(B)と共有するライブラリ上(主メモ
リ64上の重なり合った部分)に該当する場合を考え
る。この場合、タスク(A)およびタスク(B)のいず
れを実行した場合であっても、プログラムの実行がブレ
ークポイントに達することになる。したがって、このよ
うな場合の対策として、プログラムの実行がブレークポ
イントに達したときは、一旦その実行を停止してブレー
クポイントテーブル65を参照し、実行中のタスクに対
してこのブレークポイントが設定されているかどうか判
定する。そして、ブレークポイントが設定されていれば
その実行を中断し、一方、ブレークポイントが設定され
ていなければその実行を継続する。
【0006】
【発明が解決しようとする課題】このように、従来のデ
バッグにおいては、ブレークポイントの度にブレークポ
イント設定テーブルを参照して、実行中のタスクをその
ブレークポイントで中断すべきかどうか判定していた。
【0007】しかしながら、プレークポイントを設定し
ていないタスクからみれば、このようなブレークポイン
トにおける処理は、無駄なオーバーヘッドを発生させる
だけであるために、全体としてプログラムの性能や機能
に悪影響を与えてしまっているといった問題があった。
【0008】この発明は、このような実情に鑑みてなさ
れたものであり、、マルチタクスプログラムのデバッグ
において、共有ライブラリに中断点(ブレークポイン
ト)を設定したときに、その中断点においてプログラム
の実行を中断させる必要のあるタスクか否かを効率的に
判定するプログラム実行制御装置およびプログラム実行
制御方法を提供することを目的とする。
【0009】
【発明を解決するための手段】この発明は、メモリ空間
を共有する複数のタスクからなるプログラムの実行を予
め設定された中断点で中断するプログラム実行制御装置
において、前記メモリ空間を論理的に分割して定義する
複数のセグメントに対し、前記複数のタスクそれぞれに
確保されるスタック領域を個別に割り当てて配置する配
置手段と、前記メモリ空間に配置されたプログラム内に
中断点を示す命令コードを挿入する中断点設定手段と、
次に実行すべき命令のアドレスが前記中断点を示す命令
コードを指し示したときに、使用中のスタック領域のア
ドレスと前記命令コードの内容とからプログラムの実行
を中断すべきか否か判定する判定手段とを具備してなる
ことを特徴とする。
【0010】この発明においては、まず、プログラムを
構成する複数のタスクそれぞれに確保されるスタック領
域を、論理的に分割して定義する複数のセグメントに対
して個別に割り当てて配置しておく。したがって、これ
らのスタック領域のアドレスに含まれるセグメントアド
レス部は、複数のタスクそれぞれで異なる値(一意の
値)をもつことになり、使用中のスタック領域のアドレ
スのセグメントアドレス部を参照すれば、実行中のタス
クを即座に特定できることになる。
【0011】次に、ユーザからブレークポイントが設定
され、メモリ空間に配置されたプログラム内に中断点を
示す命令コードを挿入するときに、その対象となるタス
クに対応したスタック領域のアドレスを、この命令コー
ドに含ませておく。
【0012】そして、次に実行すべき命令のアドレスが
その中断点を示す命令コードを指し示したときに、使用
中のスタック領域のアドレスのセグメントアドレス部
と、命令コードに含まれたスタック領域のアドレスのセ
グメントアドレス部とを比較して、この値が合致が一致
したときにのみ、プログラムの実行を中断する。
【0013】この使用中のスタック領域のアドレスは、
プロセッサ内部のレジスタに保持されるため、メモリ上
に保持されたタスク情報を参照する場合と比較して、大
幅に処理時間を短縮することが可能となり、デバッグ作
業の効率を飛躍的に向上させることが可能となる。
【0014】また、複数のセグメントそれぞれを二のべ
き乗値のサイズで設定すれば、セグメントアドレス部を
ビットの配列によって表現することが可能となり、この
ビットの配列パターンの一致を検出するのみでプログラ
ムの実行を中断するかどうか判定することができるた
め、さらに効率化を図ることが可能となる。
【0015】また、この発明は、メモリ空間を共有する
複数のタスクからなるプログラムの実行を予め設定され
た中断点で中断するプログラム実行制御装置において、
前記中断点をタスク別に管理する中断点テーブルと、タ
スクの切り換えが発生したときに、切り換え前のタスク
に応じて設定された中断点をすべて削除した後、前記中
断点テーブルを参照して切り換え後のタスクに応じた中
断点を設定し直す中断点設定手段とを具備してなること
を特徴とする。
【0016】この発明においては、プログラムの実行を
中断するためのブレークポイントを中断点テーブルにタ
スク別に管理する。そして、ディスパッチャによってタ
スクのディスパッチが行なわれたとき、すなわちタスク
の切り換えが行なわれたときに、ブレークポイントの再
設定を実施する。具体的には、切り換え前のタスクに応
じてメモリ空間に配置されたプログラム内に埋め込まれ
た中断点を示す命令コードをすべて削除した後、中断点
テーブルを参照して切り換え後のタスクに応じた中断点
を示す命令コードをメモリ空間に配置されたプログラム
内に埋め込み直す。したがって、共有ライブラリに対し
ても、常に実行中のタスクに応じたブレークポイントの
みが設定されていることになり、その中断点で何ら判定
を施すことなくプログラムの実行を中断すればよいこと
になる。また、タスクの切り換えに要する処理時間は、
ブレークポイントの再設定に要する処理時間と比較して
十分大きいので、デバッグ処理の性能を低下させること
もない。これにより、デバッグ作業の効率を飛躍的に向
上させることが可能となる。
【0017】
【発明の実施の形態】以下、図面を参照してこの発明の
実施の形態を説明する。 (第1実施形態)まず、この発明の第1の実施形態を説
明する。図1には、本実施形態に係るコンピュータシス
テムの概略構成が示されている。
【0018】本実施形態のコンピュータシステム100
は、プロセッサ10によってシステム全体が制御され、
このプロセッサ10は、主メモリ40に配置されたロー
ドモジュール32を実行制御する。このコンピュータシ
ステム100では、ローダ30がロードモジュール格納
部31に格納されたロードモジュール32を読み出し
て、主メモリ40上に配置する。そして、ユーザは、デ
バッガ20を介して所望の箇所にブレークポイント
(B.P)を設定する。このデバッガ20は、主メモリ
40上に配置されたロードモジュール32に対応したソ
ースプログラムをソースプログラム格納部22から読み
出してユーザに呈示する。一方、ユーザは、この呈示さ
れたソースプログラム上の所望の箇所をマウスなどのポ
インティングで指定して、ブレークポイントの設定を指
示する。そして、このこの指示を受けたデバッガ20
は、その指定されたソースプログラム上の箇所に対応し
た主メモリ40のロードモジュール32上の箇所にブレ
ークポイント命令を埋め込むとともに、その設定内容を
ブレークポイントテーブル21に登録する。
【0019】また、本実施形態のコンピュータシステム
100では、プログラムを構成する複数のタスクそれぞ
れに対応してスタック領域を確保する。図2には、この
スタック領域の主メモリ40への割付け状態の一例が示
されている。
【0020】図2に示すように、アドレス空間41は、
大きさが8Kバイトのメモリセグメント42に分割さ
れ、個々のタスクのスタック領域43は、それぞれが異
なるメモリセグメント42に配置される。たとえば、ア
ドレス空間41の大きさが4Gバイトであった場合に
は、メモリアドレスは32ビットで表現されるが、スタ
ック領域内のアドレスは、図3に示したように、29ビ
ットのセグメントアドレス部と13ビットの領域内アド
レス部とに分割される。したがって、スタック領域内を
指し示すアドレスが与えられれば、そのセグメントアド
レス部からどのスタック領域に属するものであるかが一
意に決定できる。すなわち、スタック領域がタスクと一
対一対応であることを考慮すれば、セグメントアドレス
部によってタスクを一意に決定できることになる。
【0021】図4には、本実施形態のデバッガ20の機
能ブロック図が示されている。図4に示したように、デ
バッガ20は、インタフェース部23、ブレークポイン
ト挿入部24およびテーブル更新部25を備えてなる。
【0022】インタフェース部23は、ユーザとのイン
タフェースを司る。また、ブレークポイント挿入部24
は、インタフェース部23を介して与えられるブレーク
ポイント設定指示にしたがって、ロードモジュール32
にブレークポイントを示す命令(ブレークポイント命
令)を挿入する。そして、テーブル更新部25は、イン
タフェース部23を介して与えられるブレークポイント
設定指示をブレークポイントテーブル21に登録する
(削除を含む)。図5には、このデバッガ20のブレー
クポイント挿入部24によって挿入されるブレークポイ
ント命令の形式の一例が示されている。
【0023】図5に示したように、本実施形態のブレー
クポイント命令は、ブレーク命令であることを示す命令
コード、対象となるタスクのスタック領域を指定するた
めのセグメントアドレス即値、およびアドレスの比較を
行なう際に上位から何ビット分の比較を行なうかを指定
するセグメントアドレス部分の比較ビット数から構成さ
れる。
【0024】図6には、本実施形態のプロセッサ10の
ブレークポント命令を処理する部分の概略構成が示され
ている。図6に示したように、本実施形態のプロセッサ
10は、プログラムが使用するスタックアドレスを保持
するスタックポインタレジスタ11、アドレス比較を行
なう比較器13、およびプログラムの実行を制御する実
行制御部15を備えてなる。
【0025】ブレークポイント命令を処理する際、プロ
セッサ10では、スタックポインタレジスタ11に保持
されたアドレス値と、ブレークポイント命令に含まれる
セグメントアドレス即値12とを、比較器13が上位か
らブレークポイント命令に含まれる比較ビット数14で
指定されるビット数分だけ比較する。この比較器13に
よる比較結果は、実行制御部15に入力され、この比較
結果を入力した実行制御部15は、比較結果が一致した
ことを示すときには、プログラムの実行を中断してユー
ザによって指定されるブレークポイント処理に制御を移
す。また、比較結果が一致しないことを示すときには、
プログラムの実行を継続させる。図7には、このときの
動作手順が示されている。
【0026】すなわち、プログラムの実行がブレークポ
イントに到達したとき(ステップA1)、プロセッサ1
0では、スタックポインタレジスタ11に保持されたア
ドレスに含まれるセグメントアドレスと、命令コードに
含まれるスタック領域のアドレスに含まれるセグメント
アドレス即値12とを比較して(ステップA2)、一致
したときにのみ(ステップA2のY)、プログラムの実
行を中断する(ステップA3)。
【0027】これにより、ブレークポイントにおけるプ
ログラムの実行の中断/継続をプロセッサ10内部の情
報のみで判定することができることになり、従来のメモ
リ上に保持されたタスク情報を参照する場合と比較し
て、その処理時間を大幅に短縮することが可能となる。
【0028】(第2実施形態)次に、この発明の第2の
実施形態を説明する。図8には、本実施形態に係るコン
ピュータシステムの概略構成が示されている。
【0029】本実施形態のコンピュータシステム100
は、プロセッサ10によってシステム全体が制御され、
このプロセッサ10は、主メモリ40に配置されたロー
ドモジュール(32a,32b)を実行制御する。ま
た、デバッガ20は、ユーザからの指示にしたがって、
主メモリ40に配置されたロードモジュール上にブレー
クポイント命令を埋め込むとともに、その設定内容をタ
スク別にブレークポイントテーブル21に登録する。そ
して、ディスパッシャ50は、実行待ちキュー51に保
持された実行可能状態のタスク511の中で優先度の一
番高いタスク511を選択してディスパッチする。この
ディスパッシャ50は、ディスパッチを行なったとき、
すなわちタスク511の切り換えを行なったときに、そ
の旨をデバッガ20に通知する。
【0030】本実施形態のコンピュータシステム100
では、ディスパッシャ50によるタスク511の切り換
えが行なわれると、デバッガ20が、主メモリ40にす
でに埋め込まれているブレークポイント命令をすべて削
除し、切り換え後のタスク511に対して設定されたブ
レークポイントをブレークポイントテーブル21を参照
して知得し、そのブレークポイントテーブル21に登録
された切り換え後のタスク511に応じたブレークポイ
ント命令を主メモリ40に埋め込み直す。したがって、
本実施形態のプロセッサ10は、プログラムの実行がブ
レークポイントに到達したときは、何らの判断を施すこ
となく即座にプログラムの実行を中断してユーザによっ
て指定されるブレークポイント処理に制御を移す。図9
には、このときの動作手順が示されている。
【0031】すなわち、ディスパッチャ50によってタ
スクの切り換えが行なわれると(ステップB1)、ディ
スパッチャ50はその旨をデバッガ20に通知し、この
通知を受け取ったデバッガ20は、ブレークポイントテ
ーブル21を参照してブレークポイントの再設定を実施
する(ステップB2)。そして、プログラムの実行がブ
レークポイントに到達したとき(ステップB3のY)、
プロセッサ10は、プログラムの実行を中断する(ステ
ップB4)。
【0032】たとえば、図8に示すように、ロードモジ
ュール32aとロードモジュール32bがライブラリを
共有している場合であって、この共有するライブラリ上
にいずれかのタスクのブレークポイントを設定するよう
な場合であっても、そのタスクがディスパッチされたと
きのみブレークポイント命令が埋め込まれていることに
なるため、プロセッサ10は、ブレークポイント命令を
処理する際、プログラムの実行の中断/継続を判定する
といったことが必要なくなるため、その効率を向上させ
ることができる。また、タスクの切り換えに要する処理
時間は、ブレークポイントの再設定に要する処理時間と
比較して十分大きいので、デバッグ処理の性能を低下さ
せることもない。
【0033】
【発明の効果】以上詳述したように、この発明によれ
ば、デバッグ作業に伴なって共有ライブラリにブレーク
ポイントを設定された場合であっても、使用中のスタッ
ク領域のアドレスとブレークポイントを示す命令コード
の内容とからプログラムの実行を中断すべきかどうかを
判定するため、プロセッサ内部の情報のみで判定処理を
行なうことができ、処理時間を大幅に短縮する結果、デ
バッグ作業の効率を飛躍的に向上させることが可能とな
る。
【0034】また、この発明によれば、タスクの切り換
えと同期して、ブレークポイントの再設定を動的に行な
うため、ブレークポイントにおいてプログラムの実行を
中断すべきかどうかなどといった判定処理を不要とする
ことができ、デバッグ作業の効率を向上させることが可
能となる。
【図面の簡単な説明】
【図1】この発明の第1実施形態に係るコンピュータシ
ステムの概略構成を示す図。
【図2】同実施形態のスタック領域の主メモリへの割付
け状態の一例を示す図。
【図3】同実施形態のスタック領域内のアドレスの構成
を示す図。
【図4】同実施形態のデバッガの機能ブロック図。
【図5】同実施形態のデバッガのブレークポイント挿入
部によって挿入されるブレークポイント命令の形式の一
例を示す図。
【図6】同実施形態のプロセッサのブレークポント命令
を処理する部分の概略構成を示す図。
【図7】同実施形態のブレークポント命令の処理の動作
手順を示すフローチャート。
【図8】この発明の第2実施形態に係るコンピュータシ
ステムの概略構成を示す図。
【図9】同実施形態のブレークポント命令の処理の動作
手順を示すフローチャート。
【図10】従来のデバッグの動作原理を説明するための
概念図。
【符号の説明】
10…プロセッサ 20…デバッガ 30…ローダ 40…主メモリ 50…ディスパッチャ 100…コンピュータシステム。

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 メモリ空間を共有する複数のタスクから
    なるプログラムの実行を予め設定された中断点で中断す
    るプログラム実行制御装置において、 前記メモリ空間を論理的に分割して定義する複数のセグ
    メントに対し、前記複数のタスクそれぞれに確保される
    スタック領域を個別に割り当てて配置する配置手段と、 前記メモリ空間に配置されたプログラム内に中断点を示
    す命令コードを挿入する中断点設定手段と、 次に実行すべき命令のアドレスが前記中断点を示す命令
    コードを指し示したときに、使用中のスタック領域のア
    ドレスと前記命令コードの内容とからプログラムの実行
    を中断すべきか否か判定する判定手段とを具備してなる
    ことを特徴とするプログラム実行制御装置。
  2. 【請求項2】 前記中断点を示す命令コードは、プログ
    ラムの実行を中断すべきタスクに対応したスタック領域
    のアドレスを含んでなることを特徴とする請求項1記載
    のプログラム実行制御装置。
  3. 【請求項3】 前記複数のセグメントそれぞれは、二の
    べき乗値のサイズを有してなり、 前記判定手段は、前記使用中のスタック領域のアドレス
    を構成するビットの配列パターンの一部と、前記命令コ
    ードに含まれるスタック領域のアドレスを構成するビッ
    トの配列パターンの一部とが合致したときに、プログラ
    ムの実行を中断すべきと判定する手段を具備してなるこ
    とを特徴とする請求項2記載のプログラム実行制御装
    置。
  4. 【請求項4】 メモリ空間を共有する複数のタスクから
    なるプログラムの実行を予め設定された中断点で中断す
    るプログラム実行制御装置において、 前記中断点をタスク別に管理する中断点テーブルと、 タスクの切り換えが発生したときに、切り換え前のタス
    クに応じて設定された中断点をすべて抹消した後、前記
    中断点テーブルを参照して切り換え後のタスクに応じた
    中断点を設定し直す中断点設定手段とを具備してなるこ
    とを特徴とするプログラム実行制御装置。
  5. 【請求項5】 前記中断点設定手段は、前記メモリ空間
    に配置されたプログラム内に中断点を示す命令コードを
    挿入する手段と、前記メモリ空間に配置されたプログラ
    ム内に挿入された中断点を示す命令コードを削除する手
    段とを具備してなることを特徴とする請求項4記載のプ
    ログラム実行制御装置。
  6. 【請求項6】 メモリ空間を共有する複数のタスクから
    なるプログラムの実行を予め設定された中断点で中断す
    るプログラム実行制御方法において、 前記メモリ空間を論理的に分割して定義する複数のセグ
    メントに対し、前記複数のタスクそれぞれに確保される
    スタック領域を個別に割り当てて配置するステップと、 前記メモリ空間に配置されたプログラム内に中断点を示
    す命令コードを挿入するステップと、 次に実行すべき命令のアドレスが前記中断点を示す命令
    コードを指し示したときに、使用中のスタック領域のア
    ドレスと前記命令コードの内容とからプログラムの実行
    を中断すべきか否か判定するステップとを具備してなる
    ことを特徴とするプログラム実行制御方法。
  7. 【請求項7】 メモリ空間を共有する複数のタスクから
    なるプログラムの実行を予め設定された中断点で中断す
    るプログラム実行制御方法において、 タスクの切り換えが発生したときに、切り換え前のタス
    クに応じて設定された中断点をすべて抹消するステップ
    と、 切り換え後のタスクに応じた中断点を設定し直すステッ
    プとを具備してなることを特徴とするプログラム実行制
    御方法。
JP8170451A 1996-06-28 1996-06-28 プログラム実行制御装置およびプログラム実行制御方法 Pending JPH1021117A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8170451A JPH1021117A (ja) 1996-06-28 1996-06-28 プログラム実行制御装置およびプログラム実行制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8170451A JPH1021117A (ja) 1996-06-28 1996-06-28 プログラム実行制御装置およびプログラム実行制御方法

Publications (1)

Publication Number Publication Date
JPH1021117A true JPH1021117A (ja) 1998-01-23

Family

ID=15905182

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8170451A Pending JPH1021117A (ja) 1996-06-28 1996-06-28 プログラム実行制御装置およびプログラム実行制御方法

Country Status (1)

Country Link
JP (1) JPH1021117A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009043061A (ja) * 2007-08-09 2009-02-26 Oki Electric Ind Co Ltd デバッグ装置及びデバッグ方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009043061A (ja) * 2007-08-09 2009-02-26 Oki Electric Ind Co Ltd デバッグ装置及びデバッグ方法

Similar Documents

Publication Publication Date Title
US6996828B1 (en) Multi-OS configuration method
US6948034B2 (en) Method for use of stack
EP0106669A2 (en) Operating system supervisor
KR20130012126A (ko) 예외 이벤트 처리 장치 및 방법
GB2293675A (en) Process allocation in a data processing system
JPH01228027A (ja) アドレス空間管理方法
US7694182B2 (en) Debugging system and method
JPH1021117A (ja) プログラム実行制御装置およびプログラム実行制御方法
JP3019317B2 (ja) プロセススケジューリング方法
TW201810048A (zh) 嵌入式系統之操作方法與控制晶片
JPH0668725B2 (ja) データ処理システムにおける割込条件に応答する装置及び非同期割込条件に応答する方法
JP2585905B2 (ja) マルチタスク実行装置
JP2001229038A (ja) マルチオペレーテング計算機システム
JP2007102399A (ja) データ処理装置
JP2003167747A (ja) モジュール実行方式及びモジュール実行方法
JPS62125437A (ja) 付加プロセツサの制御方法
JPS58142451A (ja) 割込制御方式
JPH06103224A (ja) 割込み制御装置
JP2591818B2 (ja) 補助機能の選択制御方法
JPH06119190A (ja) タスク切替処理方式
JP2001134449A (ja) データ処理装置とその制御方法
JPH10143376A (ja) 情報処理装置
JPH11316691A (ja) オペレーティングシステムの実行方法及び、これを用いた情報処理装置
JPS638947A (ja) プログラムデバツグサポ−ト方式
JPH04370838A (ja) 仮想計算機の起動方式