JPH10207919A - Printed cirvuit board cad device and its wiring design method - Google Patents

Printed cirvuit board cad device and its wiring design method

Info

Publication number
JPH10207919A
JPH10207919A JP9005370A JP537097A JPH10207919A JP H10207919 A JPH10207919 A JP H10207919A JP 9005370 A JP9005370 A JP 9005370A JP 537097 A JP537097 A JP 537097A JP H10207919 A JPH10207919 A JP H10207919A
Authority
JP
Japan
Prior art keywords
bundle
pin
list
pin pair
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9005370A
Other languages
Japanese (ja)
Other versions
JP2991143B2 (en
Inventor
Arata Tanido
新 谷戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9005370A priority Critical patent/JP2991143B2/en
Publication of JPH10207919A publication Critical patent/JPH10207919A/en
Application granted granted Critical
Publication of JP2991143B2 publication Critical patent/JP2991143B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Supply And Installment Of Electrical Components (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To read connection information of bundled lines and signal names constituting bundled lines in a short time by displaying bundled lines and pin pair in accordance with respective data of a list of bundled lines, a list of pin pairs, and aboard design. SOLUTION: A pin pair extraction part 11 generates a pin pair list 12 from pin position information and circuit connection information for each of parts stored in a board design data storage part 2. A bundled line detector 13 searches signal names in the pin pair list 12 to discriminates signal names taking a form of (bundle signal name) + (numerical value) as names of bundled lines and describes them in the list of bundled lines. A display control part 15 displays bundled lines in a range designated by an input device 3 as well as bundled lines and bundle signal names, which are based on parts information from the board design data storage part 2 and information in the list of bundled lines, on a display device 4. Bundled lines have a width corresponding to the number of bundled lines so that they can be distinctly distinguished from pin pairs, and their bundle signal name is displayed in the center of bundled lines.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は印刷配線板CAD装
置及びその配線設計方法に関し、特に最適束線経路を検
出する束線検出表示機能を有する印刷配線板CAD装置
及びその配線設計方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed wiring board CAD apparatus and a wiring design method thereof, and more particularly, to a printed wiring board CAD apparatus having a binding detection display function for detecting an optimum binding path and a wiring designing method thereof.

【0002】[0002]

【従来の技術】印刷配線板CAD装置において、印刷配
線板(プリント基板)の部品配置を検討する場合は個々
の部品間を複数のピンペアで接続するバスラインすなわ
ち束線の流れを把握しないと配線が困難となる。従来、
この種の印刷配線板CAD装置及びその配線設計方法
は、束線を構成する個々の配線のピンペアの接続情報で
あるラットネストを表示していた。ここで、ピンペアと
は基板上で配線が必要な2点間を結ぶ線分である。
2. Description of the Related Art In a printed wiring board CAD apparatus, when examining the arrangement of components on a printed wiring board (printed board), wiring must be performed unless the flow of a bus line that connects individual components with a plurality of pin pairs, that is, a bundle of wires, is grasped. Becomes difficult. Conventionally,
In this type of printed wiring board CAD apparatus and its wiring design method, a rat nest, which is connection information of pin pairs of individual wirings forming a bundle, is displayed. Here, the pin pair is a line segment connecting two points on the substrate that require wiring.

【0003】一般的な従来の第1の印刷配線板CAD装
置をブロックで示す図6を参照すると、この従来の第1
の印刷配線板CAD装置は、束線データ対応のラットネ
ストを生成するラットネスト検出部100と、プリント
基板の部品情報を含む設計データを記憶した基板設計デ
ータ記憶部2と、データ入力用のキーボード等の入力装
置3と、ピンペアリスト12と基板設計データ記億部2
内のピンの位置をもとにラットネストを表示するディス
プレイ等の表示装置4とを備える。
FIG. 6 is a block diagram showing a general first conventional printed wiring board CAD apparatus. Referring to FIG.
The printed wiring board CAD apparatus includes a rat nest detection unit 100 that generates a rat nest corresponding to bundled wire data, a board design data storage unit 2 that stores design data including component information of a printed circuit board, and a data input keyboard. Input device 3, pin pair list 12, and board design data storage unit 2
And a display device 4 such as a display for displaying a rat nest based on the positions of the pins in the inside.

【0004】ラットネスト検出部100は、基板設計デ
ータから部品間の端子ピンペアリスト12を作成するピ
ンペア抽出部11と、表示装置4への表示内容等を制御
する表示制御部15とを備える。
The rat nest detection unit 100 includes a pin pair extraction unit 11 for creating a terminal pin pair list 12 between components from board design data, and a display control unit 15 for controlling display contents on the display device 4 and the like.

【0005】次に、図6及びラットネスト表示の一例を
示す図7を参照して、従来の第1の印刷配線板CAD装
置の動作すなわち配線設計方法について説明すると、ま
ず、ピンペア抽出部11は、基板設計データ記億部2に
格納されている、部品のピン位置情報、回路接続情報
(ネットリスト)からピンペアリスト12を生成する。
表示制御部15は、ピンペアリスト11の始点の部品7
1のピン711と終点の部品73のピン731の各座標
を基板設計データ記億部2のデータから求め、その座標
間を直線で結ぷ線分すなわちピンペア(ラットネスト)
R1を発生させ、このラットネストR1を表示部4に表
示する。同様に、部品71のピン714と部品73のピ
ン732間にラットネストR2を表示する。以下同様に
ピンペアリスト12のデータからラットネストR3〜R
9を生成し、表示装置4に表示する。
Next, with reference to FIG. 6 and FIG. 7 showing an example of rat nest display, the operation of the conventional first printed wiring board CAD apparatus, that is, the wiring design method will be described. The pin pair list 12 is generated from the component pin position information and the circuit connection information (net list) stored in the board design data storage unit 2.
The display control unit 15 controls the component 7 at the starting point of the pin pair list 11.
The coordinates of the pin 711 of the first part and the pin 731 of the component 73 at the end point are obtained from the data of the board design data storage part 2, and a straight line is connected between the coordinates, that is, a pin pair (rat nest).
R1 is generated, and this rat nest R1 is displayed on the display unit 4. Similarly, a rat nest R2 is displayed between the pin 714 of the component 71 and the pin 732 of the component 73. Similarly, rat nests R3 to R3 are obtained from the data of the pin pair list 12.
9 is generated and displayed on the display device 4.

【0006】このように、この従来の第1の印刷配線板
CAD装置及びその配線設計方法は、ラットネストの表
示に留まり束線の検出・表示機能を有しない。
As described above, the first conventional printed wiring board CAD apparatus and its wiring design method are limited to the display of the rat nest, and do not have the function of detecting and displaying a bundle.

【0007】束線の検出・表示機能を有する特開平4−
115368号公報記載の従来の第2の印刷配線板CA
D装置は、ピンペアの角度差から束線を検出する。この
従来の第2の束線検出装置は、ピンペア抽出手段と、角
度算定手段と、ピンペアソート手段と、束線グループ化
手段とを備える。ピンペア抽出手段は部品単位に各部品
から発生する複数のピンペアを抽出し、角度算定手段に
より各ピンペアの角度を求め、ピンペアソート手段によ
り角度の小さい順にピンペアをソートし、束線グループ
化手段によりソートした隣り合うピンペアの角度差を求
め、その角度差が予め設定した限界値以下のものを束線
として検出している。
Japanese Unexamined Patent Publication No.
No. 115368, second conventional printed wiring board CA
The D device detects the bundle from the angle difference between the pin pairs. This conventional second bundle detecting device includes a pin pair extracting unit, an angle calculating unit, a pin pair sorting unit, and a bundle grouping unit. The pin pair extracting means extracts a plurality of pin pairs generated from each part for each part, finds the angle of each pin pair by the angle calculating means, sorts the pin pairs in ascending order by the pin pair sorting means, and An angle difference between the sorted adjacent pin pairs is determined, and an angle difference that is equal to or less than a preset limit value is detected as a bundle.

【0008】また、特開平3−163667号公報記載
の従来の第3の印刷配線板CAD装置は、LSI設計用
回路図の表示方法の例として、束線中の信号線数に応じ
て束線に幅を持たせるか、又は表示色を変えて表示す
る。
A third conventional printed wiring board CAD apparatus disclosed in Japanese Patent Application Laid-Open No. Hei 3-163667 is an example of a method for displaying a circuit diagram for LSI design. Is given a width or displayed in a different color.

【0009】[0009]

【発明が解決しようとする課題】上述した従来の第1の
印刷配線板CAD装置は、ラットネスト(ピンペア)表
示のみしか行わないので、束線を表示できないという欠
点があった。
The above-described first conventional printed wiring board CAD apparatus has a drawback that it cannot display bundled wires because it performs only rat nest (pin pair) display.

【0010】また、従来の第2の印刷配線板CAD装置
は、ピンペアの角度差という幾何学的な情報により束線
を検出しているため、ピンペアの行き先が別の部品であ
っても束線と認識したり、少しの角度差で放射状に発生
しているピンペアをすぺて束線と認譲してしまうので、
本来束線でないピンペアを束線として認識してしまうケ
ースが発生するという欠点があった。
In the conventional second printed wiring board CAD apparatus, since the bundle is detected based on the geometrical information of the angle difference between the pin pairs, the bundle is detected even if the destination of the pin pair is a different part. Or pin pairs that are radially generated with a slight angle difference are all transferred as bundled wires,
There is a disadvantage that a pin pair that is not originally a bundled wire is recognized as a bundled wire.

【0011】また、従来の第3の印刷配線板CAD装置
は、束線の幅や色で信号線数を表示しているので、束線
中の信号線数しか判断できないため束線を構成する信号
名の確認ができないという欠点があった。
In the third conventional printed wiring board CAD apparatus, since the number of signal lines is indicated by the width and color of the bundle, only the number of signal lines in the bundle can be determined. There was a disadvantage that signal names could not be confirmed.

【0012】本発明の目的は、束線の流れを容易に議別
し、束線を構成している信号名を瞬時に確認できること
と、回路設計上意図した束線を検出する機能を有する印
刷配線板CAD装置を提供することにある。
SUMMARY OF THE INVENTION It is an object of the present invention to easily discriminate the flow of bundles, to instantly confirm the names of signals constituting the bundles, and to have a function of detecting a bundle intended in circuit design. An object of the present invention is to provide a wiring board CAD device.

【0013】[0013]

【課題を解決するための手段】本発明の印刷配線板CA
D装置は、プリント基板の部品情報を含む基板設計デー
タを記憶した基板設計データ記憶部と、入力データの入
力用の入力装置と、前記入力データ及び処理結果を表示
する表示装置とを備える印刷配線板CAD装置におい
て、前記基板設計データ記億部に記億した前記基板設計
データから配線が必要な2点間を結ぶ線分であるピンペ
アを抽出し各配線の前記ピンペアの情報をリスト化した
ピンペアリストを生成するピンペア抽出部と、前記ピン
ペアリストのデータから個々の部品間を接続する複数の
ピンペアから成る配線束である束線を検出し各束線の情
報をリスト化した束線リストを生成する束線検出部と、
前記入力装置からの指示に応答して前記束線リストのデ
ータと前記ピンペアリストのデータと前記基板設計デー
タとから前記束線及び前記ピンペアを前記表示装置に表
示する表示制御部とを含む束線検出処理部を備えて構成
されている。
The printed wiring board CA according to the present invention.
The D device includes a board design data storage unit that stores board design data including component information of a printed board, an input device for inputting input data, and a display device that displays the input data and a processing result. In the board CAD apparatus, a pin pair which is a line segment connecting two points requiring wiring is extracted from the board design data stored in the board design data storage section, and information on the pin pair of each wiring is listed. A pin pair extraction unit that generates a pair list, and a bundle list that detects a bundle that is a wiring bundle composed of a plurality of pin pairs that connect individual components from the data of the pin pair list and lists information of each bundle. A bundle detector that generates
A bundle that includes a display control unit that displays the bundle and the pin pair on the display device from the bundle list data, the pin pair list data, and the board design data in response to an instruction from the input device. It is configured to include a line detection processing unit.

【0014】本発明の印刷配線板CAD装置は、プリン
ト基板の部品情報を含む基板設計データと、処理対応の
入力データとを用いてプリント基板上の部品配置及び配
線の設計を実施する印刷配線板CAD装置の配線設計方
法において、前記基板設計データから配線が必要な2点
間を結ぶ線分であるピンペアを抽出し各配線の前記ピン
ペアの情報をリスト化したピンペアリストを生成するピ
ンペア抽出処理ステップと、前記ピンペアリストのデー
タから個々の部品間を接続する複数のピンペアから成る
配線束である束線を検出し各束線の情報をリスト化した
束線リストを生成する束線検出処理ステップと、前記入
力データの指示に応答して前記束線リストのデータと前
記ピンペアリストのデータと前記基板設計データとから
前記束線及び前記ピンペアを表示装置に表示する表示処
理ステップとを含むことを特徴とするものである。
A printed wiring board CAD apparatus according to the present invention uses a board design data including component information of a printed board and input data corresponding to a process to design a component arrangement and a wiring on the printed board. In the wiring design method for a CAD apparatus, a pin pair extraction process for extracting a pin pair which is a line segment connecting two points requiring wiring from the board design data and generating a pin pair list listing information of the pin pair of each wiring. And a bundle detecting process for detecting a bundle which is a wiring bundle composed of a plurality of pin pairs for connecting individual components from the data of the pin pair list and generating a bundle list in which information of each bundle is listed. And, in response to the instruction of the input data, from the data of the binding list, the data of the pin pair list, and the board design data, It is characterized in that comprising a display processing step of displaying the amps on the display device.

【0015】[0015]

【発明の実施の形態】次に、本発明の実施の形態を図6
と共通の構成要素には共通の参照文字/数字を付して同
様にブロックで示す図1を参照すると、この図に示す本
実施の形態の印刷配線板CAD装置は、従来と共通の基
板設計データ記憶部2と、入力装置3と、表示装置4と
に加えて、ラットネスト検出部100の代わりに、ピン
ペアリストから束線を検出・表示制御する束線検出表示
部1を備える。
Next, an embodiment of the present invention will be described with reference to FIG.
Referring to FIG. 1, in which common components are denoted by common reference characters / numerals and similarly shown in blocks, the printed wiring board CAD apparatus of the present embodiment shown in FIG. In addition to the data storage unit 2, the input device 3, and the display device 4, in addition to the rat nest detection unit 100, a bundle detection display unit 1 that detects and controls a bundle from a pin pair list is provided.

【0016】束線検出表示部1はラットネスト検出部1
00と共通のピンペアリスト12を作成するピンペア抽
出部11と、表示制御部15とに加えて、ピンペアリス
ト12より束線を検出し束線リスト14を作成する束線
検出部13を備える。
The bundle detection display unit 1 is a rat nest detection unit 1.
In addition to a pin pair extraction unit 11 that creates a pin pair list 12 common to 00 and a display control unit 15, a bundle detection unit 13 that detects bundles from the pin pair list 12 and creates a bundle list 14 is provided. .

【0017】次に、図1及び本実施の形態における動作
の手順をフローチャートで示す図2を参照して本実施の
形態の動作について説明すると、CADオペレータが入
力装置3から、束線表示の要求を行った時点で、本動作
が始まる。まず、ピンペア抽出処理ステップS1で、ピ
ンペア抽出部11が基板設計データ記憶部2に格納され
ている部品毎ののピン位置情報、回路接続情報(ネット
リスト)からピンペアリスト12を生成する。
Next, the operation of the present embodiment will be described with reference to FIG. 1 and FIG. 2 which is a flowchart showing the procedure of the operation in the present embodiment. This operation starts at the time when is performed. First, in a pin pair extraction processing step S1, the pin pair extraction unit 11 generates the pin pair list 12 from the pin position information for each component and the circuit connection information (net list) stored in the board design data storage unit 2.

【0018】次に、束線検出処理ステップS2では、束
線検出部12が束線リスト14を生成する。本実施の形
態では回路設計上、束線対象の信号名を、DATA0,
DATA1,DATA2,・・のように束信号名+数値
の形式としている。このため、束線検出部13は、ピン
ペアリスト12内の信号名をサーチして、束信号名+数
値の形式をとっている信号名を束線として判定し、束線
リスト14に記述していく。
Next, in the bundle detection process step S2, the bundle detector 12 generates the bundle list 14. In the present embodiment, in the circuit design, the names of the signals to be bundled are DATA0, DATA0,
The format is a bundle signal name + numerical value like DATA1, DATA2,. For this reason, the bundle detection unit 13 searches for the signal name in the pin pair list 12, determines the signal name in the form of bundle signal name + numerical value as the bundle, and describes it in the bundle list 14. To go.

【0019】次に、表示処理ステップS3では、表示制
御部15が、入力装置3から指定された範囲の束線を表
示装置4に表示する。表示制御部15は、基板設計デー
タ記億部2からの部品位置情報と、束線リスト14の情
報とに基づき束線と束信号名を表示装置4に同時に表示
する。束線は、ラットネスト(ピンペア)とは明確に区
別ができるように、束線の本数に応じた幅付きの表示と
する。束信号名は束線の中央に表示する。また、束線以
外のラットネストは、従来のラットネストと同一表示方
法で、束線と同時に表示する。
Next, in the display processing step S 3, the display control unit 15 displays the bundles in the range specified by the input device 3 on the display device 4. The display control unit 15 simultaneously displays the bundle and the bundle signal name on the display device 4 based on the component position information from the board design data storage unit 2 and the information of the bundle list 14. The bundled wires are displayed with a width corresponding to the number of bundled wires so that they can be clearly distinguished from rat nests (pin pairs). The bundle signal name is displayed at the center of the bundle. Further, the rat nests other than the bundled wires are displayed simultaneously with the bundled wires by the same display method as the conventional rat nest.

【0020】次に、ピンペア抽出部11が生成したピン
ペアリスト12の一例を示す図3(A)を併せて参照し
て、本実施の形態の処理の具体例について説明すると、
この例のレコード1では、部品71のピン711と部品
73のピン731がピンペアで、その信号名がDATA
01であることを示している。このように、ピンペア抽
出部11は、すぺてのピンペアに関して、ある部品ピン
とそれに接続される他の部品ピンとそのピンペアの信号
名をピンペアリストに出カする。
Next, referring to FIG. 3A showing an example of the pin pair list 12 generated by the pin pair extracting unit 11, a specific example of the processing of the present embodiment will be described.
In the record 1 of this example, the pin 711 of the component 71 and the pin 731 of the component 73 are a pin pair, and the signal name is DATA.
01. As described above, the pin pair extracting unit 11 outputs, for all the pin pairs, a certain component pin, another component pin connected thereto, and the signal name of the pin pair to the pin pair list.

【0021】束線検出処理ステップS2の手順をフロー
チャートで示す図4を参照して動作を説明すると、ま
ず、ステップS21では、ピンペアリスト12の各行に
ついて、信号名を束信号名+数値の形式に分解できるも
のだけを抽出し、始点部品名、終点部品名、束信号名を
記録しておく。次にステップS22において、同一の始
点部品名、終点部品名、束信号名のレコードがn以上の
ピンペアを束線として検出する。この時のnは、2以上
の任意の数にできるが、一般的にはデジタル信号の場合
ビット幅が4ビット以上であるので通常4以上に設定す
るのが良い。次にステップS23において、検出した束
線を束線リスト11に出力する。
The operation will be described with reference to FIG. 4, which is a flowchart showing the procedure of the bundle detection processing step S2. First, in step S21, for each row of the pin pair list 12, the signal name is expressed in the form of bundle signal name + numerical value. Only those that can be decomposed are extracted, and the names of the starting part, the ending part, and the bundle signal are recorded. Next, in step S22, a pin pair whose record of the same start point component name, end point component name, and bundle signal name is n or more is detected as a bundle. At this time, n can be set to an arbitrary number of 2 or more. However, in general, the bit width of a digital signal is 4 bits or more, so that it is usually preferable to set it to 4 or more. Next, in step S23, the detected bundle is output to the bundle list 11.

【0022】束線検出部13が生成した束線リスト14
の一例を示す図3(B)を参照すると、この例のレコー
ド1では、部品71と部品73間に束信号名ADRSの
束線が4本あることを示している。これは、図3(A)
のレコード1,2,3,4の各ピンペアが、束線として
検出されたものである。
The bundle list 14 generated by the bundle detector 13
Referring to FIG. 3B, which shows an example, record 1 of this example indicates that there are four bundles of bundle signal name ADRS between component 71 and component 73. This is shown in FIG.
Each of the pin pairs of the records 1, 2, 3, and 4 is detected as a bundle.

【0023】表示制御部15は、検出した束線を束線の
本数に応じた幅で表示装置4に表示する。束線の幅は、
最小パターンピッチ×(束線本数−1)とする。また、
束線の始点は始点部品の中心とし、終点は終点部品の中
心とする。また束信号名を束線の中央部に同時に表示す
る。
The display controller 15 displays the detected bundles on the display device 4 in a width corresponding to the number of bundles. The width of the bundle is
The minimum pattern pitch × (the number of bundled wires−1). Also,
The start point of the bundle is the center of the start part, and the end point is the center of the end part. The bundle signal name is displayed at the same time in the center of the bundle.

【0024】本実施の形態の表示状態の一例を示す図5
を参照すると、束線WH1は、図3(B)のレコード1
を表示したもので、部品71と部品73間の束線であ
り、束信号名S1はADRSであることを示している。
同様に、束線WH2は図3(B)レコード2に対応し、
部品72と部品73間の束線であり、束信号名S2はD
ATAである。ラットネストR90は、束線と判定され
ないため、従来のラットネストで表示される。
FIG. 5 shows an example of a display state according to the present embodiment.
Referring to FIG. 3, the bundle WH1 is the record 1 in FIG.
And the bundle signal between the component 71 and the component 73, indicating that the bundle signal name S1 is ADRS.
Similarly, the bundle WH2 corresponds to the record 2 in FIG.
It is a bundle between the component 72 and the component 73, and the bundle signal name S2 is D
ATA. The rat nest R90 is displayed as a conventional rat nest because it is not determined as a bundle.

【0025】[0025]

【発明の効果】以上説明したように、本発明の印刷配線
板CAD装置及びその配線設計方法は、基板設計データ
記億部に記億した基板設計データからピンペアを抽出し
ピンペアリストを生成するピンペア抽出部と、上記ピン
ペアリストのデータから束線を検出し束線リストを生成
する束線検出部と、入力装置からの指示に応答して上記
束線リストのデータとピンペアのリストデータと基板設
計データとから上記束線及びピンペアを表示装置に表示
する表示制御部とを含む束線検出処理部を備えることに
より、束線と同時に束信号名を表示できるので、束線の
接続情報と束線を構成する信号名を短時間で読み取るこ
とができるという効果がある。
As described above, the printed wiring board CAD apparatus and the wiring design method of the present invention extract a pin pair from the board design data stored in the board design data storage section and generate a pin pair list. A pin pair extraction unit, a bundle detection unit that detects a bundle from the data of the pin pair list and generates a bundle list, and the bundle list data and the pin pair list data in response to an instruction from the input device. By providing a bundle detection processing unit including a display control unit that displays the bundle and the pin pair on the display device from the board design data, the bundle signal name can be displayed simultaneously with the bundle, so that the connection information of the bundle and There is an effect that the names of the signals constituting the bundle can be read in a short time.

【0026】また、信号名を利用して束線検出を行うの
で、回路設計上意図した信号を束線とすることができる
という効果がある。
Further, since the bundle detection is performed by using the signal name, there is an effect that a signal intended in circuit design can be a bundle.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の印刷配線板CAD装置の一実施の形態
を示すブロック図である。
FIG. 1 is a block diagram showing one embodiment of a printed wiring board CAD apparatus of the present invention.

【図2】本実施の形態の印刷配線板CAD装置の動作で
ある配線設計方法を示すフローチャートである。
FIG. 2 is a flowchart illustrating a wiring design method as an operation of the printed wiring board CAD apparatus according to the present embodiment.

【図3】ピンペア抽出部が生成したピンペアリストと束
線検出部が生成した束線リストの各々の一例を示す図で
ある。
FIG. 3 is a diagram illustrating an example of each of a pin pair list generated by a pin pair extraction unit and a bundle list generated by a bundle detector;

【図4】本実施の形態の束線検出処理の動作の一例を示
すフローチャートである。
FIG. 4 is a flowchart illustrating an example of an operation of a bundle detection process according to the embodiment;

【図5】本実施の形態の表示状態の一例を示す説明図で
ある。
FIG. 5 is an explanatory diagram illustrating an example of a display state according to the present embodiment.

【図6】従来の印刷配線板CAD装置の一例を示すブロ
ック図である。
FIG. 6 is a block diagram showing an example of a conventional printed wiring board CAD apparatus.

【図7】従来の印刷配線板CAD装置の配線設計方法の
表示状態の一例を示す説明図である。
FIG. 7 is an explanatory view showing an example of a display state of a conventional wiring design method for a printed wiring board CAD apparatus.

【符号の説明】[Explanation of symbols]

1 束線検出表示部 2 基板設計データ記憶部 3 入力装置 4 表示装置 100 ラットネスト検出部 11 ピンペア抽出部 12 ピンペアリスト 13 束線検出部 14 束線リスト 15 表示制御部 71〜73 部品 REFERENCE SIGNS LIST 1 bundle detection display unit 2 board design data storage unit 3 input device 4 display device 100 rat nest detection unit 11 pin pair extraction unit 12 pin pair list 13 bundle detection unit 14 bundle bundle list 15 display control unit 71 to 73 parts

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 プリント基板の部品情報を含む基板設計
データを記憶した基板設計データ記憶部と、入力データ
の入力用の入力装置と、前記入力データ及び処理結果を
表示する表示装置とを備える印刷配線板CAD装置にお
いて、 前記基板設計データ記億部に記億した前記基板設計デー
タから配線が必要な2点間を結ぶ線分であるピンペアを
抽出し各配線の前記ピンペアの情報をリスト化したピン
ペアリストを生成するピンペア抽出部と、 前記ピンペアリストのデータから個々の部品間を接続す
る複数のピンペアから成る配線束である束線を検出し各
束線の情報をリスト化した束線リストを生成する束線検
出部と、 前記入力装置からの指示に応答して前記束線リストのデ
ータと前記ピンペアリストのデータと前記基板設計デー
タとから前記束線及び前記ピンペアを前記表示装置に表
示する表示制御部とを含む束線検出処理部を備えること
を特徴とする印刷配線板CAD装置。
1. A printing apparatus comprising: a board design data storage unit storing board design data including component information of a printed board; an input device for inputting input data; and a display device for displaying the input data and a processing result. In the wiring board CAD apparatus, a pin pair that is a line segment connecting two points that require wiring is extracted from the board design data stored in the board design data storage unit, and information on the pin pair of each wiring is listed. A pin pair extraction unit that generates a pin pair list; and a bundle that detects a bundle that is a wiring bundle composed of a plurality of pin pairs that connect individual components from the data of the pin pair list and lists information of each bundle. A bundle detector that generates a list, and the bundle from the data of the bundle list, the data of the pin pair list, and the board design data in response to an instruction from the input device. A printed wiring board CAD apparatus, comprising: a bundle detection processing unit including a display control unit that displays a line and the pin pair on the display device.
【請求項2】 プリント基板の部品情報を含む基板設計
データと、処理対応の入力データとを用いてプリント基
板上の部品配置及び配線の設計を実施する印刷配線板C
AD装置の配線設計方法において、 前記基板設計データから配線が必要な2点間を結ぶ線分
であるピンペアを抽出し各配線の前記ピンペアの情報を
リスト化したピンペアリストを生成するピンペア抽出処
理ステップと、 前記ピンペアリストのデータから個々の部品間を接続す
る複数のピンペアから成る配線束である束線を検出し各
束線の情報をリスト化した束線リストを生成する束線検
出処理ステップと、 前記入力データの指示に応答して前記束線リストのデー
タと前記ピンペアリストのデータと前記基板設計データ
とから前記束線及び前記ピンペアを表示装置に表示する
表示処理ステップとを含むことを特徴とする印刷配線板
CAD装置の配線設計方法。
2. A printed wiring board C for designing component placement and wiring on a printed board using board design data including component information of the printed board and input data corresponding to processing.
In the wiring design method for an AD device, a pin pair extraction process for extracting a pin pair that is a line segment connecting two points requiring wiring from the board design data and generating a pin pair list listing information of the pin pair of each wiring Steps: a bundle detection process for detecting a bundle which is a wiring bundle composed of a plurality of pin pairs for connecting individual components from the data of the pin pair list and generating a bundle list in which information of each bundle is listed. And a display processing step of displaying the bundle and the pin pair on a display device from the data of the bundle list, the data of the pin pair list, and the board design data in response to the instruction of the input data. A wiring design method for a printed wiring board CAD apparatus, characterized in that:
【請求項3】 前記ピンペア抽出処理ステップが、全て
の前記ピンペアに関してこのピンペアの始点の第1の部
品の部品名とそのピン番号とこの第1の部品のピンに接
続されこのピンペアの終点の第2の部品の部品名とその
ピン番号とこのピンペアの前記束線対応の第1及び非対
応の第2の様式の信号名を前記ピンペアリストのデータ
に含め、 前記束線検出処理ステップが、前記ピンペアリストから
前記第1の様式の信号名対応の束線候補ピンペアを抽出
するステップと、 前記束線候補ピンペアのうち同一の前記第1及び第2の
部品名と前記信号名が予め定めた数以上存在したとき前
記束線と検出するステップと、 検出した前記束線を前記束線リストに出力するステップ
とを含むことを特徴とする請求項2記載の印刷配線板C
AD装置の配線設計方法。
3. The method according to claim 1, wherein the step of extracting the pair of pins includes, for all the pin pairs, a component name and a pin number of a first component at a start point of the pin pair and a pin name of an end point of the pin pair connected to a pin of the first component. A part name of the second part, a pin number thereof, and a signal name of the first and non-corresponding second styles corresponding to the bundle of the pin pair in the data of the pin pair list; Extracting a bundle candidate pin pair corresponding to the signal name of the first style from the pin pair list; and the same first and second component names and the same signal names of the bundle candidate pin pairs are predetermined. 3. The printed wiring board C according to claim 2, further comprising: a step of detecting the bundle when the number of the bundles exceeds a predetermined number, and a step of outputting the detected bundle to the bundle list.
A wiring design method for an AD device.
JP9005370A 1997-01-16 1997-01-16 Printed wiring board CAD apparatus and its wiring design method Expired - Fee Related JP2991143B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9005370A JP2991143B2 (en) 1997-01-16 1997-01-16 Printed wiring board CAD apparatus and its wiring design method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9005370A JP2991143B2 (en) 1997-01-16 1997-01-16 Printed wiring board CAD apparatus and its wiring design method

Publications (2)

Publication Number Publication Date
JPH10207919A true JPH10207919A (en) 1998-08-07
JP2991143B2 JP2991143B2 (en) 1999-12-20

Family

ID=11609293

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9005370A Expired - Fee Related JP2991143B2 (en) 1997-01-16 1997-01-16 Printed wiring board CAD apparatus and its wiring design method

Country Status (1)

Country Link
JP (1) JP2991143B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008059078A (en) * 2006-08-29 2008-03-13 Renesas Technology Corp Manufacturing method of semiconductor device
JP2009054067A (en) * 2007-08-29 2009-03-12 Nec Corp Floor plan edit device of semiconductor integrated circuit
JP2009122764A (en) * 2007-11-12 2009-06-04 Fujitsu Ltd Wiring path information generation method, wiring path information generation program and wiring path information generation device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008059078A (en) * 2006-08-29 2008-03-13 Renesas Technology Corp Manufacturing method of semiconductor device
JP2009054067A (en) * 2007-08-29 2009-03-12 Nec Corp Floor plan edit device of semiconductor integrated circuit
JP2009122764A (en) * 2007-11-12 2009-06-04 Fujitsu Ltd Wiring path information generation method, wiring path information generation program and wiring path information generation device

Also Published As

Publication number Publication date
JP2991143B2 (en) 1999-12-20

Similar Documents

Publication Publication Date Title
JPS613400A (en) Method and apparatus for testing high-density on chip
US20080141183A1 (en) CAD apparatus, method, and computer product for designing printed circuit board
JP2991143B2 (en) Printed wiring board CAD apparatus and its wiring design method
JPH02236779A (en) Scan path connecting system
JPH11282895A (en) Electric system cad net data verifying method and medium in which electric system cad net data verification program is recorded
JP2828007B2 (en) Printed circuit board wiring accommodation evaluation method and apparatus
JP4648865B2 (en) Printed circuit board pattern design apparatus and program
JP3219066B2 (en) Analog part deletion information addition system
JP2001331541A (en) Device and method for wiring connection confirmation and recording medium with entered program thereof recorded thereon
JP2847972B2 (en) Wiring status display
JPH1166109A (en) Logic circuit analyzing method
JP2923397B2 (en) How to display logic simulation results
JPH04111074A (en) Substrate circuit wiring processing device for packaging design of logic circuit
JPH05242179A (en) Circuit diagram editor system
JP2907412B2 (en) Dynamic logic status display method
JP2525078B2 (en) Logic circuit test equipment
JPH11166956A (en) Lsi logic circuit evaluation device
JPH06120344A (en) Floor planning system for lsi
JPH0526968A (en) Fixture design method of in-circuit tester
JPH1166142A (en) Group equal-length wiring system
JPH08263543A (en) Method and device for verifying wiring layout
JPH0442707B2 (en)
JPH05314209A (en) Changed part extracting device for printed wiring
JP2002140380A (en) Method and device for wiring optimization, device for designing electronic component with wiring board by the same method and device, and method for manufacturing the electronic component
JPH04115368A (en) Bundle wire detecting device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990914

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081015

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081015

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091015

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091015

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101015

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111015

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111015

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121015

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121015

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131015

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees