JPH1019934A

JPH1019934A - 回路基板、その製造方法、及びそれを用いたプローブカード

Info

Publication number: JPH1019934A
Application number: JP17775496A
Authority: JP
Inventors: Tatsuo Nakano; 辰夫中野; Kazuo Kato; 和男加藤
Original assignee: Denki Kagaku Kogyo KK
Current assignee: Denka Co Ltd
Priority date: 1996-07-08
Filing date: 1996-07-08
Publication date: 1998-01-23

Abstract

(57)【要約】（修正有）【課題】大きなオーバードライブ量にも耐え得るプロ
ーブピンを有する信頼性の高いプローブカードとそれに
用いる回路基板とを安定して提供する。【解決手段】基板上に載置された回路上に針状単結晶
を設け、少なくとも前記針状単結晶表面に導電層を有す
る回路基板であって、前記針状単結晶と導電層とがシリ
サイドを介して接合されていることを特徴とする回路基
板であり、この回路基板を用いたプローブカードであ
る。また、前記回路基板の製造にあたり、シリサイド形
成金属を蒸着し、加熱してシリサイドを形成し、導電層
を形成することを特徴とする回路基板製造方法である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体素子（Ｉ
Ｃ、ＬＳＩ、ＶＬＳＩなど）の電気的な導通試験や動作
試験、不良検出などを行うプローブ装置用のプローブカ
ードとそれに用いる回路基板、及び回路基板製造方法に
関する。

【０００２】

【従来の技術】半導体素子の電気的な導通試験や動作試
験、不良検出などに用いられているプローブカードが公
知であるが、前記プローブカードの半導体素子の評価用
電極部に接触する部分のプローブピンは、従来、タング
ステン線の先端を”くの字”に曲げたものが用いられて
きた。しかし、この方式のプローブカードでは、プロー
ブピンの個々について位置固定する必要がある等の理由
で、急速な半導体の微細化に追従できなくなってきてい
る。

【０００３】そこで、基板上に垂直に微細ピンを植え付
けた垂直ピン型のプローブカードが、例えば、シリコン
基板上の所定の位置に単結晶をＶＬＳ（Ｖａｐｏｒ−Ｌ
ｉｑｕｉｄ−Ｓｏｌｉｄ）法で作製し、この単結晶をプ
ローブーピンに適用する方法に基づいて提案されている
（特開平５−１９８６３６号公報、特開平５−２１８１
５６号公報参照）。

【０００４】このうち、ＳＯＩ（Ｓｉｌｉｃｏｎ−Ｏｎ
−Ｉｎｓｕｌａｔｏｒ）ウエハー上に、外部引出し配線
パターンと前記配線パターン上の所定位置にＶＬＳ法で
単結晶をピン状に成長させたもの（以下ＶＬＳ成長回路
基板という）は、プローブカードの回路基板として、多
くの点で優れた特性を有していて、注目を浴びている。

【０００５】前記単結晶をプローブーピンとして使用す
るためには、電気的に導電性である必要があり、外部引
出し配線部を含めた導電化処理が必要である。一方、Ｖ
ＬＳ成長回路基板は、例えば、ＳＯＩウエハを用いた場
合には、外部引出し配線がＳｉＯ₂層上にＳｉで形成さ
れ、更に、前記Ｓｉ配線上の所定の位置からＳｉ単結晶
のプローブピンが概ね垂直に成長している構造を有して
いる。従って、導電化処理は、メタライズにより導電化
処理するのが一般的であるが、外部引出し配線部につい
ては、ＳｉＯ₂とＳｉとを選択的にメタライズする必要
がある。即ち、ＳｉＯ₂はメタライズせずに、Ｓｉだけ
をメタライズする必要がある。然るに、両者が共にメタ
ライズされては、配線としての意味を失うからである。

【０００６】従来、ＶＬＳ成長回路基板のメタライズ
は、弗酸水溶液で酸化膜を除去し、Ｓｉ表面にＮｉを無
電解メッキ後、電気抵抗の小さなＡuを電解メッキする
方法が知られている（特開平８−１０５９１５号公報参
照）。しかしながら、この方法では、Ｎｉの無電解メッ
キの触媒付与工程において、一般的な方法の塩化スズ水
溶液で処理後に塩化パラジウム水溶液で処理する方法を
使用すると、前記したＳｉＯ₂とＳｉとを選択的に無電
解メッキすることができないという問題がある。

【０００７】上記問題解決のために、弗酸水溶液で酸化
膜を除去し、硝酸と弗酸との混合水溶液で表面を粗化
し、塩化パラジウム水溶液で処理する方法が開発され、
ＳｉＯ ₂とＳｉの選択無電解メッキが可能となった。し
かし、前記の粗化工程に原因して、メタライズして得ら
れるプローブピンの許容できる座屈変位量が著しく低下
してしまうという問題が発生した。

【０００８】座屈変位（以下オーバードライブと記す）
は、垂直にプローブピンが構築されている回路基板を組
み込んだプローブカードを用いて半導体素子をプロービ
ングする操作において、回路基板の全プローブピンを半
導体素子の電極部など被検査位置へ接触させるため、ま
た接触抵抗を低減させるためにプローブピンを若干加圧
しなければならず、この許容量が大きいことはプローブ
ピンの重要な特性である。即ち、プロービング操作にお
いて、プローブピンは座屈変形するが、半導体素子電極
部の高さ精度、ピンの長さ精度、プローブカードおよび
装置へのカード取り付け精度、装置そのものの精度など
により、全プローブピンの先端が半導体素子電極へ一様
に接触するためには大きく座屈変位することが必要であ
る。従って、プローブピンの許容座屈変位量（以下許容
オーバドライブ量という）が低下するとき、プロービン
グ操作時に接触抵抗の増大や酷い場合にはプローブピン
が折れてしまうという重大な問題が生じてくる。

【０００９】

【発明が解決しようとする課題】本発明らは、上記の問
題解決を図るためにいろいろ検討を重ねた結果、単結晶
表面にシリサイドを介して導電層を設けた構造のプロー
ブピンが、前記導電層を設ける処理においても単結晶の
強度を低下させず、許容オーバードライブ量が大きいプ
ローブピンを得ることができるという知見を得て、本発
明に至ったものである。

【００１０】本発明の第１の目的は、大きなオーバドラ
イブ量にも耐え得るプローブピンを有する回路基板を提
供することにあり、第２の目的は前記回路基板を安定し
て供給する回路基板の製造方法を提供することであり、
更に第３の目的は前記回路基板を用いた半導体検査用の
プローブカードを提供することにある。

【００１１】

【課題を解決するための手段】本発明は、基板上に載置
された回路上に針状単結晶を設け、少なくとも前記針状
単結晶表面に導電層を有する回路基板であって、前記針
状単結晶と導電層とがシリサイドを介して接合されてい
ることを特徴とする回路基板であり、好ましくは、前記
単結晶回路と導電層とがシリサイドを介して接合されて
いることを特徴とする前記回路基板であり、シリサイド
がパラジウムシリサイド、またはニッケルシリサイドで
あることを特徴とする前記回路基板である。

【００１２】又、本発明は、単結晶基板上の単結晶回路
と該単結晶回路上の針状単結晶との表面に導電層を設け
てなる回路基板製造方法であって、（１）弗酸を含む水
溶液で洗浄し、（２）シリサイド形成金属を蒸着し、
（３）加熱してシリサイドを形成した後に、（４）導電
層を形成することを特徴とする回路基板の製造方法であ
り、好ましくは、前記（３）工程後、更に、（５）未反
応のシリサイド形成金属を除去することを特徴とする前
記回路基板製造方法であり、更に好ましくは、（５）工
程後、更に、（６）弗酸水溶液で処理することを特徴と
する前記回路基板製造方法である。更に、本発明は、前
記回路基板を用いたことを特徴とする半導体検査用のプ
ローブカードである。

【００１３】

【発明の実施の形態】本発明における回路基板は、例え
ば、ＳＯＩウエハを用いて、ＳｉＯ₂からなる絶縁層上
にＳｉからなる単結晶回路を形成し、前記単結晶回路上
に針状のＳｉ単結晶をＶＬＳ成長させ、前記単結晶回路
と前記針状単結晶との表面に導電層を設けた回路基板を
いうが、これに限定されるものではなく、前記構造を有
する回路基板ならばどの様なものであっても良い。

【００１４】本発明の回路基板は、前記の針状単結晶と
導電層とがシリサイドを介して接合されいることを特徴
とする。このことは、本発明者らの実験的検討の結果見
い出した知見であり、そして、この点こそが、シリサイ
ドを介することによって針状単結晶からプローブピンを
形成させる工程における種々の処理に因る針状単結晶の
強度低下を防止することができ、許容オーバードライブ
量を大きくするという本発明の目的を達成する根拠なの
である。尚、当然のことながら、単結晶回路もシリサイ
ドを介して導電層と接合されていても構わない。然る
に、本発明の目的を達する上で何等障害とならないし、
むしろ単結晶回路と針状単結晶との接合強度、前記単結
晶回路の上と前記針状単結晶の上とに存在する導電層の
電気的接続をより強固とすることが期待されるので、好
ましい。

【００１５】本発明でのシリサイドとは、後述する回路
基板製造方法で詳しく述べるように、針状単結晶と単結
晶回路部分と絶縁層部分とを選択的に無電解メッキする
際に、弗酸、硝酸或いはこれらの混酸等を用いて表面処
理を行うが、これらの表面処理によって針状単結晶部分
が強度低下を生じなければ、どの様なシリサイドでも用
いることができ、例えば、パラジウムシリサイド、ニッ
ケルシリサイド、クロムシリサイド、コバルトシリサイ
ド等があげられる。これらのうち、パラジウムシリサイ
ド、ニッケルシリサイドは、それぞれパラジウム、ニッ
ケルを用いて低温処理で電気抵抗の小さなシリサイドを
形成すること、更に、パラジウム、ニッケルはエッチン
グ等により選択的に各々のシリサイドから除去でき、針
状単結晶並びに単結晶回路表面にシリサイドを純度高く
残すことができ、導電層を接合する際に好都合であると
いう理由から、好ましい。

【００１６】以下、本発明の回路基板製造法について、
ＳＯＩウエハを用いた回路基板製造法を例に説明する
が、これに限定されるものではない。即ち、本発明に用
いるＶＬＳ成長回路基板はいずれの方法で製造してもよ
いが、ＶＬＳ法で位置を制御して多数本の針状単結晶を
成長させた回路基板が半導体の多ピン化に対応できるこ
とや位置制御性が容易であることなどから好ましい方法
である。いわゆるＳＯＩウエハーは、薄膜Ｓｉ単結晶
層、酸化膜ＳｉＯ₂層、Ｓｉ単結晶層、酸化膜ＳｉＯ₂層
の多層構造を有するもので、酸化膜を形成した２枚のウ
エハーを熱融着させ、一方のウエハーを研磨などで薄膜
化したものである。このＳＯＩウエハーの薄膜Ｓｉ単結
晶層をホトリソグラフイ法により単結晶回路を作成し、
更に前記単結晶回路上の定の位置に金や白金のバンプを
設け、金や白金などの融点以上に加熱し、例えば４塩化
珪素と水素などのガスを用いて珪素を供給し、前記の金
や白金の位置にシリコンの針状単結晶をピン状にＶＬＳ
成長させる。次いで、研磨により針状単結晶長さを揃
え、前記針状単結晶及び単結晶回路表面を導電化するこ
とで半導体用プローブカードに用いられる回路基板を得
ることができる。

【００１７】本発明では、上述の針状単結晶及び単結晶
回路表面に導電膜選択導を接合する際に、少なくとも針
状単結晶表面にシリサイドを形成することを特徴として
いる。即ち、本発明の回路基板製造法は、（１）弗酸を
含む水溶液で洗浄し、（２）シリサイド形成用金属を蒸
着し、（３）加熱してシリサイドを形成した後に、
（４）導電層を形成することを特徴とする回路基板製造
方法であり、この工程を順次経ることにより本発明の目
的である許容オーバードライブ量の大きなプローブピン
を有する回路基板を得ることができる。

【００１８】まず、研磨などでピン長さを揃えたＶＬＳ
成長回路基板は弗酸系水溶液で洗浄してＳｉ表面の酸化
膜を除去する。酸化膜除去には弗酸水溶液による洗浄、
弗酸と弗化アンモニウムとの混合水溶液による洗浄、弗
酸水溶液で洗浄後に弗化アンモニウム水溶液で洗浄する
方法等があるが、洗浄、乾燥後の耐自然酸化性に良好な
弗酸と弗化アンモニウムとの混合液または弗酸水溶液洗
浄後に弗化アンモニウム水溶液で洗浄する方法が作業時
間が取れることから好ましい。この操作において、弗酸
単独使用の場合の弗酸濃度は５〜６重量％が最良であ
る。

【００１９】本発明に用いるシリサイド形成用金属は、
前述したとおりのシリサイドを形成する金属であれば良
く、例えば、パラジウム、ニッケル、クロム、コバルト
等が挙げられる。このうち、低温処理で低抵抗シリサイ
ドを形成し、エッチングなどで未反応金属を選択的に除
去できるパラジウム、ニッケルが、特に、好ましい金属
である。

【００２０】次いで、スパッターや真空蒸着でシリサイ
ド形成用金属を針状単結晶表面或いは針状単結晶及び単
結晶回路の表面に蒸着させる。しかしながら、ＶＬＳ成
長回路基板は、針状単結晶が単結晶回路表面に概ね垂直
に群生している構造であるから、前記ＶＬＳ成長回路基
板をシリサイド形成用金属発生源に対面してセットした
場合は針状単結晶側面の蒸着量が極端に少なく、形成さ
れるシリサイドの分布が不均一となり、極端な場合では
シリサイドのない部分すら発生することがある。そこ
で、前記金属発生源に対してＶＬＳ成長回路基板を傾斜
させセットすると金属発生源に対面する針状単結晶側面
が蒸着されるが、該針状単結晶側面の前記金属蒸発源と
反対側では蒸着量が極端に少なくなる問題が発生する。
この問題を解決するには傾斜と回転とを組合せて蒸着す
ることで、これらの問題を解決できる。傾斜の程度は、
金属発生源に対して平行もしくは垂直でない限り有効で
あるが、ＶＬＳ成長回路基板面上の単結晶回路表面と針
状単結晶側面との蒸着量がほぼ同量になるようにするこ
とが好ましく、本発明者らの検討によれば、約３０゜〜
約６０゜の範囲が好適である。とりわけ、４５゜付近が
最も好ましいが本発明はこの傾斜角度を限定するもので
はない。更に、前記回転は蒸着時間中に１回転以上すれ
ばよいが、速すぎると治具からＶＬＳ成長回路基板が脱
離する場合もあるので、１〜１００ｒｐｍが好ましい。

【００２１】シリサイド形成用金属を蒸着後、シリサイ
ド形成するためには、前記シリサイド形成用金属の蒸着
中に加熱することでシリサイド化反応を生起させてもよ
いが、蒸着速度や針状単結晶の長さがばらついているこ
と等の理由でＶＬＳ成長回路基板の下側（基板側）から
供給される熱伝達に差が生じるために制御しにくいの
で、一般的には、蒸着後に窒素、水素、アルゴン等不活
性ガスや真空の不活性雰囲気中で加熱処理する方法が制
御しやすく好ましいので選択される。シリサイド化の温
度、時間条件については、シリサイド形成用金属の種類
によりが異なるがパラジウムでは１００℃以上、ニッケ
ルでは２００℃以上、クロムでは４５０℃以上、コバル
トでは３５０℃以上でシリサイドが形成される。しか
し、あまりにも高温で処理すると形成されるシリサイド
層と針状単結晶との熱応力が増大するため針状単結晶の
強度が低下することがあるので、可能な限り低温とする
ことが好ましく、パラジウムでは１００〜３００℃、ニ
ッケルでは２００〜５００℃が選択される。この温度未
満の範囲では、シリサイド化に要する時間が極端に長く
なり、好ましくない。

【００２２】次いで、シリサイド形成金属としてニッケ
ルやパラジウム、更にはコバルトを用いた場合も同様で
あるが、希硝酸で洗浄することで未反応の金属ニッケル
やパラジウムを溶解除去して、シリコンで構成されてい
る針状単結晶並びに単結晶回路表面にはシリサイドのみ
残留させることができる。ＳｉＯ₂上にＳｉで外部引出
し配線をもち配線上にＳｉ単結晶ピンが立っている構造
であるＶＬＳ成長回路基板では、配線スペースに相当す
る部分、即ち、ＳｉＯ₂部分はシリサイド化しないか
ら、希硝酸で処理すると金属はエッチングされ、シリサ
イド表面でエッチングは停止する。従って、Ｓｉで形成
されている配線及びピンは全てシリサイド表面となり、
導電性となるので低抵抗金属、例えばＡuなどを配線及
びピンのみに電解メッキできるのである。シリサイドは
導電性であるため、直接Ａuなどの低抵抗金属を電解メ
ッキすることができるという特徴を有するので、上述の
シリサイド形成操作後に、未反応のシリサイド形成用金
属を除去することは、直接Ａuなどの低抵抗金属を電解
メッキすることができるので好ましいものである。

【００２３】本発明者らは、更に、シリサイド形成後に
未反応のシリサイド形成用金属を除去した後、更に希釈
弗酸で洗浄して、しかる後無電解ニッケルメッキするこ
とで、高温使用下での導電膜の針状単結晶並びに単結晶
回路表面への密着性が一層向上できることを見いだし、
本発明に至ったものである。この理由は明らかではない
が、シリサイド表面に拡散したＳｉが酸化して微小なＳ
ｉＯ₂粒となり密着性を低下させていると考えられるこ
とと、希弗酸洗浄でシリサイド表面が活性化され無電解
ニッケルメッキでＮｉ-Ｐが析出することから、シリサ
イド表面とＮｉ−Ｐ間でなんらかの結合が生じ、密着性
が増大していると考えられる。また、無電解ニッケルメ
ッキの皮膜形成速度をＵＰするために、希弗酸に塩化パ
ラジウムを溶解した触媒液を併用しても何等さしつかえ
ない。上記処理に用いる弗酸の濃度については、シリサ
イドが徐々に弗酸へ溶解する性質があることから０．１
〜５重量％が作業上好ましい。

【００２４】

〔実施例１〕

（１）ＶＬＳ成長回路基板の製造断面がＳｉＯ₂-Ｓｉ-ＳｉＯ₂-Ｓｉ構造のＳＯＩウエハ
ーの表面のＳｉ面にフォトグラフ法にてＳｉによる外部
引出し配線パターンと配線パターン上に被検査半導体の
電極配置に対応した３００個の金バンプを形成した。更
に、このＳＯＩウエハーをハーフエッチングしてＳｉ配
線上にＳｉ台地があり、台地上に金バンプが載っている
形状とした。次に、前記ＳＯＩウエハーを反応管中で４
塩化珪素ガスと水素ガスを反応させ金バンプ位置にシリ
コン単結晶を成長させた。針状単結晶は太さ約１８μ
ｍ、長さ２０００μｍ〜２２００μｍ、ピン数３００本
であった。次いで、ピン先端研磨により長さ１６００μ
ｍに揃えた。このＶＬＳ成長回路基板のピン２０本を試
験したところ、破壊までのオーバードライブ量、即ち許
容オーバードライブ量は３２０μｍであった。

【００２５】（２）シリサイド形成用金属の蒸着前記操作で前記ＶＬＳ成長回路基板を用意し、これを市
販バッファード弗酸（弗酸と弗化アンモニウムとの混合
水溶液）で２分間洗浄して、水洗、乾燥した。次いで、
金属蒸発炉解放面の直上に金属蒸発炉解放面に対して約
４５゜に傾斜させ１２ｒｐｍで回転しながらＮｉを１５
００オングストローム真空蒸着した。

【００２６】（３）シリサイドの形成Ｎiを蒸着したＶＬＳ成長回路基板を真空装置から取り
出し、窒素置換した加熱容器中で２３５℃で１時間加熱
処理した。

【００２７】（５）未反応Ｎｉの除去シリサイド形成したＶＬＳ成長回路基板を１７重量％の
硝酸水溶液で５分間洗浄すると、未反応の金属Ｎｉが除
去され、Ｓｉ配線部と針状単結晶との表面は金属様光沢
を示しニッケルシリサイドの純度の高い表面となり、そ
の表面抵抗は１０Ωであった。

【００２８】（６及び４）弗酸処理及び導電層の接合引き続いて、１重量％の弗酸水溶液で３秒洗浄後、電解
ストライクＡuメッキ、次いで電解Ａuメッキで１．５μ
m のＡu皮膜を形成して回路基板を作成した。上記操作
で作製した回路基板のプローブピン２０本について許容
オーバードライブ量を評価したところ、、破壊までのオ
ーバードライブ量は２８２μｍであり、良好なオーバー
ドライブ量を示した。残りの２６０本のプローブピンで
オーバードラオブ量４０μｍによりプロービング試験を
実施した結果、１００万回後に於いてもピン折れはな
く、良好な結果であった。

【００２９】〔実施例２〕実施例１の（２）蒸着金属を
Ｐｄに変え、（３）の加熱温度を１２５゜Ｃに変え
（５）未反応のＰｄの除去に、８分間洗浄したこと、以
外は実施例１と同じ操作により回路基板を作成し、実施
例１と同様に評価した。この結果を表１に示した。尚、
シリサイド形成後の針状単結晶の表面抵抗は３２Ωであ
った

【００３０】

【表１】注１．オーバードライブ量維持率（％）＝（Ｂ）／（Ａ）×１００ただし、（Ａ）はＶＬＳ成長回路基板の許容オーバドライブ量、（Ｂ）は回路基板の許容オーバドライブ量注２．オーバドライブ量４０μｍで、１００万回プロービング試験を実施後、発生したピン折れ数。

【００３１】〔実施例３〕実施例１の（６及び４）にお
いて、１重量％の弗酸水溶液で３秒洗浄後に、酸性Ｎｉ
-Ｐメッキ液（上村工業（株）社製ニムデンＳＸ、ＰＨ
＝４．３）浴温度７５℃の撹拌浴中に３分間漬浸するこ
と以外は、実施例１と同一条件で回路基板を作製した。
上記操作では、Ｎｉ-Ｐの析出を示す極めて淡い茶褐色
を呈した。この結果も表１に示した。

【００３２】〔比較例１〕実施例１の（１）で製造した
ＶＬＳ成長回路基板を５重量％弗酸水溶液で酸化膜を除
去して純水で洗浄後、３５重量％硝酸：５０重量％弗酸
＝７０ｍｌ：１ｍｌの比率で混合した粗化用水溶液に１
０秒間漬浸して、純水で洗浄後に塩化パラジウム水溶液
に２分間漬浸し、純水で洗浄後にアンモニア水でＰＨ＝
８に調整したＮｉ-Ｐメッキ液（日本カニゼン社製ＥＰ
Ｋ）浴温度８０℃の撹拌浴中に２分間漬浸して、Ｎｉ−
Ｐメッキ皮膜を形成させた。次いで、電解Ａuストライ
クメッキ後、電解Ａuメッキで１．５μm のＡu皮膜を形
成して回路基板作製した。実施例１と同様に評価した。
この結果を表１に示した。

【００３３】〔実施例４〕実施例１と同一の操作により
作製した回路基板を用い、これをガラスエポキシ製のプ
ローブカード用配線板に搭載し、フレキシブル配線フィ
ルムを用いて結線してプローブカードを作製した。この
プローブカードを用い、半導体チップの検査に供したと
ころ、何等問題なく使用することができた。

【００３４】

【発明効果】本発明の回路基板は、許容オーバードライ
ブ量が大きく、オーバードライブが大きな条件下でもプ
ロービングしてもプローブピンの破損等のトラブルなく
用いることができる利点があり、更に、本発明の回路基
板は、プローブピンの位置精度が高く、また主要構成部
が半導体と同じ材質のＳｉ単結晶でできているので熱膨
張率を初めとする諸特性が半導体素子と一致し、実用下
での接触が良好であるという特徴があり、半導体計測用
プローブカードに好適である。

【００３５】本発明の回路基板製造方法は、許容オーバ
ードライブ量の大きなプローブピンを有する半導体計測
用回路基板を、容易に、従って安定して提供でき、有用
である。更に、本発明のプローブカードは、上述のとお
り、回路基板の有する許容オーバードライブ量が大きい
等の特徴を反映して、長い期間にわたり、高い信頼性を
もって半導体計測用途に適用可能である。

【図面の簡単な説明】

【図１】本発明の回路基板の一例を示す斜視図

【図２】オーバードライブ量の説明図

【図３】本発明の回路基板製造方法の一例を示す模式
図（１）ＳＯＩウエハーを用いたＶＬＳ成長回路基板の
前処理後の状態を示す図（２）シリサイド形成用金属を蒸着した後の状態を示
す図（３）シリサイド形成後、未反応のシリサイド形成用
金属を除去した状態を示す図（４）シリサイド表面に低電気抵抗の金属を電解メッ
キした後の状態を示す図

【符号の説明】

１プローブピン（針状単結晶）２外部引き出し配線（単結晶回路）３絶縁層４ウエハー５座屈変位量（オーバードライブ量）６Ｓｉ７ＳｉＯ₂ ８シリサイド形成用金属９シリサイド１０低電気抵抗金属

Claims

【特許請求の範囲】

【請求項１】基板上に載置された回路上に針状単結晶
を設け、少なくとも前記針状単結晶表面に導電層を有す
る回路基板であって、前記針状単結晶と導電層とがシリ
サイドを介して接合されていることを特徴とする回路基
板。
【請求項２】前記回路と導電層とがシリサイドを介し
て接合されていることを特徴とする請求項１記載の回路
基板。
【請求項３】シリサイドがパラジウムシリサイド、ま
たはニッケルシリサイドであることを特徴とする請求項
１、又は請求項２記載の回路基板。
【請求項４】単結晶基板上の単結晶回路と該単結晶回
路上の針状単結晶との表面に導電層を設けてなる回路基
板製造方法であって、（１）弗酸を含む水溶液で洗浄
し、（２）シリサイド形成金属を蒸着し、（３）加熱し
てシリサイドを形成した後に、（４）導電層を形成する
ことを特徴とする回路基板製造方法。
【請求項５】前記（３）工程後、更に、（５）未反応
のシリサイド形成金属を除去することを特徴とする請求
項４記載の回路基板製造方法。
【請求項６】（５）工程後、更に、（６）弗酸水溶液
で処理することを特徴とする請求項５記載の回路基板製
造方法。
【請求項７】請求項１、請求項２又は請求項３記載の
回路基板を用いたことを特徴とするプローブカード。