JPH1019675A - Photometry circuit - Google Patents

Photometry circuit

Info

Publication number
JPH1019675A
JPH1019675A JP17466096A JP17466096A JPH1019675A JP H1019675 A JPH1019675 A JP H1019675A JP 17466096 A JP17466096 A JP 17466096A JP 17466096 A JP17466096 A JP 17466096A JP H1019675 A JPH1019675 A JP H1019675A
Authority
JP
Japan
Prior art keywords
circuit
terminal
output terminal
pnp transistor
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17466096A
Other languages
Japanese (ja)
Inventor
Toshiyuki Harada
利幸 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP17466096A priority Critical patent/JPH1019675A/en
Publication of JPH1019675A publication Critical patent/JPH1019675A/en
Pending legal-status Critical Current

Links

Landscapes

  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)
  • Exposure Control For Cameras (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce the number of part items of a measuring circuit and reduce the circuit scale by integrally forming arithmetic circuits for converting a photoelectromotive current into voltage and time on the same semiconductor base. SOLUTION: A voltage converting arithmetic circuit 3 to which the photoelectromotive current of a light receiving sensor 1a formed of a silicon photodiode (SPD) is inputted outputs the photoelectromotive current as voltage integral from a first output terminal 5. A time converting arithmetic circuit 4 to which the photoelectromotive current of a light receiving sensor 1b formed of SPD is inputted outputs the photoelectromotive current as time integral from a second output terminal 6. The voltage converting arithmetic circuit 3 and the time converting arithmetic circuit 4 are integrally formed on the same semiconductor base 2. Thus, the number of part items can be reduced to reduce the circuit scale.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は測光回路に係り、
特に、受光センサとして半導体受光素子を用いるカメラ
用自動露出計等の測光回路に関する。
The present invention relates to a photometric circuit,
In particular, the present invention relates to a photometric circuit such as an automatic exposure meter for a camera using a semiconductor light receiving element as a light receiving sensor.

【0002】[0002]

【従来の技術】図6と図7は、従来から使用されている
測光回路の説明図である。図6の回路は、光センサ1
(a)が受光して発生した光起電流を電圧に変換するも
のである。シリコンフォトダイオード(以下、SPDと
いう)からなる受光センサ1(a)の出力をログアンプ
7(a)に入力し、ログアンプ7(a)の出力を逆方向
飽和電流をキャンセルするキャンセル回路(以下、Is
キャンセル回路という)8に入力し、Isキャンセル回
路8の出力を増幅回路9に入力している。ログアンプ7
(a)・Isキャンセル回路8・増幅回路9は電圧変換
演算回路3を構成している。受光センサ1(a)が出力
する光起電流をログアンプ7(a)に入力し電圧に変換
した後、Isキャンセル回路8にて、温度変動が大きい
逆方向飽和電流をキャンセルし、Isキャンセル回路8
の出力電圧を増幅回路9にて増幅させ、電圧値として解
を得ている。
2. Description of the Related Art FIGS. 6 and 7 are explanatory diagrams of a photometry circuit conventionally used. The circuit of FIG.
(A) converts a photoelectromotive current generated by receiving light into a voltage. The output of the light receiving sensor 1 (a) composed of a silicon photodiode (hereinafter referred to as SPD) is input to the log amplifier 7 (a), and the output of the log amplifier 7 (a) is canceled by a cancel circuit (hereinafter referred to as a cancel circuit). , Is
8, and the output of the Is cancellation circuit 8 is input to the amplification circuit 9. Log amp 7
(A) The Is cancellation circuit 8 and the amplification circuit 9 constitute the voltage conversion operation circuit 3. After the photovoltaic current output from the light receiving sensor 1 (a) is input to the log amplifier 7 (a) and converted into a voltage, an Is cancellation circuit 8 cancels a reverse saturation current having a large temperature fluctuation, and an Is cancellation circuit. 8
Is amplified by the amplifier circuit 9 to obtain a solution as a voltage value.

【0003】図7の回路は、光センサ1(b)が受光し
て発生した光起電流を時間に変換するものである。受光
センサ1(b)の出力をログアンプ7(b)に入力し、
ログアンプ7(b)の出力を伸長回路10に入力し、伸
長回路10の出力を積分回路11に入力し、積分回路1
1の出力をコンパレータ回路12に入力している。ログ
アンプ7(b)・伸長回路10・積分回路11・コンパ
レータ回路12は時間変換演算回路4を構成する。受光
センサ1(b)が出力する光起電流をログアンプ7
(b)に入力し、一旦、電圧に変換した後、伸長回路1
0にて、再度、電流値変換し、積分回路11に入力す
る。積分回路11の出力電圧をコンパレータ回路12が
読取り、しきい値以上になると出力を反転させる。積分
を開始してから、前記コンパレータ12の出力が反転す
るまでの時間を測定し解を得ている。
The circuit shown in FIG. 7 converts a photoelectromotive current generated by receiving light from the optical sensor 1 (b) into time. The output of the light receiving sensor 1 (b) is input to the log amplifier 7 (b),
The output of the log amplifier 7 (b) is input to the expansion circuit 10, the output of the expansion circuit 10 is input to the integration circuit 11, and the integration circuit 1
1 is input to the comparator circuit 12. The log amplifier 7 (b), the expansion circuit 10, the integration circuit 11, and the comparator circuit 12 constitute the time conversion operation circuit 4. The photovoltaic current output from the light receiving sensor 1 (b) is
(B), once converted into a voltage, and then expanded
At 0, the current value is converted again and input to the integration circuit 11. The comparator circuit 12 reads the output voltage of the integration circuit 11, and when the output voltage exceeds the threshold, the output is inverted. A solution is obtained by measuring the time from the start of integration until the output of the comparator 12 is inverted.

【0004】[0004]

【発明が解決しようとする課題】従来の測光回路は、上
記のように構成されているため、次のような問題点があ
る。第1の問題点として、電圧解測光回路と時間解測光
回路とが個別に存在しているため、電圧解と時間解の測
光回路の両方を使用する場合、それぞれに受光センサと
演算回路が必要となることから部品点数が多くなってい
た。第2の問題点として、従来の時間を解とする測光回
路において、受光センサが出力する光起電流を増幅する
手段がないため、光を時間に変換する際の比例係数の調
整が困難であった。
The conventional photometric circuit has the following problems since it is configured as described above. The first problem is that since the voltage solution light measurement circuit and the time solution light measurement circuit are separately provided, when both the voltage solution light measurement circuit and the time solution light measurement circuit are used, a light receiving sensor and an arithmetic circuit are required respectively. Therefore, the number of parts was increased. As a second problem, in a conventional photometry circuit that solves time, since there is no means for amplifying the photoelectromotive current output from the light receiving sensor, it is difficult to adjust the proportional coefficient when converting light into time. Was.

【0005】この発明は、かかる問題点を解決するため
になされたもので、測光回路の部品点数を低減し、回路
規模を削減するとともに、光を時間に変換する際の比例
係数を調整可能としたものである。
SUMMARY OF THE INVENTION The present invention has been made to solve such a problem, and it is possible to reduce the number of components of a photometric circuit, reduce the circuit scale, and adjust a proportional coefficient when converting light into time. It was done.

【0006】第1の発明は、電圧変換演算回路および時
間変換演算回路を共通の半導体基板に一体的に形成し
て、部品点数を低減し、回路規模を削減できる測光回路
を得ようとするものである。
A first invention is to provide a photometric circuit in which a voltage conversion operation circuit and a time conversion operation circuit are integrally formed on a common semiconductor substrate to reduce the number of parts and reduce the circuit scale. It is.

【0007】第2の発明は、半導体基板に、受光センサ
を一体的に形成して、部品点数を低減し、回路規模を削
減できる測光回路を得ようとするものである。
A second aspect of the present invention is to provide a photometric circuit in which a light receiving sensor is integrally formed on a semiconductor substrate to reduce the number of components and reduce the circuit scale.

【0008】第3の発明は、電圧変換演算回路を受光セ
ンサ・ログアンプ・逆方向飽和電流キャンセル回路・増
幅回路で構成し、時間変換演算回路を前記受光センサ・
前記ログアンプ・伸長回路・積分回路・コンパレータ回
路で構成して、測光回路の部品点数を低減し、回路規模
を削減できる測光回路を得ようとするものである。
According to a third aspect of the present invention, a voltage conversion operation circuit includes a light receiving sensor, a log amplifier, a reverse saturation current canceling circuit, and an amplification circuit.
An object of the present invention is to provide a photometric circuit that is composed of the log amplifier, the expansion circuit, the integration circuit, and the comparator circuit, and that can reduce the number of components of the photometric circuit and reduce the circuit scale.

【0009】第4の発明は、電圧変換演算回路および時
間変換演算回路を、オペレーショナルアンプおよびトラ
ンジスタで構成して、測光回路の部品点数を低減し、回
路規模を削減できる測光回路を得ようとするものであ
る。
According to a fourth aspect of the present invention, the voltage conversion operation circuit and the time conversion operation circuit are composed of an operational amplifier and a transistor, so that the number of components of the light measurement circuit can be reduced, and a light measurement circuit capable of reducing the circuit scale can be obtained. Things.

【0010】第5の発明は、第2のPNPトランジスタ
のエミッタ端子を可変電圧に接続して、測光回路の部品
点数を低減し、回路規模を削減できるとともに、小さい
回路規模で少ない大きな増幅率が得られ、かつ、その増
幅率を自由に設定できる測光回路を得ようとするもので
ある。
According to a fifth aspect of the present invention, the emitter terminal of the second PNP transistor is connected to a variable voltage to reduce the number of components of the photometric circuit, thereby reducing the circuit scale. It is an object of the present invention to obtain a photometric circuit which can be obtained and whose amplification factor can be freely set.

【0011】[0011]

【課題を解決するための手段】第1の発明の測光回路に
おいては、受光センサから得た光起電流を電圧に変換す
る第1の演算回路と、前記光起電流を時間に変換する第
2の演算回路とを備え、前記第1および第2の演算回路
を共通の半導体基板に一体的に形成したことを特徴とす
る。
In a photometric circuit according to a first aspect of the present invention, a first arithmetic circuit for converting a photovoltaic current obtained from a light receiving sensor into a voltage, and a second arithmetic circuit for converting the photovoltaic current into a time. And the first and second arithmetic circuits are integrally formed on a common semiconductor substrate.

【0012】第2の発明の測光回路においては、前記半
導体基板に光電変換を行う受光起電流センサが一体的に
形成されていることを特徴とする。
A photometric circuit according to a second aspect of the present invention is characterized in that a light receiving electromotive force sensor for performing photoelectric conversion is integrally formed on the semiconductor substrate.

【0013】第3の発明の測光回路においては、前記電
圧変換演算回路は、受光センサが入力端子に接続された
ログアンプと、このログアンプの出力端子に接続された
逆方向飽和電流をキャンセルするキャンセル回路と、こ
のキャンセル回路の出力端子に接続端子に接続された増
幅回路とで構成し、上記時間変換演算回路は、前記ログ
アンプの出力端子に接続された伸長回路と、伸長回路の
出力端子に接続された積分回路と、積分回路の出力端子
に接続されたコンパレータ回路とで構成することを特徴
とする。
In a photometric circuit according to a third aspect of the present invention, the voltage conversion operation circuit cancels a log amplifier having a light receiving sensor connected to an input terminal and a reverse saturation current connected to an output terminal of the log amplifier. The time conversion operation circuit includes a cancel circuit and an amplifier circuit connected to a connection terminal of the output terminal of the cancel circuit. The time conversion operation circuit includes an expansion circuit connected to an output terminal of the log amplifier, and an output terminal of the expansion circuit. , And a comparator circuit connected to the output terminal of the integration circuit.

【0014】第4の発明の測光回路においては、非反転
入力端子に光電変換を行うシリコンフォトダイオードか
らなる受光センサのカソード端子と第1の基準電圧を接
続し、反転入力端子に前記受光センサのアノード端子と
第1のPNPトランジスタのエミッタ端子を接続し、出
力端子に前記第1のPNPトランジスタのベース端子と
コレクタ端子を接続する第1のオペレーショナルアンプ
と、非反転入力端子に前記第1のPNPトランジスタの
ベース端子を接続し、反転入力端子にダイオードのカソ
ード端子を接続し、前記ダイオードのカソード端子から
一定電流を引き抜き、出力端子を前記ダイオードのアノ
ード端子と接続するとともに、増幅回路の入力端子に接
続する第2のオペレーショナルアンプと、前記増幅回路
の出力端子に設けられた第1の出力端子と、前記第1の
PNPトランジスタのベース端子に接続された第2のP
NPトランジスタのベース端子と、第1のオペレーショ
ナルアンプの非反転入力端子に接続された第2のPNP
トランジスタのエミッタ端子と、前記第2のPNPトラ
ンジスタのコレクタ端子に接続されたをコンパレータの
反転入力端子とを備え、前記コンパレータの反転入力端
子と接地間にコンデンサと切り替えスイッチを並列に設
けるとともに、前記コンパレータの非反転入力端子端子
に第2の基準電圧を接続し、前記コンパレータの出力端
子に第2の出力端子を設けることを特徴とする。
In a photometric circuit according to a fourth aspect of the present invention, a cathode terminal of a light receiving sensor comprising a silicon photodiode for performing photoelectric conversion and a first reference voltage are connected to a non-inverting input terminal, and the light receiving sensor of the light receiving sensor is connected to an inverting input terminal. A first operational amplifier having an anode terminal connected to the emitter terminal of the first PNP transistor, an output terminal connected to a base terminal and a collector terminal of the first PNP transistor, and a non-inverting input terminal having the first PNP transistor connected thereto. Connect the base terminal of the transistor, connect the cathode terminal of the diode to the inverting input terminal, draw a constant current from the cathode terminal of the diode, connect the output terminal to the anode terminal of the diode, and connect it to the input terminal of the amplifier circuit. A second operational amplifier to be connected, and an output terminal of the amplifier circuit. The first output terminal, a second P connected to the base terminal of the first PNP transistor
A second PNP connected to a base terminal of the NP transistor and a non-inverting input terminal of the first operational amplifier;
A comparator connected to an emitter terminal of the transistor and a collector terminal of the second PNP transistor; an inverting input terminal of the comparator; a capacitor and a changeover switch provided in parallel between the inverting input terminal of the comparator and ground; A second reference voltage is connected to a non-inverting input terminal of the comparator, and a second output terminal is provided to an output terminal of the comparator.

【0015】第5の発明の測光回路においては、第2の
PNPトランジスタのエミッタ端子を可変電圧に接続し
たことを特徴とする。
[0015] In the photometric circuit according to a fifth aspect of the present invention, the emitter terminal of the second PNP transistor is connected to a variable voltage.

【0016】この発明の実施の形態においては、次のよ
うな課題達成手段を有する。この発明の実施の形態に関
わる測光回路は、受光センサから得た光起電流を電圧に
変換する演算回路と、前記光起電流を時間に変換する演
算回路とが、同一半導体基板に一体的に形成されている
ことを特徴としている。
The embodiments of the present invention have the following means for achieving the object. A photometric circuit according to an embodiment of the present invention includes an arithmetic circuit for converting a photovoltaic current obtained from a light receiving sensor into a voltage, and an arithmetic circuit for converting the photovoltaic current into time, which are integrally formed on the same semiconductor substrate. It is characterized by being formed.

【0017】更に、上記半導体基板上に光電変換を行う
受光センサを一体的に形成するものである。
Further, a light receiving sensor for performing photoelectric conversion is integrally formed on the semiconductor substrate.

【0018】次に、上記電圧変換回路は、受光センサが
入力端子に接続されたログアンプと、前記ログアンプの
出力端子に接続されたIsキャンセル回路と、前記Is
キャンセル回路の出力端子に接続された増幅回路とで構
成し、上記時間変換回路は、前記ログアンプの出力端子
に接続された伸長回路と、伸長回路の出力端子に接続さ
れた積分回路と、積分回路の出力端子に接続されたコン
パレータ回路とで構成したことを特徴とするものであ
る。
Next, the voltage conversion circuit includes a log amplifier having a light receiving sensor connected to an input terminal, an Is cancel circuit connected to an output terminal of the log amplifier,
An amplifier circuit connected to the output terminal of the cancel circuit, wherein the time conversion circuit includes an expansion circuit connected to the output terminal of the log amplifier, an integration circuit connected to the output terminal of the expansion circuit, and an integration circuit. And a comparator circuit connected to the output terminal of the circuit.

【0019】更に、第1のオペレーショナルアンプ13
の非反転入力端子(以下、VP端子という)にSPDの
カソード端子と基準電圧15を接続し、前記第1のオペ
レーショナルアンプ13の反転入力端子(以下、VN端
子という)に前記SPDのアノード端子と第1のPNP
トランジスタ14のエミッタ端子を接続し、前記第1の
オペレーショナルアンプ13の出力端子に前記第1のP
NPトランジスタ14のベース端子とコレクタ端子を接
続するとともに、第2のオペレーショナルアンプ16の
VP端子に前記第1のPNPトランジスタ14のベース
端子を接続し、前記第2のオペレーショナルアンプ16
のVN端子にダイオード17のカソード端子を接続し、
前記ダイオード17のカソード端子から一定電流18を
引き抜き、前記第2のオペレーショナルアンプ16の出
力端子を前記ダイオード17のアノード端子と接続した
後、増幅回路19の入力端子に接続して、前記増幅回路
19の出力端子に第1の出力端子5を設けるように構成
し、前記第1のPNPトランジスタ14のベース端子に
第2のPNPトランジスタ20のベース端子を接続し、
前記第2のPNPトランジスタ20のエミッタ端子を前
記第1のオペレーショナルアンプ13のVP端子に接続
して、前記第2のPNPトランジスタ20のコレクタ端
子をコンパレータ21のVN端子に接続し、前記コンパ
レータ21のVN端子とGND間にコンデンサ23と切
り替えスイッチ24を並列に具備し、VP端子に基準電
圧25を接続することによって実現したことを特徴とし
ている。
Further, the first operational amplifier 13
The cathode terminal of the SPD and the reference voltage 15 are connected to a non-inverting input terminal (hereinafter referred to as a VP terminal) of the first operational amplifier 13, and an anode terminal of the SPD is connected to an inverting input terminal (hereinafter referred to as a VN terminal) of the first operational amplifier 13. First PNP
The emitter terminal of the transistor 14 is connected, and the output terminal of the first operational amplifier 13 is connected to the first P-terminal.
The base terminal of the NP transistor 14 is connected to the collector terminal, the VP terminal of the second operational amplifier 16 is connected to the base terminal of the first PNP transistor 14, and the second operational amplifier 16
The cathode terminal of the diode 17 is connected to the VN terminal of
A constant current 18 is drawn from the cathode terminal of the diode 17, the output terminal of the second operational amplifier 16 is connected to the anode terminal of the diode 17, and then connected to the input terminal of the amplifier circuit 19, and The first output terminal 5 is provided with a first output terminal 5, and the base terminal of the second PNP transistor 20 is connected to the base terminal of the first PNP transistor 14;
The emitter terminal of the second PNP transistor 20 is connected to the VP terminal of the first operational amplifier 13, the collector terminal of the second PNP transistor 20 is connected to the VN terminal of the comparator 21, It is characterized in that a capacitor 23 and a changeover switch 24 are provided in parallel between the VN terminal and GND, and the reference voltage 25 is connected to the VP terminal.

【0020】更に、第2のPNPトランジスタ20のエ
ミッタ端子の接続先を可変電圧26とし、可変電圧26
の電圧を調整することで、コンパレータ21のVN端子
に注入する電流を自由に増幅できる。
Further, the connection destination of the emitter terminal of the second PNP transistor 20 is a variable voltage 26, and the variable voltage 26
By adjusting this voltage, the current injected into the VN terminal of the comparator 21 can be freely amplified.

【0021】この発明においては、受光センサから得た
光起電流を電圧に変換する演算回路と、前記光起電流を
時間に変換する演算回路とを、同一半導体基板に一体的
に形成し、更に、光電変換を行う受光センサも前記半導
体基板に一体的に形成できるため部品定数の低減とな
る。また、受光センサと演算回路の一部を共有するため
回路規模の削減となり、一つのSPDが発生する光起電
流の電圧変換と時間変換とを同時に行うことができる。
更に、SPDが発生する光起電流を増幅する手段を有し
ているため、光を時間に変換する際の比例係数を自由に
調整することが可能となる。
In the present invention, an arithmetic circuit for converting a photovoltaic current obtained from a light receiving sensor into a voltage and an arithmetic circuit for converting the photovoltaic current into time are integrally formed on the same semiconductor substrate. In addition, since a light receiving sensor for performing photoelectric conversion can be formed integrally with the semiconductor substrate, the number of components can be reduced. Further, since a part of the arithmetic circuit is shared with the light receiving sensor, the circuit scale is reduced, and the voltage conversion and the time conversion of the photovoltaic current generated by one SPD can be performed simultaneously.
Further, since a means for amplifying the photovoltaic current generated by the SPD is provided, it is possible to freely adjust the proportional coefficient when converting light into time.

【0022】[0022]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

実施の形態1.図1は、この発明の測光回路の実施の形
態1のブロック図である。図において、1(a)・1
(b)はSPDからなる受光センサ、2は半導体基板、
3は電圧変換演算回路、4は時間変換演算回路、5は第
1の出力端子、6は第2の出力端子である。
Embodiment 1 FIG. FIG. 1 is a block diagram of a photometric circuit according to a first embodiment of the present invention. In the figure, 1 (a) · 1
(B) is a light receiving sensor made of SPD, 2 is a semiconductor substrate,
Reference numeral 3 denotes a voltage conversion operation circuit, 4 denotes a time conversion operation circuit, 5 denotes a first output terminal, and 6 denotes a second output terminal.

【0023】SPDからなる受光センサ1(a)は、出
力端子が電圧変換演算回路3に、SPDからなる受光セ
ンサ1(b)は時間変換演算回路4にそれぞれ接続され
ている。SPDからなる受光センサ1(a)の光起電流
が入力された電圧変換演算回路3の第1の出力端子5
は、光起電流を電圧解として出力し、SPDからなる受
光センサ1(b)の光起電流が入力された時間変換演算
回路4の第2の出力端子6は、光起電流を時間解として
出力するものである。ここで、電圧変換演算回路3と、
時間変換演算回路4を同一の半導体基板2に一体的に形
成することで、部品点数を低減させるものである。
The light receiving sensor 1 (a) made of SPD has an output terminal connected to the voltage conversion operation circuit 3, and the light reception sensor 1 (b) made of SPD is connected to the time conversion operation circuit 4. The first output terminal 5 of the voltage conversion operation circuit 3 to which the photovoltaic current of the light receiving sensor 1 (a) made of SPD is input.
Outputs the photovoltaic current as a voltage solution, and the second output terminal 6 of the time conversion operation circuit 4 to which the photovoltaic current of the light receiving sensor 1 (b) composed of SPD is input, converts the photovoltaic current into a time solution. Output. Here, the voltage conversion operation circuit 3 and
By integrally forming the time conversion operation circuit 4 on the same semiconductor substrate 2, the number of components is reduced.

【0024】実施の形態2.更に、図2は、前記半導体
基板2にSPDからなる受光センサ1(a)と1(b)
を一体的に形成させ、より部品点数を低減させた実施の
形態2のブロック図である。1(a)・1(b)はSP
Dからなる受光センサ、2は半導体基板、3は電圧変換
演算回路、4は時間変換演算回路、5は第1の出力端
子、6は第2の出力端子である。
Embodiment 2 FIG. Further, FIG. 2 shows that the semiconductor substrate 2 has light receiving sensors 1 (a) and 1 (b) made of SPD.
Is a block diagram of a second embodiment in which the number of parts is further reduced by integrally forming 1 (a) ・ 1 (b) is SP
D is a light receiving sensor, 2 is a semiconductor substrate, 3 is a voltage conversion operation circuit, 4 is a time conversion operation circuit, 5 is a first output terminal, and 6 is a second output terminal.

【0025】実施の形態3.図3に示したブロック図
は、図1と図2とで記述した電圧変換回路3と時間変換
回路4を同一の半導体基板2に一体的に形成する際に有
効な構成であり、SPDからなる受光センサと一部の演
算回路を共有することで、回路規模を低減することを目
的とした実施の形態3である。
Embodiment 3 The block diagram shown in FIG. 3 is a configuration effective when the voltage conversion circuit 3 and the time conversion circuit 4 described in FIGS. 1 and 2 are integrally formed on the same semiconductor substrate 2, and is composed of SPD. The third embodiment aims at reducing the circuit scale by sharing a part of the arithmetic circuit with the light receiving sensor.

【0026】1はSPDからなる受光センサ、第1の出
力端子、6は第2の出力端子、7はログアンプ、8はI
sキャンセル回路、9は増幅回路、10は伸長回路、1
1は積分回路、12はコンパレータ回路である。
1 is a light receiving sensor made of SPD, a first output terminal, 6 is a second output terminal, 7 is a log amplifier, and 8 is an I / O
s cancel circuit, 9 is an amplification circuit, 10 is an expansion circuit, 1
1 is an integrating circuit, and 12 is a comparator circuit.

【0027】その構成は、SPD1の出力がログアンプ
7に入力された一組のI/V変換回路を有しており、前
記ログアンプ7の出力端子に接続されたIsキャンセル
回路8と、前記Isキャンセル回路8の出力端子に接続
された増幅回路9とで構成された電圧変換演算回路部
と、前記ログアンプ7の出力端子に接続された伸長回路
10と、前記伸長回路10の出力端子に接続された積分
回路11と、前記積分回路11の出力端子に接続された
コンパレータ回路12とで構成された時間変換演算回路
部とからなっている。
The configuration has a set of I / V conversion circuits in which the output of the SPD 1 is input to the log amplifier 7, and an Is cancel circuit 8 connected to the output terminal of the log amplifier 7, A voltage conversion operation circuit section composed of an amplification circuit 9 connected to the output terminal of the Is cancellation circuit 8, an expansion circuit 10 connected to the output terminal of the log amplifier 7, and an output terminal of the expansion circuit 10 It comprises a time conversion operation circuit section comprising an integrated circuit 11 connected thereto and a comparator circuit 12 connected to an output terminal of the integrated circuit 11.

【0028】このように、SPD1とログアンプ7を共
有することで、SPDとログアンプを一組削減すること
ができるため回路規模の縮小となり、第1と第2の実施
の形態の際、特に効果がある。
As described above, by sharing the SPD 1 and the log amplifier 7, one set of the SPD and the log amplifier can be reduced, so that the circuit scale can be reduced. In the first and second embodiments, especially, effective.

【0029】図4は、図3に記述の実施の形態3を実現
した回路図である。先ず、その構成を説明する。図4に
おいて、1はSPDからなる受光センサ、5は第1の出
力端子、6は第2の出力端子、13は第1のオペレーシ
ョナルアンプ、14は第1のPNPトランジスタ、15
は第1の基準電圧、16は第2のオペレーショナルアン
プ、17はダイオード、18は引抜き電流、19は増幅
回路、20は第2のPNPトランジスタ、21はコンパ
レータ、23はコンデンサ、24は切り替えスイッチ、
25は第2の基準電圧である。
FIG. 4 is a circuit diagram which implements the third embodiment described in FIG. First, the configuration will be described. In FIG. 4, reference numeral 1 denotes a light receiving sensor made of SPD, 5 denotes a first output terminal, 6 denotes a second output terminal, 13 denotes a first operational amplifier, 14 denotes a first PNP transistor, 15
Is a first reference voltage, 16 is a second operational amplifier, 17 is a diode, 18 is a pull-out current, 19 is an amplifier circuit, 20 is a second PNP transistor, 21 is a comparator, 23 is a capacitor, 24 is a switch,
25 is a second reference voltage.

【0030】第1のオペレーショナルアンプ13のVP
端子に光電変換を行う受光センサSPD1のカソード端
子と基準電圧15を接続し、前記第1のオペレーショナ
ルアンプ13のVN端子に前記SPD1のアノード端子
と第1のPNPトランジスタ14のエミッタ端子を接続
し、前記第1のオペレーショナルアンプ13の出力端子
に前記第1のPNPトランジスタ14のベース端子とコ
レクタ端子を接続する。
VP of the first operational amplifier 13
A cathode terminal of the light receiving sensor SPD1 that performs photoelectric conversion is connected to a terminal and the reference voltage 15; a VN terminal of the first operational amplifier 13 is connected to an anode terminal of the SPD1 and an emitter terminal of the first PNP transistor 14; The base terminal and the collector terminal of the first PNP transistor 14 are connected to the output terminal of the first operational amplifier 13.

【0031】続いて、第2のオペレーショナルアンプ1
6のVP端子に前記第1のPNPトランジスタ14のベ
ース端子を接続し、前記第2のオペレーショナルアンプ
16のVN端子にダイオード17のカソード端子を接続
し、前記ダイオード17ののカソード端子から一定電流
18を引き抜き、前記第2のオペレーショナルアンプ1
6の出力端子を、前記ダイオード17のアノード端子と
接続した後、増幅回路19の入力端子に接続し、前記増
幅回路19の出力に第1の出力端子5を設ける。
Subsequently, the second operational amplifier 1
6, the base terminal of the first PNP transistor 14 is connected to the VP terminal, the VN terminal of the second operational amplifier 16 is connected to the cathode terminal of a diode 17, and a constant current 18 is supplied from the cathode terminal of the diode 17. And the second operational amplifier 1
After the output terminal 6 is connected to the anode terminal of the diode 17, it is connected to the input terminal of the amplifier circuit 19, and the output of the amplifier circuit 19 is provided with the first output terminal 5.

【0032】また、前記第1のPNPトランジスタ14
のベース端子に第2のPNPトランジスタ20のベース
端子を接続し、前記第2のPNPトランジスタ20のエ
ミッタ端子を前記第1のオペレーショナルアンプ13の
VP端子に接続し、前記第2のPNPトランジスタ20
のコレクタ端子をコンパレータ21のVN端子に接続す
る。更に、前記コンパレータ21のVN端子とGND間
にコンデンサ23と切り替えスイッチ24を並列に具備
し、VP端子に基準電圧25を接続、前記コンパレータ
21の出力に第2の出力端子6を設けている。
The first PNP transistor 14
The base terminal of the second PNP transistor 20 is connected to the base terminal of the second PNP transistor 20, the emitter terminal of the second PNP transistor 20 is connected to the VP terminal of the first operational amplifier 13,
Is connected to the VN terminal of the comparator 21. Further, a capacitor 23 and a changeover switch 24 are provided in parallel between the VN terminal and GND of the comparator 21, a reference voltage 25 is connected to a VP terminal, and a second output terminal 6 is provided at an output of the comparator 21.

【0033】この構成により、図3のブロック図と同じ
ように、SPDとログアンプが1組削減されており、か
つ、一つのSPDが発生する光起電流から電圧解と時間
解を同時に得ることができる。
With this configuration, as in the block diagram of FIG. 3, the number of SPDs and log amplifiers is reduced by one, and a voltage solution and a time solution can be obtained simultaneously from the photovoltaic current generated by one SPD. Can be.

【0034】次に、動作を説明する。オペレーショナル
アンプ13の入力間に接続されたSPD1が発生する光
起電流は、前記オペレーショナルアンプ13の入力端子
が高インピーダンスであることからVN端子には流れ込
まず第1のPNPトランジスタ14のエミッタ端子に注
入される。このときの前記第のPNPトランジスタ14
のベース電位V1は、(数式1)で表される。
Next, the operation will be described. The photoelectromotive current generated by the SPD 1 connected between the inputs of the operational amplifier 13 does not flow into the VN terminal but is injected into the emitter terminal of the first PNP transistor 14 because the input terminal of the operational amplifier 13 has a high impedance. Is done. At this time, the first PNP transistor 14
Is expressed by (Equation 1).

【0035】[0035]

【数1】 (Equation 1)

【0036】前記V1は、オペレーショナルアンプ16
のVP端子に入力されており、前記第2のオペレーショ
ナルアンプ16のVN端子と出力端子間にはダイオード
17され、かつ前記ダイオード17のカソード端子から
一定電流I2が引き抜かれていることから、前記第2の
オペレーショナルアンプ16の後段の増幅回路19に入
力される電圧V2は、(数式2)となる。
V1 is the operational amplifier 16
Of the second operational amplifier 16, a diode 17 is provided between the VN terminal and the output terminal of the second operational amplifier 16, and a constant current I2 is drawn from the cathode terminal of the diode 17. The voltage V2 input to the amplifying circuit 19 at the subsequent stage of the operational amplifier 16 is represented by (Equation 2).

【0037】[0037]

【数2】 (Equation 2)

【0038】従って、第1の出力端子5から得られる最
終出力電圧VOUT は、(数式3)によって求められる。
Therefore, the final output voltage VOUT obtained from the first output terminal 5 is obtained by (Equation 3).

【0039】[0039]

【数3】 (Equation 3)

【0040】続いて、前記第1のPNPトランジスタ1
4と第2のPNPトランジスタ20は、カレントミラー
回路を構成しているため、トランジスタ面積が等しく、
かつ、両PNPトランジスタの電流増幅率が大きくエミ
ッタ電流に対してベース電流が無視できる大きさである
と仮定すると、前記第2のPNPトランジスタ20のコ
レクタ電流は、前記第1のPNPトランジスタ14のエ
ミッタ電流と等価となる。つまり、この時、前記第2の
PNPトランジスタ20のコレクタ電流は、SPD1が
発生する光起電流と等価である。
Subsequently, the first PNP transistor 1
Since the fourth and second PNP transistors 20 form a current mirror circuit, the transistor areas are equal,
Assuming that the current amplification factor of both PNP transistors is large and the base current is negligible with respect to the emitter current, the collector current of the second PNP transistor 20 is equal to the emitter current of the first PNP transistor 14. It is equivalent to the current. That is, at this time, the collector current of the second PNP transistor 20 is equivalent to the photovoltaic current generated by the SPD1.

【0041】こうして得られた前記第2のPNPトラン
ジスタ20のコレクタ電流は、インピーダンスの高いコ
ンパレータ21のVN端子には流れ込まず、第3の出力
端子22側へ流れる。前記第3の出力端子22には、コ
ンデンサ23と切り替えスイッチ24とがGND間に並
列に具備されているため、前記切り替えスイッチ24が
OFFし、前記第3の出力端子22が接地から開放され
た時点から、前記第2のPNPトランジスタ20のコレ
クタ電流がコンデンサ23の注入され積分が開始され
る。
The thus obtained collector current of the second PNP transistor 20 does not flow into the VN terminal of the comparator 21 having high impedance, but flows to the third output terminal 22 side. Since the third output terminal 22 is provided with a capacitor 23 and a changeover switch 24 in parallel between GND, the changeover switch 24 is turned off, and the third output terminal 22 is released from the ground. From the point in time, the collector current of the second PNP transistor 20 is injected into the capacitor 23 and integration is started.

【0042】積分開始後、前記第3の出力端子22の電
位が上昇し、前記コンパレータ21のVP端子に接続さ
れた基準電圧25の電位を上回ると、前記コンパレータ
21の出力端子である第2の出力端子6に反転信号が出
力される。ここで積分開始から前記第2の出力端子6が
反転するまでの時間をカウントすることで、SPD1が
受光している光を時間解TOUT として得ることができ
る。算出式は、(数式4)の通りである。
After the start of integration, the potential of the third output terminal 22 rises and exceeds the potential of the reference voltage 25 connected to the VP terminal of the comparator 21, and the second output terminal of the comparator 21 An inverted signal is output to the output terminal 6. Here, by counting the time from the start of integration to the inversion of the second output terminal 6, the light received by the SPD 1 can be obtained as the time solution TOUT. The calculation formula is as shown in (Formula 4).

【0043】[0043]

【数4】 (Equation 4)

【0044】また、前記第2のPNPトランジスタ20
のトランジスタサイズを変えることで、前記SPD1が
発生する光起電流を増幅することができる。一例とし
て、前記第2のPNPトランジスタ20のトランジスタ
サイズを前記第1のPNPトランジスタ14のα倍とし
た場合、その時間解TOUT は、(数式5)となる。
Further, the second PNP transistor 20
The photovoltaic current generated by the SPD1 can be amplified by changing the transistor size. As an example, when the transistor size of the second PNP transistor 20 is set to α times the first PNP transistor 14, the time solution TOUT is given by (Equation 5).

【0045】[0045]

【数5】 (Equation 5)

【0046】これは、発電能力が低い受光センサを持つ
場合、その光起電流をある一定の倍率で増幅できるた
め、特に有効である。
This is particularly effective when a light-receiving sensor having a low power generation capacity has a photoelectromotive current that can be amplified at a certain magnification.

【0047】実施の形態4.図5は、この発明の測光回
路の実施の形態4の回路図である。図5において、1は
SPDからなる受光センサ、5は第1の出力端子、6は
第2の出力端子、13は第1のオペレーショナルアン
プ、14は第1のPNPトランジスタ、15は第1の基
準電圧、16は第2のオペレーショナルアンプ、17は
ダイオード、18は引抜き電流、19は増幅回路、20
は第2のPNPトランジスタ、21はコンパレータ、2
3はコンデンサ、24は切り替えスイッチ、25は第2
の基準電圧、26は可変電圧である。
Embodiment 4 FIG. 5 is a circuit diagram of a photometric circuit according to a fourth embodiment of the present invention. In FIG. 5, reference numeral 1 denotes a light receiving sensor made of SPD, 5 denotes a first output terminal, 6 denotes a second output terminal, 13 denotes a first operational amplifier, 14 denotes a first PNP transistor, and 15 denotes a first reference. Voltage, 16 is the second operational amplifier, 17 is the diode, 18 is the extraction current, 19 is the amplifier circuit, 20
Is a second PNP transistor, 21 is a comparator, 2
3 is a capacitor, 24 is a changeover switch, 25 is a second switch
Is a reference voltage, and 26 is a variable voltage.

【0048】この構成が前記実施の形態3の回路図と異
なるのは、第2のPNPトランジスタ20のエミッタ端
子が可変電圧26に接続されている点である。このよう
に構成された、この発明の測光回路の実施の形態4の回
路図の動作が、前記実施の形態3の回路図の動作と異な
るのは、SPDの出力電流をトランジスタの面積比によ
り増幅していたものをトランジスタのIc−VBE特性
を利用して増幅していることである。この構成としたと
きの時間解TOUT は、(数式6)により求められる。
This configuration differs from the circuit diagram of the third embodiment in that the emitter terminal of the second PNP transistor 20 is connected to the variable voltage 26. The operation of the circuit diagram of the fourth embodiment of the photometric circuit of the present invention thus configured is different from the operation of the circuit diagram of the third embodiment in that the output current of the SPD is amplified by the area ratio of the transistor. That is, what is done is amplified using the Ic-VBE characteristic of the transistor. The time solution TOUT in this configuration is obtained by (Equation 6).

【0049】[0049]

【数6】 (Equation 6)

【0050】つまり、可変電圧26の電位を調整するこ
とで、自由にSPDの光起電流を増幅することが可能と
なる。この増幅率の例を、次の表に示す。
That is, by adjusting the potential of the variable voltage 26, the photoelectromotive current of the SPD can be freely amplified. An example of the amplification factor is shown in the following table.

【0051】[0051]

【表1】 [Table 1]

【0052】よって、トランジスタの面積比を使用する
よりも、少ない回路規模で大きな増幅率が得られ、かつ
その増幅率を自由に設定することが可能である。これ
は、カメラ用の測光回路等に有効であり、フィルム感度
に合わせて測光時間を調整することが可能となる。
Therefore, a larger amplification factor can be obtained with a smaller circuit scale than using the area ratio of the transistor, and the amplification factor can be set freely. This is effective for a photometric circuit for a camera or the like, and makes it possible to adjust the photometric time according to the film sensitivity.

【0053】以上のように、この発明の実施の形態によ
れば、SPDを含め電圧変換演算回路と時間変換演算回
路とを同一の半導体基板に一体的に形成できるため、部
品点数の低減となる。また、SPDとログアンプを一組
削減できるため回路規模を縮小でき、かつ電圧解と時間
解を一つのSPDから同時に得ることができる。更に、
SPDの出力電流を増幅する手段を有しているため、測
光時間を自由に調整することが可能である。
As described above, according to the embodiment of the present invention, the voltage conversion operation circuit and the time conversion operation circuit including the SPD can be integrally formed on the same semiconductor substrate, so that the number of components can be reduced. . Further, since one set of the SPD and the log amplifier can be reduced, the circuit scale can be reduced, and the voltage solution and the time solution can be simultaneously obtained from one SPD. Furthermore,
Since a means for amplifying the output current of the SPD is provided, the photometric time can be freely adjusted.

【0054】[0054]

【発明の効果】第1の発明によれば、電圧変換演算回路
および時間変換演算回路を共通の半導体基板に一体的に
形成して、部品点数を低減し、回路規模を削減できる測
光回路を得ることができる。
According to the first aspect of the present invention, the voltage conversion operation circuit and the time conversion operation circuit are integrally formed on a common semiconductor substrate to obtain a photometric circuit capable of reducing the number of parts and reducing the circuit scale. be able to.

【0055】第2の発明によれば、半導体基板に、受光
センサを一体的に形成して、部品点数を低減し、回路規
模を削減できる測光回路を得ることができる。
According to the second aspect of the present invention, a photometric circuit can be obtained in which a light receiving sensor is integrally formed on a semiconductor substrate to reduce the number of components and the circuit scale.

【0056】第3の発明によれば、電圧変換演算回路を
受光センサ・ログアンプ・逆方向飽和電流キャンセル回
路・増幅回路で構成し、時間変換演算回路を前記受光セ
ンサ・前記ログアンプ・伸長回路・積分回路・コンパレ
ータ回路で構成して、測光回路の部品点数を低減し、回
路規模を削減できる測光回路を得ることができる。
According to the third aspect of the present invention, the voltage conversion operation circuit comprises a light receiving sensor, a log amplifier, a reverse saturation current canceling circuit, and an amplification circuit, and the time conversion operation circuit is the light receiving sensor, the log amplifier, and the expansion circuit. A photometering circuit configured with an integrating circuit and a comparator circuit can reduce the number of components of the photometering circuit and can reduce the circuit scale.

【0057】第4の発明によれば、電圧変換演算回路お
よび時間変換演算回路を、オペレーショナルアンプおよ
びトランジスタで構成して、測光回路の部品点数を低減
し、回路規模を削減できる測光回路を得ることができ
る。
According to the fourth aspect, the voltage conversion operation circuit and the time conversion operation circuit are constituted by an operational amplifier and a transistor, so that the number of parts of the light measurement circuit can be reduced and a light measurement circuit capable of reducing the circuit scale can be obtained. Can be.

【0058】第5の発明によれば、第2のPNPトラン
ジスタのエミッタ端子を可変電圧に接続して、測光回路
の部品点数を低減し、回路規模を削減できるとともに、
小さい回路規模で少ない大きな増幅率が得られ、かつ、
その増幅率を自由に設定できる測光回路を得ることがで
きる。
According to the fifth aspect, the emitter terminal of the second PNP transistor is connected to a variable voltage, so that the number of components of the photometric circuit can be reduced, and the circuit scale can be reduced.
A small and large amplification factor can be obtained with a small circuit scale, and
A photometric circuit whose amplification factor can be freely set can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明の測光回路の実施の形態1のブロッ
ク図である。
FIG. 1 is a block diagram of a photometric circuit according to a first embodiment of the present invention.

【図2】 この発明の測光回路の実施の形態2のブロッ
ク図である。
FIG. 2 is a block diagram of a photometric circuit according to a second embodiment of the present invention;

【図3】 この発明の測光回路の実施の形態3のブロッ
ク図である。
FIG. 3 is a block diagram of a photometric circuit according to a third embodiment of the present invention;

【図4】 この発明の測光回路の実施の形態3の回路図
である。
FIG. 4 is a circuit diagram of a photometric circuit according to a third embodiment of the present invention.

【図5】 この発明の測光回路の実施の形態4の回路図
である。
FIG. 5 is a circuit diagram of a photometric circuit according to a fourth embodiment of the present invention.

【図6】 従来の回路の一例を示すブロック図である。FIG. 6 is a block diagram showing an example of a conventional circuit.

【図7】 従来の回路の他の例を示すブロック図であ
る。
FIG. 7 is a block diagram showing another example of a conventional circuit.

【符号の説明】[Explanation of symbols]

1・1(a)・1(b) SPDからなる受光センサ、
2 半導体基板、3電圧変換演算回路、4 時間変換演
算回路、5 第1の出力端子、6 第2の出力端子、7
ログアンプ、8Isキャンセル回路、9 増幅回路、
10 伸長回路、11 積分回路、12 コンパレータ
回路、13 第1のオペレーショナルアンプ、14 第
1のPNPトランジスタ、15 第1の基準電圧、16
第2のオペレーショナルアンプ、17 ダイオード、
18 引抜き電流、19 増幅回路、20 第2のPN
Pトランジスタ、21 コンパレータ、23 コンデン
サ、24 切り替えスイッチ、25 第2の基準電圧、
26 可変電圧。
1.1 (a) ・ 1 (b) light receiving sensor composed of SPD,
2 semiconductor substrate, 3 voltage conversion operation circuit, 4 time conversion operation circuit, 5 first output terminal, 6 second output terminal, 7
Log amp, 8Is cancel circuit, 9 amplifying circuit,
Reference Signs List 10 expansion circuit, 11 integration circuit, 12 comparator circuit, 13 first operational amplifier, 14 first PNP transistor, 15 first reference voltage, 16
A second operational amplifier, 17 diodes,
18 extraction current, 19 amplifier circuit, 20 second PN
P transistor, 21 comparator, 23 capacitor, 24 changeover switch, 25 second reference voltage,
26 Variable voltage.

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 受光センサから得た光起電流を電圧に変
換する第1の演算回路と、前記光起電流を時間に変換す
る第2の演算回路とを備え、前記第1および第2の演算
回路を共通の半導体基板に一体的に形成したことを特徴
とする測光回路。
A first arithmetic circuit for converting a photoelectromotive current obtained from a light receiving sensor into a voltage; and a second arithmetic circuit for converting the photoelectromotive current into a time, wherein the first and second arithmetic circuits are provided. A photometric circuit, wherein the arithmetic circuit is formed integrally on a common semiconductor substrate.
【請求項2】 前記半導体基板に光電変換を行う受光セ
ンサが一体的に形成されていることを特徴とする請求項
1に記載の測光回路。
2. The photometric circuit according to claim 1, wherein a light receiving sensor for performing photoelectric conversion is integrally formed on the semiconductor substrate.
【請求項3】 前記電圧変換演算回路は、受光センサが
入力端子に接続されたログアンプと、このログアンプの
出力端子に接続された逆方向飽和電流をキャンセルする
キャンセル回路と、このキャンセル回路の出力端子に接
続された増幅回路とで構成し、前記時間変換演算回路
は、前記ログアンプの出力端子に接続された伸長回路
と、伸長回路の出力端子に接続された積分回路と、積分
回路の出力端子に接続されたコンパレータ回路とで構成
することを特徴とする請求項1または請求項2に記載の
測光回路。
3. The voltage conversion operation circuit includes a log amplifier having a light receiving sensor connected to an input terminal, a cancel circuit connected to an output terminal of the log amplifier for canceling a reverse saturation current, An amplifier circuit connected to an output terminal, wherein the time conversion operation circuit includes a decompression circuit connected to an output terminal of the log amplifier, an integration circuit connected to an output terminal of the decompression circuit, and an integration circuit. The photometric circuit according to claim 1, comprising a comparator circuit connected to an output terminal.
【請求項4】 非反転入力端子に光電変換を行うシリコ
ンフォトダイオードからなる受光センサのカソード端子
と第1の基準電圧を接続し、反転入力端子に前記受光セ
ンサのアノード端子と第1のPNPトランジスタのエミ
ッタ端子を接続し、出力端子に前記第1のPNPトラン
ジスタのベース端子とコレクタ端子を接続する第1のオ
ペレーショナルアンプと、非反転入力端子に前記第1の
PNPトランジスタのベース端子を接続し、反転入力端
子にダイオードのカソード端子を接続し、前記ダイオー
ドのカソード端子から一定電流を引き抜き、出力端子を
前記ダイオードのアノード端子と接続するとともに、増
幅回路の入力端子に接続する第2のオペレーショナルア
ンプと、前記増幅回路の出力端子に設けられた第1の出
力端子と、前記第1のPNPトランジスタのベース端子
に接続された第2のPNPトランジスタのベース端子
と、第1のオペレーショナルアンプの非反転入力端子に
接続された第2のPNPトランジスタのエミッタ端子
と、前記第2のPNPトランジスタのコレクタ端子に接
続されたをコンパレータの反転入力端子とを備え、前記
コンパレータの反転入力端子と接地間にコンデンサと切
り替えスイッチを並列に設けるとともに、前記コンパレ
ータの非反転入力端子端子に第2の基準電圧を接続し、
前記コンパレータの出力端子に第2の出力端子を設ける
ことを特徴とする請求項3に記載の測光回路。
4. The non-inverting input terminal is connected to a cathode terminal of a light receiving sensor comprising a silicon photodiode for performing photoelectric conversion and a first reference voltage, and the inverting input terminal is connected to an anode terminal of the light receiving sensor and a first PNP transistor. A first operational amplifier connecting the base terminal and the collector terminal of the first PNP transistor to the output terminal, the base terminal of the first PNP transistor to the non-inverting input terminal, A second operational amplifier that connects a cathode terminal of the diode to the inverting input terminal, draws a constant current from the cathode terminal of the diode, connects an output terminal to the anode terminal of the diode, and connects to an input terminal of the amplifier circuit; A first output terminal provided at an output terminal of the amplifier circuit; A base terminal of a second PNP transistor connected to a base terminal of the second PNP transistor, an emitter terminal of a second PNP transistor connected to a non-inverting input terminal of a first operational amplifier, and the second PNP transistor A comparator and an inverting input terminal of a comparator connected to the collector terminal of the comparator. A capacitor and a changeover switch are provided in parallel between the inverting input terminal of the comparator and the ground. Connect the voltage,
The photometry circuit according to claim 3, wherein a second output terminal is provided at an output terminal of the comparator.
【請求項5】 第2のPNPトランジスタのエミッタ端
子を可変電圧に接続したことを特徴とする請求項4に記
載の測光回路。
5. The photometric circuit according to claim 4, wherein an emitter terminal of the second PNP transistor is connected to a variable voltage.
JP17466096A 1996-07-04 1996-07-04 Photometry circuit Pending JPH1019675A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17466096A JPH1019675A (en) 1996-07-04 1996-07-04 Photometry circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17466096A JPH1019675A (en) 1996-07-04 1996-07-04 Photometry circuit

Publications (1)

Publication Number Publication Date
JPH1019675A true JPH1019675A (en) 1998-01-23

Family

ID=15982477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17466096A Pending JPH1019675A (en) 1996-07-04 1996-07-04 Photometry circuit

Country Status (1)

Country Link
JP (1) JPH1019675A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002107789A (en) * 2000-09-29 2002-04-10 Canon Inc Photometric processing circuit
WO2004006370A3 (en) * 2002-07-04 2004-12-16 Forschungszentrum Juelich Gmbh Low-temperature fuel-cell stack
JP2007240260A (en) * 2006-03-07 2007-09-20 Stanley Electric Co Ltd Light quantity detecting circuit

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002107789A (en) * 2000-09-29 2002-04-10 Canon Inc Photometric processing circuit
JP4497693B2 (en) * 2000-09-29 2010-07-07 キヤノン株式会社 Photometric processing circuit, camera and strobe
WO2004006370A3 (en) * 2002-07-04 2004-12-16 Forschungszentrum Juelich Gmbh Low-temperature fuel-cell stack
JP2007240260A (en) * 2006-03-07 2007-09-20 Stanley Electric Co Ltd Light quantity detecting circuit
JP4714602B2 (en) * 2006-03-07 2011-06-29 スタンレー電気株式会社 Light intensity detection circuit

Similar Documents

Publication Publication Date Title
TWI302194B (en) Apparatus and method for sensing ambient light
US5644385A (en) Distance measuring device using position sensitive light detector
JP4472874B2 (en) Detection circuit
US7554073B2 (en) High linearity CMOS ambient light sensor
JP2001215550A (en) Photoelectric converter, light controlling circuit and cmos sensor
JPH1019675A (en) Photometry circuit
JPH08181348A (en) Photoelectric converter
JPS59133439A (en) Semiconductor integrated photometric circuit
JP2003315149A (en) Photometric circuit
JPH03165609A (en) Optical current amplifier
JPH04174566A (en) Photodetector
JPS5928389A (en) Photo receiving circuit
JPH0451774B2 (en)
JPH0949762A (en) Light quantity voltage conversion circuit
JP3616494B2 (en) Electric field strength detection circuit
JPH04134224A (en) Light detection device
JPH1188068A (en) Light receiving amplifier circuit
JP3093415B2 (en) Distance detection device and distance detection method
JPS60134611A (en) Photoelectric converting circuit
JPH0321829A (en) Photometry device
JPH03216523A (en) Photometry circuit
JPS62129712A (en) Range finding operation circuit
JP3121040B2 (en) Distance measuring device
JPH0432307A (en) Ac amplifier
JPH0511525U (en) Current amplifier circuit

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040622

A02 Decision of refusal

Effective date: 20041102

Free format text: JAPANESE INTERMEDIATE CODE: A02