JPH03216523A - Photometry circuit - Google Patents

Photometry circuit

Info

Publication number
JPH03216523A
JPH03216523A JP1236090A JP1236090A JPH03216523A JP H03216523 A JPH03216523 A JP H03216523A JP 1236090 A JP1236090 A JP 1236090A JP 1236090 A JP1236090 A JP 1236090A JP H03216523 A JPH03216523 A JP H03216523A
Authority
JP
Japan
Prior art keywords
diode
voltage
current
photodiode
diodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1236090A
Other languages
Japanese (ja)
Inventor
Yukio Nakajima
幸夫 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Optical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Optical Co Ltd filed Critical Olympus Optical Co Ltd
Priority to JP1236090A priority Critical patent/JPH03216523A/en
Publication of JPH03216523A publication Critical patent/JPH03216523A/en
Pending legal-status Critical Current

Links

Landscapes

  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)

Abstract

PURPOSE:To enable realization of an expensive and compact photo detecting sensor by forming the sensor using a specified analog circuit comprising a diode, a constant current means, a variable voltage generation means, a photoelectric conversion means and a comparison means. CONSTITUTION:This apparatus is made up of diodes D1 and D2, constant current means R1 and R2, a photodiode PD1, a comparison means CP1 and the like. When a power source switch is turned ON, current 2 with I1=I2 is supplied to resistances R1 and R2 from a power source line Vc in proximity by a specified setting of resistances R1-R3. Therefore, current, a half of the D1, per unit area flows to a diode junction of the diodes D2 and D3 and a difference V1-V2 of an anode voltage is multiplied by R4/R3 through a differential amplifier OP1 to be developed in an output voltage Vo to give a voltage Vo=V1 -R4/R3(V2-V1). On the other hand, photocurrent Ip generated from the PD1 converted to a compression voltage through the D4 and developed at an output terminal of the OP2 as Vp. As an output inversion of a comparator CP is Vo=Vp, Ip at this point is given by Ip=I1/2<r>.

Description

【発明の詳細な説明】 「産業上の利用分野] 本発明は入射光束を強度に応じた電気信号に変換する測
光回路、特にカメラ・光学測定器等に用いられる測光回
路に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a photometric circuit that converts an incident luminous flux into an electrical signal according to intensity, and particularly to a photometric circuit used in cameras, optical measuring instruments, etc.

[従来の技術] 近年カメラ等の光学機器の測光回路においては、例えば
特開昭57−34531に示されるように、フォトダイ
ードを用いて入射光束を光1!流に変換し、これを対数
圧縮電圧に変換している。この場合、光電流を対数圧縮
するためにダイオードを用いるが、ダイオードの逆方向
飽和電流は温度特性を有しており、この影響を取り除く
ために光電流圧縮用のダイオードとは別に他のダイオー
ドを設け、これに発生する逆方向飽和電流でもって上記
光電流圧縮用のダイオードに発生した逆方向飽和電流を
打ち消すようにしている。バイポーラプロセスのICを
用いた回路構成では、その構造上ダイオードの位置を電
源ラインとは無関係に自由に設定できるために、従来、
上述したような測光回路はバイポーラICを用いて製作
されていた。
[Prior Art] In recent years, photometric circuits for optical devices such as cameras use photodiodes to convert the incident light beam into 1! This is converted into a logarithmically compressed voltage. In this case, a diode is used to logarithmically compress the photocurrent, but the reverse saturation current of the diode has temperature characteristics, so to remove this effect, another diode is used in addition to the diode for photocurrent compression. The reverse saturation current generated in the photocurrent compression diode is canceled out by the reverse saturation current generated therein. In a circuit configuration using a bipolar process IC, the position of the diode can be set freely regardless of the power line due to its structure, so conventionally,
Photometric circuits such as those described above have been manufactured using bipolar ICs.

一方、測光回路の出力を受けて処理する露出制御回路や
表示回路等の処理回路は耐ノイズ性や、処理の容易性な
どの理由によりデジタル化が進み、デジタルICの製作
しやすいCMOS−ICが使用されている。したがって
、カメラ等の光学機器においては、少くとも2種類のバ
イポーラICと、CMOS−ICの両ICが用いられて
いた。
On the other hand, processing circuits such as exposure control circuits and display circuits that receive and process the output of photometric circuits are becoming more digital due to reasons such as noise resistance and ease of processing, and CMOS-ICs, which are easy to manufacture digital ICs, are becoming more and more popular. It is used. Therefore, in optical devices such as cameras, at least two types of ICs, bipolar ICs and CMOS-ICs, have been used.

[発明が解決しようとする問題点] 上記バイボーラICはデジタル回路の集積密度が低く光
電変換信号をデジタル変換した後のデジタル処理回路ま
で同一のICチップ上に構成しようとするとICのチッ
プ面積が大きくなってコスト的に問題が生じている。デ
ジタル処理にはC−MOSプロセスのICが集積度・コ
スト等の点で適しているが反面、ダイオードが電源ライ
ンに接続された構成しか採れない等の短所がありアナロ
グ処理には不適である。一方最近はこれらの短所を補い
あうべく両方の長所を生かした BiCMOSプロセス
のICも使われている。しかしプロセスが複雑でコスト
が高いという問題点は残されている。
[Problems to be Solved by the Invention] The above-mentioned bibolar IC has a low integration density of digital circuits, and if a digital processing circuit after digitally converting a photoelectric conversion signal is configured on the same IC chip, the chip area of the IC becomes large. This is causing a cost problem. Although C-MOS process ICs are suitable for digital processing in terms of integration density and cost, they have drawbacks such as the fact that they can only be configured with a diode connected to a power supply line, making them unsuitable for analog processing. On the other hand, recently, BiCMOS process ICs have been used that take advantage of the advantages of both to compensate for these disadvantages. However, the problem of complicated process and high cost remains.

本発明は上記問題点に鑑みてなされたもので、純粋なC
MOSプロセスのICで実現できるアナログ回路を用い
て測光回路を構成し,CMOSICのアナログ回路の短
所を補う測光回路を提供しようとするものである。
The present invention has been made in view of the above problems, and is based on pure C.
The present invention attempts to provide a photometric circuit that compensates for the shortcomings of CMOS analog circuits by configuring the photometric circuit using an analog circuit that can be realized with a MOS process IC.

[問題点を解決するための手段及び作用]本発明は上記
不具合を解決するために、第1のダイオードと、この第
1のダイオードの順方向にダイオード接合の単位面積当
たり第1の値の電流を流す第1の定電流手段と、第2の
ダイオードと、この第2のダイオードの順方向にダイオ
ード接合の単位面積当たり上記第1の値の電流と所定比
の第2の値の電流を流す第2の定電流手段と、上記第1
のダイオードと第2のダイオードのそれぞれの端子電圧
の差を可変して増幅し、第1または第2のダイオードの
端子電圧に加算した第1の電圧を出力する可変電圧発生
手段と、入力光の対数圧縮値に応じた第2の電圧を発生
するフォトダイオードを含む光電変換手段と、上記第2
の電圧を上記第1の電圧と比較する比較手段とを具備し
ている。
[Means and effects for solving the problems] In order to solve the above-mentioned problems, the present invention provides a first diode and a current having a first value per unit area of the diode junction in the forward direction of the first diode. a first constant current means for causing a current to flow, a second diode, and a current having a second value that is a predetermined ratio of the current of the first value to flow per unit area of the diode junction in the forward direction of the second diode; a second constant current means;
variable voltage generating means for varying and amplifying the difference between the respective terminal voltages of the diode and the second diode, and outputting a first voltage added to the terminal voltage of the first or second diode; a photoelectric conversion means including a photodiode that generates a second voltage according to the logarithmic compression value;
and comparing means for comparing the voltage of the first voltage with the first voltage.

[実施例コ まず、本発明の第1の実施例に係わる測光回路を第1図
に基づいて説明する。この測光回路は、入射光量に応じ
て発生する光電流と基準電流の比較を行なう回路であり
、明暗の検出を行なう回路である。電源ラインVcは抵
抗R1を介してダイオードD1のアノードに接続され、
このダイオードD1のカソードはアースGNDに接続さ
れている。また、上記電源ラインVcは上記抵抗R1と
抵抗値の等しい抵抗R2及び、ダイオードD2およびD
3の並列回路を介して、上記アースGNDに接続されて
いる。上記ダイオードD1とダイオードD2・D3の接
合面積は互いに等し《なるように形成されている。上記
抵抗R1とダイオードD1の接続点と差動増幅器OPI
の反転入力端の間には抵抗R3が接続され、一方、非反
転入力端には上記抵抗R2とダイオードD2、D3の両
アノードの接続点に接続されている。上記電源ラインV
cはダイオードD1〜D3の飽和電圧に対して十分高く
、また、抵抗R3を流れる電流が十分に小さくなるよう
にR3の抵抗値は大きな値に設定されている。上記差動
増幅器OPIの反転入力端子と出力端の間には抵抗R4
が接続されている。
[Embodiment] First, a photometric circuit according to a first embodiment of the present invention will be explained based on FIG. This photometry circuit is a circuit that compares a photocurrent generated according to the amount of incident light with a reference current, and is a circuit that detects brightness and darkness. Power supply line Vc is connected to the anode of diode D1 via resistor R1,
The cathode of this diode D1 is connected to earth GND. Further, the power supply line Vc includes a resistor R2 having the same resistance value as the resistor R1, and diodes D2 and D.
It is connected to the earth GND through three parallel circuits. The junction areas of the diode D1 and the diodes D2 and D3 are formed to be equal to each other. The connection point of the above resistor R1 and diode D1 and the differential amplifier OPI
A resistor R3 is connected between the inverting input terminals of the resistor R3, and a non-inverting input terminal thereof is connected to a connection point between the resistor R2 and the anodes of the diodes D2 and D3. Above power line V
c is sufficiently higher than the saturation voltage of the diodes D1 to D3, and the resistance value of R3 is set to a large value so that the current flowing through resistor R3 is sufficiently small. A resistor R4 is connected between the inverting input terminal and the output terminal of the differential amplifier OPI.
is connected.

入射光量に応じて光電流に光電変換するフォトダイオー
ドPDIは差動増幅器OP2の両入力端子間に接続され
、この反転入力端と出力端間は直接接続され、上記非反
転入力端には対数圧縮用のダイオードD4を介してアー
スGNDに接続される。
A photodiode PDI that performs photoelectric conversion into photocurrent according to the amount of incident light is connected between both input terminals of the differential amplifier OP2, the inverting input terminal and the output terminal are directly connected, and the non-inverting input terminal has a logarithmic compression terminal. It is connected to the ground GND via a diode D4.

上記差動増幅器OPIと差動増幅器OP2の出力はそれ
ぞれ比較器CPIの入力端に接続される。
The outputs of the differential amplifier OPI and the differential amplifier OP2 are respectively connected to the input terminal of the comparator CPI.

なお、上記フォトダイオードPDI以外は一体のCMO
S−ICで構成されている。
In addition, except for the photodiode PDI mentioned above, the CMO is integrated.
It is composed of S-IC.

上記のように構成された本発明の第1実施例の作用につ
いて説明する。
The operation of the first embodiment of the present invention configured as described above will be explained.

図示しない電源スイッチがオンとなると、上記ダイオー
ドD1は上記抵抗R1を介して、また並列に接続されて
いるダイオードD2・D3は抵抗R2を介してそれぞれ
電流の供給を受ける。ここで前述したように、電源ライ
ンVcはダイオードの飽和電圧に対して十分高く、抵抗
R3を流れる電流が十分に小さくなるようにR3の抵抗
値を大きく設定してあり、また(Rlの抵抗値)=(R
2の抵抗値)に設定してあるので、近似的には抵抗R1
と抵抗R2に、それぞれ 電流 2×I1=I2が電源
ラインVcから供給される。したがって、ダイオードD
2とD3のダイオード接合には単位面積当りダイオード
D1の半分の電流が流れ、よって、それぞれのアノード
端子の電圧Vl,v2は、よく知られているように となる。ここで、K:ボルツマン定数、T:温度、q:
電子の電荷量、■b:逆方向の飽和電流をそれぞれ表す
。上記式において2XI1=I2  とみなせるので、
v1とv2の差は、 KT V2−Vl−     1n2   ・・(3)q となる。
When a power switch (not shown) is turned on, the diode D1 receives current through the resistor R1, and the diodes D2 and D3 connected in parallel receive current through the resistor R2. As mentioned above, the power supply line Vc is sufficiently high with respect to the saturation voltage of the diode, the resistance value of R3 is set large so that the current flowing through resistor R3 is sufficiently small, and (the resistance value of Rl )=(R
Since the resistance value is set to 2), approximately the resistance R1
A current 2×I1=I2 is supplied from the power supply line Vc to the resistor R2 and the resistor R2, respectively. Therefore, diode D
Half the current per unit area of the diode D1 flows through the diode junctions 2 and D3, so that the voltages Vl and v2 at their respective anode terminals are well known. Here, K: Boltzmann constant, T: temperature, q:
Electron charge amount, (b): Represents the saturation current in the opposite direction, respectively. In the above formula, it can be considered that 2XI1=I2, so
The difference between v1 and v2 is KT V2-Vl- 1n2 (3)q.

差動増幅器OPIでは V2−Vl  の値がR4/R
3倍されて出力端子の電圧vOにあらわれるから、 R4 Vo=  Vl −      (V2−Vl)・ −
 (4)R3 一方、フォトダイオードPDIで発生した光電流エpは
ダイオードD4に流れることによって圧縮電圧に変換さ
れて差動増幅器OP2の出力端子に電圧Vpとなって現
れるから、 KT     Ip Vp=     I n      ・・・(5)q 
     Ib となる。比較器CP の出力が反転するのは、Vo  
=  Vpであるから、この時の光電流Ipは (4)−(5)式より、r=R4/R3とおけばIp 
 =  If/2’        ・・・・(6)と
なる。
In the differential amplifier OPI, the value of V2-Vl is R4/R
Since it is multiplied by 3 and appears as the voltage vO of the output terminal, R4 Vo= Vl − (V2 − Vl)・−
(4) R3 On the other hand, the photocurrent Ep generated in the photodiode PDI flows through the diode D4 and is converted into a compressed voltage, which appears as a voltage Vp at the output terminal of the differential amplifier OP2, so KT Ip Vp= I n...(5)q
Ib becomes. The output of the comparator CP is inverted when Vo
= Vp, so from equations (4)-(5), the photocurrent Ip at this time is Ip if r=R4/R3.
= If/2' (6).

第2図は上記フォトダイオードFDから出力される光電
流1pおよび基*ii流II I2と電圧の関係を示す
グラフである。横軸は電流値の対数に比例しており、ひ
と目盛りが2倍の変化に相当する。縦軸は電圧値に対し
て比例している。従ってこの図の関係がある場合、光電
流Ipが基準電流■1の1/8のところで差動増幅器O
PIの出力Voと差動増幅器OP2の出力vpが等しく
なるので、R4/R3=3であれば、Ip=I1/8で
、比較器CPの出力はLレベルからHレベルに反転する
ことになる。
FIG. 2 is a graph showing the relationship between the photocurrent 1p and the radical II I2 output from the photodiode FD and the voltage. The horizontal axis is proportional to the logarithm of the current value, and one scale corresponds to a twice change. The vertical axis is proportional to the voltage value. Therefore, if the relationship shown in this figure exists, when the photocurrent Ip is 1/8 of the reference current ■1, the differential amplifier O
Since the output Vo of PI and the output vp of the differential amplifier OP2 are equal, if R4/R3 = 3, Ip = I1/8, and the output of the comparator CP will be inverted from L level to H level. .

このように、第1実施例によればマイナス電源(アース
GND’)にカソードが接続されたダイオード(D1〜
D3)のみを使用して光電流II)と基準電流工1の 
1/2′ を比較し、この大小関係を検出することがで
きる。したがって、この比較には逆方向の飽和電流Ib
は含まれないので温度変化に影響されることなく検出で
きる効果がある。
In this way, according to the first embodiment, the diodes (D1 to D1) whose cathodes are connected to the negative power supply (earth GND')
Using only D3), the photocurrent II) and the reference current
This magnitude relationship can be detected by comparing 1/2'. Therefore, for this comparison, the reverse saturation current Ib
is not included, so it has the effect of being able to be detected without being affected by temperature changes.

次に本発明の第2の実施例を第3図を用いて説明する。Next, a second embodiment of the present invention will be described with reference to FIG.

上記第1実施例においては、フォトダイオードPDIは
ダイオードD4を介してアースされていたために、フォ
トダイオードPDIをCMOS−ICと一体に構成でき
なかった。これを解決するために、第1実施例において
、フォトダイオードPDIの光電流をダイオードD4を
用いて対数圧縮電圧に変換していたのを、この第2実施
例においては、フォトダイオードPD2の光電流II)
の圧縮はフォトダイオード自身のダイオード接合を用い
て行わうようにし、これによってダイオードD4を省略
し、フォトダイオードをアースに接続できるようにした
ものである。
In the first embodiment, since the photodiode PDI was grounded through the diode D4, the photodiode PDI could not be integrated with the CMOS-IC. To solve this problem, in the first embodiment, the photocurrent of the photodiode PDI was converted into a logarithmically compressed voltage using the diode D4, but in the second embodiment, the photocurrent of the photodiode PD2 is converted into a logarithmically compressed voltage. II)
Compression is performed using the diode junction of the photodiode itself, thereby omitting diode D4 and making it possible to connect the photodiode to ground.

第3図において、比較器CPIの非反転入力端は直接フ
ォトダイオードPD2のアノードに接続され、このフォ
トダイオードFD2のカソードはアースGNDに接続さ
れている他は上記第1実施例と同様の測光回路であるの
で、対応する素子には同じ符号を付し構成の説明を省略
する。
In FIG. 3, the non-inverting input terminal of the comparator CPI is directly connected to the anode of the photodiode PD2, and the cathode of this photodiode FD2 is connected to the earth GND. Therefore, corresponding elements are given the same reference numerals and explanations of the configurations will be omitted.

このような第2実施例の測光回路をCMOS−ICを用
いて構成した場合について、フォトダイオードとCMO
S−ICを同一チップ上に構成した場合の断面模式図を
示す第7図を用いて説明する。
In the case where the photometric circuit of the second embodiment is configured using a CMOS-IC, the photodiode and the CMOS-IC are
This will be explained with reference to FIG. 7, which is a schematic cross-sectional view when S-ICs are configured on the same chip.

第7図においてP領域はいわゆるP型シリコンのサブス
トレート、N1・N2はN型不純物を拡散して作られる
N型シリコン層、N3ΦN4はサブストレート上にN型
シリコンを成長させて作られるエビタキシャル層、Pi
−P2@P3はエピタキシャル層にP型不純物を拡散し
て作られるP型シリコン層である。更に、a−iは絶縁
用の酸化シリコン、A−Jは電極として形成された導体
で金属のアルミニウムまたはポリシリコン、mは酸化シ
リコン等の絶縁膜、nは遮光用のアルミニウム膜等であ
る。
In Figure 7, the P region is a so-called P-type silicon substrate, N1 and N2 are N-type silicon layers made by diffusing N-type impurities, and N3ΦN4 is an epitaxial layer made by growing N-type silicon on the substrate. layer, Pi
-P2@P3 is a P-type silicon layer made by diffusing P-type impurities into the epitaxial layer. Further, a-i is silicon oxide for insulation, A-J is a conductor formed as an electrode and is metal aluminum or polysilicon, m is an insulating film such as silicon oxide, and n is an aluminum film for light shielding.

このように構成された半導体チップにおいてはよく知ら
れているように電極K及び電極Dをマイナス電源(グラ
ンド)に、電極Hをプラス電源に接続することで、電極
Aと電極Cをドレイン・ソースに、電極Bをゲートにし
たNチャンネルトランジスタ、電極Eと電極Gをドレイ
ン・ソースに、電極FをゲートとしたPチャンネルトラ
ンジスタができる。また電極■をアノードに、電極Jを
カソードとしたダイオードができ第7図のように電極■
の上に遮光膜nを作らないで電極■を透明導電膜で作る
とフォトダイオードができる。遮光されたダイオードを
有するCMOS−ICチップあるいは遮光されないフォ
トダイオードにおいて、カソード電極はマイナス電源に
接続される。もしカソード電極をマイナス電源に接続し
ないで中間電位に接続するとP3−N4−Pの各層がそ
れぞれエミソタ・ベース・コレクタの寄生PNPトラン
ジスタができて正確なダイオード動作をしなくなる。
In a semiconductor chip configured in this way, as is well known, by connecting electrodes K and D to a negative power source (ground) and electrode H to a positive power source, electrodes A and C can be connected as drain and source. Then, an N-channel transistor with electrode B as the gate, a P-channel transistor with electrodes E and G as the drain and source, and electrode F as the gate are formed. In addition, a diode is created with electrode ■ as the anode and electrode J as the cathode, as shown in Figure 7.
If electrode (2) is made of a transparent conductive film without forming a light-shielding film (n) on it, a photodiode can be obtained. In a CMOS-IC chip with a light-shielded diode or an unshielded photodiode, the cathode electrode is connected to a negative power supply. If the cathode electrode is not connected to the negative power supply but connected to an intermediate potential, each layer of P3-N4-P will form an emitter-base-collector parasitic PNP transistor, and will not operate as a diode accurately.

第7図ではサブストレートがP型シリコンの場合につい
て説明したが、N型シリコンの場合にはダイオードのア
ノードがプラス電源に接続され、P型シリコンがN型に
、N型シリコンがP型に、Nチャンネルトランジスタが
Pチャンネルトランジスタに、Pチャンネルトランジス
タがNチャンネルトランジスタに置き代わる。
In Fig. 7, we have explained the case where the substrate is P-type silicon, but in the case of N-type silicon, the anode of the diode is connected to the positive power supply, P-type silicon becomes N-type, N-type silicon becomes P-type, and so on. N-channel transistors replace P-channel transistors, and P-channel transistors replace N-channel transistors.

第8図はフォトダイオードを同一チップ上に構成してい
る第2実施例のチップ表面の図である。
FIG. 8 is a diagram of the chip surface of a second embodiment in which photodiodes are formed on the same chip.

斜線の施してない部分PDは遮光膜が無《、この部分に
ダイオードが形成されており、光が当たることによって
光電流が生じフォトダイオードとして働く。また図にお
いて、斜線の施してある符号D1〜D3には遮光膜の下
にダイオードが設けてあり、光が当たらないようになっ
ているので通常のダイオードとして作動する。その他の
ダイオードD1〜D3以外の素子も遮光膜の下に作られ
ている。
The shaded portion PD does not have a light shielding film, but a diode is formed in this portion, and when exposed to light, a photocurrent is generated and acts as a photodiode. Further, in the figure, diodes are provided under the shaded film at diagonally shaded symbols D1 to D3, and since they are not exposed to light, they operate as normal diodes. Other elements other than the diodes D1 to D3 are also formed under the light shielding film.

このように構成された第2実施例の作用について説明す
ると、フォトダイオードの等価回路は第5図のように表
わされ、端子が開放の状態では光によって生じた光電流
Ipは自らのダイオード接合Dpを通じて流れ、両端に
は (5)式に示した電圧が発生する。従ってダイオー
ドD1、D2、D3とフォトダイオードDpが同じプロ
セスで作成するので、第3図においても第1図と同じく
(6)式の成り立つ時に比較器CPIが反転する。
To explain the operation of the second embodiment configured in this way, the equivalent circuit of the photodiode is shown as shown in FIG. It flows through Dp, and the voltage shown in equation (5) is generated at both ends. Therefore, since the diodes D1, D2, and D3 and the photodiode Dp are manufactured in the same process, the comparator CPI is inverted in FIG. 3 as well as in FIG. 1 when equation (6) holds.

この第2実施例のフォトダイオードPD ( Dp )
のカソードも負電源ライン(アースGND”)に接続さ
れているため、フォトダイオードもCMOS−ICのチ
ップ上に一体に作ることができ、第7図、第8図に示す
ように、センサーであるフォトダイオードと光電流処理
回路が同一のチップ上に構成できる。また、このチップ
にはデジタル回路も合わせて構成することができる。こ
のように同一ICチップの比較的近傍にバンドギャップ
電圧発生用ダイオード(DI〜DB)とフォトダイオー
ドFDを構成することによって、プロセス条件のバラッ
キを小さくでき、且つ、それぞれのダイオードの温度差
を小さくできる。
Photodiode PD (Dp) of this second embodiment
Since the cathode of is also connected to the negative power supply line (earth GND), the photodiode can also be integrated on the CMOS-IC chip, and as shown in Figures 7 and 8, it is a sensor. A photodiode and a photocurrent processing circuit can be configured on the same chip.Also, a digital circuit can also be configured on this chip.In this way, a bandgap voltage generating diode can be installed relatively close to the same IC chip. By configuring the photodiode FD with (DI to DB), variations in process conditions can be reduced, and the temperature difference between the respective diodes can be reduced.

次に、本発明の第3実施例を第4図に示す。この第3実
施例は前述の第1、第2実施例がいずれも明暗の判定の
みしか行なえなかったのに対し、入射光の輝度をAD変
換すると共に、基準電流源をMOSトランジスタを用い
たカレントミラ一定電流源を用いるようにした点が異な
るものである。
Next, a third embodiment of the present invention is shown in FIG. In contrast to the first and second embodiments, which were only capable of determining brightness and darkness, this third embodiment converts the brightness of incident light into an AD converter, and uses a current source using a MOS transistor as a reference current source. The difference is that a Mira constant current source is used.

第4図において、電源ラインVcは、ゲート電極が共通
に接続されたMOSトランジスタTR2,TR3,TR
4のソースに接続され、MOSトランジスタTRIのゲ
ート・ドレイン間は短絡されると共に図示しない定電流
を供給する定電流源に接続される。MoSトランジスタ
TR2及びTR3のドレインは共通に接続されるととも
にダイオードD1を介してアースGNDに接続される。
In FIG. 4, the power supply line Vc is connected to MOS transistors TR2, TR3, TR whose gate electrodes are connected in common.
The gate and drain of the MOS transistor TRI are short-circuited and connected to a constant current source (not shown) that supplies a constant current. The drains of MoS transistors TR2 and TR3 are connected in common and are also connected to ground GND via a diode D1.

またMOS}ラジスタTR4のドレインはダイオードD
2を介してアースGNDに接続される。差動増幅器OP
Iの反転入力端と出力端の間には、抵抗R4〜Rnが介
挿され、抵抗R6〜とR7の接続点に接続された固定端
子と抵抗R4〜抵抗R7の接続点に設けられた可動接点
とからなるスイッチSW2と、上記差動増幅器OPIの
出力端に固定端子が接続され、上記抵抗R7〜Rnの各
接続点に可動接点が接続されたスイッチSW1が設けら
れている。そして、上記各抵抗の抵抗値は次のような関
係にある。
Also, the drain of the MOS} radiator TR4 is a diode D.
2 to earth GND. Differential amplifier OP
Resistors R4 to Rn are inserted between the inverting input terminal and output terminal of I, and a fixed terminal connected to the connection point of resistors R6 to R7 and a movable terminal connected to the connection point of resistors R4 to R7. A switch SW2 has a fixed terminal connected to the output end of the differential amplifier OPI, and a switch SW1 has a movable contact connected to each connection point of the resistors R7 to Rn. The resistance values of each of the above-mentioned resistors have the following relationship.

R4=R5=R6=R3/3 R7=R8=・Φ・=Rn=R3 上記差動増幅器OPIの出力端は比較器CP2の反転入
力端に接続され、この比較器CP2の非反転入力端はス
イッチSW3を介して、それぞれ測光感度分布の異なる
フォトダイオードPDI、PD2のアノードにそれぞれ
接続され、このフォトダイオードPDI、PD2のカソ
ードはそれぞれアースGNDに接続されている。なお、
このフォトダイオードPDI、PD2と測光回路は同一
のCMOS−ICのチップ上に構成されている。
R4=R5=R6=R3/3 R7=R8=・Φ・=Rn=R3 The output terminal of the differential amplifier OPI is connected to the inverting input terminal of the comparator CP2, and the non-inverting input terminal of this comparator CP2 is The photodiodes PDI and PD2 are connected to the anodes of photodiodes PDI and PD2, which have different photometric sensitivity distributions, through a switch SW3, and the cathodes of the photodiodes PDI and PD2 are connected to the ground GND, respectively. In addition,
The photodiodes PDI and PD2 and the photometric circuit are constructed on the same CMOS-IC chip.

このように構成された第3実施例の作用について説明す
る。上記MOSトランジスタTRIには定電流■1が供
給され、カレントミラー接続により上記トラジスタTR
2,TR3にもそれぞれ電流■1が流れるので、上記ダ
イオードD1には定電流I1の2倍の電流が流れること
になる。また、同様にMOSトラジスタTR4にも定電
流■1が流れるので、ダイオードD2には定電流■1が
流れることになる。
The operation of the third embodiment configured in this way will be explained. A constant current (1) is supplied to the MOS transistor TRI, and the transistor TR is connected by a current mirror.
Since the current 1 also flows through the transistors 2 and TR3, a current twice the constant current I1 flows through the diode D1. Similarly, the constant current ■1 flows through the MOS transistor TR4, so the constant current ■1 flows through the diode D2.

図示しない制御回路よりスイッチSWI,SW2を切り
替えることにより、帰還抵抗R4〜Rnの値を変え、何
種類もの光電流のレベルを判定できる。スイッチSWI
とSW2を各々独立して切り替えれば光電流を基準電流
■1の21/3倍毎に判別することができる。またスイ
ッチSW3を切り替えることにより、フォトダイオード
PDIとPD2の2つを切り替えて測定することができ
る。
By switching the switches SWI and SW2 from a control circuit (not shown), the values of the feedback resistors R4 to Rn can be changed and various levels of photocurrent can be determined. switch SWI
By independently switching SW2 and SW2, the photocurrent can be determined every 21/3 times the reference current (1). Furthermore, by switching the switch SW3, it is possible to switch between the two photodiodes PDI and PD2 for measurement.

この第3実施例では、カレントミラー回路を用いてダイ
オードに電流を供給しているので、ダイオードDI,D
2に流れる電流値が一定値になり精度の良い測光が可能
になるとともに、フォトダイオードPDI、FD2と測
光回路を同一のチップ上に構成しているのでフォトダイ
オードを多数個接続する場合にもIC外部の配線は増や
さなくて済み効果が大きい。
In this third embodiment, since current is supplied to the diodes using a current mirror circuit, the diodes DI, D
The current value flowing through FD2 becomes a constant value, making it possible to perform highly accurate photometry.In addition, since the photodiodes PDI, FD2 and the photometry circuit are configured on the same chip, even when connecting a large number of photodiodes, the IC There is no need to increase external wiring, which is very effective.

次に、本発明の第4実施例を第6図に基づいて説明する
。C−MOSの差動増幅器ではよく知られているように
、バイポーラ差動増幅器に比べると入力オフセット電圧
が大きく±20mVを超えることもある。一方、第1図
、第3図及び第4図のような測光回路で基準電流r1と
■2の比が1対2であり、ダイオードD1〜D3がシリ
コンでつくられている場合には、差動増幅器の両入力電
圧v1、V2(7)差は25°Cで約18mVにしかな
らない。従って、差動増幅器による増幅回路では入力信
号とオフセット電圧を一緒に増幅してしまい正確な信号
の増幅が出来ないという欠点がある。この第4実施例は
この欠点を解決するものである。
Next, a fourth embodiment of the present invention will be described based on FIG. 6. As is well known in C-MOS differential amplifiers, the input offset voltage is larger than that in bipolar differential amplifiers, sometimes exceeding ±20 mV. On the other hand, in photometric circuits such as those shown in Figures 1, 3, and 4, if the ratio of the reference currents r1 and ■2 is 1:2 and the diodes D1 to D3 are made of silicon, the difference The difference between the two input voltages v1 and V2 (7) of the dynamic amplifier is only about 18 mV at 25°C. Therefore, an amplification circuit using a differential amplifier has the drawback that the input signal and the offset voltage are amplified together, making it impossible to accurately amplify the signal. This fourth embodiment solves this drawback.

第6図の測光回路において、ダイオードD1のアノード
はスイッチSW4の一方の可動接点に接続され、他方の
可動接点はMOS}ランジスタTR3のドレインとダイ
オードD2のアノードの接続点に接続している。スイッ
チSW4の固定接点SW4aは抵抗R3を介して差動増
幅器OPIの反転入力端に接続さ・れており、この反転
入力端と出力端の間には抵抗R4乃至抵抗Rnがスイッ
チSW1を介して接続されている。また、差動増幅器O
PIの反転入力端には抵抗RIOの一端が接続され、こ
の他端はスイッチSW5の可動接点SW5aに他の可動
接点SW5bは差動増幅器OPIの出力端に接続されて
いる。ここで、抵抗RIOの抵抗値は、R10=R4+
R5+●●−+Rnとなるような値に設定されている。
In the photometric circuit shown in FIG. 6, the anode of the diode D1 is connected to one movable contact of the switch SW4, and the other movable contact is connected to the connection point between the drain of the MOS transistor TR3 and the anode of the diode D2. The fixed contact SW4a of the switch SW4 is connected to the inverting input terminal of the differential amplifier OPI via the resistor R3, and the resistors R4 to Rn are connected between the inverting input terminal and the output terminal via the switch SW1. It is connected. Also, the differential amplifier O
One end of a resistor RIO is connected to the inverting input end of PI, the other end of which is connected to a movable contact SW5a of a switch SW5, and the other movable contact SW5b to an output end of a differential amplifier OPI. Here, the resistance value of resistor RIO is R10=R4+
The value is set to R5+●●-+Rn.

上記スイッチSW5の固定接点はコンデンサC1を介し
てアースGNDに接続されている。差動増幅器OPIの
出力端は、比較器CP3の反転入力端に接続され、この
比較器CP3の非反転入力端は、ダイードD3を介して
、アースGNDに接続されるとともに、スイッチSW2
とフォトダイオードPDI,PD2を介して電源ライン
Vcに接続されている。この比較器CP3の出力端は制
御回路CSに接続され、この出力の一部は上記スイッチ
SWIとスイッチSW2の制御端に接続されている。上
記構成の説明以外の部分については、第4図で述べた第
3実施例と同一であるので同一の部材については同一の
符号を付して説明を省略する。
A fixed contact of the switch SW5 is connected to the ground GND via a capacitor C1. The output terminal of the differential amplifier OPI is connected to the inverting input terminal of the comparator CP3, and the non-inverting input terminal of this comparator CP3 is connected to the earth GND via the diode D3, and the switch SW2.
and is connected to the power supply line Vc via photodiodes PDI and PD2. The output terminal of this comparator CP3 is connected to the control circuit CS, and a part of this output is connected to the control terminals of the switch SWI and switch SW2. The parts other than the above explanation of the structure are the same as those of the third embodiment described in FIG. 4, so the same members are given the same reference numerals and the explanation will be omitted.

このように構成された第4実施例の測光回路の動作につ
いて説明する。
The operation of the photometric circuit of the fourth embodiment configured as described above will be explained.

まず制御回路CSはA/D変換動作に先立ってスイッチ
SW4 − SW5を図示の側に、スイッチSW1を帰
還抵抗R4乃至Rnが最大値になるように即ち、スイッ
チSW1の固定接点を抵抗Rnの可動接点と接続するよ
うに切り替える。このようにスイッチを切り替えること
によって、差動増幅器OPIの入力端は抵抗R3を介し
て短絡されたことになるので、差動増幅器OPIの入力
信号は0となり、抵抗R3にはオペアンプのオフセット
電圧だけが加わり、抵抗R3には Io=  Vofs
/R3の電流が流れ、差動増幅回路器OP1のオフセッ
ト電圧のみを(R3+R4+・・・+R n ) / 
R 3倍に増幅することになるから、差動増幅器OPI
の出力端子電圧■0は Vo=V1+Vofs+Vofsx(R4+R5+・・
・+Rn)/R3 となり、コンデンサC1のスイッチSWS側の端子はこ
のvOの電位までチャージされる。
First, before the A/D conversion operation, the control circuit CS sets the switches SW4 to SW5 to the side shown in the figure, sets the switch SW1 so that the feedback resistors R4 to Rn reach their maximum values, and sets the fixed contact of the switch SW1 to the movable side of the resistor Rn. Switch to connect to the contact point. By switching the switch in this way, the input terminal of the differential amplifier OPI is short-circuited via the resistor R3, so the input signal of the differential amplifier OPI becomes 0, and the resistor R3 only has the offset voltage of the operational amplifier. is added, and the resistor R3 has Io= Vofs
/R3 current flows, and only the offset voltage of differential amplifier circuit OP1 (R3+R4+...+R n ) /
R Since it will be amplified three times, the differential amplifier OPI
The output terminal voltage ■0 is Vo=V1+Vofs+Vofsx(R4+R5+...
・+Rn)/R3, and the terminal of the capacitor C1 on the switch SWS side is charged to the potential of this vO.

次に制御回路CSは、スイッチSW4・SW5を図示と
は逆の側に切り替える。すると抵抗R10の両端には 
Vo−Vl =Vo f s  の電圧が加わり抵抗R
IOを介して Ido=Vofs/R3 の電流が差動
増幅器OPIの反転入力端子に流れる。この電流は差動
増幅器OPIの入力オフセット電圧による電流 IO 
と絶対値が等し《向きが逆になるので差動増幅器OPI
によるオフセット電圧の増幅をキャンセルできる。この
ようにしてオフセット電圧をキャンセルしておいて、制
御回路CSはスイッチSW1を抵抗Rn側から抵抗R4
側に順次切り替えて比較器CPの出力が反転したところ
でスイッチSW1の切り替えを止める。このようにする
ことでスイッチSW1の切り替え位置が光電流Ipのデ
ジタル値として得られる。通常スイッチSWIの切り替
えに要する時間は極めて少ないから、第6図のようにC
Rによるオフセットキャンセル回路でも実用上十分な効
果が得られる。
Next, the control circuit CS switches the switches SW4 and SW5 to the opposite side from that shown. Then, at both ends of resistor R10,
The voltage of Vo-Vl = Vo f s is applied and the resistance R
A current of Ido=Vofs/R3 flows through IO to the inverting input terminal of the differential amplifier OPI. This current is a current due to the input offset voltage of the differential amplifier OPI.
The absolute values are equal and the directions are opposite, so the differential amplifier OPI
can cancel the amplification of offset voltage caused by After canceling the offset voltage in this way, the control circuit CS moves the switch SW1 from the resistor Rn side to the resistor R4 side.
When the output of the comparator CP is inverted, the switching of the switch SW1 is stopped. By doing so, the switching position of the switch SW1 can be obtained as a digital value of the photocurrent Ip. Normally, the time required to switch the switch SWI is extremely short, so as shown in Figure 6,
An offset canceling circuit using R can also provide a practically sufficient effect.

[発明の効果] 本発明によれば電流圧縮回路が全て正または負の電源ラ
インに接続されたダイオードのみによって実現でき、C
−MOSプロセスに好適な回路が得ることができる。ま
たCMOS−ICプロセスにわずかの工程を追加するだ
けで、同一チップ内に受光素子と光電流処理回路を作る
ことが出来るかラ安価でコンパクトな受光センサーが実
現出来る。
[Effects of the Invention] According to the present invention, the current compression circuit can be realized only by diodes connected to the positive or negative power supply line, and C
- A circuit suitable for MOS process can be obtained. In addition, by adding a few steps to the CMOS-IC process, it is possible to create a light receiving element and a photocurrent processing circuit within the same chip, thereby realizing an inexpensive and compact light receiving sensor.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の第1の実施例を示す電気回路図、第2
図は電流と圧縮電圧の関係を示す線図、第3図は本発明
の第2実施例を示す電気回路図、第4図は本発明の第3
実施例を示す電気回路図、第5図はフォトダイオードの
等価回路図、第6図は本発明の第4実施例を示す電気回
路図、第7図はCMOSプロセスのICにフォトダイオ
ードを入れた場合の断面図、第8図はフォトダイオード
をCMOS−ICの同一チップ上に構成した場合の表面
図である。 D1・・・第1のダイオード D2・・・第2のダイオード R1、R2、TRI〜TR4・・・定電流手段CPI〜
CP3・・・比較手段
FIG. 1 is an electric circuit diagram showing a first embodiment of the present invention, and FIG.
The figure is a diagram showing the relationship between current and compression voltage, FIG. 3 is an electric circuit diagram showing the second embodiment of the present invention, and FIG. 4 is a diagram showing the third embodiment of the present invention.
An electric circuit diagram showing an embodiment, Fig. 5 is an equivalent circuit diagram of a photodiode, Fig. 6 is an electrical circuit diagram showing a fourth embodiment of the present invention, and Fig. 7 is a photodiode installed in a CMOS process IC. FIG. 8 is a surface view of a case in which photodiodes are constructed on the same chip of a CMOS-IC. D1...first diode D2...second diode R1, R2, TRI~TR4...constant current means CPI~
CP3...Comparison means

Claims (3)

【特許請求の範囲】[Claims] (1)第1のダイオードと、 この第1のダイオードの順方向にダイオード接合の単位
面積当たり第1の値の電流を流す第1の定電流手段と、 第2のダイオードと、 この第2のダイオードの順方向にダイオード接合の単位
面積当たり上記第1の値の電流と所定比の第2の値の電
流を流す第2の定電流手段と、上記第1のダイオードと
第2のダイオードのそれぞれの端子電圧の差を可変して
増幅し、第1または第2のダイオードの端子電圧に加算
した第1の電圧を出力する可変電圧発生手段と、 入力光の対数圧縮値に応じた第2の電圧を発生するフォ
トダイオードを含む光電変換手段と、上記第2の電圧を
上記第1の電圧と比較する比較手段と、 を具備したことを特徴とする測光回路。
(1) a first diode; a first constant current means for passing a current of a first value per unit area of the diode junction in the forward direction of the first diode; a second diode; a second constant current means for flowing a current of a second value at a predetermined ratio to the current of the first value per unit area of the diode junction in the forward direction of the diode, and each of the first diode and the second diode. variable voltage generating means for varying and amplifying the difference between the terminal voltages of the first and second diodes and outputting a first voltage added to the terminal voltage of the first or second diode; A photometric circuit comprising: photoelectric conversion means including a photodiode that generates a voltage; and comparison means that compares the second voltage with the first voltage.
(2)上記可変電圧発生手段の増幅率を変化させる手段
と、 上記比較手段の比較結果から上記可変電圧発生手段の増
幅率を切り替えてアナログ/デジタル変換を行なう制御
手段と、 を具備したことを特徴とする特許請求の範囲第1項記載
の測光回路。
(2) means for changing the amplification factor of the variable voltage generation means; and control means for switching the amplification factor of the variable voltage generation means based on the comparison result of the comparison means to perform analog/digital conversion. A photometric circuit according to claim 1, characterized in that:
(3)上記第1及び第2のダイオード及びフォトダイオ
ードは同一のパッケージ中に配置されていることを特徴
とする上記特許請求の範囲第1項もしくは第2項に記載
の測光回路。
(3) The photometric circuit according to claim 1 or 2, wherein the first and second diodes and the photodiode are arranged in the same package.
JP1236090A 1990-01-22 1990-01-22 Photometry circuit Pending JPH03216523A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1236090A JPH03216523A (en) 1990-01-22 1990-01-22 Photometry circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1236090A JPH03216523A (en) 1990-01-22 1990-01-22 Photometry circuit

Publications (1)

Publication Number Publication Date
JPH03216523A true JPH03216523A (en) 1991-09-24

Family

ID=11803109

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1236090A Pending JPH03216523A (en) 1990-01-22 1990-01-22 Photometry circuit

Country Status (1)

Country Link
JP (1) JPH03216523A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5557363A (en) * 1993-03-16 1996-09-17 Olympus Optical Co., Ltd. CMOS-analog IC for controlling camera and camera system using the same
JP2014222226A (en) * 2008-09-04 2014-11-27 株式会社半導体エネルギー研究所 Photodetection circuit
WO2018168250A1 (en) * 2017-03-14 2018-09-20 株式会社デンソー Light sensor

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5557363A (en) * 1993-03-16 1996-09-17 Olympus Optical Co., Ltd. CMOS-analog IC for controlling camera and camera system using the same
US5708880A (en) * 1993-03-16 1998-01-13 Olympus Optical Co., Ltd. CMOS-analog IC for controlling camera and camera system using the same
JP2014222226A (en) * 2008-09-04 2014-11-27 株式会社半導体エネルギー研究所 Photodetection circuit
WO2018168250A1 (en) * 2017-03-14 2018-09-20 株式会社デンソー Light sensor
JP2018151294A (en) * 2017-03-14 2018-09-27 株式会社デンソー Light sensor

Similar Documents

Publication Publication Date Title
US4085411A (en) Light detector system with photo diode and current-mirror amplifier
US5644385A (en) Distance measuring device using position sensitive light detector
US8878830B2 (en) Ambient light detection
EP3282234A1 (en) Optical sensor arrangement and method for optical sensing
JP5264418B2 (en) Thermal infrared detector
US7078668B2 (en) Photoelectric conversion apparatus
JPH08181348A (en) Photoelectric converter
JPH03216523A (en) Photometry circuit
JPS6020655A (en) Optical detecting circuit
JP4959735B2 (en) Thermal infrared detector
JPH03165609A (en) Optical current amplifier
JPH0553371B2 (en)
JPS5845523A (en) Photometric circuit
Kauert et al. A monolithic field segment photo sensor system
JP3181785B2 (en) Photometry circuit and current-voltage conversion circuit
JPS639167B2 (en)
JP2006128739A (en) Photocurrent processing circuit and current amplifying circuit used therefor
JPH0257739B2 (en)
Marshall et al. Avalanche photodiode-based active pixel imager
JP3193481B2 (en) Distance measuring device
JPS62200903A (en) Photodetector device
JPH0517493B2 (en)
JPH075038A (en) Logarithmic compression photoelectric conversion circuit
JPH0569457B2 (en)
JPS62129712A (en) Range finding operation circuit