JPH10189722A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH10189722A
JPH10189722A JP34202396A JP34202396A JPH10189722A JP H10189722 A JPH10189722 A JP H10189722A JP 34202396 A JP34202396 A JP 34202396A JP 34202396 A JP34202396 A JP 34202396A JP H10189722 A JPH10189722 A JP H10189722A
Authority
JP
Japan
Prior art keywords
film
metal
silicide
silicon
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP34202396A
Other languages
Japanese (ja)
Other versions
JP3610710B2 (en
Inventor
Isato Iwamoto
勇人 岩元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP34202396A priority Critical patent/JP3610710B2/en
Publication of JPH10189722A publication Critical patent/JPH10189722A/en
Application granted granted Critical
Publication of JP3610710B2 publication Critical patent/JP3610710B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To obtain excellent contact characteristics between silicon and a metal and between high-melting metal silicide and the metal, in a silicon semiconductor layer in a part of which a silicide layer is formed. SOLUTION: After a layer insulating film 13 is formed, a contact hole 15 is opened and a contact plug 17 is formed by burying a conductor in this hole. In order to ensure excellent electric connection between a diffusion layer 5 and metal 17 and between a silicide layer 11 and the metal 17 at this time, a natural oxide film formed in the contact hole 15 is removed. For this purpose, a substrate is wet-etched by using a solution which contains a hydrofluoric acid, ammonium fluoride, water and ethylene glycol at least and of which the total content of the hydrofluoric acid and the ammonium fluoride is 5wt.% or below.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、高融点金属シリサイド膜がシリコン
層上の一部に形成される半導体装置において、シリコン
層と金属配線、高融点金属シリサイド層と金属配線等と
の良好な電気的接続を得ることができる半導体装置の製
造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a semiconductor device in which a refractory metal silicide film is formed on a part of a silicon layer. The present invention relates to a method for manufacturing a semiconductor device capable of obtaining good electrical connection between a layer and a metal wiring or the like.

【0002】[0002]

【従来の技術】半導体装置では、シリコン基板上に形成
された拡散層、高融点金属シリサイド層等と、金属配線
との良好な電気的接続を得るために、これらの層上に形
成される自然シリコン酸化膜(以下、自然酸化膜とい
う)を除去する必要がある。従来は、この種の酸化膜を
除去する方法として、フッ化水素酸と水との混合溶液に
より除去する方法、あるいはフッ化水素酸の重量含有率
が3〜5%であるようなフッ化水素酸、フッ化アンモニ
ウムおよび水を含んだバッファード溶液(緩衝溶液)に
より除去する方法が使用されていた。
2. Description of the Related Art In a semiconductor device, a diffusion layer formed on a silicon substrate, a refractory metal silicide layer, and the like, and a natural wiring formed on these layers in order to obtain good electrical connection with metal wiring. It is necessary to remove a silicon oxide film (hereinafter, referred to as a natural oxide film). Conventionally, as a method of removing this kind of oxide film, a method of removing with a mixed solution of hydrofluoric acid and water, or a method of removing hydrogen fluoride having a weight content of hydrofluoric acid of 3 to 5% A method of removing with a buffered solution (buffer solution) containing an acid, ammonium fluoride and water has been used.

【0003】[0003]

【発明が解決しようとする課題】しかし、上述の混合溶
液、バッファード溶液による方法では、自然酸化膜だけ
でなく高融点金属シリサイド膜もエッチングされてしま
い、そのエッチングレートは酸化膜のエッチングレート
よりも大きかった。図4は、このような状況を説明する
ための模式図である。LOCOS酸化膜36により分離
された高融点金属シリサイド層32とシリコン半導体層
34とが半導体基板30上に混在する。これらの層3
2、34上には、自然酸化膜(図示せず)が形成されて
いるため、従来の方法により自然酸化膜を除去しようと
すると、この酸化膜と共にシリサイド層32もエッチン
グされてしまう。このため、自然酸化膜を十分に除去し
ようとして十分なエッチング時間をとると、シリサイド
層32のエッチングも共に進んでしまい、半導体装置の
特性上好ましくなかった。
However, in the above-mentioned method using the mixed solution and the buffered solution, not only the natural oxide film but also the refractory metal silicide film is etched, and the etching rate is lower than the etching rate of the oxide film. Was also big. FIG. 4 is a schematic diagram for explaining such a situation. The refractory metal silicide layer 32 and the silicon semiconductor layer 34 separated by the LOCOS oxide film 36 are mixed on the semiconductor substrate 30. These layers 3
Since a natural oxide film (not shown) is formed on 2 and 34, if the natural oxide film is to be removed by a conventional method, the silicide layer 32 will be etched together with this oxide film. Therefore, if a sufficient etching time is taken to sufficiently remove the natural oxide film, the etching of the silicide layer 32 also proceeds, which is not preferable in terms of the characteristics of the semiconductor device.

【0004】したがって、高融点金属シリサイド膜のエ
ッチングレートRSiとシリコン酸化膜のエッチングレー
トROxとの比、すなわちRSi/ROxの小さいエッチング
溶液が望まれていた。
Therefore, an etching solution having a small ratio of the etching rate R Si of the refractory metal silicide film to the etching rate R Ox of the silicon oxide film, that is, R Si / R Ox has been desired.

【0005】一方、特許2522389号公報には、こ
の種の酸化膜を除去する方法が提案されている。この方
法では、(HF)/(HF+NH4F+H2O)(重量
比)が0.5%以下を満足するフッ化水素酸、フッ化ア
ンモニウムおよび水を含有した溶液により、シリコン半
導体層をエッチングして自然酸化膜を除去している。こ
の溶液を用いれば、高融点金属シリサイド膜のエッチン
グレートとシリコン酸化膜のエッチングレートの比RSi
/ROxを小さくできる。Tiシリサイド膜の場合のエッ
チング特性を図5に示す。フッ化水素酸の含有率が0.
5%以下では、この比RSi/ROxが小さくなっているこ
とがわかる。
On the other hand, Japanese Patent No. 2522389 proposes a method for removing such an oxide film. According to this method, the silicon semiconductor layer is etched with a solution containing hydrofluoric acid, ammonium fluoride, and water that satisfies (HF) / (HF + NH 4 F + H 2 O) (weight ratio) of 0.5% or less. To remove the natural oxide film. By using this solution, the ratio R Si of the etching rate of the refractory metal silicide film to the etching rate of the silicon oxide film can be obtained.
/ R Ox can be reduced. FIG. 5 shows the etching characteristics in the case of a Ti silicide film. The content of hydrofluoric acid is 0.
It can be seen that the ratio R Si / R Ox is small below 5%.

【0006】ところが、この溶液は組成的に安定ではな
く、使用しているとすぐにエッチングレートが変化して
しまうという特性をもっている。このため、好適なエッ
チングレートを有し、且つ組成的にも安定な溶液を用い
て、もっと適用が簡単なプロセスを開発することが要望
されていた。
However, this solution is not compositionally stable, and has the property that the etching rate changes as soon as it is used. For this reason, there has been a demand for developing a process that is more easily applied by using a solution having a suitable etching rate and being compositionally stable.

【0007】本発明の目的は、このような要望を鑑みて
なされたものであり、シリサイド層が一部に形成された
シリコン半導体層上において、シリコンと金属間、高融
点金属シリサイドと金属間において良好なコンタクト特
性を得ることができる半導体装置の製造方法を提供する
ことにある。
The object of the present invention has been made in view of such a demand, and has been made on the silicon semiconductor layer where the silicide layer is partially formed, between the silicon and the metal and between the high melting point metal silicide and the metal. An object of the present invention is to provide a method for manufacturing a semiconductor device capable of obtaining good contact characteristics.

【0008】[0008]

【課題を解決するための手段】そこで、本発明は次のよ
うな構成とした。
Therefore, the present invention has the following configuration.

【0009】本発明に係わる半導体装置の製造方法で
は、シリコン半導体層上に高融点金属シリサイド膜を形
成する工程と、少なくともフッ化水素酸、フッ化アンモ
ニウム、水およびエチレングリコールを含有する溶液で
あって、且つフッ化水素酸とフッ化アンモニウムの合計
含有量が5重量%以下である溶液によりシリコン半導体
層をエッチングする工程と、を備える。
In the method of manufacturing a semiconductor device according to the present invention, a step of forming a refractory metal silicide film on a silicon semiconductor layer is performed by using a solution containing at least hydrofluoric acid, ammonium fluoride, water and ethylene glycol. And etching the silicon semiconductor layer with a solution having a total content of hydrofluoric acid and ammonium fluoride of 5% by weight or less.

【0010】このように、少なくともフッ化水素酸、フ
ッ化アンモニウム、水およびエチレングリコールを含有
する溶液であって、且つフッ化水素酸とフッ化アンモニ
ウムの合計含有量が5重量%以下である溶液は、組成的
に安定であるため、エッチングレートが変動しにくい。
更に、この溶液は、高融点金属シリサイド膜のエッチン
グレートとシリコン酸化膜のエッチングレートとの比が
小さいという特性をも持つため、自然酸化膜をエッチン
グに適用すると、シリサイド層の膜減りを低減しつつ、
且つ自然酸化膜も除去できる。
Thus, a solution containing at least hydrofluoric acid, ammonium fluoride, water and ethylene glycol, wherein the total content of hydrofluoric acid and ammonium fluoride is 5% by weight or less Is stable in composition, so that the etching rate hardly fluctuates.
Furthermore, since this solution also has a characteristic that the ratio of the etching rate of the refractory metal silicide film to the etching rate of the silicon oxide film is small, when a natural oxide film is used for etching, the reduction in the film thickness of the silicide layer is reduced. While
In addition, a natural oxide film can be removed.

【0011】本発明に係わる半導体装置の製造方法で
は、シリコン半導体層上に設けられた拡散層表面に高融
点金属シリサイド膜を形成する工程と、シリコン半導体
層上に絶縁膜を形成する工程と、金属配線と拡散層との
接続および金属配線と高融点金属シリサイド膜との接続
をとるためのコンタクトホールを絶縁膜に設ける工程
と、少なくともフッ化水素酸、フッ化アンモニウム、水
およびエチレングリコールを含有する溶液であって、且
つフッ化水素酸とフッ化アンモニウムの合計含有量が5
重量%以下である溶液により、シリコン半導体層をエッ
チングする工程と、金属配線を形成する工程と、を備え
る。
In the method of manufacturing a semiconductor device according to the present invention, a step of forming a refractory metal silicide film on a surface of a diffusion layer provided on a silicon semiconductor layer; a step of forming an insulating film on the silicon semiconductor layer; Providing a contact hole in the insulating film for making a connection between the metal wiring and the diffusion layer and a connection between the metal wiring and the high melting point metal silicide film; and containing at least hydrofluoric acid, ammonium fluoride, water and ethylene glycol And the total content of hydrofluoric acid and ammonium fluoride is 5
The method includes a step of etching the silicon semiconductor layer with a solution that is not more than weight% and a step of forming a metal wiring.

【0012】このように、少なくともフッ化水素酸、フ
ッ化アンモニウム、水およびエチレングリコールを含有
する溶液であって、且つフッ化水素酸とフッ化アンモニ
ウムの合計含有量が5重量%以下である溶液は、組成的
に安定であるため、エッチングレートが変動しにくい。
また、この溶液では、高融点金属シリサイド膜のエッチ
ングレートとシリコン酸化膜のエッチングレートとの比
が小さいという特性を併せて持つため、コンタクトホー
ルに形成された自然酸化膜をエッチングに適用すると、
シリサイド層の膜減りを低減しつつ、且つ自然酸化膜も
除去できる。したがって、シリコンと金属間、高融点金
属シリサイドと金属間において良好な電気的特性が得ら
れる。
Thus, a solution containing at least hydrofluoric acid, ammonium fluoride, water and ethylene glycol, wherein the total content of hydrofluoric acid and ammonium fluoride is 5% by weight or less Is stable in composition, so that the etching rate hardly fluctuates.
In addition, since this solution has a characteristic that the ratio of the etching rate of the refractory metal silicide film to the etching rate of the silicon oxide film is small, when the natural oxide film formed in the contact hole is applied to the etching,
The natural oxide film can be removed while reducing the film loss of the silicide layer. Therefore, good electrical characteristics can be obtained between silicon and the metal and between the high melting point metal silicide and the metal.

【0013】[0013]

【発明の実施の形態】以下、添付図面を参照しながら本
発明を説明する。また、同一の部分には同一の符号を付
して、重複する説明は省略する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the accompanying drawings. In addition, the same portions are denoted by the same reference numerals, and overlapping description will be omitted.

【0014】図1〜図3は、本発明に係わる半導体装置
の製造方法について、一実施態様の工程断面を示した模
式断面図である。これらの図面を用いて、本実施の態様
を説明する。なお、シリコン半導体層としてシリコン半
導体基板1を(以下、基板という)用いた場合を説明す
る。なお、絶縁基板上にシリコン半導体層を形成したも
の等を用いてもよい。
FIGS. 1 to 3 are schematic cross-sectional views showing process cross-sections of one embodiment of a method for manufacturing a semiconductor device according to the present invention. The present embodiment will be described with reference to these drawings. Note that a case where the silicon semiconductor substrate 1 is used as a silicon semiconductor layer (hereinafter, referred to as a substrate) will be described. Note that a silicon semiconductor layer formed over an insulating substrate may be used.

【0015】まず、基板1上に素子分離膜3を形成する
(図1(a))。素子分離膜3は、例えば、温度950
[℃]、ウエット酸化という条件で、LOCOS法によ
り熱酸化膜を形成する。この素子分離膜3により後に形
成される拡散層およびシリサイド層が電気的に分離され
る。
First, an element isolation film 3 is formed on a substrate 1 (FIG. 1A). The element isolation film 3 has a temperature of 950, for example.
Under a condition of [° C.] and wet oxidation, a thermal oxide film is formed by the LOCOS method. The diffusion layer and the silicide layer formed later are electrically separated by the element isolation film 3.

【0016】次いで、拡散層5を形成する(図1
(b))。拡散層は、例えば、エネルギー10〜30
[keV]、ドーズ量1×1014〜1×1015[c
-2]で砒素(As+)をイオン注入し、この後に温度
900[℃]、時間30[分]の熱処理を行って不純物
の活性化を行い、N型拡散層を形成する。なお、P型拡
散層を形成する場合は、ホウ素(B+)等をイオン注入
すればよい。
Next, a diffusion layer 5 is formed (FIG. 1).
(B)). The diffusion layer has, for example, an energy of 10 to 30.
[KeV], dose amount 1 × 10 14 to 1 × 10 15 [c
m −2 ], arsenic (As + ) is ion-implanted, followed by a heat treatment at a temperature of 900 ° C. for a time of 30 minutes to activate the impurities and form an N-type diffusion layer. When forming a P-type diffusion layer, boron (B + ) or the like may be implanted.

【0017】拡散層5を形成した後に、シリサイドマス
ク膜7を形成する(図1(c))。このマスク膜7は絶
縁膜であって、シリサイド層を形成しない拡散層上を覆
って形成される。マスク膜7は、例えば、CVD(Ch
emical VaperDeposition:化学
的気相成長)法により厚さ500[nm]のシリコン酸
化膜を基板全面に成膜し、フォトリソグラフィ技術を用
いてパターンを形成して、このパターンをマスクにして
RIE(Reactive Ion Etching)
法により異方性エッチングして、図1(c)左側の拡散
層上にある酸化膜を除去してマスク膜7を形成する。
After forming the diffusion layer 5, a silicide mask film 7 is formed (FIG. 1C). This mask film 7 is an insulating film and is formed so as to cover a diffusion layer on which a silicide layer is not formed. The mask film 7 is formed, for example, by CVD (Ch
A silicon oxide film having a thickness of 500 [nm] is formed on the entire surface of the substrate by an electronic vapor deposition (chemical vapor deposition) method, a pattern is formed by using a photolithography technique, and RIE (Reactive) is performed using this pattern as a mask. Ion Etching)
The oxide film on the diffusion layer on the left side of FIG. 1C is removed by anisotropic etching by a method, thereby forming a mask film 7.

【0018】続いて、シリサイドを形成すための金属膜
9を成膜する(図2(a))。金属膜9の材料として
は、シリコンとシリサイド合金を形成する金属を用い
る。更に、半導体製造工程の熱工程との整合性の点から
高融点金属が好ましい。特に、低抵抗のシリサイドが形
成できるので、チタン(Ti)を用いることが好まし
い。他の金属材料としては、コバルト(Co)、ニッケ
ル(Ni)等を使用してもよい。金属膜9の成膜条件の
一例を示せば、厚さ30[nm]のTi薄膜をスパッタ
リング法により基板全面に成膜する方法がある。この成
膜方法は、スパッタリング法に限らず、他に真空蒸着法
等の物理的蒸着法を用いてもよく、またCVD法を用い
てもよい。
Subsequently, a metal film 9 for forming a silicide is formed (FIG. 2A). As a material of the metal film 9, a metal forming a silicide alloy with silicon is used. Further, a high melting point metal is preferable from the viewpoint of compatibility with the heat process in the semiconductor manufacturing process. In particular, titanium (Ti) is preferably used because a low-resistance silicide can be formed. As another metal material, cobalt (Co), nickel (Ni), or the like may be used. As an example of the conditions for forming the metal film 9, there is a method in which a Ti thin film having a thickness of 30 [nm] is formed over the entire surface of the substrate by a sputtering method. This film forming method is not limited to the sputtering method, but may be a physical vapor deposition method such as a vacuum vapor deposition method or a CVD method.

【0019】金属膜9を成膜した後に、シリサイド膜1
1を形成する(図2(b))。シリサイド膜11は、拡
散層5中のシリコンと金属膜9中の金属とを熱処理によ
り反応させて形成する。熱処理条件の一例を以下に示
す。まず、RTA(RapidThermal Ann
eal)法により、温度650[℃]、時間30[秒]
の条件で熱処理して、シリコンとTiを反応させてシリ
サイドを形成する。シリコンと反応しなかったTiは、
硫酸と過酸化水素水との混合液を使用して除去する。こ
の後、温度800[℃]、時間30[秒]の条件で熱処
理炉でアニールを行うと、Tiシリサイド膜11が形成
される。これにより、基板の表面の一部に高融点金属シ
リサイド膜が形成される。
After forming the metal film 9, the silicide film 1
1 is formed (FIG. 2B). The silicide film 11 is formed by reacting silicon in the diffusion layer 5 and metal in the metal film 9 by heat treatment. An example of the heat treatment conditions is shown below. First, RTA (Rapid Thermal Ann)
eal) method, temperature 650 [° C.], time 30 [sec]
Heat treatment under the conditions described above to react silicon and Ti to form silicide. Ti that did not react with silicon
It is removed using a mixture of sulfuric acid and aqueous hydrogen peroxide. Thereafter, when annealing is performed in a heat treatment furnace at a temperature of 800 ° C. and a time of 30 seconds, a Ti silicide film 11 is formed. Thereby, a refractory metal silicide film is formed on a part of the surface of the substrate.

【0020】次いで、絶縁膜13を形成する(図2
(c))。絶縁膜13は、基板上のシリサイド膜11等
とこの上層の金属配線を絶縁するために基板全面に形成
される層間絶縁膜である。層間絶縁膜13の成膜条件の
一例を示せば、常圧CVD法で厚さ800[nm]の酸
化膜、例えば、BPSG(ボロン・リン・ドープシリケ
ートガラス)膜を形成し、温度850[℃]、時間30
[分]の条件でリフローを熱処理炉で行い、基板表面を
平坦化する方法がある。層間絶縁膜13の材料として
は、これに限られることなく、SiN系、SiON系、
他のSi02系またはこれらに他の元素(半導体に不純
物として添加する元素)を含有させた材料等が、成膜お
よび加工が容易なので好ましい。また、これら複数の材
料を積層し形成してもよい。絶縁膜の平坦化方法として
は、レジストまたはSOG(SpinOn Glas
s)を用いたエッチバック法等を用いてもよい。
Next, an insulating film 13 is formed (FIG. 2).
(C)). The insulating film 13 is an interlayer insulating film formed on the entire surface of the substrate in order to insulate the silicide film 11 and the like on the substrate from the metal wiring thereon. An example of the conditions for forming the interlayer insulating film 13 is as follows. An oxide film having a thickness of 800 [nm], for example, a BPSG (boron / phosphorus-doped silicate glass) film is formed by a normal pressure CVD method, and the temperature is 850 [° C.]. ], Time 30
There is a method in which reflow is performed in a heat treatment furnace under the condition of [minutes] to flatten the substrate surface. The material of the interlayer insulating film 13 is not limited to this, and may be a SiN-based, SiON-based,
Other SiO 2 -based materials or materials containing other elements (elements added to semiconductors as impurities) are preferable because film formation and processing are easy. Further, these plural materials may be laminated and formed. As a method of flattening the insulating film, a resist or SOG (SpinOn Glass) is used.
An etch-back method using s) may be used.

【0021】層間絶縁膜13を形成後に、コンタクトホ
ール15を開口する(図3(a))。コンタクトホール
15は、フォトリソグラフィ技術を用いてコンタクト形
成領域にパターンを形成し、層間絶縁膜13の下に形成
された導体層5、11に達するまでRIE法により層間
絶縁膜13を異方性エッチングして形成する。
After forming the interlayer insulating film 13, a contact hole 15 is opened (FIG. 3A). The contact hole 15 is formed by forming a pattern in a contact formation region using a photolithography technique, and anisotropically etching the interlayer insulating film 13 by RIE until reaching the conductor layers 5 and 11 formed below the interlayer insulating film 13. Formed.

【0022】続いて、コンタクトホール15に導電体を
埋め込んでコンタクトプラグ17を形成するための前処
理を行う。この方法の一例を下記に示す。
Subsequently, a pretreatment for forming a contact plug 17 by burying a conductor in the contact hole 15 is performed. An example of this method is shown below.

【0023】まず、シリコンと金属間、シリサイドと金
属間において良好な電気的接続をとるために、コンタク
トホール15上に形成されている自然酸化膜(図示せ
ず)をエッチングにより除去する。エッチング溶液とし
ては、少なくともフッ化水素酸、フッ化アンモニウム、
水およびエチレングリコールを含有し、且つフッ化水素
酸とフッ化アンモニウムの合計含有量が5重量%以下で
ある溶液を用いると、組成的に安定であるため、エッチ
ングレートが変動し難く、更にエッチング速度またはエ
ッチングレートの比が好適な範囲となる。したがって、
基板上の自然酸化膜を除去する溶液として、好ましいこ
とが判明した。エッチング時間としては、180[秒]
程度が、シリサイド膜11および拡散層5との良好な電
気的接続をとる上で好ましい。なお、上記の溶液におい
て、フッ化水素酸とフッ化アンモニウムの合計含有量が
5重量%以下としたのは、シリサイドと自然酸化膜との
選択比が好ましい範囲にあると共に、エッチングレート
の安定性も良好であるからである。また、合計含有量が
5重量%を越えると、エッチングレートの安定性が悪化
し、あるいはシリサイドと自然酸化膜との選択比が悪化
するという不都合が生じる。
First, a natural oxide film (not shown) formed on the contact hole 15 is removed by etching in order to obtain good electrical connection between silicon and a metal and between silicide and a metal. As an etching solution, at least hydrofluoric acid, ammonium fluoride,
When a solution containing water and ethylene glycol and having a total content of hydrofluoric acid and ammonium fluoride of 5% by weight or less is used, since the composition is stable, the etching rate is hardly fluctuated and the etching is further performed. The ratio of the rate or the etching rate is in a suitable range. Therefore,
It turned out to be preferable as a solution for removing a native oxide film on the substrate. 180 [sec] as the etching time
The degree is preferable for obtaining good electrical connection with the silicide film 11 and the diffusion layer 5. In the above solution, the reason that the total content of hydrofluoric acid and ammonium fluoride is set to 5% by weight or less is that the selectivity between silicide and the natural oxide film is in a preferable range and the stability of the etching rate is high. Is also good. On the other hand, if the total content exceeds 5% by weight, the stability of the etching rate deteriorates, or the selectivity between the silicide and the native oxide film deteriorates.

【0024】上記エッチング溶液の一例を用いて、様々
な膜のエッチングレートを測定した結果を示すと、 シリコン酸化膜 :0.79[nm/分] Tiシリサイド膜:1.04[nm/分] 層間絶縁膜 :2.91[nm/分] ポリシリコン膜 :0.74[nm/分] となる。このデータから、Tiシリサイド膜はシリコン
酸化膜とほぼ同等のエッチングレートである。例えば、
Tiシリサイド膜のエッチングレートRTiとシリコン酸
化膜のエッチングレートROxとの比は、RTi/ROx
1.32程度である。故に、高融点金属シリサイド膜の
エッチング量を従来よりも少なく、且つ基板表面の自然
酸化膜を安定して除去できる。したがって、シリコンと
金属間、シリサイドと金属間において良好な電気的接続
をとることができる。
The results of measuring the etching rates of various films using one example of the above etching solution are as follows: silicon oxide film: 0.79 [nm / min] Ti silicide film: 1.04 [nm / min] Interlayer insulating film: 2.91 [nm / min] Polysilicon film: 0.74 [nm / min] According to this data, the etching rate of the Ti silicide film is substantially equal to that of the silicon oxide film. For example,
The ratio of the etching rate R Ti of the Ti silicide film to the etching rate R Ox of the silicon oxide film is R Ti / R Ox =
It is about 1.32. Therefore, the amount of etching of the refractory metal silicide film is smaller than before, and the native oxide film on the substrate surface can be removed stably. Therefore, good electrical connection can be obtained between silicon and the metal, and between silicide and the metal.

【0025】次に、シリコンおよびシリサイド上に導電
性の密着層(図示せず)を成膜する。密着性がよいの
で、材料としてはTiN等が好ましい。また、成膜法
は、ステップカバリッジがよいので、スパッタリング法
が好ましい。
Next, a conductive adhesion layer (not shown) is formed on silicon and silicide. The material is preferably TiN or the like because of good adhesion. In addition, the film formation method is preferably a sputtering method because of good step coverage.

【0026】この後、コンタクトホール15に導電体を
埋め込んでコンタクトプラグ17を形成する(図3
(b))。プラグ17の形成方法の一例を示せば、CV
D法により基板全面にタングステン(W)膜を成膜し、
エッチバック法を用いて層間絶縁膜13が露出するまで
W膜をエッチングして、コンタクトホール15に埋め込
まれたタングステンのプラグ17を形成する方法があ
る。このようなプラグ17の材料としては導電性材料で
あって、特にタングステン(W)等の高融点金属、アル
ミニウム合金等が、成膜および加工が比較的容易なので
好ましい。
Thereafter, a conductor is embedded in the contact hole 15 to form a contact plug 17 (FIG. 3).
(B)). An example of a method for forming the plug 17 is CV
A tungsten (W) film is formed on the entire surface of the substrate by the D method,
There is a method of forming a tungsten plug 17 buried in the contact hole 15 by etching the W film using an etch-back method until the interlayer insulating film 13 is exposed. The material of such a plug 17 is a conductive material, and in particular, a high melting point metal such as tungsten (W), an aluminum alloy, or the like is preferable because film formation and processing are relatively easy.

【0027】プラグ17を形成後に、配線21を形成す
る(図3(c))。配線21は、基板全面に導電性膜を
成膜し、フォトリソグラフィ技術を用いて配線パターン
を形成し、このパターンをマスクとしてエッチングして
形成する。配線21は、例えば、銅(Cu)を含有した
アルミニウム合金膜をスパッタリング法により成膜し
て、RIE法により異方性エッチングして形成する。配
線21の他の材料としては、純アルミニウム、Al−シ
リコン(Si)、Al−Si−Cu等の種々のアルミニ
ウム合金等の導電性材料が、成膜および加工が容易なの
で好ましい。また、これらの材料を積層して形成したも
のを用いてもよい。
After forming the plug 17, the wiring 21 is formed (FIG. 3C). The wiring 21 is formed by forming a conductive film over the entire surface of the substrate, forming a wiring pattern using photolithography, and etching using the pattern as a mask. The wiring 21 is formed by, for example, forming an aluminum alloy film containing copper (Cu) by a sputtering method and anisotropically etching by an RIE method. As the other material of the wiring 21, a conductive material such as various aluminum alloys such as pure aluminum, Al-silicon (Si), and Al-Si-Cu is preferable because film formation and processing are easy. Further, a material formed by stacking these materials may be used.

【0028】なお、上記の説明では、N型拡散層と金属
間、高融点金属シリサイド層と金属間において良好な電
気的接続を確保する場合について説明したが、シリコン
半導体層として、N型拡散層に限ることなく、P型拡散
層でもよい。また、ポリシリコン層と金属間等について
も同様に適用できる。
In the above description, a case has been described in which good electrical connection is ensured between the N-type diffusion layer and the metal, and between the refractory metal silicide layer and the metal. However, the N-type diffusion layer is used as the silicon semiconductor layer. However, a P-type diffusion layer may be used. Further, the same can be applied to a portion between a polysilicon layer and a metal.

【0029】以上説明した方法を用いることにより、シ
リコン層と金属間、シリサイドと金属間等において良好
なコンタクト特性を有する半導体装置を製造できる。
By using the method described above, it is possible to manufacture a semiconductor device having good contact characteristics between the silicon layer and the metal, between the silicide and the metal, and the like.

【0030】したがって、以上説明したように、少なく
ともフッ化水素酸、フッ化アンモニウム、水およびエチ
レングリコールを含有する溶液であって、フッ化水素酸
とフッ化アンモニウムの合計含有量が5重量%以下であ
る溶液は、組成的にも安定であり、更に高融点金属シリ
サイド膜とシリコン酸化膜のエッチングレートとの比、
つまりRSi/ROxが小さいので、自然酸化膜をエッチン
グする溶液として有用である。
Therefore, as described above, a solution containing at least hydrofluoric acid, ammonium fluoride, water and ethylene glycol, wherein the total content of hydrofluoric acid and ammonium fluoride is 5% by weight or less. Is stable in composition, and furthermore, the ratio of the etching rate of the refractory metal silicide film to the silicon oxide film,
That is, since R Si / R Ox is small, it is useful as a solution for etching a native oxide film.

【0031】[0031]

【発明の効果】以上、詳細に説明したように、本発明に
係わる半導体装置の製造方法において、少なくともフッ
化水素酸、フッ化アンモニウム、水およびエチレングリ
コールを含有する溶液であって、且つフッ化水素酸とフ
ッ化アンモニウムの合計含有量が5重量%以下の溶液
は、従来の溶液に比べて組成的に安定であるため、エッ
チングレートも変動しにくい。つまり、エッチング溶液
の安定性が向上するので、製造プロセスへの適用が容易
となる。
As described above in detail, in the method of manufacturing a semiconductor device according to the present invention, a solution containing at least hydrofluoric acid, ammonium fluoride, water and ethylene glycol, and A solution having a total content of hydrogen acid and ammonium fluoride of 5% by weight or less is compositionally stable as compared with a conventional solution, so that the etching rate is not easily changed. That is, since the stability of the etching solution is improved, application to a manufacturing process is facilitated.

【0032】併せて、この溶液は、高融点金属シリサイ
ド膜とシリコン酸化膜のエッチングレートとの比RSi
Oxも小さいので、シリコン層、シリサイド層等の導電
層上に形成される自然酸化膜をエッチングするときに、
シリサイド膜の除去量を低減しつつ、且つ自然酸化膜も
除去できる。
At the same time, the solution has a ratio R Si / r of the etching rate of the refractory metal silicide film and the silicon oxide film.
Since R Ox is also small, when etching a natural oxide film formed on a conductive layer such as a silicon layer or a silicide layer,
The natural oxide film can be removed while reducing the removal amount of the silicide film.

【0033】したがって、シリコンと金属間、シリサイ
ドと金属間等において、良好な電気的接続を確保した半
導体装置の製造方法を提供できる。
Therefore, it is possible to provide a method of manufacturing a semiconductor device in which good electrical connection is ensured between silicon and a metal, between silicide and a metal, and the like.

【図面の簡単な説明】[Brief description of the drawings]

【図1】図1(a)〜(c)は、それぞれ本発明に係わ
る半導体装置の製造方法の一実施態様を示した模式断面
図である。
FIGS. 1A to 1C are schematic cross-sectional views illustrating one embodiment of a method for manufacturing a semiconductor device according to the present invention.

【図2】図2(a)〜(c)は、それぞれ本発明に係わ
る半導体装置の製造方法の一実施態様を示した模式断面
図である。
FIGS. 2A to 2C are schematic cross-sectional views showing one embodiment of a method for manufacturing a semiconductor device according to the present invention.

【図3】図3(a)〜(c)は、ぞれぞれ本発明に係わ
る半導体装置の製造方法の一実施態様を示した模式断面
図である。
FIGS. 3A to 3C are schematic cross-sectional views illustrating one embodiment of a method for manufacturing a semiconductor device according to the present invention.

【図4】図4は、従来の技術を説明するための半導体装
置の模式図である。
FIG. 4 is a schematic view of a semiconductor device for explaining a conventional technique.

【図5】図5は、従来の技術において、Tiシリサイド
膜のエッチングレートとシリコン酸化膜のエッチングレ
ートと比の特性を示した特性図である。
FIG. 5 is a characteristic diagram showing characteristics of a ratio between an etching rate of a Ti silicide film and an etching rate of a silicon oxide film in a conventional technique.

【符号の説明】[Explanation of symbols]

1…シリコン半導体基板、3…素子分離膜、5…N型拡
散層、7…シリコン酸化膜、9…Ti膜、11…Tiシ
リサイド膜、13…絶縁膜、15…コンタクトホール、
17…コンタクトプラグ、21…配線
DESCRIPTION OF SYMBOLS 1 ... Silicon semiconductor substrate, 3 ... Element isolation film, 5 ... N type diffusion layer, 7 ... Silicon oxide film, 9 ... Ti film, 11 ... Ti silicide film, 13 ... Insulating film, 15 ... Contact hole,
17 contact plug, 21 wiring

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 シリコン半導体層上に高融点金属シリサ
イド膜を形成する工程と、 少なくともフッ化水素酸、フッ化アンモニウム、水およ
びエチレングリコールを含有する溶液であって、且つフ
ッ化水素酸とフッ化アンモニウムの合計含有量が5重量
%以下である溶液により前記シリコン半導体層をエッチ
ングする工程と、を備えることを特徴とする半導体装置
の製造方法。
A step of forming a refractory metal silicide film on a silicon semiconductor layer; a step of forming a solution containing at least hydrofluoric acid, ammonium fluoride, water and ethylene glycol; Etching the silicon semiconductor layer with a solution having a total content of ammonium chloride of 5% by weight or less.
【請求項2】 シリコン半導体層上に設けられた拡散層
表面に高融点金属シリサイド膜を形成する工程と、 前記シリコン半導体層上に絶縁膜を形成する工程と、 金属配線と前記拡散層との接続および前記金属配線と前
記高融点金属シリサイド膜との接続をとるためのコンタ
クトホールを前記絶縁膜に設ける工程と、 少なくともフッ化水素酸、フッ化アンモニウム、水およ
びエチレングリコールを含有する溶液であって、且つフ
ッ化水素酸とフッ化アンモニウムの合計含有量が5重量
%以下である溶液により、前記シリコン半導体層をエッ
チングする工程と、 前記金属配線を形成する工程と、を備えることを特徴と
する半導体装置の製造方法。
A step of forming a refractory metal silicide film on a surface of the diffusion layer provided on the silicon semiconductor layer; a step of forming an insulating film on the silicon semiconductor layer; Providing a contact hole for making a connection and a connection between the metal wiring and the refractory metal silicide film in the insulating film; and a solution containing at least hydrofluoric acid, ammonium fluoride, water and ethylene glycol. A step of etching the silicon semiconductor layer with a solution having a total content of hydrofluoric acid and ammonium fluoride of 5% by weight or less; and a step of forming the metal wiring. Semiconductor device manufacturing method.
JP34202396A 1996-12-20 1996-12-20 Manufacturing method of semiconductor device Expired - Fee Related JP3610710B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34202396A JP3610710B2 (en) 1996-12-20 1996-12-20 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34202396A JP3610710B2 (en) 1996-12-20 1996-12-20 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JPH10189722A true JPH10189722A (en) 1998-07-21
JP3610710B2 JP3610710B2 (en) 2005-01-19

Family

ID=18350589

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34202396A Expired - Fee Related JP3610710B2 (en) 1996-12-20 1996-12-20 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP3610710B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100484847B1 (en) * 2001-08-24 2005-04-22 샤프 가부시키가이샤 Substrate having buried structure, display device including the substrate, method of making the substrate and method for fabricating the display device
KR100703014B1 (en) * 2005-10-26 2007-04-06 삼성전자주식회사 Silicon oxide etching solution and method of manufacturing a semiconductor device using the same
JP2008053723A (en) * 2006-08-21 2008-03-06 Cheil Industries Inc Silicon oxide film selective wet etching solution
WO2012023387A1 (en) * 2010-08-20 2012-02-23 三菱瓦斯化学株式会社 Method for producing transistor

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100484847B1 (en) * 2001-08-24 2005-04-22 샤프 가부시키가이샤 Substrate having buried structure, display device including the substrate, method of making the substrate and method for fabricating the display device
KR100703014B1 (en) * 2005-10-26 2007-04-06 삼성전자주식회사 Silicon oxide etching solution and method of manufacturing a semiconductor device using the same
US7351667B2 (en) 2005-10-26 2008-04-01 Samsung Electronics Co., Ltd. Etching solution for silicon oxide method of manufacturing a semiconductor device using the same
JP2008053723A (en) * 2006-08-21 2008-03-06 Cheil Industries Inc Silicon oxide film selective wet etching solution
WO2012023387A1 (en) * 2010-08-20 2012-02-23 三菱瓦斯化学株式会社 Method for producing transistor
US8859411B2 (en) 2010-08-20 2014-10-14 Mitsubishi Gas Chemical Company, Inc. Method for producing transistor
JP5853953B2 (en) * 2010-08-20 2016-02-09 三菱瓦斯化学株式会社 Method for manufacturing transistor

Also Published As

Publication number Publication date
JP3610710B2 (en) 2005-01-19

Similar Documents

Publication Publication Date Title
US5833817A (en) Method for improving conformity and contact bottom coverage of sputtered titanium nitride barrier layers
US7480990B2 (en) Method of making conductor contacts having enhanced reliability
JP2861869B2 (en) Method for manufacturing semiconductor device
US6436805B1 (en) Local interconnect structures and methods for making the same
JP2978748B2 (en) Method for manufacturing semiconductor device
US8058695B2 (en) Semiconductor device
US6531749B1 (en) Field effect transistor having a two layered gate electrode
US5518961A (en) Semiconductor integrated circuit device with wiring microstructure formed on gates and method of manufacturing the same
JP2734344B2 (en) Method for manufacturing semiconductor device
JPH08111527A (en) Preparation of semiconductor device with self-conformity silicide region
JPH10233447A (en) Semiconductor device and its manufacturing method
US6222267B1 (en) Semiconductor device and manufacturing thereof
JPH08340109A (en) Manufacture of semiconductor device
JPH10189722A (en) Manufacture of semiconductor device
JP3331304B2 (en) Method for manufacturing semiconductor device
US20040157469A1 (en) Semiconductor device and method of fabricating the same
JP2000228523A (en) Field-effect transistor and manufacture thereof
JPH1041298A (en) Semiconductor device and its manufacture
JPH11204507A (en) Manufacture of semiconductor device
JPH11288923A (en) Trench forming method and manufacture thereof
JP3201318B2 (en) Method for manufacturing semiconductor device
JPH11102877A (en) Conversion method of nitride metal, and manufacture of semiconductor device
JPH11354465A (en) Semiconductor device
JPH08139190A (en) Manufacture of semiconductor device
JPH0756866B2 (en) Method for manufacturing semiconductor integrated circuit device

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20040713

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040720

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040928

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041011

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091029

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091029

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101029

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101029

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111029

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111029

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121029

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees