JP3610710B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP3610710B2 JP3610710B2 JP34202396A JP34202396A JP3610710B2 JP 3610710 B2 JP3610710 B2 JP 3610710B2 JP 34202396 A JP34202396 A JP 34202396A JP 34202396 A JP34202396 A JP 34202396A JP 3610710 B2 JP3610710 B2 JP 3610710B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- silicide
- silicon
- hydrofluoric acid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に、高融点金属シリサイド膜がシリコン層上の一部に形成される半導体装置において、シリコン層と金属配線、高融点金属シリサイド層と金属配線等との良好な電気的接続を得ることができる半導体装置の製造方法に関する。
【0002】
【従来の技術】
半導体装置では、シリコン基板上に形成された拡散層、高融点金属シリサイド層等と、金属配線との良好な電気的接続を得るために、これらの層上に形成される自然シリコン酸化膜(以下、自然酸化膜という)を除去する必要がある。従来は、この種の酸化膜を除去する方法として、フッ化水素酸と水との混合溶液により除去する方法、あるいはフッ化水素酸の重量含有率が3〜5%であるようなフッ化水素酸、フッ化アンモニウムおよび水を含んだバッファード溶液(緩衝溶液)により除去する方法が使用されていた。
【0003】
【発明が解決しようとする課題】
しかし、上述の混合溶液、バッファード溶液による方法では、自然酸化膜だけでなく高融点金属シリサイド膜もエッチングされてしまい、そのエッチングレートは酸化膜のエッチングレートよりも大きかった。図4は、このような状況を説明するための模式図である。LOCOS酸化膜36により分離された高融点金属シリサイド層32とシリコン半導体層34とが半導体基板30上に混在する。これらの層32、34上には、自然酸化膜(図示せず)が形成されているため、従来の方法により自然酸化膜を除去しようとすると、この酸化膜と共にシリサイド層32もエッチングされてしまう。このため、自然酸化膜を十分に除去しようとして十分なエッチング時間をとると、シリサイド層32のエッチングも共に進んでしまい、半導体装置の特性上好ましくなかった。
【0004】
したがって、高融点金属シリサイド膜のエッチングレートRSiとシリコン酸化膜のエッチングレートROxとの比、すなわちRSi/ROxの小さいエッチング溶液が望まれていた。
【0005】
一方、特許2522389号公報には、この種の酸化膜を除去する方法が提案されている。この方法では、(HF)/(HF+NH4F+H2O)(重量比)が0.5%以下を満足するフッ化水素酸、フッ化アンモニウムおよび水を含有した溶液により、シリコン半導体層をエッチングして自然酸化膜を除去している。この溶液を用いれば、高融点金属シリサイド膜のエッチングレートとシリコン酸化膜のエッチングレートの比RSi/ROxを小さくできる。Tiシリサイド膜の場合のエッチング特性を図5に示す。フッ化水素酸の含有率が0.5%以下では、この比RSi/ROxが小さくなっていることがわかる。
【0006】
ところが、この溶液は組成的に安定ではなく、使用しているとすぐにエッチングレートが変化してしまうという特性をもっている。このため、好適なエッチングレートを有し、且つ組成的にも安定な溶液を用いて、もっと適用が簡単なプロセスを開発することが要望されていた。
【0007】
本発明の目的は、このような要望を鑑みてなされたものであり、シリサイド層が一部に形成されたシリコン半導体層上において、シリコンと金属間、高融点金属シリサイドと金属間において良好なコンタクト特性を得ることができる半導体装置の製造方法を提供することにある。
【0008】
【課題を解決するための手段】
そこで、本発明は次のような構成とした。
【0009】
本発明に係わる半導体装置の製造方法では、シリコン半導体層上に高融点金属シリサイド膜を形成する工程と、少なくともフッ化水素酸、フッ化アンモニウム、水およげエチレングリコールを含有する溶液であって、且つフッ化水素酸とフッ化アンモニウムの合計含有量が5重量%以下である溶液によりシリコン半導体層上及び前記高融点金属シリサイド膜上の自然シリコン酸化膜をエッチングする工程と、を備える。
【0010】
このように、少なくともフッ化水素酸、フッ化アンモニウム、水およびエチレングリコールを含有する溶液であって、且つフッ化水素酸とフッ化アンモニウムの合計含有量が5重量%以下である溶液は、組成的に安定であるため、エッチングレートが変動しにくい。更に、この溶液は、高融点金属シリサイド膜のエッチングレートとシリコン酸化膜のエッチングレートとの比が小さいという特性をも持つため、自然酸化膜をエッチングに適用すると、シリサイド層の膜減りを低減しつつ、且つ自然酸化膜も除去できる。
【0011】
本発明に係わる半導体装置の製造方法では、シリコン半導体層上に設けられた拡散層表面に高融点金属シリサイド膜を形成する工程と、シリコン半導体層上に絶縁膜を形成する工程と、金属配線と拡散層との凄続および金属配線と高融点金属シリサイド膜との接続をとるためのコンタクトホールを絶縁膜に設ける工程と、少なくともフッ化水素酸、フッ化アンモニウム、水およびエチレングリコールを含有する溶液であって、且つフッ化水素酸とフッ化アンモニウムの合計含有量が5重量%以下である溶液により、拡散層上及び前記高融点金属シリサイド膜上の自然シリコン酸化膜をエッチングする工程と、金属配線を形成する工程と、を備える。
【0012】
このように、少なくともフッ化水素酸、フッ化アンモニウム、水およびエチレングリコールを含有する溶液であって、且つフッ化水素酸とフッ化アンモニウムの合計含有量が5重量%以下である溶液は、組成的に安定であるため、エッチングレートが変動しにくい。また、この溶液では、高融点金属シリサイド膜のエッチングレートとシリコン酸化膜のエッチングレートとの比が小さいという特性を併せて持つため、コンタクトホールに形成された自然酸化膜をエッチングに適用すると、シリサイド層の膜減りを低減しつつ、且つ自然酸化膜も除去できる。したがって、シリコンと金属間、高融点金属シリサイドと金属間において良好な電気的特性が得られる。
【0013】
【発明の実施の形態】
以下、添付図面を参照しながら本発明を説明する。また、同一の部分には同一の符号を付して、重複する説明は省略する。
【0014】
図1〜図3は、本発明に係わる半導体装置の製造方法について、一実施態様の工程断面を示した模式断面図である。これらの図面を用いて、本実施の態様を説明する。なお、シリコン半導体層としてシリコン半導体基板1を(以下、基板という)用いた場合を説明する。なお、絶縁基板上にシリコン半導体層を形成したもの等を用いてもよい。
【0015】
まず、基板1上に素子分離膜3を形成する(図1(a))。素子分離膜3は、例えば、温度950[℃]、ウエット酸化という条件で、LOCOS法により熱酸化膜を形成する。この素子分離膜3により後に形成される拡散層およびシリサイド層が電気的に分離される。
【0016】
次いで、拡散層5を形成する(図1(b))。拡散層は、例えば、エネルギー10〜30[keV]、ドーズ量1×1014〜1×1015[cm−2]で砒素(As+)をイオン注入し、この後に温度900[℃]、時間30[分]の熱処理を行って不純物の活性化を行い、N型拡散層を形成する。なお、P型拡散層を形成する場合は、ホウ素(B+)等をイオン注入すればよい。
【0017】
拡散層5を形成した後に、シリサイドマスク膜7を形成する(図1(c))。このマスク膜7は絶縁膜であって、シリサイド層を形成しない拡散層上を覆って形成される。マスク膜7は、例えば、CVD(Chemical Vaper Deposition:化学的気相成長)法により厚さ500[nm]のシリコン酸化膜を基板全面に成膜し、フォトリソグラフィ技術を用いてパターンを形成して、このパターンをマスクにしてRIE(Reactive Ion Etching)法により異方性エッチングして、図1(c)左側の拡散層上にある酸化膜を除去してマスク膜7を形成する。
【0018】
続いて、シリサイドを形成すための金属膜9を成膜する(図2(a))。金属膜9の材料としては、シリコンとシリサイド合金を形成する金属を用いる。更に、半導体製造工程の熱工程との整合性の点から高融点金属が好ましい。特に、低抵抗のシリサイドが形成できるので、チタン(Ti)を用いることが好ましい。他の金属材料としては、コバルト(Co)、ニッケル(Ni)等を使用してもよい。金属膜9の成膜条件の一例を示せば、厚さ30[nm]のTi薄膜をスパッタリング法により基板全面に成膜する方法がある。この成膜方法は、スパッタリング法に限らず、他に真空蒸着法等の物理的蒸着法を用いてもよく、またCVD法を用いてもよい。
【0019】
金属膜9を成膜した後に、シリサイド膜11を形成する(図2(b))。シリサイド膜11は、拡散層5中のシリコンと金属膜9中の金属とを熱処理により反応させて形成する。熱処理条件の一例を以下に示す。まず、RTA(RapidThermal Anneal)法により、温度650[℃]、時間30[秒]の条件で熱処理して、シリコンとTiを反応させてシリサイドを形成する。シリコンと反応しなかったTiは、硫酸と過酸化水素水との混合液を使用して除去する。この後、温度800[℃]、時間30[秒]の条件で熱処理炉でアニールを行うと、Tiシリサイド膜11が形成される。これにより、基板の表面の一部に高融点金属シリサイド膜が形成される。
【0020】
次いで、絶縁膜13を形成する(図2(c))。絶縁膜13は、基板上のシリサイド膜11等とこの上層の金属配線を絶縁するために基板全面に形成される層間絶縁膜である。層間絶縁膜13の成膜条件の一例を示せば、常圧CVD法で厚さ800[nm]の酸化膜、例えば、BPSG(ボロン・リン・ドープシリケートガラス)膜を形成し、温度850[℃]、時間30[分]の条件でリフローを熱処理炉で行い、基板表面を平坦化する方法がある。層間絶縁膜13の材料としては、これに限られることなく、SiN系、SiON系、他のSi02系またはこれらに他の元素(半導体に不純物として添加する元素)を含有させた材料等が、成膜および加工が容易なので好ましい。また、これら複数の材料を積層し形成してもよい。絶縁膜の平坦化方法としては、レジストまたはSOG(Spin On Glass)を用いたエッチバック法等を用いてもよい。
【0021】
層間絶縁膜13を形成後に、コンタクトホール15を開口する(図3(a))。コンタクトホール15は、フォトリソグラフィ技術を用いてコンタクト形成領域にパターンを形成し、層間絶縁膜13の下に形成された導体層5、11に達するまでRIE法により層間絶縁膜13を異方性エッチングして形成する。
【0022】
続いて、コンタクトホール15に導電体を埋め込んでコンタクトプラグ17を形成するための前処理を行う。この方法の一例を下記に示す。
【0023】
まず、シリコンと金属間、シリサイドと金属間において良好な電気的接続をとるために、コンタクトホール15上に形成されている自然酸化膜(図示せず)をエッチングにより除去する。エッチング溶液としては、少なくともフッ化水素酸、フッ化アンモニウム、水およびエチレングリコールを含有し、且つフッ化水素酸とフッ化アンモニウムの合計含有量が5重量%以下である溶液を用いると、組成的に安定であるため、エッチングレートが変動し難く、更にエッチング速度またはエッチングレートの比が好適な範囲となる。したがって、基板上の自然酸化膜を除去する溶液として、好ましいことが判明した。エッチング時間としては、180[秒]程度が、シリサイド膜11および拡散層5との良好な電気的接続をとる上で好ましい。なお、上記の溶液において、フッ化水素酸とフッ化アンモニウムの合計含有量が5重量%以下としたのは、シリサイドと自然酸化膜との選択比が好ましい範囲にあると共に、エッチングレートの安定性も良好であるからである。また、合計含有量が5重量%を越えると、エッチングレートの安定性が悪化し、あるいはシリサイドと自然酸化膜との選択比が悪化するという不都合が生じる。
【0024】
上記エッチング溶液の一例を用いて、様々な膜のエッチングレートを測定した結果を示すと、
シリコン酸化膜 :0.79[nm/分]
Tiシリサイド膜:1.04[nm/分]
層間絶縁膜 :2.91[nm/分]
ポリシリコン膜 :0.74[nm/分]
となる。このデータから、Tiシリサイド膜はシリコン酸化膜とほほ同等のエッチングレートである。例えば、Tiシリサイド膜のエッチングレートRTiとシリコン酸化膜のエッチングレートROxとの比は、RTi/ROx=1.32程度である。一方、従来のフッ化水素酸の重量含有率が3〜5%であるようなフッ化水素酸、フッ化アンモニウムおよび水を含んだバッファード溶液により自然酸化膜を除去した場合には、前記図5に示したように、チタンシリサイド膜のエッチレート/シリコン酸化膜のエッチレート(R Ti /R Ox )=3〜5程度になる。故に、高融点金属シリサイド膜のエッチング量は従来よりも少なくなり、且つ基板表面の自然酸化膜を安定して除去できる。したがって、シリコンと金属間、シリサイドと金属間において良好な電気的接続をとることができる。
【0025】
次に、シリコンおよびシリサイド上に導電性の密着層(図示せず)を成膜する。密着性がよいので、材料としてはTiN等が好ましい。また、成膜法は、ステップカバリッジがよいので、スパッタリング法が好ましい。
【0026】
この後、コンタクトホール15に導電体を埋め込んでコンタクトプラグ17を形成する(図3(b))。プラグ17の形成方法の一例を示せば、CVD法により基板全面にタングステン(W)膜を成膜し、エッチバック法を用いて層間絶縁膜13が露出するまでW膜をエッチングして、コンタクトホール15に埋め込まれたタングステンのプラグ17を形成する方法がある。このようなプラグ17の材料としては導電性材料であって、特にタングステン(W)等の高融点金属、アルミニウム合金等が、成膜および加工が比較的容易なので好ましい。
【0027】
プラグ17を形成後に、配線21を形成する(図3(c))。配線21は、基板全面に導電性膜を成膜し、フォトリソグラフィ技術を用いて配線パターンを形成し、このパターンをマスクとしてエッチングして形成する。配線21は、例えば、銅(Cu)を含有したアルミニウム合金膜をスパッタリング法により成膜して、RIE法により異方性エッチングして形成する。配線21の他の材料としては、純アルミニウム、Al−シリコン(Si)、Al−Si−Cu等の種々のアルミニウム合金等の導電性材料が、成膜および加工が容易なので好ましい。また、これらの材料を積層して形成したものを用いてもよい。
【0028】
なお、上記の説明では、N型拡散層と金属間、高融点金属シリサイド層と金属間において良好な電気的接続を確保する場合について説明したが、シリコン半導体層として、N型拡散層に限ることなく、P型拡散層でもよい。また、ポリシリコン層と金属間等についても同様に適用できる。
【0029】
以上説明した方法を用いることにより、シリコン層と金属間、シリサイドと金属間等において良好なコンタクト特性を有する半導体装置を製造できる。
【0030】
したがって、以上説明したように、少なくともフッ化水素酸、フッ化アンモニウム、水およびエチレングリコールを含有する溶液であって、フッ化水素酸とフッ化アンモニウムの合計含有量が5重量%以下である溶液は、組成的にも安定であり、更に高融点金属シリサイド膜とシリコン酸化膜のエッチングレートとの比、つまりRSi/ROxが小さいので、自然酸化膜をエッチングする溶液として有用である。
【0031】
【発明の効果】
以上、詳細に説明したように、本発明に係わる半導体装置の製造方法において、少なくともフッ化水素酸、フッ化アンモニウム、水およびエチレングリコールを含有する溶液であって、且つフッ化水素酸とフッ化アンモニウムの合計含有量が5重量%以下の溶液は、従来の溶液に比べて組成的に安定であるため、エッチングレートも変動しにくい。つまり、エッチング溶液の安定性が向上するので、製造プロセスへの適用が容易となる。
【0032】
併せて、この溶液は、高融点金属シリサイド膜とシリコン酸化膜のエッチングレートとの比RSi/ROxも小さいので、シリコン層、シリサイド層等の導電層上に形成される自然酸化膜をエッチングするときに、シリサイド膜の除去量を低減しつつ、且つ自然酸化膜も除去できる。
【0033】
したがって、シリコンと金属間、シリサイドと金属間等において、良好な電気的接続を確保した半導体装置の製造方法を提供できる。
【図面の簡単な説明】
【図1】図1(a)〜(c)は、それぞれ本発明に係わる半導体装置の製造方法の一実施態様を示した模式断面図である。
【図2】図2(a)〜(c)は、それぞれ本発明に係わる半導体装置の製造方法の一実施態様を示した模式断面図である。
【図3】図3(a)〜(c)は、ぞれぞれ本発明に係わる半導体装置の製造方法の一実施態様を示した模式断面図である。
【図4】図4は、従来の技術を説明するための半導体装置の模式図である。
【図5】図5は、従来の技術において、Tiシリサイド膜のエッチングレートとシリコン酸化膜のエッチングレートと比の特性を示した特性図である。
【符号の説明】
1…シリコン半導体基板、3…素子分離膜、5…N型拡散層、7…シリコン酸化膜、9…Ti膜、11…Tiシリサイド膜、13…絶縁膜、15…コンタクトホール、17…コンタクトプラグ、21…配線[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor device, and in particular, in a semiconductor device in which a refractory metal silicide film is formed on a part of a silicon layer, the silicon layer and the metal wiring, the refractory metal silicide layer and the metal wiring, etc. The present invention relates to a method for manufacturing a semiconductor device capable of obtaining good electrical connection.
[0002]
[Prior art]
In a semiconductor device, in order to obtain a good electrical connection between a diffusion layer formed on a silicon substrate, a refractory metal silicide layer, etc., and a metal wiring, a natural silicon oxide film (hereinafter referred to as a silicon oxide film) formed on these layers is used. It is necessary to remove the natural oxide film). Conventionally, as a method of removing this kind of oxide film, a method of removing with a mixed solution of hydrofluoric acid and water, or hydrogen fluoride whose weight content of hydrofluoric acid is 3 to 5% A method of removing with a buffered solution (buffer solution) containing acid, ammonium fluoride and water has been used.
[0003]
[Problems to be solved by the invention]
However, in the method using the above mixed solution and buffered solution, not only the natural oxide film but also the refractory metal silicide film is etched, and the etching rate is larger than the etching rate of the oxide film. FIG. 4 is a schematic diagram for explaining such a situation. The refractory
[0004]
Therefore, an etching solution having a small ratio between the etching rate R Si of the refractory metal silicide film and the etching rate R Ox of the silicon oxide film, that is, R Si / R Ox has been desired.
[0005]
On the other hand, Japanese Patent No. 2522389 proposes a method of removing this kind of oxide film. In this method, the silicon semiconductor layer is etched with a solution containing hydrofluoric acid, ammonium fluoride, and water satisfying (HF) / (HF + NH 4 F + H 2 O) (weight ratio) of 0.5% or less. The natural oxide film is removed. If this solution is used, the ratio R Si / R Ox between the etching rate of the refractory metal silicide film and the etching rate of the silicon oxide film can be reduced. The etching characteristics in the case of the Ti silicide film are shown in FIG. It can be seen that when the content of hydrofluoric acid is 0.5% or less, the ratio R Si / R Ox is small.
[0006]
However, this solution is not compositionally stable and has a characteristic that the etching rate changes as soon as it is used. For this reason, it has been desired to develop a process that is easier to apply by using a solution having a suitable etching rate and compositionally stable.
[0007]
The object of the present invention has been made in view of such a demand. On a silicon semiconductor layer partially formed with a silicide layer, good contact is made between silicon and a metal and between a refractory metal silicide and a metal. An object of the present invention is to provide a method for manufacturing a semiconductor device capable of obtaining characteristics.
[0008]
[Means for Solving the Problems]
Therefore, the present invention has the following configuration.
[0009]
In the method for manufacturing a semiconductor device according to the present invention, a step of forming a refractory metal silicide film on a silicon semiconductor layer, and a solution containing at least hydrofluoric acid, ammonium fluoride, water and ethylene glycol, and Etching the natural silicon oxide film on the silicon semiconductor layer and the refractory metal silicide film with a solution having a total content of hydrofluoric acid and ammonium fluoride of 5% by weight or less.
[0010]
Thus, a solution containing at least hydrofluoric acid, ammonium fluoride, water, and ethylene glycol, and having a total content of hydrofluoric acid and ammonium fluoride of 5% by weight or less has a composition The etching rate is less likely to fluctuate. Furthermore, this solution also has a characteristic that the ratio between the etching rate of the refractory metal silicide film and the etching rate of the silicon oxide film is small. Therefore, when a natural oxide film is applied to the etching, the film loss of the silicide layer is reduced. In addition, the natural oxide film can be removed.
[0011]
In a method for manufacturing a semiconductor device according to the present invention, a step of forming a refractory metal silicide film on the surface of a diffusion layer provided on a silicon semiconductor layer, a step of forming an insulating film on the silicon semiconductor layer, a metal wiring, A step of providing an insulating film with a contact hole for connecting the diffusion layer and the metal wiring to the refractory metal silicide film, and a solution containing at least hydrofluoric acid, ammonium fluoride, water and ethylene glycol A step of etching the natural silicon oxide film on the diffusion layer and the refractory metal silicide film with a solution having a total content of hydrofluoric acid and ammonium fluoride of 5% by weight or less, and a metal Forming a wiring.
[0012]
Thus, a solution containing at least hydrofluoric acid, ammonium fluoride, water, and ethylene glycol, and having a total content of hydrofluoric acid and ammonium fluoride of 5% by weight or less has a composition The etching rate is less likely to fluctuate. In addition, since this solution has a characteristic that the ratio between the etching rate of the refractory metal silicide film and the etching rate of the silicon oxide film is small, when the natural oxide film formed in the contact hole is applied to the etching, The natural oxide film can also be removed while reducing the film thickness of the layer. Therefore, good electrical characteristics can be obtained between silicon and metal and between refractory metal silicide and metal.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
The present invention will be described below with reference to the accompanying drawings. Moreover, the same code | symbol is attached | subjected to the same part and the overlapping description is abbreviate | omitted.
[0014]
1 to 3 are schematic cross-sectional views showing a process cross-section of one embodiment of a method for manufacturing a semiconductor device according to the present invention. This embodiment will be described with reference to these drawings. A case where the silicon semiconductor substrate 1 (hereinafter referred to as a substrate) is used as the silicon semiconductor layer will be described. Note that a silicon semiconductor layer formed over an insulating substrate may be used.
[0015]
First, the
[0016]
Next, the
[0017]
After the
[0018]
Subsequently, a metal film 9 for forming silicide is formed (FIG. 2A). As a material of the metal film 9, a metal that forms a silicide alloy with silicon is used. Furthermore, a refractory metal is preferable from the viewpoint of consistency with the thermal process of the semiconductor manufacturing process. In particular, titanium (Ti) is preferably used because low-resistance silicide can be formed. As other metal materials, cobalt (Co), nickel (Ni), or the like may be used. An example of the deposition conditions for the metal film 9 is a method of depositing a Ti thin film having a thickness of 30 nm on the entire surface of the substrate by sputtering. This film forming method is not limited to the sputtering method, but may be a physical vapor deposition method such as a vacuum vapor deposition method or a CVD method.
[0019]
After the metal film 9 is formed, a
[0020]
Next, an insulating
[0021]
After forming the
[0022]
Subsequently, a pretreatment for forming a
[0023]
First, a natural oxide film (not shown) formed on the
[0024]
Using an example of the etching solution, the results of measuring the etching rate of various films are shown as follows:
Silicon oxide film: 0.79 [nm / min]
Ti silicide film: 1.04 [nm / min]
Interlayer insulating film: 2.91 [nm / min]
Polysilicon film: 0.74 [nm / min]
It becomes. From this data, the Ti silicide film has an etching rate almost equal to that of the silicon oxide film. For example, the ratio between the etching rate R Ti of the Ti silicide film and the etching rate R Ox of the silicon oxide film is about R Ti / R Ox = 1.32. On the other hand, when the natural oxide film is removed by a buffered solution containing hydrofluoric acid, ammonium fluoride, and water having a conventional hydrofluoric acid weight content of 3 to 5%, As shown in FIG. 5, the etching rate of the titanium silicide film / the etching rate of the silicon oxide film (R Ti / R Ox ) = about 3 to 5. Thus, the etching amount of the refractory metal silicide film is less than before, and the natural oxide film on the surface of the substrate can be stably removed. Therefore, good electrical connection can be established between silicon and metal and between silicide and metal.
[0025]
Next, a conductive adhesion layer (not shown) is formed on silicon and silicide. Since the adhesiveness is good, TiN or the like is preferable as the material. Further, the film forming method is preferably a sputtering method because step coverage is good.
[0026]
Thereafter, a
[0027]
After forming the
[0028]
In the above description, the case of ensuring good electrical connection between the N-type diffusion layer and the metal and between the refractory metal silicide layer and the metal has been described. However, the silicon semiconductor layer is limited to the N-type diffusion layer. Alternatively, a P-type diffusion layer may be used. Further, the present invention can be similarly applied between the polysilicon layer and the metal.
[0029]
By using the method described above, it is possible to manufacture a semiconductor device having good contact characteristics between the silicon layer and the metal, between the silicide and the metal, or the like.
[0030]
Therefore, as described above, a solution containing at least hydrofluoric acid, ammonium fluoride, water, and ethylene glycol, the total content of hydrofluoric acid and ammonium fluoride being 5% by weight or less Since the composition is stable and the ratio between the etching rate of the refractory metal silicide film and the silicon oxide film, that is, R Si / R Ox is small, it is useful as a solution for etching a natural oxide film.
[0031]
【The invention's effect】
As described above in detail, in the method for manufacturing a semiconductor device according to the present invention, a solution containing at least hydrofluoric acid, ammonium fluoride, water and ethylene glycol, and hydrofluoric acid and fluoride A solution having a total ammonium content of 5% by weight or less is compositionally more stable than a conventional solution, so that the etching rate is not easily changed. That is, since the stability of the etching solution is improved, application to the manufacturing process is facilitated.
[0032]
In addition, since this solution has a small ratio R Si / R Ox between the refractory metal silicide film and the etching rate of the silicon oxide film, the natural oxide film formed on the conductive layer such as the silicon layer or the silicide layer is etched. In this case, the natural oxide film can be removed while reducing the removal amount of the silicide film.
[0033]
Therefore, it is possible to provide a method for manufacturing a semiconductor device that ensures good electrical connection between silicon and metal, between silicide and metal, or the like.
[Brief description of the drawings]
FIGS. 1A to 1C are schematic cross-sectional views showing one embodiment of a method for manufacturing a semiconductor device according to the present invention, respectively.
FIGS. 2A to 2C are schematic cross-sectional views showing one embodiment of a method for manufacturing a semiconductor device according to the present invention, respectively.
FIGS. 3A to 3C are schematic sectional views showing one embodiment of a method for manufacturing a semiconductor device according to the present invention.
FIG. 4 is a schematic diagram of a semiconductor device for explaining a conventional technique.
FIG. 5 is a characteristic diagram showing a characteristic of a ratio between an etching rate of a Ti silicide film and an etching rate of a silicon oxide film in the prior art.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Silicon semiconductor substrate, 3 ... Element isolation film, 5 ... N type diffused layer, 7 ... Silicon oxide film, 9 ... Ti film, 11 ... Ti silicide film, 13 ... Insulating film, 15 ... Contact hole, 17 ... Contact plug , 21 ... Wiring
Claims (2)
少なくともフッ化水素酸、フッ化アンモニウム、水およびエチレングリコールを含有する溶液であって、且つフッ化水素酸とフッ化アンモニウムの合計含有量が5重量%以下である溶液により前記シリコン半導体層上及び前記高融点金属シリサイド膜上の自然シリコン酸化膜をエッチングする工程と、
を備えることを特徴とする半導体装置の製造方法。Forming a refractory metal silicide film on the silicon semiconductor layer;
A solution containing at least hydrofluoric acid, ammonium fluoride, water and ethylene glycol, and having a total content of hydrofluoric acid and ammonium fluoride of 5% by weight or less on the silicon semiconductor layer and Etching a natural silicon oxide film on the refractory metal silicide film;
A method for manufacturing a semiconductor device, comprising:
前記シリコン半導体層上に絶縁膜を形成する工程と、
金属配線と前記拡散層との接続および前記金属配線と前記高融点金属シリサイド膜との接続をとるためのコンタクトホールを前記絶縁膜に設ける工程と、
少なくともフッ化水素酸、フッ化アンモニウム、水およびエチレングリコールを含有する溶液であって、且つフッ化水素酸とフッ化アンモニウムの合計含有量が5重量%以下である溶液により、前記拡散層上及び前記高融点金属シリサイド膜上の自然シリコン酸化膜をエッチングする工程と、
前記金属配線を形成する工程と、
を備えることを特徴とする半導体装置の製造方法。Forming a refractory metal silicide film on the surface of the diffusion layer provided on the silicon semiconductor film;
Forming an insulating film on the silicon semiconductor layer;
Providing a contact hole in the insulating film for connecting the metal wiring and the diffusion layer and connecting the metal wiring and the refractory metal silicide film;
A solution containing at least hydrofluoric acid, ammonium fluoride, water and ethylene glycol, and having a total content of hydrofluoric acid and ammonium fluoride of 5% by weight or less on the diffusion layer and Etching a natural silicon oxide film on the refractory metal silicide film;
Forming the metal wiring;
A method for manufacturing a semiconductor device, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34202396A JP3610710B2 (en) | 1996-12-20 | 1996-12-20 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34202396A JP3610710B2 (en) | 1996-12-20 | 1996-12-20 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10189722A JPH10189722A (en) | 1998-07-21 |
JP3610710B2 true JP3610710B2 (en) | 2005-01-19 |
Family
ID=18350589
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34202396A Expired - Fee Related JP3610710B2 (en) | 1996-12-20 | 1996-12-20 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3610710B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3983019B2 (en) * | 2001-08-24 | 2007-09-26 | シャープ株式会社 | Manufacturing method of substrate having embedded structure and manufacturing method of display device |
KR100703014B1 (en) | 2005-10-26 | 2007-04-06 | 삼성전자주식회사 | Silicon oxide etching solution and method of manufacturing a semiconductor device using the same |
KR100860367B1 (en) * | 2006-08-21 | 2008-09-25 | 제일모직주식회사 | Wet etching solution having high selectivity for silicon oxide |
WO2012023387A1 (en) * | 2010-08-20 | 2012-02-23 | 三菱瓦斯化学株式会社 | Method for producing transistor |
-
1996
- 1996-12-20 JP JP34202396A patent/JP3610710B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10189722A (en) | 1998-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3128811B2 (en) | Method for manufacturing semiconductor device | |
US7480990B2 (en) | Method of making conductor contacts having enhanced reliability | |
US6436805B1 (en) | Local interconnect structures and methods for making the same | |
US5833817A (en) | Method for improving conformity and contact bottom coverage of sputtered titanium nitride barrier layers | |
US6160296A (en) | Titanium nitride interconnects | |
US6020254A (en) | Method of fabricating semiconductor devices with contact holes | |
JP2861869B2 (en) | Method for manufacturing semiconductor device | |
US6531749B1 (en) | Field effect transistor having a two layered gate electrode | |
US8058695B2 (en) | Semiconductor device | |
JPS60149150A (en) | Integrated circuit and method of producing same | |
US20020001935A1 (en) | Method of forming gate electrode in semiconductor device | |
KR100372675B1 (en) | Manufacturing method of semiconductor device with self-aligned silicide region | |
JP3610710B2 (en) | Manufacturing method of semiconductor device | |
US5827782A (en) | Multiple etch method for optimizing Inter-Metal Dielectric (IMD) spacer layer profile | |
US6248653B1 (en) | Method of manufacturing gate structure | |
US6222267B1 (en) | Semiconductor device and manufacturing thereof | |
US6534393B1 (en) | Method for fabricating local metal interconnections with low contact resistance and gate electrodes with improved electrical conductivity | |
JP3626009B2 (en) | Manufacturing method of semiconductor device | |
JPH08340109A (en) | Manufacture of semiconductor device | |
JP3331304B2 (en) | Method for manufacturing semiconductor device | |
TW200845390A (en) | Semiconductor structure including stepped source/drain region | |
US6764912B1 (en) | Passivation of nitride spacer | |
JPH11288923A (en) | Trench forming method and manufacture thereof | |
JPH0756866B2 (en) | Method for manufacturing semiconductor integrated circuit device | |
US20030036240A1 (en) | Method of simultaneous formation of local interconnect and gate electrode |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040713 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040720 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040903 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040928 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041011 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091029 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091029 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101029 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101029 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111029 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111029 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121029 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |