JPH10189671A - Probing pad structure of semiconductor wafer - Google Patents
Probing pad structure of semiconductor waferInfo
- Publication number
- JPH10189671A JPH10189671A JP8343625A JP34362596A JPH10189671A JP H10189671 A JPH10189671 A JP H10189671A JP 8343625 A JP8343625 A JP 8343625A JP 34362596 A JP34362596 A JP 34362596A JP H10189671 A JPH10189671 A JP H10189671A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- contact hole
- insulating film
- lower wiring
- probing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は半導体ウェーハのプ
ロービングパッド構造に関し、より詳しくは、プローブ
針の接触不良の防止を図った半導体ウェーハのプロービ
ングパッド構造に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor wafer probing pad structure, and more particularly to a semiconductor wafer probing pad structure for preventing poor contact of probe needles.
【0002】[0002]
【従来の技術】半導体集積回路の製造工程において、プ
ローバ装置を用いて半導体ウェーハに形成された各素子
の電気的特性が測定される。このプローバ装置は、図3
に示すように、真空チャック等からなるウェーハ支持台
上に固定保持されたウェーハ2に対し、プローブカード
3に多数設けられたプローブ針4を上から押し当てて各
プローブ針4に接続されたテスト回路(図示しない)に
より電気的特性を測定するものである。各プローブ針4
は、ウェーハ2に形成された電極パッドのうちテストに
必要な所定のパッドをプロービングパッドとして、この
パッドの上面に押し当てられる。2. Description of the Related Art In a manufacturing process of a semiconductor integrated circuit, an electrical characteristic of each element formed on a semiconductor wafer is measured using a prober device. This prober device is shown in FIG.
As shown in (1), a test in which a large number of probe needles 4 provided on a probe card 3 are pressed against a wafer 2 fixed and held on a wafer support table made of a vacuum chuck or the like and connected to each probe needle 4 The electrical characteristics are measured by a circuit (not shown). Each probe needle 4
Of the electrode pads formed on the wafer 2 are used as probing pads and are pressed against the upper surfaces of the pads.
【0003】図4は、従来のプロービングパッド構造を
示す。シリコン基板または下側の配線層との間の層間絶
縁膜からなる下地層5上に、アルミニウム等からなる下
層配線6がパターニングされて形成される。この下層配
線6上に、SiO2 等の絶縁膜からなる層間膜7が形成
され、この層間膜7にレジストマスクを用いたフォトリ
ソプロセスにより開口9が設けられ、これによりコンタ
クトホールが形成される。このコンタクトホールに上層
パッド8がパターニングされて形成される。このコンタ
クトホールを介して上層パッド8は下層配線6と電気的
に導通する。この場合、上層パッド8と同じ上層配線上
にはプラズマナイトライド(P−SiN)等の絶縁膜か
らなるパッシベーション膜が形成され、このパッシベー
ション膜は上層パッド8上からは除去される。このよう
な上層パッド8に対し、プローバ装置のプローブ針4が
上から押し当てられる。このとき、プローブ針4は、自
身の弾性により弾発的に上から押圧されるため、図の矢
印のように幾分水平方向に移動しながらパッド表面に接
触して特性テストが行なわれる。FIG. 4 shows a conventional probing pad structure. A lower wiring 6 made of aluminum or the like is patterned and formed on a base layer 5 made of an interlayer insulating film between the silicon substrate and a lower wiring layer. An interlayer film 7 made of an insulating film such as SiO2 is formed on the lower wiring 6, and an opening 9 is formed in the interlayer film 7 by a photolithography process using a resist mask, thereby forming a contact hole. The upper layer pad 8 is formed in this contact hole by patterning. The upper layer pad 8 is electrically connected to the lower layer wiring 6 via this contact hole. In this case, a passivation film made of an insulating film such as plasma nitride (P-SiN) is formed on the same upper wiring as the upper pad 8, and this passivation film is removed from the upper pad 8. The probe needle 4 of the prober device is pressed against the upper layer pad 8 from above. At this time, since the probe needle 4 is resiliently pressed from above by its own elasticity, the probe needle 4 comes into contact with the pad surface while slightly moving in the horizontal direction as shown by the arrow in the figure to perform the characteristic test.
【0004】図5は、上記従来のプロービングパッドの
パターニング位置関係の説明図である。図示したよう
に、層間膜7に設けた1つの開口9によりコンタクトホ
ール全体が形成され、この開口9を覆うように上層パッ
ド8が形成される。FIG. 5 is an explanatory diagram of a patterning positional relationship of the above-mentioned conventional probing pad. As shown in the figure, the entire contact hole is formed by one opening 9 provided in the interlayer film 7, and the upper layer pad 8 is formed so as to cover the opening 9.
【0005】しかしながら、このようなプロービングパ
ッドにプローブ針を接触させて測定を行なう場合、プロ
ーブ針の接触不良が問題となる。すなわち、上層パッド
8の表面に除去しきれなかったパッシベーション膜等の
絶縁膜が残留する場合や、アルミナ等の酸化膜が形成さ
れた場合に、この上層パッド8にプローブ針4を押し当
てても表面の絶縁膜のために確実な導通が得られない場
合がある。[0005] However, when the probe needle is brought into contact with such a probing pad for measurement, poor contact of the probe needle becomes a problem. That is, even if an insulating film such as a passivation film that cannot be completely removed remains on the surface of the upper layer pad 8 or an oxide film such as alumina is formed, the probe needle 4 may be pressed against the upper layer pad 8. In some cases, reliable conduction cannot be obtained due to the insulating film on the surface.
【0006】このような接触不良の問題に対処するた
め、従来以下のような方法が取られていた。 (1)プロービングをオーバードライブさせる。すなわ
ち、プローブ針を通常の押し当て力よりも大きい力でパ
ッドに対し押圧する。In order to address such a problem of poor contact, the following method has conventionally been adopted. (1) Overdrive the probing. That is, the probe needle is pressed against the pad with a force larger than the normal pressing force.
【0007】(2)プローブ針の先端を細くしてパッド
表面の絶縁膜を突き抜け易くする。(2) The tip of the probe needle is thinned to make it easy to penetrate the insulating film on the pad surface.
【0008】(3)テスト工程前にパッド表面の絶縁膜
を除去するための絶縁膜処理プロセスを施す。(3) Before the test step, an insulating film processing process for removing the insulating film on the pad surface is performed.
【0009】[0009]
【発明が解決しようとする課題】しかしながら、上記従
来のプロービングパッド表面の絶縁膜に起因する接触不
良に対する対処方法では、以下のような問題があった。
上記(1)のプロービングのオーバードライブによる方
法では、プローブ針を強く押し付けるためパッド上の水
平移動量が大きくなってパッドから外れることがある。
プローブ針がパッドから外れないようにするためにはオ
ーバードライブ量には限界があり、高密度な回路パター
ンの微細化されたパッドに対しては不適当である。However, the above-mentioned conventional method for dealing with the contact failure caused by the insulating film on the surface of the probing pad has the following problems.
In the method based on the overdriving of the probing in the above (1), the amount of horizontal movement on the pad is large because the probe needle is pressed strongly, and the probe may come off the pad.
There is a limit to the amount of overdrive in order to prevent the probe needle from coming off the pad, and it is unsuitable for a fine pad having a high-density circuit pattern.
【0010】上記(2)のプローブ針の先端を細くして
鋭くする方法では、プローブ針が強度的に弱くなり、取
扱い性が悪く、また摩耗も大きくなって、針の寿命が短
くなり、交換頻度が高まって、メンテナンスが面倒にな
りコストも上昇する。In the method of (2), in which the tip of the probe needle is made thinner and sharper, the strength of the probe needle becomes weaker, the handling property becomes worse, the wear becomes larger, the life of the needle becomes shorter, and the probe is replaced. The frequency increases, the maintenance becomes troublesome, and the cost increases.
【0011】上記(3)のテスト前に絶縁膜処理プロセ
スを施す方法では、パッド上の絶縁膜の種類に応じて、
処理方法を変えなければならず、プロセスが複雑で管理
が面倒になり、また処理工程数の増加となって、製造プ
ロセス全体が複雑になり生産性の低下を来す。In the method of performing the insulating film treatment process before the test (3), the method according to the type of the insulating film on the pad is
The processing method must be changed, which complicates the process and complicates management, and increases the number of processing steps, complicating the entire manufacturing process and lowering productivity.
【0012】本発明は、上記従来技術の問題点を考慮し
てなされたものであって、簡単な構成で容易にパッド上
の絶縁膜に起因する接触不良を防止できる半導体ウェー
ハのプロービングパッド構造の提供を目的とする。SUMMARY OF THE INVENTION The present invention has been made in consideration of the above-mentioned problems of the prior art, and has a simple structure and can easily prevent a contact failure caused by an insulating film on a pad. For the purpose of providing.
【0013】[0013]
【課題を解決するための手段】前記目的を達成するた
め、本発明では、下層配線上の層間膜にコンタクトホー
ルが形成され、このコンタクトホールを介して前記下層
配線に導通する上層パッドが形成され、この上層パッド
にプローブ針を接触させてテストを行なう半導体ウェー
ハのプロービングパッド構造において、前記コンタクト
ホールは、複数の開口からなり、これらの開口と各開口
間に残る層間膜に対応して上層パッド表面に凹凸面が形
成されたことを特徴とする半導体ウェーハのプロービン
グパッド構造を提供する。In order to achieve the above object, according to the present invention, a contact hole is formed in an interlayer film on a lower wiring, and an upper pad which is electrically connected to the lower wiring through the contact hole is formed. In a probing pad structure for a semiconductor wafer in which a probe is brought into contact with the upper layer pad to perform a test, the contact hole includes a plurality of openings, and the upper layer pad corresponds to an interlayer film remaining between these openings and each opening. An object of the present invention is to provide a probing pad structure for a semiconductor wafer, characterized in that an uneven surface is formed on the surface.
【0014】この構成によれば、コンタクトホールが多
数の開口を有するマルチコンタクトホール形状となり、
上層パッド表面が凹凸面となるため、その表面に形成さ
れた或いは残留する絶縁膜が剥がれやすい状態となる。
したがって、オーバードライブ量を増加させることなく
通常の押圧力でプローブ針を押し当てることにより、プ
ローブ針が水平移動する際、パッド表面の絶縁膜はこの
プローブ針により容易に剥がされ、プローブ針は確実に
パッドと接触して安定なオーミックコンタクト状態で内
部の下層配線と導通する。According to this structure, the contact hole has a multi-contact hole shape having a large number of openings,
Since the surface of the upper pad has an uneven surface, the insulating film formed or remaining on the surface is easily peeled off.
Therefore, by pressing the probe needle with a normal pressing force without increasing the overdrive amount, when the probe needle moves horizontally, the insulating film on the pad surface is easily peeled off by the probe needle, and the probe needle is securely In this state, the pad contacts the pad and conducts to the internal lower wiring in a stable ohmic contact state.
【0015】[0015]
【発明の実施の形態】好ましい実施の形態においては、
前記下層配線は信号ラインであることを特徴としてい
る。DESCRIPTION OF THE PREFERRED EMBODIMENTS In a preferred embodiment,
The lower wiring is a signal line.
【0016】この構成においては、大電流が流れる電源
ラインのパッドにはマルチコンタクトホール構造は適用
せず比較的小電流の信号ラインのパッドにのみこのマル
チコンタクトホール構造を適用することができる。これ
により、電源ライン上のパッドの多孔形状に基づく大電
流でのエレクトロマイグレーションの増加を抑え安定し
た機能を保持して寿命短縮を防止することができる。ま
た、この場合、電源ラインには大電流が流れるため、パ
ッド表面に絶縁膜が存在していても、絶縁破壊により、
絶縁膜の影響はなくなり、プローブ針はパッドと導通状
態となる。In this configuration, the multi-contact hole structure is not applied to the pad of the power supply line through which a large current flows, and the multi-contact hole structure can be applied only to the pad of the signal line with a relatively small current. As a result, it is possible to suppress an increase in electromigration at a large current based on the porous shape of the pad on the power supply line, maintain a stable function, and prevent a shortening of the life. Also, in this case, since a large current flows in the power supply line, even if an insulating film exists on the pad surface, due to dielectric breakdown,
The effect of the insulating film disappears, and the probe needle becomes conductive with the pad.
【0017】さらに好ましい実施の形態においては、前
記上層パッドは、多層配線構造の最上層であることを特
徴としている。In a further preferred embodiment, the upper pad is the uppermost layer of a multilayer wiring structure.
【0018】この構成によれば、多層配線構造における
最上層のパッドに連通するコンタクトホールのみマルチ
コンタクトホール構造を適用し、それより下層のコンタ
クトホールは通常の1つの開口のコンタクトホール形状
とすることができる。これにより、下層配線層側のマル
チコンタクトホールの影響による上層配線のステップカ
バレージの悪化やコンタクトホールの位置ずれ、および
位置ずれ防止のための加工マージンの悪化等を防止する
ことができる。また、この場合、プローブ針が接触する
最上層のパッド表面に凹凸を形成するためには、この最
上層パッドに直接連通するコンタクトホールにのみこの
マルチコンタクトホール構造を適用すれば充分である。According to this structure, the multi-contact hole structure is applied only to the contact hole communicating with the uppermost pad in the multi-layer wiring structure, and the contact hole in the lower layer has a normal contact hole shape with one opening. Can be. As a result, it is possible to prevent the step coverage of the upper layer wiring from being deteriorated due to the influence of the multi-contact hole on the lower wiring layer side, the positional deviation of the contact hole, and the processing margin for preventing the positional deviation from being deteriorated. In this case, it is sufficient to apply the multi-contact hole structure only to the contact holes directly communicating with the uppermost pad in order to form irregularities on the surface of the uppermost pad contacting the probe needle.
【0019】なお、プロービングを行なうパッド表面の
凹凸による段差が大きい程絶縁膜は剥がれ易くなり接触
不良防止効果が高まるが、逆にこの段差が大きいと、パ
ッドに接合するワイヤボンディングの強度が弱くなる。
したがって、パッド表面の凹凸の度合いは、ワイヤボン
ディング強度とのトレードオフ関係を考慮して、マルチ
コンタクトホールのレイアウトや開口数および大きさ等
を適宜選定して、パッドの材質やサイズ等に応じて必要
充分で最適な凹凸面を形成することが望ましい。The larger the step due to the unevenness of the pad surface for probing, the more easily the insulating film is peeled off and the effect of preventing poor contact is increased. Conversely, if the step is large, the strength of wire bonding to the pad is reduced. .
Therefore, the degree of the unevenness on the pad surface is determined appropriately in consideration of the trade-off relationship with the wire bonding strength, by appropriately selecting the layout, the numerical aperture and the size of the multi-contact hole, and according to the material and size of the pad. It is desirable to form a necessary and sufficient and optimal uneven surface.
【0020】[0020]
【実施例】図1は、本発明の実施例に係るプロービング
パッド構造の断面図である。シリコン基板または下側の
配線層との間の層間絶縁膜からなる下地層5上に、アル
ミニウム等からなる下層配線6がパターニングされて形
成される。この下層配線6上に、SiO2 等の絶縁膜か
らなる層間膜7が形成され、この層間膜7にレジストマ
スクを用いたフォトリソプロセスにより多数の開口9が
設けられ、これによりマルチコンタクトホールが形成さ
れる。このマルチコンタクトホールにアルミニウム等か
らなる上層パッド8がパターニングされて形成される。
この場合、マルチコンタクトホールの各開口9とその間
に残る層間膜の突壁10により、上層パッド8の表面に
凹凸面が形成される。このような凹凸面が形成された状
態で、このマルチコンタクトホールを介して上層パッド
8は下層配線6と電気的に導通する。この場合、前述の
ように、上層パッド8と同じ上層配線上にはプラズマナ
イトライド(P−SiN)等の絶縁膜からなるパッシベ
ーション膜が形成され、このパッシベーション膜は上層
パッド8上からは除去される。このような上層パッド8
に対し、プローバ装置のプローブ針4が上から押し当て
られる。このとき、プローブ針4は、自身の弾性により
弾発的に上から押圧されるため、図の矢印のように幾分
水平方向に移動しながらパッド表面に接触して特性テス
トが行なわれる。FIG. 1 is a sectional view of a probing pad structure according to an embodiment of the present invention. A lower wiring 6 made of aluminum or the like is patterned and formed on a base layer 5 made of an interlayer insulating film between the silicon substrate and a lower wiring layer. An interlayer film 7 made of an insulating film such as SiO2 is formed on the lower wiring 6, and a large number of openings 9 are provided in the interlayer film 7 by a photolithography process using a resist mask, thereby forming a multi-contact hole. You. An upper pad 8 made of aluminum or the like is patterned and formed in the multi-contact hole.
In this case, an uneven surface is formed on the surface of the upper layer pad 8 by the openings 9 of the multi-contact hole and the projecting wall 10 of the interlayer film remaining therebetween. In a state where such an uneven surface is formed, the upper pad 8 is electrically connected to the lower wiring 6 via the multi-contact hole. In this case, as described above, a passivation film made of an insulating film such as plasma nitride (P-SiN) is formed on the same upper wiring as the upper pad 8, and the passivation film is removed from the upper pad 8. You. Such upper layer pad 8
The probe needle 4 of the prober device is pressed from above. At this time, since the probe needle 4 is resiliently pressed from above by its own elasticity, the probe needle 4 comes into contact with the pad surface while slightly moving in the horizontal direction as shown by the arrow in the figure to perform the characteristic test.
【0021】この場合、上層パッド8の表面が凹凸面で
あるため、その表面に形成された或いは残留する絶縁膜
が剥がれやすい状態となる。したがって、オーバードラ
イブ量を増加させることなく通常の押圧力でプローブ針
4を押し当てることにより、プローブ針が水平移動する
際、パッド表面の絶縁膜はこのプローブ針により容易に
剥がされ、プローブ針は確実にパッドと接触して安定な
オーミックコンタクト状態で内部の下層配線と導通す
る。In this case, since the surface of the upper layer pad 8 is uneven, the insulating film formed or remaining on the surface is easily peeled off. Therefore, by pressing the probe needle 4 with a normal pressing force without increasing the overdrive amount, when the probe needle moves horizontally, the insulating film on the pad surface is easily peeled off by the probe needle, and the probe needle It reliably contacts the pad and conducts to the internal lower wiring in a stable ohmic contact state.
【0022】図2は、上記実施例のマルチコンタクトホ
ールからなるプロービングパッドのパターニング位置関
係の説明図である。図示したように、上層パッド8の内
側に多数の開口9が形成され、各開口9間の連結部1
0’に絶縁膜を残すことにより図1の突壁10を形成す
る。このような開口9の数や寸法およびレイアウトは、
前述のように、後工程でのワイヤボンディング強度との
トレードオフを考慮して適当に選定される。FIG. 2 is an explanatory view of the patterning positional relationship of the probing pad composed of the multi-contact holes of the above embodiment. As illustrated, a number of openings 9 are formed inside the upper layer pad 8, and the connecting portions 1 between the openings 9 are formed.
The projecting wall 10 of FIG. 1 is formed by leaving the insulating film at 0 ′. The number, size and layout of such openings 9
As described above, an appropriate selection is made in consideration of the trade-off with the wire bonding strength in a later step.
【0023】[0023]
【発明の効果】以上説明したように、本発明では、プロ
ービングパッドの表面に凹凸を形成することにより、パ
ッド表面の絶縁膜に起因するプローブ針の接触不良をな
くし、信頼性の高い測定を実行して、品質の向上を図る
とともに生産性および歩留りを高めることができる。As described above, according to the present invention, by forming irregularities on the surface of the probing pad, the poor contact of the probe needle caused by the insulating film on the surface of the pad is eliminated, and highly reliable measurement is performed. As a result, quality can be improved, and productivity and yield can be increased.
【0024】また、本発明構造では、機械的にパッド表
面の絶縁膜を除去するため、いかなる種類の絶縁膜に対
しても適用可能であり、簡単な構成で確実に各種ウェー
ハのテストプロセスに適用でき使用性が高い。In the structure of the present invention, since the insulating film on the pad surface is mechanically removed, the present invention can be applied to any kind of insulating film. High usability.
【0025】さらに、本発明構造の凹凸面を有するパッ
ドは、コンタクトホール形成プロセスでのホール開口数
の増加したマスクを用いることにより得られるため、凹
凸形成のための特別なプロセスを増加させることなく容
易に形成可能であって、プロセスの複雑化や生産性の低
下およびコストの上昇を来すことはない。Further, since the pad having the uneven surface of the structure of the present invention can be obtained by using a mask having an increased hole numerical aperture in the contact hole forming process, a special process for forming the uneven surface is not required. Since it can be easily formed, the process does not become complicated, the productivity does not decrease, and the cost does not increase.
【0026】なお、本発明構造に対し使用されるプロー
ブ装置は、通常の斜め方向にプローブ針が設けられ、前
述のように、押圧力によって幾分水平移動する構成のプ
ローブカードに対し適用されるが、これに限らず、垂直
押圧式のプローブ針であっても、水平移動機構を備えた
ものであれば適用可能である。The probe device used for the structure of the present invention is applied to a probe card having a structure in which a probe needle is provided in a normal oblique direction and, as described above, moves somewhat horizontally by pressing force. However, the present invention is not limited to this, and a vertical pressing type probe needle can be applied as long as it has a horizontal movement mechanism.
【図1】 本発明の実施例に係るプロービングパッド構
造の断面図。FIG. 1 is a sectional view of a probing pad structure according to an embodiment of the present invention.
【図2】 図1のパッド構造のコンタクトホールの構成
説明図。FIG. 2 is a configuration explanatory view of a contact hole of the pad structure of FIG. 1;
【図3】 本発明で用いるプローバの基本構成図。FIG. 3 is a basic configuration diagram of a prober used in the present invention.
【図4】 従来のプロービングパッド構造の断面図。FIG. 4 is a cross-sectional view of a conventional probing pad structure.
【図5】 図4のパッド構造のコンタクトホールの構成
説明図。FIG. 5 is an explanatory view of a configuration of a contact hole having a pad structure of FIG. 4;
4:プローブ針、5:下地層、6:下層配線、7:層間
膜、8:上層パッド、9:開口、10:突壁。4: probe needle, 5: base layer, 6: lower wiring, 7: interlayer film, 8: upper pad, 9: opening, 10: projecting wall.
Claims (3)
形成され、 このコンタクトホールを介して前記下層配線に導通する
上層パッドが形成され、 この上層パッドにプローブ針を接触させてテストを行な
う半導体ウェーハのプロービングパッド構造において、 前記コンタクトホールは、複数の開口からなり、 これらの開口と各開口間に残る層間膜に対応して上層パ
ッド表面に凹凸面が形成されたことを特徴とする半導体
ウェーハのプロービングパッド構造。A contact hole formed in an interlayer film on the lower wiring, an upper pad electrically connected to the lower wiring through the contact hole, and a semiconductor for testing by bringing a probe needle into contact with the upper pad. In the wafer probing pad structure, the contact hole includes a plurality of openings, and an uneven surface is formed on an upper layer pad surface corresponding to the openings and an interlayer film remaining between the openings. Probing pad structure.
徴とする請求項1に記載の半導体ウェーハのプロービン
グパッド構造。2. The probing pad structure for a semiconductor wafer according to claim 1, wherein said lower wiring is a signal line.
であることを特徴とする請求項1または2に記載の半導
体ウェーハのプロービングパッド構造。3. The probing pad structure for a semiconductor wafer according to claim 1, wherein said upper layer pad is an uppermost layer of a multilayer wiring structure.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8343625A JPH10189671A (en) | 1996-12-24 | 1996-12-24 | Probing pad structure of semiconductor wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8343625A JPH10189671A (en) | 1996-12-24 | 1996-12-24 | Probing pad structure of semiconductor wafer |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10189671A true JPH10189671A (en) | 1998-07-21 |
Family
ID=18362981
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8343625A Pending JPH10189671A (en) | 1996-12-24 | 1996-12-24 | Probing pad structure of semiconductor wafer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10189671A (en) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100578695B1 (en) * | 2003-12-29 | 2006-05-12 | 주식회사 파이컴 | Method for manufacturing probe of flat panel display device |
US7170172B2 (en) * | 2001-12-13 | 2007-01-30 | Nec Electronics Corporation | Semiconductor device having a roughened surface |
US7612573B2 (en) | 2005-05-17 | 2009-11-03 | Samsung Electronics Co., Ltd. | Probe sensing pads and methods of detecting positions of probe needles relative to probe sensing pads |
US7616020B2 (en) | 2004-05-18 | 2009-11-10 | Samsung Electronics Co., Ltd. | Probe pad, substrate having a semiconductor device, method of testing a semiconductor device and tester for testing a semiconductor device |
KR100956336B1 (en) * | 2002-11-27 | 2010-05-06 | 삼성전자주식회사 | Manufacturing method of a thin film transistor array panel |
WO2020219297A1 (en) * | 2019-04-22 | 2020-10-29 | Invensas Bonding Technologies, Inc. | Mitigating surface damage of probe pads in preparation for direct bonding of a substrate |
US11715730B2 (en) | 2017-03-16 | 2023-08-01 | Adeia Semiconductor Technologies Llc | Direct-bonded LED arrays including optical elements configured to transmit optical signals from LED elements |
US11762200B2 (en) | 2019-12-17 | 2023-09-19 | Adeia Semiconductor Bonding Technologies Inc. | Bonded optical devices |
US11860415B2 (en) | 2018-02-26 | 2024-01-02 | Adeia Semiconductor Bonding Technologies Inc. | Integrated optical waveguides, direct-bonded waveguide interface joints, optical routing and interconnects |
-
1996
- 1996-12-24 JP JP8343625A patent/JPH10189671A/en active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7170172B2 (en) * | 2001-12-13 | 2007-01-30 | Nec Electronics Corporation | Semiconductor device having a roughened surface |
US7560372B2 (en) | 2001-12-13 | 2009-07-14 | Nec Electronics Corporation | Process for making a semiconductor device having a roughened surface |
KR100956336B1 (en) * | 2002-11-27 | 2010-05-06 | 삼성전자주식회사 | Manufacturing method of a thin film transistor array panel |
KR100578695B1 (en) * | 2003-12-29 | 2006-05-12 | 주식회사 파이컴 | Method for manufacturing probe of flat panel display device |
US7616020B2 (en) | 2004-05-18 | 2009-11-10 | Samsung Electronics Co., Ltd. | Probe pad, substrate having a semiconductor device, method of testing a semiconductor device and tester for testing a semiconductor device |
US7612573B2 (en) | 2005-05-17 | 2009-11-03 | Samsung Electronics Co., Ltd. | Probe sensing pads and methods of detecting positions of probe needles relative to probe sensing pads |
US11715730B2 (en) | 2017-03-16 | 2023-08-01 | Adeia Semiconductor Technologies Llc | Direct-bonded LED arrays including optical elements configured to transmit optical signals from LED elements |
US11860415B2 (en) | 2018-02-26 | 2024-01-02 | Adeia Semiconductor Bonding Technologies Inc. | Integrated optical waveguides, direct-bonded waveguide interface joints, optical routing and interconnects |
WO2020219297A1 (en) * | 2019-04-22 | 2020-10-29 | Invensas Bonding Technologies, Inc. | Mitigating surface damage of probe pads in preparation for direct bonding of a substrate |
US11762200B2 (en) | 2019-12-17 | 2023-09-19 | Adeia Semiconductor Bonding Technologies Inc. | Bonded optical devices |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6452807B1 (en) | Test interposer for use with ball grid array packages, assemblies and ball grid array packages including same, and methods | |
JP5609144B2 (en) | Semiconductor device and through electrode test method | |
US6515358B1 (en) | Integrated passivation process, probe geometry and probing process | |
JPH0517705B2 (en) | ||
KR100712561B1 (en) | Wafer type probe card and method for fabricating the same and semiconductor test apparatus having wafer type probe card | |
KR100643645B1 (en) | Semiconductor device and its producing method | |
WO2004109306A1 (en) | Method and apparatus for testing electrical characteristics of object under test | |
KR20000060452A (en) | Semiconductor device having dummy pattern around pad | |
JPH10189671A (en) | Probing pad structure of semiconductor wafer | |
JPH0749356A (en) | Wafer inspecting device | |
JPH08306749A (en) | Production of probe card | |
US6420886B1 (en) | Membrane probe card | |
JP2689938B2 (en) | Probe card | |
JP2003287553A (en) | Probe card and substrate for manufacturing the probe card | |
JPH0645419A (en) | Semiconductor device | |
JP2001118994A (en) | Semiconductor device | |
JP2657315B2 (en) | Probe card | |
JPH01219566A (en) | Probe card | |
JPS6362343A (en) | Probe card | |
JPH065674A (en) | Semiconductor integrated circuit device | |
JP3227207B2 (en) | Semiconductor device and measuring method thereof | |
KR100676612B1 (en) | Pad of Semiconductor Device | |
JPH01319956A (en) | Semiconductor integrated circuit | |
JP3792491B2 (en) | Semiconductor device inspection substrate and semiconductor device manufacturing method | |
JP2002190506A (en) | Probe card |