JPH10189608A - Formation of solder bump - Google Patents
Formation of solder bumpInfo
- Publication number
- JPH10189608A JPH10189608A JP8358269A JP35826996A JPH10189608A JP H10189608 A JPH10189608 A JP H10189608A JP 8358269 A JP8358269 A JP 8358269A JP 35826996 A JP35826996 A JP 35826996A JP H10189608 A JPH10189608 A JP H10189608A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- metal core
- height
- plating
- mushroom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Wire Bonding (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体素子の電極
上に形成するはんだバンプに関し、特に信頼性と安定性
に富んだはんだバンプの形成方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a solder bump formed on an electrode of a semiconductor device, and more particularly to a method for forming a reliable and stable solder bump.
【０００２】[0002]
【従来の技術】通常良く用いられているはんだバンプの
構造としては、図４に示すものがあった。本図におい
て、１は半導体素子、２は電極、３はバリアメタル、４
は金属コア、５ははんだ、６は絶縁保護膜を示す。本図
に示すとおり、絶縁保護膜６のコンタクトホールに露出
した電極２上に、バリアメタル３、金属コア４、はんだ
５の順で積層されている。絶縁保護膜６はＳｉＮ（窒化
シリコン）等からなり、電極２は主にＡｌ（アルミニウ
ム）からなる。バリアメタル３はスパッタにて形成され
る多層金属膜であり、一般に、下層は金属間化合物の生
成を防ぐ拡散防止層としてのＣｒ（クロム）やＴｉ（チ
タン）等からなり、上層ははんだとの濡れ性がよいＣｕ
（銅）やＮｉ（ニッケル）等からなる。金属コア４はバ
ンプを高くし、半導体素子と基板の熱膨張係数差からバ
ンプへ掛かるせん断応力の緩和を主目的とするもので、
主にはんだとの濡れ性がよいＣｕやＮｉからなり、電解
メッキにより形成される。はんだ５は金属コア４上に電
解メッキされた後、フュージングにて球形に整形して得
たものである。2. Description of the Related Art FIG. 4 shows a structure of a solder bump commonly used. In this figure, 1 is a semiconductor element, 2 is an electrode, 3 is a barrier metal, 4
Indicates a metal core, 5 indicates solder, and 6 indicates an insulating protective film. As shown in the figure, the barrier metal 3, the metal core 4, and the solder 5 are laminated in this order on the electrode 2 exposed in the contact hole of the insulating protective film 6. The insulating protective film 6 is made of SiN (silicon nitride) or the like, and the electrode 2 is mainly made of Al (aluminum). The barrier metal 3 is a multilayer metal film formed by sputtering. Generally, the lower layer is made of Cr (chromium) or Ti (titanium) as a diffusion preventing layer for preventing generation of an intermetallic compound, and the upper layer is made of a solder. Cu with good wettability
(Copper) or Ni (nickel). The main purpose of the metal core 4 is to increase the height of the bumps and to alleviate the shear stress applied to the bumps from the difference in thermal expansion coefficient between the semiconductor element and the substrate.
It is mainly made of Cu or Ni having good wettability with solder, and is formed by electrolytic plating. The solder 5 is obtained by electroplating the metal core 4 and then shaping it into a spherical shape by fusing.
【０００３】[0003]
【発明が解決しようとする課題】図４のはんだバンプで
は、金属コア４がはんだ５に覆われているが、金属コア
表面が酸化されていたり、金属コア表面に異物が付着し
ている場合は図５に示すようにはんだ５が金属コア４を
完全には覆うことなく形状が定まってしまうこともあ
り、はんだバンプの高さが不均一になる場合があった。In the solder bump of FIG. 4, the metal core 4 is covered with the solder 5, but when the surface of the metal core is oxidized or foreign matter adheres to the surface of the metal core, As shown in FIG. 5, the shape may be determined without the solder 5 completely covering the metal core 4, and the height of the solder bump may be uneven.
【０００４】また、バリアメタルに銅を使用した場合、
はんだとの接触部分から銅中へスズが拡散し、銅とスズ
の金属間化合物が生成され、その部分の熱膨張係数が変
化し、また、脆くなる。バリアメタルの銅はスパッタに
より生成されているため、非常に薄く、その厚みにわた
って金属間化合物が生成されてしまうので、銅製の金属
コアとはんだの接合における金属コア表面のみの変成と
は質的に異なり、金属間化合物の生成された外周部と生
成されていない内部の熱膨張差がバリアメタル層間の剥
離を助長する力を与える。また、バリアメタルはバンプ
の根本に存在するので、応力集中しやすい。結果、熱衝
撃や搬送中に掛かる偶発的な外力によるバンプ剥離が起
こりやすくなる。When copper is used as a barrier metal,
Tin diffuses into the copper from a portion in contact with the solder, and an intermetallic compound of copper and tin is generated, which changes the coefficient of thermal expansion and makes the portion brittle. Since the barrier metal copper is generated by sputtering, it is very thin and an intermetallic compound is generated over its thickness.Therefore, the transformation of only the metal core surface in joining the copper metal core and the solder is qualitatively In contrast, the difference in thermal expansion between the outer peripheral portion where the intermetallic compound is generated and the inner portion where the intermetallic compound is not generated gives a force that promotes separation between the barrier metal layers. In addition, since the barrier metal exists at the root of the bump, stress is easily concentrated. As a result, bump peeling is likely to occur due to thermal shock or accidental external force applied during conveyance.
【０００５】そこで、逆に図６、図７に示すような形状
とし、バリアメタル３がはんだで覆われないようにする
方法が考えられる。図６ははんだメッキ後、レジスト除
去及び余分なバリアメタルの除去を行って得たものであ
り、フュージングをせずにマッシュルーム形状のままは
んだバンプとして使用するものである。しかしながら、
これは狭ピッチのアプリケーションには不向きであると
ともに、実装基板に着ける際、はんだのセルフアライメ
ントによる位置出しが球状のバンプよりも劣る。Therefore, a method has been conceived that, conversely, the barrier metal 3 is not covered with solder by adopting a shape as shown in FIGS. FIG. 6 shows the result obtained by removing the resist and removing excess barrier metal after the solder plating, and is used as a solder bump in a mushroom shape without fusing. However,
This is not suitable for applications with a narrow pitch, and the positioning by solder self-alignment when attaching to a mounting substrate is inferior to that of a spherical bump.
【０００６】また、図７は金属コア４の上部形状を傾斜
を持たせて広げた形として、はんだを金属コアにより支
え、落下を防ぐ形状としている。これは開口部に傾斜を
もつレジストパターンを介して金属コアの電解メッキを
することにより形成されるが、このような特殊なレジス
トパターンを形成するには余計な工数が掛かることとな
る。同時に、これも狭ピッチのアプリケーションには不
向きである。FIG. 7 shows a shape in which the upper shape of the metal core 4 is widened with an inclination so that the solder is supported by the metal core to prevent the solder from falling. This is formed by electroplating the metal core through a resist pattern having a slope in the opening. However, forming such a special resist pattern requires extra steps. At the same time, this is also unsuitable for narrow pitch applications.
【０００７】[0007]
【課題を解決するための手段】上記課題を解決するた
め、本発明は、半導体素子の主面全面にバリアメタル層
を形成する工程と、前記半導体素子の電極が重畳する前
記バリアメタル層表面部分に開口を有するようレジスト
をパターニングする工程と、前記バリアメタルを電極と
して電解メッキし、前記レジスト開口内に金属コアを形
成する工程と、前記バリアメタルを電極として電解メッ
キし、前記金属コア上にマッシュルーム形状のはんだメ
ッキを形成する工程と、前記レジストを剥離する工程
と、前記バリアメタルをエッチングする工程と、前記マ
ッシュルーム形状のはんだメッキを溶融し球状にする工
程とを有するはんだバンプの形成方法において、前記金
属コアを円柱または正多角柱に形成し、該円柱の半径ま
たは該正多角柱の中心軸から頂角までの距離をｂ、前記
マッシュルーム形状のはんだメッキの傘下高さ及び傘部
高さをそれぞれｈ1及びｒとして、４ｒ3＋３πｂｒ2＋
６ｂ2ｒ＋６ｈ1ｂ2−４ｂ3≦０の関係を満たすように、
前記金属コア及び前記マッシュルーム形状のはんだメッ
キを測長しながら形成することを特徴とする。In order to solve the above-mentioned problems, the present invention comprises a step of forming a barrier metal layer over the entire main surface of a semiconductor element, and a step of forming a barrier metal layer surface portion on which an electrode of the semiconductor element overlaps. Patterning a resist so as to have an opening in it, electroplating the barrier metal as an electrode, forming a metal core in the resist opening, and electroplating the barrier metal as an electrode on the metal core. A step of forming a mushroom-shaped solder plating, a step of stripping the resist, a step of etching the barrier metal, and a step of melting the mushroom-shaped solder plating to make it spherical. , Forming the metal core into a cylinder or a regular polygonal prism, the radius of the cylinder or the center of the regular polygonal prism. The distance to the apex angle b, and affiliated height and umbrella height of the solder plating of the mushroom-shaped as h1 and r respectively from, 4r 3 + 3πbr 2 +
In order to satisfy the relationship of 6b 2 r + 6h 1b 2 -4b 3 ≦ 0,
The metal core and the mushroom-shaped solder plating are formed while measuring the length.
【０００８】また、前記金属コアは前記半導体素子を実
装基板に実装したとき、バリアメタルにはんだが付着し
ない高さに形成してよい。The metal core may be formed at a height at which solder does not adhere to the barrier metal when the semiconductor element is mounted on a mounting board.
【０００９】[0009]
【発明の実施の形態】以下、図面に沿って本発明の実施
の形態を説明する。なお、全図において同一の符号のも
のは同一または相当するものを示す。Embodiments of the present invention will be described below with reference to the drawings. In all the drawings, the same reference numerals indicate the same or corresponding components.
【００１０】図１は本発明により得られるはんだバンプ
の最終形状を示す図である。図示の通りはんだ５は半球
状であり、金属コア４の上にはみ出さずに乗っている。
これは、はんだを溶解させたときに、表面張力によりは
んだが金属コア上部より側面に落ちないよう各構成要素
のメッキ高さを適切に設定して得られる。FIG. 1 is a view showing a final shape of a solder bump obtained by the present invention. As shown in the figure, the solder 5 is hemispherical and rides on the metal core 4 without protruding.
This can be obtained by appropriately setting the plating height of each component so that when the solder is melted, the solder does not fall from the upper portion of the metal core to the side surface due to surface tension.
【００１１】はんだバンプのフュージング前後の体積の
関係は以下のようである。まず、フュージング前のはん
だバンプは図６に示したマッシュルーム形状となってい
る。これを図２に示すように、はんだメッキの傘下高さ
をｈ1、傘部高さと傘の張り出し量ははんだメッキが等
方的に成長するためいずれもｒとし、金属コアの半径及
び高さをそれぞれｂ、ｈ2とすると、この時の体積Ｓ１
は、次式で表すことができる。The relationship between the volumes of the solder bumps before and after fusing is as follows. First, the solder bumps before fusing have the mushroom shape shown in FIG. As shown in FIG. 2, the height under the umbrella of the solder plating is h1, the height of the umbrella portion and the overhang of the umbrella are both r since the solder plating grows isotropically, and the radius and height of the metal core are Assuming b and h2, respectively, the volume S1 at this time
Can be expressed by the following equation.
【００１２】[0012]
【数１】 (Equation 1)
【００１３】次にフュージング後のはんだバンプである
が、フュージングで溶解されたはんだは表面張力で最小
の体積になろうとするため、外観は球状を呈するように
なる。溶解されたはんだが金属コア側面に流れずに取り
得る最大の体積は、図１に示すような金属コア径を直径
とする半球となる場合である。この時の寸法を図２に付
した符号を使うと図３に示すようになり、体積Ｓ２は次
式で示すとおりとなる。Next, regarding the solder bump after fusing, the solder melted by fusing tends to have a minimum volume due to surface tension, and thus has a spherical appearance. The maximum volume that the melted solder can take without flowing to the side of the metal core is a hemisphere having a diameter of the metal core as shown in FIG. The dimensions at this time are as shown in FIG. 3 using the reference numerals given in FIG. 2, and the volume S2 is as shown by the following equation.
【００１４】[0014]
【数２】 (Equation 2)
【００１５】ここで、フュージング前に図２の形状であ
ったはんだが、フュージングで溶解され、金属コア側面
に流れないためには、少なくとも図３の体積よりも小さ
くならなければよい。即ち、Ｓ１≦Ｓ２であり、この等
式に式１と式２を代入して次の式３が条件式として得ら
れる。Here, in order that the solder having the shape shown in FIG. 2 before the fusing is melted by the fusing and does not flow to the side of the metal core, it is necessary that the volume is at least smaller than that of FIG. That is, S1 ≦ S2, and the following equation 3 is obtained as a conditional equation by substituting equations 1 and 2 into this equation.
【００１６】[0016]
【数３】 (Equation 3)
【００１７】従って、この式３を満たすように金属コア
の径や高さ、はんだメッキの傘下高さや傘部高さを決定
し、各構成要素がその値になるよう各工程において管理
すれば図１に示すはんだバンプを得ることができる。ち
なみに、ｈ1はメッキ用レジスト厚がｈ1＋ｈ2となるた
め、レジスト厚と金属コアの高さが決まれば容易に求ま
り、その他金属コア径が判れば式３はｒのみの条件式と
なり、フュージング前のはんだバンプの全高（ｒ＋ｈ1
＋ｈ2）が求まる。例えば金属コア半径ｂ＝１１５μ
ｍ、はんだメッキの傘下高さｈ1＝１０μｍであった場
合、式３よりｒ≦４０．６μｍとなる。また、金属コア
を円柱でなく、正多角柱とした場合、上記で半径とした
ｂを正多角柱の中心軸から頂角までの距離に置き換えて
計算する。Accordingly, if the diameter and height of the metal core, the height under the umbrella of the solder plating and the height of the umbrella portion are determined so as to satisfy Equation 3, and the respective components are managed in each step so as to have the values, it is possible to achieve the following. 1 can be obtained. By the way, since h1 is the plating resist thickness h1 + h2, if the resist thickness and the height of the metal core are determined, it can be easily obtained if the metal core diameter is known. Overall height of bump (r + h1
+ H2) is obtained. For example, metal core radius b = 115μ
m, and when the height h1 of the solder plating is h1 = 10 .mu.m, from equation 3, r.ltoreq.40.6 .mu.m. When the metal core is not a cylinder but a regular polygonal prism, the calculation is performed by replacing b, which is the radius above, with the distance from the central axis of the regular polygonal prism to the apex angle.
【００１８】なお、はんだメッキ量を少なくすれば確実
に金属コア側面にはんだを落とさずに済むが、少なすぎ
れば実装時のセルフアラインやバンプ高さ保持に問題が
発生する可能性がある。従って、はんだメッキ量は金属
コアの側面にまで垂れ落ちない上限一杯の量にすること
が望ましい。If the amount of solder plating is reduced, it is possible to prevent the solder from dropping on the side surfaces of the metal core without fail. However, if the amount is too small, problems may occur in self-alignment during mounting and maintaining the height of the bumps. Therefore, it is desirable that the amount of solder plating be an upper limit amount that does not hang down to the side surface of the metal core.
【００１９】次に、図１に示したはんだバンプの形成方
法について工程を順に追って説明する。まず、通常の方
法により半導体素子の主面全面にバリアメタル層を形成
し、その上にレジストを塗布し、電極に対応する部分を
開口するようにパターニングする。Next, a method of forming the solder bump shown in FIG. 1 will be described step by step. First, a barrier metal layer is formed on the entire main surface of a semiconductor element by a usual method, a resist is applied thereon, and patterning is performed so as to open a portion corresponding to an electrode.
【００２０】次にレジストの厚さと開口径を金属顕微鏡
で測り、それを基に条件式（式３）を満たす金属コア高
さｈ2、はんだメッキの傘下高さｈ1及び傘部高さｒを決
定しこれを最終形状の各構成要素の適切なメッキ高さと
する。Next, the thickness and the opening diameter of the resist are measured with a metallographic microscope, and the metal core height h2, the solder plating umbrella height h1 and the umbrella portion height r satisfying the conditional expression (Equation 3) are determined based on the measured values. This is the appropriate plating height for each component in the final shape.
【００２１】その後、バリアメタル層を給電層としてＣ
ｕ（銅）の電解メッキを行う。この際、メッキ時間は過
去より蓄積したデータから算出したメッキレートを参考
にし、まずは最終形状に近い高さになるまで金属コアを
形成する。次に、Ｃｕメッキの高さを金属顕微鏡で測長
し、高さが不足していた場合にメッキレートを計算し直
して追加メッキ時間を算出し、追加メッキを行う。After that, the barrier metal layer is used as a power supply layer and C
Electroplating of u (copper) is performed. At this time, the plating time is based on a plating rate calculated from data accumulated from the past, and first, a metal core is formed until the height becomes close to the final shape. Next, the height of the Cu plating is measured with a metallographic microscope, and if the height is insufficient, the plating rate is recalculated to calculate the additional plating time, and additional plating is performed.
【００２２】続いて、はんだメッキ前処理として硫酸１
０％のエッチャントに浸漬し、Ｃｕメッキを約５００オ
ングストロームエッチングする。その後水洗・乾燥を経
て重量比Ｐｂ（鉛）：Ｓｎ（錫）＝９５：５のメッキ液
に浸漬し、金属コア形成時と同様に最終形状に近い高さ
まで電解メッキを行う。Subsequently, sulfuric acid 1 was used as a solder plating pretreatment.
Immerse in a 0% etchant and etch the Cu plating about 500 angstroms. Then, after rinsing and drying, it is immersed in a plating solution having a weight ratio of Pb (lead): Sn (tin) = 95: 5, and electrolytic plating is performed to a height close to the final shape as in the case of forming the metal core.
【００２３】次に、はんだメッキの高さを測長し、高さ
が不足していた場合にメッキレートを計算し直して追加
メッキ時間を算出し、追加メッキを行う。Next, the height of the solder plating is measured, and if the height is insufficient, the plating rate is recalculated to calculate the additional plating time, and the additional plating is performed.
【００２４】次に、通常の方法でレジストを剥離し、余
分なバリアメタルをエッチングする。最後にはんだバン
プにフラックスを付け、全体を大気中３２０℃〜３５０
℃に加熱（フュージング）し、はんだ部分を半球状に整
形する。Next, the resist is peeled off by a usual method, and an extra barrier metal is etched. Finally, apply flux to the solder bumps, and let the entire
Heat (fusing) to ° C. to shape the solder part into a hemisphere.
【００２５】このような構成であるため、金属コアを特
殊な形状にするための余計な操作が無く、容易に狭ピッ
チを実現することができる。また、はんだの量は金属コ
ア径（２ｂ）を直径とする半球の体積を越えないので、
溶融しても金属コア側面にはんだが垂れ落ちず、バンプ
の高さばらつきが無くなり、バリアメタルとはんだが接
触しないため、バリアメタルに銅を使用してもパンプ剥
離の虞がない。また、半球状であるため、実装時に基板
側はんだによるセルフアライメントとフィレットの形成
が実現される。With such a configuration, there is no extra operation for forming the metal core into a special shape, and a narrow pitch can be easily realized. Also, since the amount of solder does not exceed the volume of a hemisphere whose diameter is the metal core diameter (2b),
Even if it melts, the solder does not hang down on the side of the metal core, the height variation of the bumps is eliminated, and the solder does not come into contact with the barrier metal. Therefore, even if copper is used for the barrier metal, there is no fear of pump peeling. In addition, since it is hemispherical, self-alignment and fillet formation by the board-side solder are realized during mounting.
【００２６】また、図４に示したような従来例では、金
属コアが突出してしまうと、接合不良やリフロー時のセ
ルフアライメントが不完全になる等の虞があるため、金
属コアははんだの高さより高くできない。従って、狭ピ
ッチになると１つのバンプのはんだの量も制限されてく
るため、金属コアも高くできなくなってしまう。しかし
ながら本発明によれば、はんだの量を増やさずに金属コ
アの高さを高く形成できるので、実装基板と半導体素子
の熱膨張差によるストレスをより吸収できる構造とする
ことができる。また、金属コアを、実装後でもはんだが
バリアメタルに接触しない高さに形成するため、実装後
のＳｎによるバリアメタルへの影響を無くすことができ
る。Further, in the conventional example as shown in FIG. 4, if the metal core projects, there is a possibility that the self-alignment at the time of reflow may be imperfect due to poor bonding. Can't be higher. Therefore, when the pitch is narrow, the amount of solder for one bump is also limited, so that the metal core cannot be made high. However, according to the present invention, since the height of the metal core can be increased without increasing the amount of solder, a structure capable of absorbing stress caused by a difference in thermal expansion between the mounting substrate and the semiconductor element can be obtained. In addition, since the metal core is formed at such a height that the solder does not contact the barrier metal even after mounting, it is possible to eliminate the influence of Sn after mounting on the barrier metal.
【００２７】[0027]
【発明の効果】以上説明したように、はんだがフュージ
ング時に金属コア側面に垂れ落ちない量になるため、バ
ンプピッチを狭く設定でき、パッケージの縮小が可能と
なる。また、バリアメタルとはんだが接触しないため、
金属間化合物の生成によるバンプ剥離が発生しない。ま
た、バンプの構成要素のメッキ量を適切に設定すること
によりはんだバンプの高さを任意に設定できるので、実
装基板に半導体素子を実装したときにバリアメタルには
んだが付着しない高さに形成でき、実装後のＳｎによる
バリアメタルへの影響を無くすことも可能となる。As described above, since the amount of the solder that does not drip on the side surface of the metal core during fusing, the bump pitch can be set narrow, and the package can be reduced. Also, since the barrier metal does not come into contact with the solder,
No bump separation occurs due to the formation of intermetallic compounds. Also, the height of the solder bump can be set arbitrarily by appropriately setting the plating amount of the components of the bump, so that when the semiconductor element is mounted on the mounting board, it can be formed at a height where the solder does not adhere to the barrier metal. In addition, it is possible to eliminate the influence of Sn after mounting on the barrier metal.
【図１】本発明により形成したはんだバンプの例を示す
図である。FIG. 1 is a diagram showing an example of a solder bump formed according to the present invention.
【図２】本発明におけるフュージング前のはんだメッキ
形状を示す図である。FIG. 2 is a view showing a solder plating shape before fusing according to the present invention.
【図３】本発明におけるフュージングで溶解したはんだ
メッキ形状を示す図である。FIG. 3 is a view showing a solder plating shape melted by fusing according to the present invention.
【図４】従来例を示す図である。FIG. 4 is a diagram showing a conventional example.
【図５】従来の問題を説明した図である。FIG. 5 is a diagram illustrating a conventional problem.
【図６】他の従来例を示す図である。FIG. 6 is a diagram showing another conventional example.
【図７】さらに他の従来例を示す図である。FIG. 7 is a diagram showing still another conventional example.
１ 半導体素子 ２ 電極パッド ３ バリアメタル ４ 金属コア ５ はんだ ６ 保護膜 ｂ 金属コア半径 ｒ はんだメッキの傘部高さ ｈ1 はんだメッキの傘下高さ ｈ2 金属コア高さ Reference Signs List 1 semiconductor element 2 electrode pad 3 barrier metal 4 metal core 5 solder 6 protective film b metal core radius r solder plating umbrella height h1 solder plating umbrella height h2 metal core height
Claims (2)
を形成する工程と、前記半導体素子の電極が重畳する前
記バリアメタル層表面部分に開口を有するようレジスト
をパターニングする工程と、前記バリアメタルを電極と
して電解メッキし、前記レジスト開口内に金属コアを形
成する工程と、前記バリアメタルを電極として電解メッ
キし、前記金属コア上にマッシュルーム形状のはんだメ
ッキを形成する工程と、前記レジストを剥離する工程
と、前記バリアメタルをエッチングする工程と、前記マ
ッシュルーム形状のはんだメッキを溶融し球状にする工
程とを有するはんだバンプの形成方法において、 前記金属コアを円柱または正多角柱に形成し、該円柱の
半径または該正多角柱の中心軸から頂角までの距離を
ｂ、前記マッシュルーム形状のはんだメッキの傘下高さ
及び傘部高さをそれぞれｈ1及びｒとして、４ｒ3＋３π
ｂｒ2＋６ｂ2ｒ＋６ｈ1ｂ2−４ｂ3≦０の関係を満たす
ように、前記金属コア及び前記マッシュルーム形状のは
んだメッキを測長しながら形成することを特徴とするは
んだバンプの形成方法。A step of forming a barrier metal layer over the entire main surface of the semiconductor element; a step of patterning a resist so as to have an opening in a surface portion of the barrier metal layer where an electrode of the semiconductor element overlaps; Electrolytic plating as an electrode to form a metal core in the resist opening, electrolytic plating using the barrier metal as an electrode, forming a mushroom-shaped solder plating on the metal core, and peeling the resist And a step of etching the barrier metal, and a step of melting the mushroom-shaped solder plating into a spherical shape, wherein the metal core is formed into a column or a regular polygonal column. The radius of the cylinder or the distance from the central axis of the regular polygonal prism to the apex angle is b, the mushroom shape Umbrella height and umbrella height of the solder plating as respectively h1 and r, 4r 3 + 3π
br 2 + 6b 2 r + 6h1b 2 so as to satisfy the relation -4b 3 ≦ 0, the method of forming the solder bump, and forming while measuring the solder plating of the metal core and the mushroom-shaped.
板に実装したとき、バリアメタルにはんだが付着しない
高さに形成されることを特徴とする請求項１に記載のは
んだバンプの形成方法。2. The method according to claim 1, wherein the metal core is formed at a height at which solder does not adhere to the barrier metal when the semiconductor element is mounted on a mounting board.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8358269A JPH10189608A (en) | 1996-12-27 | 1996-12-27 | Formation of solder bump |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8358269A JPH10189608A (en) | 1996-12-27 | 1996-12-27 | Formation of solder bump |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10189608A true JPH10189608A (en) | 1998-07-21 |
Family
ID=18458418
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8358269A Pending JPH10189608A (en) | 1996-12-27 | 1996-12-27 | Formation of solder bump |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10189608A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000188304A (en) * | 1998-10-12 | 2000-07-04 | Seiko Epson Corp | Semiconductor device |
| JP2007266381A (en) * | 2006-03-29 | 2007-10-11 | Citizen Holdings Co Ltd | Method of manufacturing semiconductor device |
| WO2014136836A1 (en) * | 2013-03-07 | 2014-09-12 | 住友ベークライト株式会社 | Adhesive film, adhesive film integrated with dicing sheet, adhesive film integrated with back grind tape, adhesive film integrated with back grind tape cum dicing sheet, laminate, cured product of laminate, semiconductor device, and process for producing semiconductor device |
| US10163838B2 (en) | 2016-10-14 | 2018-12-25 | Samsung Electronics Co., Ltd. | Semiconductor device |
-
1996
- 1996-12-27 JP JP8358269A patent/JPH10189608A/en active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000188304A (en) * | 1998-10-12 | 2000-07-04 | Seiko Epson Corp | Semiconductor device |
| JP2007266381A (en) * | 2006-03-29 | 2007-10-11 | Citizen Holdings Co Ltd | Method of manufacturing semiconductor device |
| WO2014136836A1 (en) * | 2013-03-07 | 2014-09-12 | 住友ベークライト株式会社 | Adhesive film, adhesive film integrated with dicing sheet, adhesive film integrated with back grind tape, adhesive film integrated with back grind tape cum dicing sheet, laminate, cured product of laminate, semiconductor device, and process for producing semiconductor device |
| JP2014197675A (en) * | 2013-03-07 | 2014-10-16 | 住友ベークライト株式会社 | Adhesive film, adhesive film integrated with dicing sheet, adhesive film integrated with back grind tape, adhesive film integrated with back grind tape cum dicing sheet, laminate, cured product of laminate, semiconductor device, and method for manufacturing semiconductor device |
| CN105027273A (en) * | 2013-03-07 | 2015-11-04 | 住友电木株式会社 | Adhesive film, adhesive film integrated with dicing sheet, adhesive film integrated with back grind tape, adhesive film integrated with back grind tape cum dicing sheet, laminate, cured product of laminate, semiconductor device, and process for producing semiconductor device |
| TWI583766B (en) * | 2013-03-07 | 2017-05-21 | 住友電木股份有限公司 | Adhesive film, dicing-sheet-integrated adhesive film, back-grind-tape-integrated adhesive film, back-grind-tape and dicing-sheet integrated adhesive film, laminate and cured article thereof, semiconductor device, and method of producing semiconductor dev |
| US10163838B2 (en) | 2016-10-14 | 2018-12-25 | Samsung Electronics Co., Ltd. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3201957B2 (en) | Metal bump, method for manufacturing metal bump, connection structure | |
| US6111321A (en) | Ball limiting metalization process for interconnection | |
| US5698465A (en) | Process for manufacturing an interconnect bump for flip-chip integrated circuit including integral standoff and hourglass shaped solder coating | |
| JP3063161B2 (en) | Method of forming solder bump interconnects for solder plated circuit traces | |
| US5194137A (en) | Solder plate reflow method for forming solder-bumped terminals | |
| CN100517671C (en) | Solder lug and manufacturing method thereof | |
| KR20040012877A (en) | Semiconductor device and its production method | |
| JPH02246335A (en) | Bump structure for reflow bonding of ic device | |
| US6720243B2 (en) | Bump fabrication method | |
| US20080251916A1 (en) | UBM structure for strengthening solder bumps | |
| JP2643097B2 (en) | Metal contact formation method | |
| JPH10189608A (en) | Formation of solder bump | |
| JPH09205096A (en) | Semiconductor element and fabrication method thereof, semiconductor device and fabrication method thereof | |
| JP3297177B2 (en) | Method for manufacturing semiconductor device | |
| JP2000349111A (en) | Electrode for solder bonding | |
| JP3813497B2 (en) | Bump forming method and semiconductor device mounting structure | |
| US20080119056A1 (en) | Method for improved copper layer etching of wafers with c4 connection structures | |
| WO2001056081A1 (en) | Flip-chip bonding arrangement | |
| CN101183653A (en) | Wafer structure and forming method thereof | |
| JPH0137876B2 (en) | ||
| JP3162464B2 (en) | Method for manufacturing semiconductor device | |
| JPH1070127A (en) | Method for forming electronic component having pump electrode and the bump electrode, and bonding method for the electronic component having bump electrode | |
| TW418470B (en) | Method for forming solder bumps on flip chips and devices formed | |
| EP0827190A2 (en) | Bump structure and methods for forming this structure | |
| WO2002027790A1 (en) | Barrier layers for solder joints |