JPH10187783A - 電気回路特性解析装置および方法 - Google Patents

電気回路特性解析装置および方法

Info

Publication number
JPH10187783A
JPH10187783A JP8347094A JP34709496A JPH10187783A JP H10187783 A JPH10187783 A JP H10187783A JP 8347094 A JP8347094 A JP 8347094A JP 34709496 A JP34709496 A JP 34709496A JP H10187783 A JPH10187783 A JP H10187783A
Authority
JP
Japan
Prior art keywords
electric circuit
hardware description
characteristic value
description language
characteristic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8347094A
Other languages
English (en)
Inventor
Masahide Abe
正秀 安部
Mitsuo Seki
光穂 関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP8347094A priority Critical patent/JPH10187783A/ja
Publication of JPH10187783A publication Critical patent/JPH10187783A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】電気回路設計の早期の段階で最終的な回路の面
積、ディレイ、消費電力の各値を高速に精度良く予測す
る。 【解決手段】入力された電気回路情報に対して面積、デ
ィレイ、消費電力の各値を直接入力する手段104、或
いは最適化後電気回路の上記各値を特性値表106から
予測する手段105、或いは入出力の本数と機能の性質
とから上記各値を予測する手段107を設けることによ
り、入力された電気回路情報に一部欠落があっても、最
適化後電気回路の面積、ディレイ、消費電力の各値を評
価できるようにする。 【効果】設計の早い段階での仕様の最終決定を可能と
し、設計終盤からの仕様変更に伴う設計手戻りの際の時
間的な浪費を低減でき、設計期間の短縮と、それに伴う
コストの低減を図れる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、電子計算機を使
用して電気回路の設計を行なう際に、電気回路情報に基
づいてその電気回路の面積、ディレイ、及び消費電力と
いった特性の解析を行うことができる電気回路特性解析
装置および方法に関する。
【0002】
【従来の技術】従来、この種の電気回路の特性解析は、
熟練した設計者の経験と実績に頼るほか、最終的な電気
回路の設計が終了するまではできなかった。ところが最
近になって、回路規模見積り方法(特開平6−8389
5号公報)や、シノプシス(synopsys)社のHDLアド
バイザ(HDL advisor)という製品が知られるようになっ
てきた。
【0003】特開平6−83895号公報に開示された
回路規模見積り方法は、ハードウエア記述言語により書
かれた機能記述の各文や演算子に対して、置き換えられ
るであろう回路とそのサイズを予め求めておいてライブ
ラリに登録しておき、機能記述を先頭から順に走査す
る。そして、それぞれの文や演算子に出会う度にそのサ
イズをライブラリより抽出し、足し込んでいくことによ
って回路規模を見積もると言う方法である。
【0004】HDLアドバイザは、電気回路の特性解析
を次のように行う。まず、セルと呼ばれる使用可能な電
気回路要素を、その面積やディレイや消費電力の各値と
ともに集めたセルライブラリを予め作成しておく。
【0005】次に、ハードウエア記述言語の構文に対応
する電気回路を保持した電気回路作成表を用いて、ハー
ドウエア記述言語で記述された電気回路情報から電気回
路、及び、ハードウエア記述言語の各構文と電気回路の
対応関係を保持した電気回路ハードウエア記述言語対応
表を作成する。この電気回路に対して、無駄な部分を削
除し、前記セルライブラリ内に保持されている電気回路
要素のみを用いた形に書き換えることによって、最適化
後電気回路、及び、電気回路と最適化後電気回路の対応
関係を保持した電気回路最適化後電気回路対応表を作成
する。
【0006】次に、前記セルライブラリ内に保持されて
いる面積やディレイを最適化後電気回路の各要素に対し
て設定すると共に、この最適化後電気回路の各要素の消
費電力をシミュレーション等を用いて用意し、消費電力
を最適化後電気回路の各要素に対してそれぞれ設定す
る。
【0007】次いで、最適化後電気回路の各要素に設定
されている面積やディレイや消費電力の値を、前記電気
回路最適化後電気回路対応表を用いて電気回路の該当要
素に足し込む。
【0008】最後に、電気回路の各要素に設定されてい
る面積やディレイや消費電力の値を、前記電気回路ハー
ドウエア記述言語対応表を用いてハードウエア記述言語
の該当構文に足し込むことによって、ハードウエア記述
言語で記述された電気回路情報が表わす電気回路の面
積、ディレイ、消費電力の各値を評価する。
【0009】
【発明が解決しようとする課題】しかしながら、前述し
た特開平6−83895号公報に開示された回路規模見
積り方法は、機能回路や論理回路などの電気回路情報を
作成しないため、ディレイや消費電力を見積ることがで
きない上に、面積に関しても、ハードウエア記述言語に
より書かれた機能記述のみから見積る。このため、例え
ば、回路の一部分の仕様が固まっていなくて、ハードウ
エア記述言語によってその部分の記述を行うことがまだ
できない場合は、その部分を含んだ回路規模の見積りが
行えないという問題点がある。また、別の例として、回
路の一部分は過去に設計した回路をそのまま利用するの
でその部分の面積はわかっており、その値を再利用した
いと思っても、ハードウエア記述言語により書かれた機
能記述のみから見積るため、それができないという問題
点もある。
【0010】さらに、最適化後電気回路の作成結果がハ
ードウエア記述言語により書かれた機能記述の各文や演
算子の接続関係の違いによって大きく異なるにもかかわ
らず、この回路規模見積方法では、各文や演算子それぞ
れの単体に対して、置き換えられるであろう回路とその
サイズを求めて、見積りに使用している。このため、上
記見積り結果は、最適化後電気回路の面積とはかなり異
なる場合がある。
【0011】一方、上記のHDLアドバイザは最適化後
電気回路の作成を行うため、面積の見積り精度が高い。
しかも、ディレイや消費電力の見積りも行える。但し、
最適化後電気回路の作成にはかなりの時間がかかる上
に、セルライブラリを使用するため、例えば、電気回路
の使用原材料が変化したり、製造技術が進歩して、セル
の面積やディレイ、消費電力の値が変わると、セルライ
ブラリを新たに作成し直さなければならない。この新た
なセルライブラリを作成するには、現状では特性抽出や
その検証にかなりの工数がかかるという難点がある。
【0012】また、HDLアドバイザにおいても、ハー
ドウエア記述言語により書かれた機能記述のみから見積
りを行う点は、上記の回路規模見積り方法と同じであ
る。このため、回路の一部分の仕様が固まっていない場
合は、その部分を含んだ面積、ディレイ、消費電力の各
値の見積りが行えないし、回路の一部分は過去に設計し
た回路をそのまま利用するので、その時の面積、ディレ
イ、消費電力の各値を再利用したい場合でも、それがで
きないという問題点は相変わらず残っている。
【0013】そこで、本発明の目的は、回路の一部分の
仕様が固まっていない場合でも、回路の面積、ディレ
イ、及び消費電力の各値を予測できる電気回路特性解析
装置および方法を提供することにある。また、回路の一
部分に過去に設計した回路をそのまま用いる場合には、
その時の面積、ディレイ、及び消費電力の各値を再利用
することができる電気回路特性解析装置および方法を提
供することも本発明の目的である。さらに、本発明の別
の目的は、電気回路の使用原材料が変化したり、製造技
術が進歩して、セルの面積やディレイ、消費電力の各値
が変わった場合でも、2つの原材料や製造技術の違いか
ら容易に新たなセルライブラリを作成して回路の面積、
ディレイ、及び消費電力の各値を予測できる電気回路特
性解析装置および方法を提供することにある。
【0014】
【課題を解決するための手段】本発明に係る電気回路特
性解析装置および方法のうち代表的なものの概要を説明
すれば、下記の通りである。すなわち、本発明に係る電
気回路特性解析装置は、ハードウエア記述言語で記述さ
れた電気回路情報から電気回路の特性を解析する電気回
路特性解析装置において、ハードウエア記述言語の構文
に対応する電気回路を保持した電気回路作成表、例えば
図5に示したような電気回路作成表を用いて、前記電気
回路情報から、電気回路、及び該電気回路とハードウエ
ア記述言語の各構文との対応関係を保持した電気回路ハ
ードウエア記述言語対応表、例えば図15に示したよう
な対応表1501を作成する電気回路作成手段と、ハー
ドウエア記述言語の単語を特定できる機能と特性の値を
入力できる機能、例えば図7に示した機能706と特性
値を入力する部分703〜705とを有する特性値入力
手段すなわち対話的画面701と、前記電気回路ハード
ウエア記述言語対応表の中から、前記特性値入力手段内
のハードウエア記述言語の単語を特定できる機能を用い
て特定した単語に対応する電気回路を特定する電気回路
特定手段と、該電気回路特定手段により特定された電気
回路に、前記特性値入力手段内の特性の値を入力できる
機能を用いて入力された特性値を設定する特性値設定手
段と、を有することを特徴とするものである。
【0015】また、本発明に係る電気回路特性解析方法
は、ハードウエア記述言語で記述された電気回路情報か
ら電気回路の特性を解析する電気回路特性解析方法にお
いて、ハードウエア記述言語の構文に対応する電気回路
を保持した電気回路作成表を用いて、前記電気回路情報
から、電気回路、及び該電気回路とハードウエア記述言
語の各構文との対応関係を保持した電気回路ハードウエ
ア記述言語対応表を作成するステップと、ハードウエア
記述言語の単語を特定できる機能と特性の値を入力でき
る機能により特性値を入力するステップと、前記電気回
路ハードウエア記述言語対応表の中から、前記ハードウ
エア記述言語の単語を特定できる機能を用いて特定した
単語に対応する電気回路を特定するステップと、特定さ
れた電気回路に、前記入力された特性値を設定するステ
ップと、を有することを特徴とするものである。
【0016】このように、本発明に係る電気回路特性解
析装置又は方法によれば、ハードウエア記述言語の単語
を特定できる機能と特性の値を入力できる機能を用いて
特性値を入力する手段又はステップを有するため、この
入力した特性値を使用することによって、回路の一部分
について過去に設計した回路を再利用する場合にその時
の面積、ディレイ、消費電力の値をそのまま利用するこ
とができ、その部分のハードウエア記述言語による記述
を省略することができるようになるとともに、ハードウ
エア記述言語による記述のみから面積、ディレイ、消費
電力の値を予測するよりも精度を向上させることができ
るようになる。
【0017】また、本発明に係る電気回路特性解析装置
は、ハードウエア記述言語で記述された電気回路情報か
ら電気回路の特性を解析する電気回路特性解析装置にお
いて、ハードウエア記述言語の構文に対応する電気回路
を保持した電気回路作成表を用いて、前記電気回路情報
から、電気回路、及び該電気回路とハードウエア記述言
語の各構文との対応関係を保持した電気回路ハードウエ
ア記述言語対応表を作成する電気回路作成手段と、直列
に少なくとも2つの連続した電気回路の並びに対応する
特性値を保持した特性値表を用いて、電気回路の特性値
を設定する特性値設定手段と、を有することもできる。
【0018】或いは、本発明に係る電気回路特性解析方
法は、ハードウエア記述言語で記述された電気回路情報
から電気回路の特性を解析する電気回路特性解析方法に
おいて、ハードウエア記述言語の構文に対応する電気回
路を保持した電気回路作成表を用いて、前記電気回路情
報から、電気回路、及び該電気回路とハードウエア記述
言語の各構文との対応関係を保持した電気回路ハードウ
エア記述言語対応表を作成するステップと、直列に少な
くとも2つの連続した電気回路の並びに対応する特性値
を保持した特性値表を用いて、電気回路の特性値を設定
するステップと、を有することを特徴とするものであ
る。
【0019】上記のような本発明に係る電気回路特性解
析装置又はび方法によれば、直列に少なくとも2つの連
続した電気回路の並びに対応する特性値を保持した特性
値表を用いて、電気回路の特性値を設定することによ
り、ハードウエア記述言語により書かれた機能記述の各
文や演算子の接続関係の違いによって大きく異なる最適
化後電気回路を考慮した面積、ディレイ、消費電力の値
の見積を行うことができるようになる。
【0020】更に、本発明に係る電気回路特性解析装置
は、ハードウエア記述言語で記述された電気回路情報か
ら電気回路の特性を解析する電気回路特性解析装置にお
いて、電気回路作成時の使用原材料や製造技術の違いの
情報から特性値の差分を計算する特性値差分計算手段
と、該特性値差分計算手段により計算された特性値の差
分と、電気回路に対応する特性値を保持した特性値表と
から、使用原材料や製造技術の違う電気回路に対応する
新たな特性値表を生成する特性値表生成手段と、を有す
ることを特徴とする。
【0021】或いは、本発明に係る電気回路特性解析方
法は、ハードウエア記述言語で記述された電気回路情報
から電気回路の特性を解析する電気回路特性解析方法に
おいて、電気回路作成時の使用原材料や製造技術の違い
の情報から特性値の差分を計算するステップと、計算さ
れた特性値の差分と、電気回路に対応する特性値を保持
した特性値表とから、使用原材料や製造技術の違う電気
回路に対応する新たな特性値表を生成するステップと、
を有することを特徴とする。
【0022】上記本発明に係る電気回路特性解析装置又
は方法によれば、電気回路作成時の使用原材料や製造技
術の違いの情報から、面積、ディレイ、消費電力の特性
値の違いを計算し、それを元に特性値表内の各特性値を
変更して使用原材料や製造技術の違う電気回路に対応す
る新たな特性値表を生成する。このようにして得られた
新たな特性値表を使用することにより、電気回路の使用
原材料の変化や製造技術の進歩に伴って、HDLアドバ
イザのように従来は新たな特性抽出やその検証にかなり
の工数が必要だったのに比べて、本発明の電気回路特性
解析装置又は方法はセルライブラリを新たに作成する工
数を大幅に減らすことができるようになる。
【0023】
【発明の実施の形態】以下、添付図面を用いて、本発明
に係る電気回路特性解析装置および方法の好適な実施の
形態について詳細に説明する。
【0024】図1は、本発明に係る電気回路特性解析装
置の動作手順の一例を示すフロー図である。本電気回路
特性解析装置は、ハードウエア記述言語入力手段10
1、構文解析手段102、電気回路作成手段103、特
性値入力手段104、特性値表106を用いた特性値予
測手段105、入出力本数と機能の性質による特性値予
測手段107、及び、全回路での特性値集計手段108
とからなっている。この内、本発明に該当する部分は、
特性値入力手段104、特性値表106を用いた特性値
予測手段105、及び、入出力本数と機能の性質による
特性値予測手段107の3つであり、その他の部分は、
従来技術を使用したものである。
【0025】図2は、この電気回路特性解析装置を用い
て特性解析を行う、ハードウエア記述言語で書かれたハ
ードウエア記述の一例を示す図であり、Verilog
−HDLと呼ばれる文法に従って記述されている。
【0026】参照符号201で示した記述では、モジュ
ールと呼ばれる機能の一塊の種類がupper1である
こと、その入力又は出力変数がc1、i1、i2、i
3、及びo1であることを定義している。202と20
3で示した記述では、変数c1、i1、i2、及びi3
が実は1ビット幅の入力変数であること、変数o1が実
は1ビット幅の出力変数であることをそれぞれ定義して
いる。
【0027】204、205、及び206で示した記述
では、変数c1、i1、i2、及びi3の型が1ビット
幅のwireと呼ばれる型であること、変数o1の型が
1ビット幅のregと呼ばれる型であること、変数t
1、t2、及びt3の型が1ビット幅のwireと呼ば
れる型であることをそれぞれ定義している。
【0028】207、208、及び209で示した記述
では、lower1と呼ばれる種類のモジュールをlo
w1という名前で参照し、それと接続される変数がc
1、i1、及びt1であること、lower2と呼ばれ
る種類のモジュールをlow2という名前で参照し、そ
れと接続される変数がc1、i2、及びt2であるこ
と、lower3と呼ばれる種類のモジュールをlow
3という名前で参照し、それと接続される変数がc1、
i3、及びt3であることをそれぞれ定義している。
【0029】210で示した記述では、変数t1の値と
変数t2の値を加算した結果から、変数t3の値を引い
たものを変数o1の値とすることを定義している。21
1で示した記述では、upper1と呼ばれる種類のモ
ジュールに関する記述の終わりを定義している。212
で示した記述では、モジュールの種類がlower1で
あること、その入力又は出力変数がc1、i1、及びt
1であることを定義している。
【0030】213と214で示した記述では、変数c
1、及びi1が実は1ビット幅の入力変数であること、
変数t1が実は1ビット幅の出力変数であることをそれ
ぞれ定義している。215で示した記述では、変数c
1、i1、及びt1の型が1ビット幅のwireと呼ば
れる型であることを定義している。
【0031】216で示した記述では、変数c1の値と
変数i1の値を論理積した結果を更に論理否定したもの
を変数t1の値とすることを定義している。217で示
した記述では、lower1と呼ばれる種類のモジュー
ルに関する記述の終わりを定義している。
【0032】図3は、本発明に係る電気回路特性解析装
置の構成の一例を示すブロック図であり、処理装置30
1、表示装置302、指示を入力する入力装置303、
及び、記憶装置304とからなっている。
【0033】以下、図3の電気回路特性解析装置の記憶
装置304内に記憶されている図1に示した動作手順に
従って、必要に応じて入力装置303から設計の指示を
入力し、必要に応じて表示装置302に情報を表示しな
がら、図2に示したハードウエア記述の特性解析を行う
場合を例にとって説明していく。
【0034】ハードウエア記述言語入力手段101は、
記憶装置304内に格納されているハードウエア記述言
語で記述した電気回路情報のファイルからハードウエア
記述を受け取る。受け取った記述内容は、構文解析手段
102で構文解析を行う。図4Aおよび図4Bは、図2
に示したハードウエア記述を構文解析した結果の一例を
示す構文解析図である。構文解析手段102では、受け
取った記述に何が書かれているのか、意味を解釈しなが
ら単語に分解し、解釈した意味に従ってそれらを相互に
関連づける。
【0035】図4Aおよび図4Bにおいて、四角で囲ま
れた文字はそれぞれ単語を示している。大小記号「<
>」でくくられている単語は、図2のハードウエア記述
に現われず、構文解析手段102が挿入した単語を示
し、大小記号「<>」でくくられていない単語は、図2
のハードウエア記述に現われる単語を示している。単線
による接続で示した関連は「単語とその中身の構成」の
関係を表わし、2本線による接続で示した関連は「前の
単語又は構文と次の単語又は構文」の関係を表わしてい
る。
【0036】図4Aおよび図4Bに示した構文解析結果
において、構文402〜409が図2に示したハードウ
エア記述201に、構文410〜415がハードウエア
記述202に、構文416〜418がハードウエア記述
203に、構文419〜424がハードウエア記述20
4に、構文425〜427がハードウエア記述205
に、構文428〜432がハードウエア記述206に、
構文433〜438がハードウエア記述207に、構文
439〜444がハードウエア記述208に、構文44
5〜450がハードウエア記述209に、構文451〜
458がハードウエア記述210に、構文459がハー
ドウエア記述211に、構文461〜466がハードウ
エア記述212に、構文467〜470がハードウエア
記述213に、構文471〜473がハードウエア記述
214に、構文474〜478がハードウエア記述21
5に、構文479〜485がハードウエア記述216
に、構文486がハードウエア記述217に、それぞれ
対応している。
【0037】構文解析された結果は、電気回路作成手段
103により、電気回路に変換される。図6は、図4A
および図4Bに示した構文解析結果を電気回路に変換し
た結果の一例を示す電気回路構成図である。電気回路作
成手段103では、図5に示される構文と電気回路の対
応関係を保持した電気回路作成表に従って、構文解析結
果を電気回路に変換していく。
【0038】図6に示した電気回路において、参照符号
601〜604は機能を表わす最小単位であり、ここで
はこれを演算子と呼ぶ。605〜607は幾つかの演算
子から構成される1つの階層であり、ここではこれをブ
ロックと呼ぶ。ブロックは他のブロックから構成するこ
ともでき、608も又ブロックである。ブロックはハー
ドウエア記述上のモジュールと1対1に対応する形で作
成される。
【0039】この構文から電気回路への変換において、
図6に示した電気回路の各箇所が、図4Aおよび図4B
に示した構文のどの箇所から変換されたものであるかの
情報を保持している対応表を、図15に示すように作成
する。
【0040】図15において、電気回路1508と構文
1509との対応表1501は、構文のある特定の箇所
を指し示す部分1502と電気回路のある特定の箇所を
指し示す部分1503とで構成されている。同図の例で
は、構文のある特定の箇所を指し示す部分1504は構
文1505を指し示し、これに対応している電気回路の
ある特定の箇所を指し示す部分1506は電気回路15
07を指し示しており、これは、電気回路1507が構
文1505から変換されたものであることを意味する。
【0041】作成された電気回路は、特性値入力手段1
04から特性値を受け取る。特性値とは、面積、ディレ
イ、及び消費電力の各値のことである。特性値入力手段
104は、図7に示される様な対話的画面701を図3
の表示装置302に表示し、入力装置303により入力
された指示に従い特性値を受け取る。
【0042】対話的画面701には、受け取ったハード
ウエア記述を表示する部分702と、特性値を入力する
部分703〜705があり、受け取ったハードウエア記
述を表示する部分702では記述の一部を指示できる機
能(すなわち、図7中に太い矢印で表示したポインタに
より指示して記述の一部を選択できる機能)706を有
している。また、特性値を入力する部分703〜705
の他に、比例係数を入力する部分707〜709を設
け、入力された特性値に比例係数をかけることによっ
て、特性値を補正することも可能である。この比例係数
を入力する部分707〜709は、特性値を入力する部
分703〜705に入力した特性値が過去に設計した時
の値で、現在では原材料や製造技術が違うけれども、こ
の過去に設計したときの値に或る定数をかけた値になっ
ている様な場合に、有効である。
【0043】特性値を入力する部分703〜705及び
比例係数を入力する部分707〜709にそれぞれ入力
された特性値及び比例係数は、ハードウエア記述を表示
する部分702において記述の一部を指示できる機能7
06を使用して設計者が指示したブロック又は演算子に
対する特性値であることを意味し、図15に示した電気
回路と構文の対応表1501を用いて特定した上記のブ
ロック又は演算子に対応する電気回路に対する特性値と
なる。
【0044】対話的画面701では、ハードウエア記述
を表示する部分702において記述の一部を指示できる
機能706を使用して、ブロック又は演算子を1つ指定
し、その指定されたブロック又は演算子に対する特性値
および比例係数として、特性値を入力する部分703〜
705及び比例係数を入力する部分707〜709に入
力し、確定(SET)ボタン710を押して入力した値
を確定させる。そして、次のブロック又は演算子を1つ
指定して同様の操作を繰り返すことにより、複数のブロ
ック又は演算子に対して特性値を設定する。最後に終了
(Finish)ボタン711を押すことによって、特
性値入力手段104を終了させる。図7に示した例で
は、lower2という種類のブロックに対して、面積
が10.3(μm2)、ディレイが14.5(ns)、
消費電力が0.85(μW)と入力されていることを示
している。
【0045】電気回路作成手段103により作成された
電気回路の特性値を、特性値表106を用いて特性値予
測手段105により計算する。この特性値表106は、
図8に示す様に、直列に2つ以上連続した機能の並び
と、その時の特性値とが対になった表形式801になっ
ている。
【0046】表形式で示した特性値表801の中の特性
値の部分は、当該機能のビット幅ごとに特性値が格納さ
れている。図8に示した例では、3つの値が括弧で括ら
れ、それらの2つが等号で結ばれた形になっており、そ
の意味は図9に示す通りである。図9において、等号の
左側の括弧の中の参照符号901で示した左側の数字は
片一方の入力1のビット幅を、参照符号902で示した
真ん中の数字はもう一方の入力2のビット幅を、参照符
号903で示した右側の数字は出力のビット幅を、それ
ぞれ示している。等号の右側の括弧の中の参照符号90
4で示した左側の数字は面積の値を、参照符号905で
示した真ん中の数字はディレイの値を、参照符号906
で示した右側の数字は消費電力の値を、それぞれ示して
いる。図9の例では、入力1のビット幅が1、入力2の
ビット幅が2、出力のビット幅が4の時は、面積の値が
2(μm2)、ディレイの値が0.3(ns)、消費電
力の値が0.1(μW)であることを示している。
【0047】特性値表801の中の特性値の部分は、良
く使用される代表的なビット幅の特性値のみを格納し、
あまり使われないビット幅の特性値は、格納されている
特性値の内、ビット幅の近いものを用いて、図10に示
す様な補間処理を行うことにより求める。図10に示し
た例では、入力1のビット幅、入力2のビット幅、出力
のビット幅がそれぞれ、8,8,9である時の特性値1
001を、上記各ビット幅が8,8,8である時の特性
値1002と、同じく各ビット幅が8,8,16である
時の特性値1003とから、直線近似により求めてい
る。
【0048】図8に示した例では、図6の中のuppe
r1という名前のブロック内にある「+」と「−」とい
う名前の演算子の並びに対する特性値と、lower1
という名前のブロック内にある「&」と「 ̄」という名
前の演算子の並びに対する特性値が格納されているの
で、これらの演算子に対する特性値の予測を行う。今回
の例では、図2で説明したようにいずれの演算子もビッ
ト幅は1なので、(1,1,1)のラベルのついた特性
値802と803を取り出し、「+」と「−」という名
前の演算子の並びに対しては、面積が1.2(μ
2)、ディレイが0.3(ns)、消費電力が0.1
(μW)、「&」と「 ̄」という名前の演算子の並びに
対しては、面積が0.7(μm2)、ディレイが0.6
(ns)、消費電力が0.19(μW)、という予測が
行われる。
【0049】作成された電気回路の特性値を、電気回路
の入出力本数と機能の性質に基づいて特性値予測手段1
07により計算する。入出力本数と機能の性質に基づく
特性値予測手段107では、図11に示される様な対話
的画面1101を図3の表示装置302に表示し、指示
した機能の特性値を計算する。
【0050】対話的画面1101には、ハードウエア記
述言語入力手段101が受け取ったハードウエア記述を
表示する部分1102と機能の性質を入力する部分11
03があり、受け取ったハードウエア記述を表示する部
分1102において、設計者が記述の一部を指示できる
機能(すなわち、図11中に太い矢印で示したポインタ
により指示して記述の一部を選択できる機能)1106
を有している。
【0051】電気回路の機能の性質を入力する部分11
03に入力された機能の性質に関する情報は、ハードウ
エア記述を表示する部分1102において記述の一部を
指示できる機能1106を使用して指示したブロック又
は演算子に対する情報であることを意味し、図15に示
した電気回路と構文の対応表1501を用いて特定した
上記ブロック又は演算子に対応する電気回路に対する情
報となる。
【0052】対話的画面1101で指示されたブロック
又は演算子と、それに対応する機能の性質に関する情報
を用いて、図12Aおよび図12Bに示すような方法に
より、特性値が計算される。図12Bにおいては、対話
的画面1101で指示されたブロック又は演算子の中味
を、NOTゲートのみで構成される部分(NOTプレー
ン)1201と、ANDゲートのみで構成される部分
(ANDプレーン)1202と、ORゲートのみで構成
される部分(ORプレーン)1203の3つからなって
いるものと仮定し、まずその面積を予測する。
【0053】NOTプレーン1201の入力配線本数
は、対話的画面1101で指示されたブロック又は演算
子の入力配線本数によって定まる。指示されたブロック
又は演算子の入力配線本数をmとすると、NOTプレー
ン1201の中には、最大で、全入力にNOTゲートが
つながった場合のm個のNOTゲートが存在する。NO
Tプレーン1201の出力配線本数は、最大で、m本の
入力がそのまま出力される場合と、それらがNOTゲー
トを通った後で出力される場合の、合計2×m本存在す
る。
【0054】ANDプレーン1202の入力配線本数
は、NOTプレーン1201の出力配線本数と等しく、
2×m本である。ANDプレーン1202の中には、こ
れらの配線を入力とするANDゲートが多数存在する。
しかし、NOTプレーン1201の入力配線の内の任意
の1本1209と、それがNOTプレーン1201の中
でNOTゲートを通った後の配線1210は、ともに1
となることはない。従って、これら2つの配線1209
と1210が同じANDゲートに入力されると、その出
力配線は常に0となり、全く意味の無い配線となってし
まう。すなわち、ANDゲートの入力配線は、NOTプ
レーン1201のm本の入力配線のそれぞれに対して、
入力配線がそのまま出力される場合1209と、入力配
線がNOTゲートを通った後で出力される場合1210
のどちらかのみとなるので、最大でm本となる。そして
m本の入力配線の各々に対して、それがそのまま出力さ
れる場合1209と、それらがNOTゲートを通った後
で出力される場合1210のどちらであるかの組み合わ
せによって、最大で2m個のANDゲートが存在するこ
とになる。この結果、ANDプレーン1202の出力配
線本数は、最大で2m本となる。
【0055】ORプレーン1203の入力配線本数は、
ANDプレーン1202の出力配線本数と等しく、2m
本である。ORプレーン1203の出力配線本数は、対
話的画面1101で指示されたブロック又は演算子の出
力配線本数によって定まり、その数をn本とすると、O
Rプレーン1203の中には、最大で2m本の入力本数
を持つORゲートがn個存在することになる。
【0056】これで、対話的画面1101で指示された
ブロック又は演算子の中に含まれるNOTゲートとAN
DゲートとORゲートの数の最大値が求められたので、
次にこれらに各々のゲート1個の面積をかければ、対話
的画面1101で指示されたブロック又は演算子全体の
最大面積が求められる。
【0057】NOTプレーン1201に対しては、NO
Tゲート1個の面積hを予め求めておいて、その値と先
に計算したNOTゲートの個数m個を掛け合わせる。
【0058】ANDプレーン1202に対しては、実際
に使用されるANDゲートの入力配線本数には上限があ
って、1ゲートの最大入力配線本数をiとすると、この
数iは、先の計算で使用したANDゲートの入力配線本
数m本よりも少ない場合が多い。従って、図13に示す
様に、m本の入力配線本数を持つANDゲート1301
をi本の入力配線本数を持つ複数のANDゲート130
2で置き換えた上で、面積を計算する。この場合、i本
の入力配線本数を持つANDゲート1302の1個に付
き配線本数が(i−1)本減るので、m本の配線を1本
に減らすためには、i本の入力配線本数を持つANDゲ
ート1302を(m−1)/(i−1)個使用すればよ
いことになる。m本の入力配線本数を持つANDゲート
の数である2m個に、この個数を掛け、さらに予め求め
ておいた入力配線本数がiであるANDゲートの面積g
を掛け合わせると、ANDプレーン1202の最大面積
が求められる。尚、i本の入力配線数を持つANDゲー
トの面積gは、予めこのANDゲートをトランジスタで
表現した回路を実際にレイアウト設計してその面積を求
めておくか、或いは特性値表801内に記載されている
面積から抽出しておく。NOTゲートの面積hも、同様
にNOTゲートをトランジスタで表現した回路を実際に
レイアウト設計してその面積を求めておくか、或いは特
性値表801内に記載されている面積から抽出しておけ
ばよい。
【0059】ORプレーン1203に対しても、上記A
NDプレーン1202と同様に考え、さらに、実際に使
用されるORゲートの入力配線本数の上限と入力配線本
数がiであるORゲートの面積もANDゲートの場合と
同じと考えて、ORプレーン1203の最大面積を計算
する。
【0060】このようにして求めた、NOTプレーン1
201の最大面積と、ANDプレーン1202の最大面
積と、ORプレーン1203の最大面積を加算すると、
対話的画面1101で指示されたブロック又は演算子全
体の最大面積となる。しかし、実際の回路においては、
面積の値が常にこの最大値をとるとは限らないので、予
め求めておいた面積補正係数sを掛けて、面積の予測値
Aとする。ここで、面積補正係数sは、予め対話的画面
1101で指示される機能の性質に属するさまざまな電
気回路に対して、その面積に対する最適化後電気回路の
面積の比を計算し、それらの平均を求めることによって
得られる。
【0061】対話的画面1101で指示されたブロック
又は演算子全体のディレイの予測値は、この面積の予測
値Aを用いて計算する。ここでは、そのブロック又は演
算子の中味が、入力配線本数がiであるゲートのみで構
成されているとみなして、面積の予測値Aを入力配線本
数がiであるゲートの面積gで割って、ゲートの総数を
求める。そして、そのブロック又は演算子の最大段数が
そのゲート総数の平方根に比例するとみなして、ゲート
総数の平方根に、予め求めておいた入力配線本数がiで
あるゲートのディレイeを掛け合わせる。さらに面積の
場合と同様に考えて、予め求めておいたディレイ補正係
数dを掛けて、ディレイの予測値Dとする。尚、1ゲー
トのディレイeはNOTゲートやANDゲートをトラン
ジスタで表現した回路のレイアウト設計から、配線の比
抵抗や寄生容量などの値を求め、その値を用いて回路シ
ミュレーションを行ってそのディレイを求めておくか、
或いは特性値表801内に記載されているディレイから
抽出して求めておく。また、ディレイ補正係数dは、対
話的画面1101で指示される機能の性質に属するさま
ざまな電気回路に対して、そのディレイに対する最適化
後電気回路のディレイの比を計算し、それらの平均を求
めることによって得られる。
【0062】対話的画面1101で指示されたブロック
又は演算子全体の消費電力の予測値Pも、前出の面積の
予測値Aを用いて計算する。ここでも、そのブロック又
は演算子の中味が、入力配線本数がiであるゲートのみ
で構成されているとみなして、面積の予測値Aを入力配
線本数がiであるゲートの面積gで割って、ゲートの総
数を求める。そして、これら各ゲートが2回に1回の割
合で動作しているとみなして0.5を掛けた上で、予め
求めておいた入力配線本数がiであるゲートの消費電力
wを掛け合わせる。さらに面積の場合と同様に考えて、
予め求めておいた消費電力補正係数pを掛けて、消費電
力の予測値Pとする。ここで、1ゲートの消費電力w
は、NOTゲートやANDゲートをトランジスタで表現
した回路のレイアウト設計から、配線の比抵抗や寄生容
量などの値を求め、その値を用いて回路シミュレーショ
ンを行ってその消費電力を求めておくか、或いは特性値
表801内に記載されている消費電力から抽出して求め
ておく。また、消費電力補正係数pは、対話的画面11
01で指示される機能の性質に属するさまざまな電気回
路に対して、その消費電力に対する最適化後電気回路の
消費電力の比を計算し、それらの平均を求めることによ
って得られる。
【0063】以上の説明において、1ゲートの最大入力
配線本数i、入力配線本数がiであるゲートの面積g、
NOTゲートの面積h、入力配線本数がiであるゲート
のディレイe、入力配線本数がiであるゲートの消費電
力wの各値は、対話的画面1101で指示された機能の
性質に依存しない値なので、図12A中に参照符号12
24で示した一例のように、予め1つだけ求めておけば
よい。これに対して、面積補正係数s、ディレイ補正係
数d、消費電力補正係数pは、対話的画面1101で指
示された機能の性質に依存する値なので、同じく図12
A中に参照符号1225で示した一例のように、機能の
性質ごとに予め求めておく必要がある。
【0064】図11の対話的画面1101において、ハ
ードウエア記述を表示する部分1102中に示した記述
の一部を指示できる機能1106を使用して、ブロック
又は演算子を1つ指定し、それに対する機能の性質を、
機能の性質を入力する部分1103に入力し、確定(S
ET)ボタン1110を押して、入力した値を確定させ
る。そして、次のブロック又は演算子を1つ指定し、同
様の操作を繰り返すことにより、複数のブロック又は演
算子に対して機能の性質を設定する。
【0065】また、ハードウエア記述を表示する部分1
102において記述の一部を指示できる機能1106を
使用せずに、機能の性質を入力する部分1103に機能
の性質を入力したのみで確定ボタン1110を押した場
合、このような場合は特性値入力手段104により値が
指示されず、かつ、特性値表106の中に特性値が入っ
ていなかったために特性値予測手段105での特性値の
計算ができなかった全てのブロックや演算子について
は、上記機能の性質を入力する部分1103で指定した
機能の性質を有するものとみなす。
【0066】最後に終了(Finish)ボタン111
1を押すことによって、入出力本数と機能の性質による
特性値予測手段107を終了させる。
【0067】図11に示した例では、対話的画面110
1において、lower3という名前のブロックに対し
て、機能の性質が演算論理であると指示されているの
で、これを元に図12Aおよび図12Bに従って予測を
行う。この場合、機能の性質は演算論理なので、面積補
正係数sは0.5、ディレイ補正係数dは0.8、消費
電力補正係数pは0.8、1ゲートの最大入力本数iは
4、入力本数がiであるゲートの面積gは3(μ
2)、NOTゲートの面積hは1(μm2)、入力本数
がiであるゲートのディレイeは1(ns)、入力本数
がiであるゲートの消費電力wは0.3(μW)、入力
本数mはlower3という名前のブロックの場合は
2、出力本数nは1を用いて、前述した面積の予測値A
の計算式、ディレイの予測値Dの計算式、及び消費電力
の予測値Pの計算式より、面積の予測値Aが4.5(μ
2)、ディレイの予測値Dが0.99(ns)、消費
電力の予測値Pが0.9(μW)という予測が行われ
る。
【0068】上記の、特性値入力手段104を用いて入
力された特性値、特性値表106による特性値予測手段
105を用いて予測された特性値、入出力本数と機能の
性質による特性値予測手段107を用いて予測された特
性値は、全回路での特性値集計手段108により、作成
された電気回路全体にわたって集計され、電気回路特性
解析装置の記憶装置304内に記憶される。
【0069】今回の例では、面積の予測値Aは、上記の
各予測値の総和で、10.3+1.2+0.7+4.5
=16.7(μm2)、ディレイの予測値Dは、c1と
いう名前の配線からlower1という名前のブロック
を通ってo1という名前の配線に至る経路上では、0.
6+0.3=0.9(ns)、c1という名前の配線か
らlower2という名前のブロックを通ってo1とい
う名前の配線に至る経路上では、14.5+0.3=1
4.8(ns)、c1という名前の配線からlower
3という名前のブロックを通ってo1という名前の配線
に至る経路上では、0.99+0.3=1.29(n
s)、i1という名前の配線からlower1という名
前のブロックを通ってo1という名前の配線に至る経路
上では、0.6+0.3=0.9(ns)、i2という
名前の配線からlower2という名前のブロックを通
ってo1という名前の配線に至る経路上では、14.5
+0.3=14.8(ns)、i3という名前の配線か
らlower3という名前のブロックを通ってo1とい
う名前の配線に至る経路上では、0.99+0.3=
1.29(ns)、消費電力の予測値Pは、上記の各予
測値の総和で、0.85+0.1+0.19+0.9=
2.04(μW)となる。
【0070】この様に、図6に示したlower2とい
う名前のブロック606とlower3という名前のブ
ロック607の中味の記述がない場合(図6中では、不
明として「?」を用いて表している)でも、それを内に
含んだupper1という名前のブロック608の全体
の特性値の予測を行うことができる。
【0071】さて、集積回路の原材料の違いや製造技術
の違いなどによって、同じ回路でもその特性値は変わっ
てくる。これに伴って、図8に示した特性値表801の
特性値も変える必要がある。これを行うのが特性値表生
成装置であり、図14Aおよび図14Bはその一実施例
である。
【0072】同図に示した特性値表生成装置1401
は、図3に示した電気回路特性解析装置の記憶装置30
4内に記憶されている手段として実現されている。この
特性値表生成装置1401は、既存の特性値表1402
の作成に使用した原材料や製造技術と、新たに作成した
い特性値表1403に使用する原材料や製造技術の違い
に関する情報1404を受け取ると、回路定数やゲート
面積などの特性の変化に関する情報を計算し(140
5,1406)、これを元に、既存の特性値表1402
の特性値を書き換え(1407)、新しい特性値表14
03を作成する。
【0073】図14Aの例では、既存の原材料や製造技
術と新しい原材料や製造技術の違いに関する情報140
4として、金属配線の材料が100%アルミニウムから
アルミニウム50%と銅50%の合金に変わること(1
408)、配線幅が1μmから0.8μmに変わること
(1409)、そしてゲート幅が0.5μmから0.3
μmに変わること(1410)が指定されている。
【0074】これを受けて特性値表生成装置1401
は、金属配線の材料の変化に対して、それぞれの金属の
比抵抗値に従って特性値の変化を計算する(140
5)。ここでは、比抵抗が32.4Ω・nmから26.
3Ω・nmへと変化するという計算を行っている。そし
て、金属配線の比抵抗の変化の情報1405と、配線幅
の変化の情報1409と、ゲート幅の変化の情報141
0とから、特性値の変化の割合1406を計算する。こ
こでは、金属配線の比抵抗の変化の情報1405から金
属配線の比抵抗が0.81倍になること(1411)を
計算し、配線幅の変化の情報1409から金属配線の比
抵抗が1.25倍になること(1412)と金属配線の
単位容量が0.8倍になること(1413)を計算し、
そしてゲート幅の変化の情報1410からゲートの面積
が0.6倍になること(1414)を計算している。
【0075】さらに特性値表生成装置1401は、この
特性値の変化の割合の情報1411〜1414から、特
性値表1402内に格納されている面積、ディレイ、消
費電力の値の変化の割合1407を計算する。ここで
は、ゲートの面積の変化の割合の情報1414から、面
積が0.6倍になること(1415)を計算し、金属配
線の比抵抗の変化の割合の2つの情報1411と141
2から、ディレイが1.01倍になること(1416)
を計算し、金属配線の単位容量の変化の割合の情報14
13から、消費電力が0.8倍になること(1417)
を計算している。
【0076】この、面積の変化の割合の情報1415、
ディレイの変化の割合の情報1416、消費電力の変化
の割合の情報1417を、既存の原材料や製造技術に対
応した特性値表1402内に格納されている面積、ディ
レイ、消費電力の値にそれぞれ適用することによって、
その値を書き換え、新しい原材料や製造技術に対応した
特性値表1403を生成する(図14B参照)。
【0077】この様に、既存の原材料や製造技術と新規
の原材料や製造技術との違いの情報を与えるだけで、既
存の特性値表から新規の特性値表を容易に生成すること
ができる。
【0078】また、この特性値表生成装置1401に対
して、既存の特性値表1402ではなく、既存のセルラ
イブラリを与えて、新規のセルライブラリを生成する様
に変更すれば、原材料や製造技術が変化した時に、新し
い原材料や製造技術に対応したセルライブラリを容易に
生成することもできる。
【0079】以上、本発明の実施の形態の好適な一例に
ついて説明したが、本発明は前記実施の形態に限定され
ることなく、本発明の精神を逸脱しない範囲内において
種々の設計変更をなし得ることは勿論である。
【0080】例えば、図1に示した本発明に該当する3
つの手段104,105,107は、必ずしもこの順番
で処理する必要はない。特性値表106を用いた特性値
予測手段105による特性値予測、及び、入出力本数と
機能の性質による特性値予測手段107による特性値予
測の後に、設計者が自らの経験で特性値を修正したいと
言うような場合には、これらの後に特性値入力手段10
4を設けてもよい。
【0081】さらに、これらの3つの手段の内、どれか
1つないしは2つの手段を省略した形で電気回路特性解
析装置を構成してもよい。特性値表106に正確な情報
が十分に格納されているような場合に、特性値入力手段
104、及び、入出力本数と機能の性質による特性値予
測手段107を省略した形で電気回路特性解析装置を構
成すれば、設計者が特性値や機能の性質を指定すること
無しに、多数の電気回路の特性値を一度に解析すること
ができる。逆に、特性値表106に正確な情報が格納さ
れていない場合に、特性値表106を用いた特性値予測
手段105を省略した形で電気回路特性解析装置を構成
すれば、不正確な情報に基づく信頼できない特性値の予
測を防ぐことができる。
【0082】また、実施の形態の説明で示した面積、デ
ィレイ及び消費電力の各特性値の単位はそれぞれ一例で
あって、μm2、ns、μWに限るものではなく、使用
する製造技術による実際のレイアウトや測定データ等に
基づいて、適宜変更可能なことは言うまでもない。
【0083】
【発明の効果】本発明に係る電気回路特性解析装置によ
れば、過去の設計時に求められた特性値を再利用できる
ので、過去に設計した回路を再利用する場合にハードウ
エア記述言語による記述のみからの特性値予測よりも精
度を向上させることができる。このため、予測誤差によ
る回路設計終盤からの仕様変更に伴う設計手戻りの際の
時間的な浪費を低減することができる。
【0084】また、本発明に係る電気回路特性解析装置
は、最適化後電気回路の特性値を、最適化後電気回路の
作成を実際に行うことなく予測できるので、短時間で精
度の高い特性値予測が行える。このため、予測誤差によ
る回路設計終盤からの仕様変更に伴う設計手戻りの際の
時間的な浪費を低減することができる。
【0085】さらに、本発明に係る電気回路特性解析装
置は、ハードウエア記述言語を用いた回路情報の記述が
部分的に不完全であっても特性値の評価ができるので、
一部分の仕様がまだ固まっていない様な回路設計早期の
段階での性能評価が行える。この結果、仕様変更に伴う
設計手戻りの際の時間的な浪費を低減することができ
る。
【0086】また、本発明に係る電気回路特性解析装置
において、特性値表生成装置を使用することによって、
原材料や製造技術の違いに関する情報から新しい原材料
や製造技術に対応したセルライブラリや特性値表を容易
に作成することができるので、最新の原材料や製造技術
の効果を、実際にそれらが使用できるようになる前に予
測することができる。従って、回路設計早期の段階での
使用原材料や製造技術の選択の幅を広げることができ
る。
【図面の簡単な説明】
【図1】本発明に係る電気回路特性解析装置の動作手順
の一例を示すフロー図である。
【図2】図1内のハードウエア記述言語入力手段が受け
取る、ハードウエア記述言語で記述された電気回路情報
の一例を示す図である。
【図3】本発明に係る電気回路特性解析装置の構成の一
例を示すブロック図である。
【図4A】図2のハードウエア記述言語で記述された電
気回路情報を構文に従って文法解析した結果の一例を示
す構文解析図である。
【図4B】図4Aに示した構文解析図の分図である。
【図5】図4A及び図4Bに示した各単語の従属関係を
表わした構文解析の結果の図を電気回路に変換する時
の、変換表の一例を示す図である。
【図6】図4A及び図4Bに示した構文解析結果を電気
回路に変換した結果の一例を示す図である。
【図7】表示装置上に表示される特性値入力手段を構成
する対話的画面の一例を示す図である。
【図8】直列に2つ以上連続した機能の並びごとに最適
化後電気回路の特性値を保持している特性値表の一例を
示す図である。
【図9】図8に示した特性値表に格納されている特性値
の格納方法の一例を示す説明図である。
【図10】図8に示した特性値表に格納されている特性
値から、同特性値表に格納されていない特性値を計算す
る方法の一例を示す説明図である。
【図11】表示装置上に表示される入出力本数と機能の
性質による特性値予測手段を構成する機能の性質を入力
する対話的画面の一例を示す図である。
【図12A】入出力本数と機能の性質による特性値予測
手段の計算で用いるゲートの入出力線数、ゲートの面
積、補正係数、等の数値例を示す図である。
【図12B】入出力本数と機能の性質による特性値予測
手段の計算方法の一例を示す図である。
【図13】入力配線本数の多いANDゲートを入力配線
本数の少ない複数のANDゲートで置き換える方法の一
例を示す説明図である。
【図14A】原材料や製造技術の違いの情報を用いて既
存の特性値表から新しい特性値表を生成する手段の一例
を示す説明図である。
【図14B】図14Aに示した一例を用いて既存の特性
値表から新しい特性値表が生成される様子を示した説明
図である。
【図15】図6に示した電気回路のどの箇所が、図4A
及び図4Bに示した構文のどの箇所から作成されたもの
であるのかを表わす電気回路と構文の対応表と、この対
応表と電気回路と構文の関係を表わした一例を示す説明
図である。
【符号の説明】
101…ハードウエア記述言語で記述された電気回路情
報を読み込む手段、 102…読み込まれた電気回路情報の構文を解析する手
段、 103…構文解析された電気回路情報から電気回路を作
成する手段、 104…作成された電気回路に対して特性値を入力する
手段、 105…作成された電気回路に対して特性値表を用いて
特性値を予測する手段、 106…直列に2つ以上連続した機能の並びごとに特性
値を保持している特性値表、 107…作成された電気回路に対して入出力本数と機能
の性質に関する情報から特性値を予測する手段、 108…読み込まれた電気回路情報の全体にわたって特
性値を集計する手段、 201…Verilog−HDLと呼ばれる文法に従っ
て記述された、モジュールと呼ばれる機能の一塊の種類
がupper1であること、及びその入力又は出力変数
がc1、i1、i2、i3、及びo1であることの定
義、 202…変数c1、i1、i2、及びi3が1ビット幅
の入力変数であることの定義、 203…変数o1が1ビット幅の出力変数であることの
定義、 204…変数c1、i1、i2、及びi3の型が1ビッ
ト幅のwireと呼ばれる型であることの定義、 205…変数o1の型が1ビット幅のregと呼ばれる
型であることの定義、 206…変数t1、t2、及びt3の型が1ビット幅の
wireと呼ばれる型であることの定義、 207…lower1と呼ばれる種類のモジュールをl
ow1という名前で参照し、それと接続される変数がc
1、i1、及びt1であることの定義、 208…lower2と呼ばれる種類のモジュールをl
ow2という名前で参照し、それと接続される変数がc
1、i2、及びt2であることの定義、 209…lower3と呼ばれる種類のモジュールをl
ow3という名前で参照し、それと接続される変数がc
1、i3、及びt3であることの定義、 210…変数t1の値と変数t2の値を加算した結果か
ら、変数t3の値を引いたものを変数o1の値とするこ
との定義、 211…upper1と呼ばれる種類のモジュールに関
する記述が終わりであることの定義、 212…モジュールの種類がlower1であること、
及びその入力又は出力変数がc1、i1、及びt1であ
ることの定義、 213…変数c1、及びi1が1ビット幅の入力変数で
あることの定義、 214…変数t1が1ビット幅の出力変数であることの
定義、 215…変数c1、i1、及びt1の型が1ビット幅の
wireと呼ばれる型であることの定義、 216…変数c1の値と変数i1の値を論理積した結果
を更に論理否定したものを変数t1の値とすることの定
義、 217…lower1と呼ばれる種類のモジュールに関
する記述が終わりであることの定義、 301…処理装置、 302…表示装置、 303…入力装置、 304…記憶装置、 401…Verilog−HDLにより記述された電気
回路情報を構文解析した時の構文解析手段が挿入した
「<module>」と呼ばれる単語、 402…電気回路情報を構文解析した時の「modul
e」と呼ばれる単語、 403…電気回路情報を構文解析した時の「upper
1」と呼ばれる単語、 404…電気回路情報を構文解析した時の構文解析手段
が挿入した「<port>」と呼ばれる単語、 405…電気回路情報を構文解析した時の「c1」と呼
ばれる単語、 406…電気回路情報を構文解析した時の「i1」と呼
ばれる単語、 407…電気回路情報を構文解析した時の「i2」と呼
ばれる単語、 408…電気回路情報を構文解析した時の「i3」と呼
ばれる単語、 409…電気回路情報を構文解析した時の「o1」と呼
ばれる単語、 410…電気回路情報を構文解析した時の「inpu
t」と呼ばれる単語、 411…電気回路情報を構文解析した時の構文解析手段
が挿入した「<net>」と呼ばれる単語、 412…電気回路情報を構文解析した時の「c1」と呼
ばれる単語、 413…電気回路情報を構文解析した時の「i1」と呼
ばれる単語、 414…電気回路情報を構文解析した時の「i2」と呼
ばれる単語、 415…電気回路情報を構文解析した時の「i3」と呼
ばれる単語、 416…電気回路情報を構文解析した時の「outpu
t」と呼ばれる単語、 417…電気回路情報を構文解析した時の構文解析手段
が挿入した「<net>」と呼ばれる単語、 418…電気回路情報を構文解析した時の「o1」と呼
ばれる単語、 419…電気回路情報を構文解析した時の「wire」
と呼ばれる単語、 420…電気回路情報を構文解析した時の構文解析手段
が挿入した「<net>」と呼ばれる単語、 421…電気回路情報を構文解析した時の「c1」と呼
ばれる単語、 422…電気回路情報を構文解析した時の「i1」と呼
ばれる単語、 423…電気回路情報を構文解析した時の「i2」と呼
ばれる単語、 424…電気回路情報を構文解析した時の「i3」と呼
ばれる単語、 425…電気回路情報を構文解析した時の「reg」と
呼ばれる単語、 426…電気回路情報を構文解析した時の構文解析手段
が挿入した「<net>」と呼ばれる単語、 427…電気回路情報を構文解析した時の「o1」と呼
ばれる単語、 428…電気回路情報を構文解析した時の「wire」
と呼ばれる単語、 429…電気回路情報を構文解析した時の構文解析手段
が挿入した「<net>」と呼ばれる単語、 430…電気回路情報を構文解析した時の「t1」と呼
ばれる単語、 431…電気回路情報を構文解析した時の「t2」と呼
ばれる単語、 432…電気回路情報を構文解析した時の「t3」と呼
ばれる単語、 433…電気回路情報を構文解析した時の構文解析手段
が挿入した「<instance>」と呼ばれる単語、 434…電気回路情報を構文解析した時の「lower
1」と呼ばれる単語、 435…電気回路情報を構文解析した時の「low1」
と呼ばれる単語、 436…電気回路情報を構文解析した時の「c1」と呼
ばれる単語、 437…電気回路情報を構文解析した時の「i1」と呼
ばれる単語、 438…電気回路情報を構文解析した時の「t1」と呼
ばれる単語、 439…電気回路情報を構文解析した時の構文解析手段
が挿入した「<instance>」と呼ばれる単語、 440…電気回路情報を構文解析した時の「lower
2」と呼ばれる単語、 441…電気回路情報を構文解析した時の「low2」
と呼ばれる単語、 442…電気回路情報を構文解析した時の「c1」と呼
ばれる単語、 443…電気回路情報を構文解析した時の「i2」と呼
ばれる単語、 444…電気回路情報を構文解析した時の「t2」と呼
ばれる単語、 445…電気回路情報を構文解析した時の構文解析手段
が挿入した「<instance>」と呼ばれる単語、 446…電気回路情報を構文解析した時の「lower
3」と呼ばれる単語、 447…電気回路情報を構文解析した時の「low3」
と呼ばれる単語、 448…電気回路情報を構文解析した時の「c1」と呼
ばれる単語、 449…電気回路情報を構文解析した時の「i3」と呼
ばれる単語、 450…電気回路情報を構文解析した時の「t3」と呼
ばれる単語、 451…電気回路情報を構文解析した時の「alway
s」と呼ばれる単語、 452…電気回路情報を構文解析した時の「=」と呼ば
れる単語、 453…電気回路情報を構文解析した時の「o1」と呼
ばれる単語、 454…電気回路情報を構文解析した時の「−」と呼ば
れる単語、 455…電気回路情報を構文解析した時の「+」と呼ば
れる単語、 456…電気回路情報を構文解析した時の「t3」と呼
ばれる単語、 457…電気回路情報を構文解析した時の「t1」と呼
ばれる単語、 458…電気回路情報を構文解析した時の「t2」と呼
ばれる単語、 459…電気回路情報を構文解析した時の「endmo
dule」と呼ばれる単語、 460…電気回路情報を構文解析した時の構文解析手段
が挿入した「<module>」と呼ばれる単語、 461…電気回路情報を構文解析した時の「modul
e」と呼ばれる単語、 462…電気回路情報を構文解析した時の「lower
1」と呼ばれる単語、 463…電気回路情報を構文解析した時の構文解析手段
が挿入した「<port>」と呼ばれる単語、 464…電気回路情報を構文解析した時の「c1」と呼
ばれる単語、 465…電気回路情報を構文解析した時の「i1」と呼
ばれる単語、 466…電気回路情報を構文解析した時の「t1」と呼
ばれる単語、 467…電気回路情報を構文解析した時の「inpu
t」と呼ばれる単語、 468…電気回路情報を構文解析した時の構文解析手段
が挿入した「<net>」と呼ばれる単語、 469…電気回路情報を構文解析した時の「c1」と呼
ばれる単語、 470…電気回路情報を構文解析した時の「i1」と呼
ばれる単語、 471…電気回路情報を構文解析した時の「outpu
t」と呼ばれる単語、 472…電気回路情報を構文解析した時の構文解析手段
が挿入した「<net>」と呼ばれる単語、 473…電気回路情報を構文解析した時の「t1」と呼
ばれる単語、 474…電気回路情報を構文解析した時の「wire」
と呼ばれる単語、 475…電気回路情報を構文解析した時の構文解析手段
が挿入した「<net>」と呼ばれる単語、 476…電気回路情報を構文解析した時の「c1」と呼
ばれる単語、 477…電気回路情報を構文解析した時の「i1」と呼
ばれる単語、 478…電気回路情報を構文解析した時の「t1」と呼
ばれる単語、 479…電気回路情報を構文解析した時の「assig
n」と呼ばれる単語、 480…電気回路情報を構文解析した時の「=」と呼ば
れる単語、 481…電気回路情報を構文解析した時の「t1」と呼
ばれる単語、 482…電気回路情報を構文解析した時の「 ̄」と呼ば
れる単語、 483…電気回路情報を構文解析した時の「&」と呼ば
れる単語、 484…電気回路情報を構文解析した時の「c1」と呼
ばれる単語、 485…電気回路情報を構文解析した時の「i1」と呼
ばれる単語、 486…電気回路情報を構文解析した時の「endmo
dule」と呼ばれる単語、 601…「&」という名前を持つ電気回路上の演算子、 602…「 ̄」という名前を持つ電気回路上の演算子、 603…「+」という名前を持つ電気回路上の演算子、 604…「−」という名前を持つ電気回路上の演算子、 605…「lower1」という名前を持つ電気回路上
のブロック、 606…「lower2」という名前を持つ電気回路上
のブロック、 607…「lower3」という名前を持つ電気回路上
のブロック、 608…「upper1」という名前を持つ電気回路上
のブロック、 701…特性値入力手段を実現する対話的画面、 702…ハードウエア記述言語で記述された回路情報を
表示する部分、 703…面積の値を入力する部分、 704…ディレイの値を入力する部分、 705…消費電力の値を入力する部分、 706…ブロック又は演算子の1つを指示できる機能、 707…面積の値を補正する係数を入力する部分、 708…ディレイの値を補正する係数を入力する部分、 709…消費電力の値を補正する係数を入力する部分、 710…入力された値を確定させるボタン、 711…特性値入力手段を終了させるボタン、 801…直列に2つ以上連続した機能ごとに特性値を保
持している表、 802…「+」という機能と「−」という機能が連続し
ていて、その入力1のビット幅が1、入力2のビット幅
が1、出力のビット幅が1の時の特性値、 803…「&」という機能と「 ̄」という機能が連続し
ていて、その入力1のビット幅が1、入力2のビット幅
が1、出力のビット幅が1の時の特性値、 901…入力1のビット幅を表わす数字、 902…入力2のビット幅を表わす数字、 903…出力のビット幅を表わす数字、 904…面積の値を表わす数字、 905…ディレイの値を表わす数字、 906…消費電力の値を表わす数字、 1001…入力1のビット幅が8、入力2のビット幅が
8、出力のビット幅が9の時の特性値、 1002…入力1のビット幅が8、入力2のビット幅が
8、出力のビット幅が8の時の特性値、 1003…入力1のビット幅が8、入力2のビット幅が
8、出力のビット幅が16の時の特性値、 1101…入出力本数と機能の性質による特性値予測手
段を実現するための対話的画面、 1102…ハードウエア記述言語で記述された回路情報
を表示する部分、 1103…機能の性質を入力する部分、 1106…ブロック又は演算子の1つを指示できる機
能、 1110…入力された値を確定させるボタン、 1111…特性値予測手段を終了させるボタン、 1201…NOTゲートのみで構成される部分、 1202…ANDゲートのみで構成される部分、 1203…ORゲートのみで構成される部分、 1209…NOTゲートのみで構成される部分の入力配
線の内の任意の1本、 1210…NOTゲートのみで構成される部分の入力配
線の内の任意の1本1209がNOTゲートを通った後
の配線、 1224…1ゲートの最大入力配線本数を表わす変数、
入力配線本数がiであるゲートの面積を表わす変数、N
OTゲートの面積を表わす変数、入力配線本数がiであ
るゲートのディレイを表わす変数、及び入力配線本数が
iであるゲートの消費電力を表わす変数に設定する値、 1225…機能の性質ごとに、面積補正係数を表わす変
数の値、ディレイ補正係数を表わす変数の値、及び消費
電力補正係数を表わす変数の値を格納した表、 1301…m本の入力配線本数を持つANDゲート、 1302…i本の入力配線本数を持つANDゲート、 1401…原材料や製造技術の違いの情報を用いて特性
値表内の特性値を変更する特性値表生成装置、 1402…既存の原材料や製造技術に対応した特性値
表、 1403…新しい原材料や製造技術に対応した特性値
表、 1404…既存の原材料や製造技術と新しい原材料や製
造技術の違いに関する情報、 1405…既存の原材料や製造技術と新しい原材料や製
造技術の違いに関する情報を元に特性の変化を計算する
手段、 1406…既存の原材料や製造技術と新しい原材料や製
造技術の違いに関する情報や特性の変化に関する情報を
元に特性の変化の割合を計算する手段、 1407…計算された特性の変化に関する情報を元に特
性値を変更する手段、 1408…金属配線の材料が変化することを表わす情
報、 1409…配線幅が変化することを表わす情報、 1410…ゲート幅が変化することを表わす情報、 1411…金属配線の材料の変化に伴う金属配線の比抵
抗の変化の割合の情報、 1412…配線幅の変化に伴う金属配線の比抵抗の変化
の割合の情報、 1413…配線幅の変化に伴う金属配線の単位容量の変
化の割合の情報、 1414…ゲート幅の変化に伴う、ゲートの面積の変化
の割合の情報、 1415…ゲートの面積の変化の割合の情報から求めら
れた面積の変化の割合の情報、 1416…金属配線の比抵抗の変化の割合の情報から求
められたディレイの変化の割合の情報、 1417…金属配線の単位容量の変化の割合の情報から
求められた消費電力の変化の割合の情報、 1501…電気回路と構文の対応表、 1502…構文のある特定の箇所を指し示す部分、 1503…電気回路のある特定の箇所を指し示す部分、 1504…構文のある特定の箇所を指し示す部分の一
つ、 1505…構文の一つの箇所、 1506…電気回路のある特定の箇所を指し示す部分の
一つ、 1507…電気回路の一つの箇所、 1508…電気回路、 1509…構文、 i…1ゲートの最大入力配線本数、 g…入力配線本数がiであるゲートの面積、 h…NOTゲートの面積、 e…入力配線本数がiであるゲートのディレイ、 w…入力配線本数がiであるゲートの消費電力、 s…面積補正係数、 d…ディレイ補正係数、 p…消費電力補正係数、 A…面積の予測値、 D…ディレイの予測値、 P…消費電力の予測値。

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】ハードウエア記述言語で記述された電気回
    路情報から電気回路の特性を解析する電気回路特性解析
    装置において、 ハードウエア記述言語の構文に対応する電気回路を保持
    した電気回路作成表を用いて、前記電気回路情報から、
    電気回路、及び該電気回路とハードウエア記述言語の各
    構文との対応関係を保持した電気回路ハードウエア記述
    言語対応表を作成する電気回路作成手段と、 ハードウエア記述言語の単語を特定できる機能と特性の
    値を入力できる機能とを有する特性値入力手段と、 前記電気回路ハードウエア記述言語対応表の中から、前
    記特性値入力手段内のハードウエア記述言語の単語を特
    定できる機能を用いて特定した単語に対応する電気回路
    を特定する電気回路特定手段と、 該電気回路特定手段により特定された電気回路に、前記
    特性値入力手段内の特性の値を入力できる機能を用いて
    入力された特性値を設定する特性値設定手段と、を有す
    ることを特徴とする電気回路特性解析装置。
  2. 【請求項2】ハードウエア記述言語で記述された電気回
    路情報から電気回路の特性を解析する電気回路特性解析
    装置において、 ハードウエア記述言語の構文に対応する電気回路を保持
    した電気回路作成表を用いて、前記電気回路情報から、
    電気回路、及び該電気回路とハードウエア記述言語の各
    構文との対応関係を保持した電気回路ハードウエア記述
    言語対応表を作成する電気回路作成手段と、 直列に少なくとも2つの連続した電気回路の並びに対応
    する特性値を保持した特性値表を用いて、電気回路の特
    性値を設定する特性値設定手段と、を有することを特徴
    とする電気回路特性解析装置。
  3. 【請求項3】前記特性値表は、機能の並びと、その時の
    特性値とが対になった表形式で記憶装置に格納されてな
    る請求項2記載の電気回路特性解析装置。
  4. 【請求項4】前記表形式で格納された特性値の部分に
    は、当該機能のビット幅ごとに付けたラベルに対応させ
    て特性値が格納されてなる請求項3に記載の電気回路特
    性解析装置。
  5. 【請求項5】ハードウエア記述言語で記述された電気回
    路情報から電気回路の特性を解析する電気回路特性解析
    装置において、 ハードウエア記述言語の構文に対応する電気回路を保持
    した電気回路作成表を用いて、前記電気回路情報から、
    電気回路、及び該電気回路とハードウエア記述言語の各
    構文との対応関係を保持した電気回路ハードウエア記述
    言語対応表を作成する電気回路作成手段と、 ハードウエア記述言語の単語を特定できる機能と電気回
    路の機能の性質を入力できる機能とを有する機能入力手
    段と、 前記電気回路ハードウエア記述言語対応表の中から、前
    記機能入力手段により特定したハードウエア記述言語の
    単語に対応する電気回路を特定する電気回路特定手段
    と、 該電気回路特定手段により特定された電気回路の配線本
    数と、前記機能入力手段により入力された電気回路の機
    能の性質とから特性値を計算する特性値計算手段と、 該特性値計算手段により計算された特性値を、前記電気
    回路特定手段により特定された電気回路に設定する特定
    値設定手段と、を有することを特徴とする電気回路特性
    解析装置。
  6. 【請求項6】ハードウエア記述言語で記述された電気回
    路情報から電気回路の特性を解析する電気回路特性解析
    装置において、 電気回路作成時の使用原材料や製造技術の違いの情報か
    ら特性値の差分を計算する特性値差分計算手段と、 該特性値差分計算手段により計算された特性値の差分
    と、電気回路に対応する特性値を保持した特性値表とか
    ら、使用原材料や製造技術の違う電気回路に対応する新
    たな特性値表を生成する特性値表生成手段と、を有する
    ことを特徴とする電気回路特性解析装置。
  7. 【請求項7】ハードウエア記述言語で記述された電気回
    路情報から電気回路の特性を解析する電気回路特性解析
    方法において、 ハードウエア記述言語の構文に対応する電気回路を保持
    した電気回路作成表を用いて、前記電気回路情報から、
    電気回路、及び該電気回路とハードウエア記述言語の各
    構文との対応関係を保持した電気回路ハードウエア記述
    言語対応表を作成するステップと、 ハードウエア記述言語の単語を特定できる機能と特性の
    値を入力できる機能により特性値を入力するステップ
    と、 前記電気回路ハードウエア記述言語対応表の中から、前
    記ハードウエア記述言語の単語を特定できる機能を用い
    て特定した単語に対応する電気回路を特定するステップ
    と、 特定された電気回路に、前記入力された特性値を設定す
    るステップと、を有することを特徴とする電気回路特性
    解析方法。
  8. 【請求項8】ハードウエア記述言語で記述された電気回
    路情報から電気回路の特性を解析する電気回路特性解析
    方法において、 ハードウエア記述言語の構文に対応する電気回路を保持
    した電気回路作成表を用いて、前記電気回路情報から、
    電気回路、及び該電気回路とハードウエア記述言語の各
    構文との対応関係を保持した電気回路ハードウエア記述
    言語対応表を作成するステップと、 直列に少なくとも2つの連続した電気回路の並びに対応
    する特性値を保持した特性値表を用いて、電気回路の特
    性値を設定するステップと、を有することを特徴とする
    電気回路特性解析方法。
  9. 【請求項9】ハードウエア記述言語で記述された電気回
    路情報から電気回路の特性を解析する電気回路特性解析
    方法において、 ハードウエア記述言語の構文に対応する電気回路を保持
    した電気回路作成表を用いて、前記電気回路情報から、
    電気回路、及び該電気回路とハードウエア記述言語の各
    構文との対応関係を保持した電気回路ハードウエア記述
    言語対応表を作成するステップと、 ハードウエア記述言語の単語を特定して電気回路の機能
    の性質を入力する機能入力ステップと、 前記電気回路ハードウエア記述言語対応表の中から、前
    記特定した単語に対応する電気回路を特定するステップ
    と、 特定された電気回路の配線本数と、前記機能入力ステッ
    プにより入力された電気回路の機能の性質とから特性値
    を計算するステップと、 計算された特性値を、前記特定された電気回路に設定す
    るステップと、を有することを特徴とする電気回路特性
    解析方法。
  10. 【請求項10】ハードウエア記述言語で記述された電気
    回路情報から電気回路の特性を解析する電気回路特性解
    析方法において、 電気回路作成時の使用原材料や製造技術の違いの情報か
    ら特性値の差分を計算するステップと、 計算された特性値の差分と、電気回路に対応する特性値
    を保持した特性値表とから、使用原材料や製造技術の違
    う電気回路に対応する新たな特性値表を生成するステッ
    プと、を有することを特徴とする電気回路特性解析方
    法。
JP8347094A 1996-12-26 1996-12-26 電気回路特性解析装置および方法 Pending JPH10187783A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8347094A JPH10187783A (ja) 1996-12-26 1996-12-26 電気回路特性解析装置および方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8347094A JPH10187783A (ja) 1996-12-26 1996-12-26 電気回路特性解析装置および方法

Publications (1)

Publication Number Publication Date
JPH10187783A true JPH10187783A (ja) 1998-07-21

Family

ID=18387875

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8347094A Pending JPH10187783A (ja) 1996-12-26 1996-12-26 電気回路特性解析装置および方法

Country Status (1)

Country Link
JP (1) JPH10187783A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6169968B1 (en) 1997-07-09 2001-01-02 Matsushita Electric Industrial Co., Ltd. Apparatus and method for estimating performance integrated circuit
US6904573B1 (en) 2003-05-27 2005-06-07 Hewlett-Packard Development Company, L.P. Logic gate identification based on hardware description language circuit specification
JP2007026030A (ja) * 2005-07-15 2007-02-01 Fujitsu Ltd 論理合成方法及び論理合成装置
JP2007317080A (ja) * 2006-05-29 2007-12-06 Nec Corp 回路解析装置、回路解析方法、およびプログラム

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6169968B1 (en) 1997-07-09 2001-01-02 Matsushita Electric Industrial Co., Ltd. Apparatus and method for estimating performance integrated circuit
US6904573B1 (en) 2003-05-27 2005-06-07 Hewlett-Packard Development Company, L.P. Logic gate identification based on hardware description language circuit specification
JP2007026030A (ja) * 2005-07-15 2007-02-01 Fujitsu Ltd 論理合成方法及び論理合成装置
JP4673689B2 (ja) * 2005-07-15 2011-04-20 富士通セミコンダクター株式会社 論理合成方法及び論理合成装置
JP2007317080A (ja) * 2006-05-29 2007-12-06 Nec Corp 回路解析装置、回路解析方法、およびプログラム

Similar Documents

Publication Publication Date Title
US8745560B1 (en) Methods for generating a user interface for timing budget analysis of integrated circuit designs
US6026226A (en) Local compilation in context within a design hierarchy
US20050289490A1 (en) Integrated approach for design, simulation and verification of monolithic, silicon-based opto-electronic circuits
US5422833A (en) Method and system for propagating data type for circuit design from a high level block diagram
US20070101302A1 (en) Mixed signal circuit simulator
US7958473B2 (en) Method and computer program for configuring an integrated circuit design for static timing analysis
US6732350B1 (en) Local naming for HDL compilation
US8667435B1 (en) Function symmetry-based optimization for physical synthesis of programmable integrated circuits
US20050187750A1 (en) Data processing device designing method, data processing device designing apparatus, program and computer readable information recording medium
JP4908281B2 (ja) 消費電力解析プログラム、消費電力解析方法及び消費電力解析装置
US20040025136A1 (en) Method for designing a custom ASIC library
US20110185307A1 (en) Generating equations based on user intent
US20060136860A1 (en) Integrated computer-aided circuit design kit facilitating verification of designs across different process technologies
JPH10187783A (ja) 電気回路特性解析装置および方法
US20060190848A1 (en) Low power consumption designing method of semiconductor integrated circuit
US9098661B1 (en) Extensible platform for back-annotation of target-specific characterization onto a model of a hardware system
Xian et al. An automatic vhdl testbench generator for medium complexity design
US8196085B1 (en) Interactive design optimization techniques and interface
US7360189B1 (en) Method and apparatus for enabling waveform display in a system design model
JP5531807B2 (ja) 設計支援プログラム、設計支援装置、および設計支援方法
US6877140B1 (en) Method and system for generating a schematic representing bus structures
US20150120250A1 (en) Visual representation of circuit related data
JP2000259686A (ja) ゲート遅延計算方法、ゲート遅延計算装置、及びゲート遅延計算プログラムを記録した記録媒体
JP7335535B2 (ja) ハードウエアトロイ検出装置及びハードウエアトロイ検出用プログラム
JP3709626B2 (ja) 回路検証装置