JPH10187104A - 画像表示装置の信号調整回路 - Google Patents

画像表示装置の信号調整回路

Info

Publication number
JPH10187104A
JPH10187104A JP8351102A JP35110296A JPH10187104A JP H10187104 A JPH10187104 A JP H10187104A JP 8351102 A JP8351102 A JP 8351102A JP 35110296 A JP35110296 A JP 35110296A JP H10187104 A JPH10187104 A JP H10187104A
Authority
JP
Japan
Prior art keywords
signal
image
black frame
pedestal
image signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8351102A
Other languages
English (en)
Inventor
Atsushi Sugama
敦 須釜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP8351102A priority Critical patent/JPH10187104A/ja
Publication of JPH10187104A publication Critical patent/JPH10187104A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal Display Device Control (AREA)
  • Video Image Reproduction Devices For Color Tv Systems (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】 【課題】 画像信号のブランキング期間を画像調整のレ
ベルに影響されない一定レベルの黒枠信号に固定する。 【解決手段】 信号調整回路1は、画像信号の調整を行
う画像信号調整部20と、画像信号のブランキング期間
におけるペデスタル信号の設定を行うペデスタル信号設
定部12と、画像信号の有効期間とブランキング期間と
を識別する信号を出力する識別信号供給部13と、画像
信号調整部20から供給される画像信号と上記ペデスタ
ル信号設定部12から供給されるペデスタル信号とを識
別信号供給部13からの識別信号に基づいて切り換える
信号切換部19R,19G,19Bとを備える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、画像表示装置の信
号調整回路に関し、特に液晶ディスプレー(LCD:L
icid Crystal Display、以下LCD
と言う。)の信号調整回路として好適に用いられる。
【0002】
【従来の技術】産業機器の小型化等にともない、従来か
らのブラウン管を用いた画像表示装置に代わる種々の薄
型平面の画像表示装置が開発されている。中でも、液晶
が用いられた液晶表示装置は、消費電力が少なく、フル
カラー表示が容易である等の特徴を有しており、そのL
CDパネルが所謂ノート型パソコンやテレビジョン受像
機等に用いられている。
【0003】
【発明が解決しようとする課題】ところで、画像表示装
置においては、640×480dot(画素)によるV
GA(Video Graphics Array)、8
00×600dotによるSVGA(Super Vi
deo Graphics Array)、1024×7
68dotによるXGA(eXtended Grap
hics Array)、1280×1024dotに
よるSXGA(Super eXtended Gra
phics Array)、1600×1200dot
によるUXGA(Ultra eXtended Gr
aphics Array)等、画素についてのフォー
マットが多種類存在するため、パネル自身のフォーマッ
トと画像信号についてのフォーマットが異なる場合は、
画像表示にあたりスキャンコンバータでフォーマット変
換をする必要がある。
【0004】そして、このスキャンコンバータでフォー
マット変換をする際においては、その補間演算を簡略化
するために、フォーマットの変換比を簡単な整数比にす
ることが一般的である。例えば、800dot×600
dotのSVGAのフォーマットを1024dot×7
68dotのXGAのフォーマットに変換しようとする
場合、変換比を簡単な整数比である4:5として、10
00dot×750dotに変換される。この変換され
た画像信号をXGAのフォーマットを有する1024d
ot×768dotのLCDパネル100に表示させる
と、図8に示すように、画面の左右端側に12dotづ
つ、上下端側に9dotづつ画像が表示されない画素領
域101が生じることになる。
【0005】かかる場合、LCDパネル100において
は、表示しようとする画像信号の有効期間から割り出さ
れる画素数が上記パネルの画素数に満たないこととな
り、画像が表示されない画素領域101には画像信号の
ブランキング期間におけるペデスタル信号がそのまま表
示されることとなる。そして、LCDパネル100にお
いては、この領域101にいわゆる黒枠表示がされるこ
ととなる。
【0006】しかしながら、このLCDパネル100の
領域101に表示されるペデスタル信号(以下、この信
号を黒枠信号という。)のレベルは、図示しない信号調
整回路により画像信号についてのブライト、ゲイン、ガ
ンマ、リミッタ等の調整がされた場合に、図9に示すよ
うに、かかる画像信号のレベル変動に伴って変動してし
まう。
【0007】すなわち、LCDパネル100において
は、画像信号についてのブライト、ゲイン、ガンマ、リ
ミッタ等の調整がされた場合に、上記黒枠の領域101
についてもブライト、ゲイン、ガンマ、リミッタ等の調
整がされることとなるので、これらの調整によって画像
の回りの黒枠が一緒に明るくなったり暗くなったりして
しまい、見た目として好ましくないことになる。
【0008】本発明は、上述の問題点を解決するために
提案されたものであり、画像信号のブランキング期間を
画像信号についての調整操作に影響されない一定レベル
の黒枠信号に固定することができる画像表示装置の信号
調整回路を提供することを目的とする。
【0009】
【課題を解決するための手段】この目的を達成した本発
明に係る画像表示装置の信号調整回路は、画像信号の調
整を行う画像信号調整部と、画像信号のブランキング期
間におけるペデスタル信号の設定を行うペデスタル信号
設定部と、画像信号の有効期間とブランキング期間とを
識別する信号を出力する識別信号供給部と、画像信号調
整部から供給される画像信号とペデスタル信号設定部か
ら供給されるペデスタル信号とを識別信号供給部からの
識別信号に基づいて切り換える信号切換部とを備える。
【0010】画像表示装置の信号調整回路によれば、画
像信号調整部により調整された画像信号とペデスタル信
号設定部により設定されたペデスタル信号が信号切換部
により切り換えられてディスプレーに供給される。
【0011】
【発明の実施の形態】以下、本発明を適用した画像表示
装置の信号調整回路について、図面を参照して詳細に説
明する。
【0012】図1に、本発明の画像表示装置の信号調整
回路1が用いられた画像表示システム10を示す。この
画像表示システム10では、タイミングジェネレータ
(Timing Generator)2と、画像につ
いてのRGBの各色信号が入力されるA/D変換器3
R,3G,3Bと、信号調整回路1と、この信号調整回
路1により調整されたRGBの各色信号が入力されるD
/A変換器4R,4G,4Bと、これら各D/A変換器
4R,4G,4Bからのアナログ信号を増幅、反転させ
るアナログアンプ5R,5G,5Bと、各アナログアン
プ5R,5G,5Bからの信号が表示されるLCDパネ
ル100(100R,100G,100B)とが備えら
れている。
【0013】画像表示システム10では、上記RGBの
各色信号が上記各A/D変換器3R,3G,3Bにより
8bitのデジタル信号に変換される。このデジタル信
号は、上記信号調整回路1に入力され、この信号調整回
路1で10bitに変換されて上記各D/A変換器4
R,4G,4Bに入力される。そして、画像表示システ
ム10では、このデジタル信号がこれら各D/A変換器
4R,4G,4Bでアナログ信号に変換されて、各アナ
ログアンプ5R,5G,5Bに入力される。そして、こ
のアナログ信号は、各アナログアンプ5R,5G,5B
で後述する増幅等の処理が施された後に上記LCDパネ
ル100のRGBの各画素(100R,100G,10
0B)に供給される。
【0014】なお、本発明においては、信号調整回路1
の入出力のビット数について特に限定されるものではな
い。また、この実施の形態では、図1に示すように各ア
ナログアンプ5R,5G,5Bの出力CH数を6とし、
LCDパネル100の信号線本数を6本としているが、
本発明においては各アナログアンプ5R,5G,5Bと
LCDパネル100間の信号線の本数(LCDパネル1
00の信号線本数)について特に限定されるものではな
い。
【0015】さらに、この実施の形態では、LCDパネ
ル100につき、図8に示すXGAのフォーマットを有
する1024dot×768dotのものを用いている
が、本発明においてはその画素数について特に限定され
るものではない。
【0016】画像表示システム10においては、上記各
部の動作のタイミングの制御が全てタイミングジェネレ
ータ2により行われるようになっている。このタイミン
グジェネレータ2には、LCDパネル100に表示する
画像の水平位置を決める水平同期信号HSYNC(Ho
rizontal SYNChronizations
ignal)及びLCDパネルに表示する画像の垂直位
置を決める垂直同期信号VSYNC(Vertical
SYNChronization signal)が
入力される。そして、タイミングジェネレータ2は、こ
れら各同期信号をマスタークロックMCKに同期させて
タイミングパルスを生成する。
【0017】信号調整回路1は、RGBの各画像信号を
演算処理する信号処理部11R,11G,11Bと、シ
リアルインターフェース12と、カウンタ/デコーダ部
13とにより構成される。
【0018】各信号処理部11R,11G,11Bにお
いては、画像信号についてのゲイン調整を行うための利
得制御部15R,15G,15Bと、ブライト調整を行
うためのブライト制御部16R,16G,16Bと、ガ
ンマ補正を行うためのガンマ補正部17R,17G,1
7Bと、リミッタ調整を行うためのリミッタ調整部18
R,18G,18Bとが備えられており、これらにより
画像信号調整部20が構成されている。
【0019】また、各信号処理部11R,11G,11
Bにおいては、上記画像信号調整部20により調整され
た画像信号と画像信号のペデスタル期間に表示する黒枠
信号とを切り換え処理するための黒枠信号処理部19
R,19G,19Bが備えられている。
【0020】各信号処理部11R,11G,11Bで
は、上記各利得制御部15R,15G,15B、各ブラ
イト制御部16R,16G,16B、各ガンマ補正部1
7R,17G,17B、各リミッタ調整部18R,18
G,18B、各黒枠信号処理部19R,19G,19B
の各動作がシリアルデータにより設定されるようになっ
ている。なお、このシリアルデータは、図示しないマイ
コンからシリアルインターフェース12を介して供給さ
れるようになっている。
【0021】シリアルインターフェース12は、上記マ
イコンからの各種シリアルデータを上記各信号処理部1
1R,11G,11Bの各利得制御部15R,15G,
15B、各ブライト制御部16R,16G,16B、各
ガンマ補正部17R,17G,17B、各リミッタ調整
部18R,18G,18B、各黒枠信号処理部19R,
19G,19B、及びカウンタ/デコーダ部13に供給
する。
【0022】これにより、信号調整回路1では、上記各
信号処理部11R,11G,11Bの各利得制御部15
R,15G,15B、各ブライト制御部16R,16
G,16B、各ガンマ補正部17R,17G,17B、
各リミッタ調整部18R,18G,18B、各黒枠信号
処理部19R,19G,19Bで用いられる係数が設定
される。また、これにより、各黒枠信号処理部19R,
19G,19Bに対して画像信号のブランキング期間に
表示させるための黒枠信号の黒レベルについてのデコー
ド値が設定されるとともに、かかる黒枠信号のLCDパ
ネル100への表示範囲についてのデコード値が設定さ
れる。
【0023】なお、上記黒枠信号の黒レベルについての
デコード値は、シリアルインターフェース12を介して
詳細を後述する各黒枠信号処理部19R,19G,19
Bに入力される。また、上記黒枠信号の表示範囲につい
てのデコード値は、シリアルインターフェース12を介
して詳細を後述するカウンタ/デコーダ部13に入力さ
れる。
【0024】ここで、上記黒枠信号の表示範囲として
は、例えば図8に示すLCDパネル100の左側の12
×768ドットの範囲が水平方向における第1の黒枠信
号表示範囲(以下、H黒枠範囲1という。)と、右側の
12×768ドットの範囲が水平方向における第2の黒
枠信号表示範囲(以下、H黒枠範囲2という。)と、上
側の9×1024ドットの範囲が垂直方向における第1
の黒枠信号表示範囲(以下、V黒枠範囲1という。)
と、下側の9×1024ドットの範囲が垂直方向におけ
る第2の黒枠信号表示範囲(以下、V黒枠範囲2とい
う。)とされる。
【0025】各黒枠信号処理部19R,19G,19B
は、図2に示すように、詳細を後述するカウンタ/デコ
ーダ部13が出力するフラグを見て、フラグが"1"なら
黒枠信号を選択し、フラグが"0"なら画像信号を選択す
るセレクタ(SW)で構成されている。
【0026】画像表示システム10においては、所定フ
ォーマットの画像信号が各A/D変換器3R,3G,3
Bに入力される。各画像信号は、これら各A/D変換器
3R,3G,3BでA/D変換され、8bitのデジタ
ル信号として信号調整回路1に入力される。入力された
デジタル信号は、信号調整回路1の画像信号調整部20
内で上記各利得制御部15R,15G,15Bによりゲ
イン調整が、各ブライト制御部16R,16G,16B
によりブライト調整が、各ガンマ補正部17R,17
G,17Bによりガンマ調整が、各リミッタ調整部18
R,18G,18Bによりリミッタ調整がされ、それぞ
れ10bitで信号処理される。
【0027】これらゲイン調整、ブライト調整、ガンマ
調整、リミッタ調整の信号処理をされたRGBの各画像
信号は、各黒枠信号処理部19R,19G,19Bに供
給される。なお、信号調整回路1においては、黒枠の黒
レベルが他のいかなる信号処理の結果に影響されること
なく、常に絶対的な黒のレベルに固定されていることが
望ましいことから、各信号処理部11において、各黒枠
信号処理部19R,19G,19Bが上記画像信号調整
部20よりも後段に配置される構成となっている。
【0028】ここで、カウンタ/デコーダ部13は、図
3に示すように、Hカウンタ21と、Vカウンタ22
と、上記Hカウンタ21のデコード値と上記各黒枠表示
範囲のデコード値との比較を行う第1のHコンパレータ
23及び第2のHコンパレータ24と、上記Vカウンタ
22のデコード値と黒枠表示範囲のデコード値との比較
を行う第1のVコンパレータ25及び第2のVコンパレ
ータ26と、上記各コンパレータ23,24,25,2
6の出力の論理和をとるORゲート27とから構成され
る。
【0029】Hカウンタ21は、タイミングジェネレー
タ2からのマスタークロックMCKと水平同期信号HS
YNCとを入力し、後述する演算処理により所定のデコ
ード値を出力する。一方、Vカウンタ22は、タイミン
グジェネレータ2からの水平同期信号HSYNCと垂直
同期信号VSYNCとを入力し、後述する演算処理によ
り所定のデコード値を出力する。
【0030】第1のHコンパレータ23は、Hカウンタ
21からのデコード値とシリアルインターフェース12
からの上記H黒枠範囲1のデコード値とを入力・比較
し、その比較結果をフラグとして出力する。一方、第2
のHコンパレータ24は、Hカウンタ21からのデコー
ド値とシリアルインターフェース12からの上記H黒枠
範囲2のデコード値とを入力・比較し、その比較結果を
フラグとして出力する。
【0031】第1のVコンパレータ25は、Vカウンタ
22からのデコード値とシリアルインターフェース12
からの上記V黒枠範囲1のデコード値とを入力・比較
し、その比較結果をフラグとして出力する。一方、第2
のVコンパレータ26は、Vカウンタ22からのデコー
ド値とシリアルインターフェース12からの上記V黒枠
範囲2のデコード値とを入力・比較し、その比較結果を
フラグとして出力する。
【0032】ORゲート27は、上記各コンパレータ2
3,24,25,26からのフラグの論理和を出力す
る。このORゲート27からの出力は、最終的なフラグ
として上記各黒枠信号処理部19に入力されるようにな
っている。
【0033】なお、このカウンタ/デコーダ部13にお
いては、1600dot×1200dotのUXGA
(Ultra eXtended Graphics A
rray)のフォーマットまで対応させるため、Hカウ
ンタ21及びVカウンタ22が11ビットカウンタとな
っており、4つの黒枠範囲のデコード値が11ビットと
される。この4つの黒枠範囲のデコード値は、信号調整
回路1の外部のマイコンからシリアルデータとして入力
され、シリアルインターフェース12から設定される。
【0034】かかる構成を有するカウンタ/デコーダ部
13においては、Hカウンタ21が水平同期信号HSY
NCのエッジからマスタークロックMCKをカウントし
はじめ、図4に示すように、1周期後の水平同期信号H
SYNCのエッジでリセットをかける。そして、かかる
カウントのデコード値は第1のHコンパレータ23と第
2のHコンパレータ24とに入力される。
【0035】第1のHコンパレータ23は、H黒枠範囲
1のデコード値とHカウンタ21のデコード値との比較
を行ない、Hカウンタ21のデコード値がH黒枠範囲1
のデコード値以下の場合にフラグ"1"を立て、それより
大きい値となった場合にフラグ"0"を立てる。同様に、
第2のHコンパレータ24は、H黒枠範囲2のデコード
値とHカウンタ21のデコード値との比較を行ない、H
カウンタ21のデコード値がH黒枠範囲2のデコード値
以上の場合にフラグ"1"を立て、それ未満の場合にフラ
グ"0"を立てる。
【0036】Vカウンタ22は、Hカウンタ21と同様
に、垂直同期信号VSYNCのエッジから水平同期信号
HSYNCをマスタークロックMCKとしてカウントし
はじめ、図5に示すように、1周期後の垂直同期信号V
SYNCのエッジでリセットをかける。そして、かかる
カウントのデコード値は第1のVコンパレータ25と第
2のVコンパレータ26とに入力される。
【0037】第1のVコンパレータ25では、V黒枠範
囲1のデコード値とVカウンタ22のデコード値との比
較を行ない、Vカウンタ22のデコード値がV黒枠範囲
1のデコード値以下の場合にフラグ"1"を立て、それよ
り大きい値となった場合にフラグ"0"を立てる。同様
に、第2のVコンパレータ26は、V黒枠範囲2のデコ
ード値とVカウンタ22のデコード値との比較を行な
い、Vカウンタ22のデコード値がV黒枠範囲2のデコ
ード値以上の場合にフラグ"1"を立て、それ未満の場合
にフラグ"0"を立てる。
【0038】カウンタ/デコーダ部13においては、4
つの各コンパレータ23,24,25,26の出力がO
Rゲート27を通って出力される。これにより、図6に
示すように、設定された黒枠表示範囲内は全てフラグ"
1"が立つことになる。
【0039】各黒枠信号処理部19R,19G,19B
は、カウンタ/デコーダ部13から出力されたフラグを
検出して、このフラグが0の場合に画像信号を出力し、
フラグが1の場合にシリアルインターフェース12から
設定される黒レベルのデコード値で黒枠信号を出力す
る。その結果、信号調整回路1から出力される画像信号
のブランキング期間は、図7(A)に示すように、上記
各利得制御部15R,15G,15B、各ブライト制御
部16R,16G,16B、各ガンマ補正部17R,1
7G,17B、各リミッタ調整部18R,18G,18
Bによる画像調整のレベルに影響されずに、一定の黒レ
ベルに固定される。
【0040】このようにして、全ての信号処理がなされ
た画像信号及び黒枠信号は、10bitで信号調整回路
1からデジタル出力され、各D/A変換部4R,4G,
4BでD/A変換を行いアナログ信号に変換される。ア
ナログ変換された画像信号及び黒枠信号は、各アナログ
アンプ5R,5G,5Bに入力される。画像信号及び黒
枠信号は、各アナログアンプ5R,5G,5Bにおい
て、シグナルセンタ電圧を基準としてそれぞれ増幅及び
反転処理が行われ、図7(B)に示すようなLCDパネ
ル100に表示できる形態に処理されるとともに、サン
プル/ホールド処理がなされた後にLCDパネル100
に入力される。
【0041】このように、信号調整回路1によれば、L
CDパネル100の画素領域101に表示される黒枠信
号の黒レベルを、ブライト、ゲイン、ガンマ調整等のレ
ベルによらず常に一定のレベルに固定することができ
る。また、信号調整回路1では、Hカウンタ21及びV
カウンタ22が備えられることにより、画像信号の任意
の期間を任意のレベルの信号に置き換えられるようにな
り、どのようなフォーマットの画像信号が入力されて
も、そのフォーマットに合わせた黒枠の表示範囲を設定
することができるので、所謂マルチフォーマット化を実
現することができる。なお、黒枠の表示範囲を任意に設
定できることから、AV(NTSC,PAL,HD等)
の信号が入力されたときは、黒枠の表示範囲を変えるこ
とで、真円率を変えることなしにオーバースキャンのパ
ーセンテージを変えることもできる。
【0042】さらに、信号調整回路1によれば、黒枠の
黒レベルと、その表示範囲をシリアルデータで設定する
ことにより、ユーザーが黒枠の明るさと表示範囲を任意
に設定することができる。
【0043】
【発明の効果】以上詳細に説明したように、本発明に係
る画像表示装置の信号調整回路によれば、画像信号調整
部により調整された画像信号とペデスタル信号設定部に
より設定されたペデスタル信号が信号切換部により切り
換えられてディスプレーに供給されるので、画像信号の
ブランキング期間を画像信号についての調整操作に影響
されない一定レベルの黒枠信号に固定することができ
る。
【図面の簡単な説明】
【図1】本発明に係る画像表示装置の信号調整回路を示
す構成図である。
【図2】同回路の黒枠信号処理部を示すブロック図であ
る。
【図3】同回路のカウンタ/デコーダ部を示す回路構成
図である。
【図4】H方向の黒枠表示範囲のフラグを説明するため
のタイミングチャートである。
【図5】V方向の黒枠表示範囲のフラグを説明するため
のタイミングチャートである。
【図6】カウンタ/デコーダ部のフラグ出力を説明する
ためのタイミングチャートである。
【図7】画像信号と黒枠信号との関係を示した波形図で
ある。
【図8】LCDパネルに対してフォーマットの異なる画
像信号を表示させる場合について説明するための図であ
る。
【図9】従来の画像表示装置の信号調整回路によりブラ
イト等の調整がされた場合における有効期間とブランキ
ング期間の各信号レベルの変動の様子を示した図であ
る。
【符号の説明】
1 信号調整回路、12 シリアルインターフェース、
13 カウンタ/デコーダ部、19R,19G,19B
黒枠信号処理部、20 画像信号調整部

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 所定フォーマットの画素を有するディス
    プレーに画像信号を調整して供給する画像表示装置の信
    号調整回路において、 上記画像信号の調整を行う画像信号調整部と、 画像信号のブランキング期間におけるペデスタル信号の
    設定を行うペデスタル信号設定部と、 上記画像信号の有効期間とブランキング期間とを識別す
    る信号を出力する識別信号供給部と、 上記画像信号調整部から供給される画像信号と上記ペデ
    スタル信号設定部から供給されるペデスタル信号とを上
    記識別信号供給部からの識別信号に基づいて切り換える
    信号切換部とを備えることを特徴とする画像表示装置の
    信号調整回路。
  2. 【請求項2】 上記ペデスタル信号設定部及び上記識別
    信号供給部は、上記ペデスタル信号の信号レベル及び上
    記ディスプレーに対する上記ペデスタル信号の表示範囲
    について外部から制御されることを特徴とする請求項1
    に記載の画像表示装置の信号調整回路。
JP8351102A 1996-12-27 1996-12-27 画像表示装置の信号調整回路 Pending JPH10187104A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8351102A JPH10187104A (ja) 1996-12-27 1996-12-27 画像表示装置の信号調整回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8351102A JPH10187104A (ja) 1996-12-27 1996-12-27 画像表示装置の信号調整回路

Publications (1)

Publication Number Publication Date
JPH10187104A true JPH10187104A (ja) 1998-07-14

Family

ID=18415073

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8351102A Pending JPH10187104A (ja) 1996-12-27 1996-12-27 画像表示装置の信号調整回路

Country Status (1)

Country Link
JP (1) JPH10187104A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005122061A (ja) * 2003-10-20 2005-05-12 Fujitsu Display Technologies Corp 液晶表示装置
JP2008165239A (ja) * 2006-12-27 2008-07-17 Lg Display Co Ltd 液晶表示装置及びその駆動方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005122061A (ja) * 2003-10-20 2005-05-12 Fujitsu Display Technologies Corp 液晶表示装置
JP2008165239A (ja) * 2006-12-27 2008-07-17 Lg Display Co Ltd 液晶表示装置及びその駆動方法
US8638287B2 (en) 2006-12-27 2014-01-28 Lg Display Co., Ltd. Liquid crystal display device and method for driving the same

Similar Documents

Publication Publication Date Title
US6421094B1 (en) HDTV video display processor
EP0782333B1 (en) Image display apparatus
JP2000338925A (ja) 映像表示装置
KR101319068B1 (ko) 액정 표시 장치
JP3847826B2 (ja) 字幕データ表示制御装置
JPH10200826A (ja) テレビジョンの自動アスペクト比検出方法及び補正装置
JPH10187104A (ja) 画像表示装置の信号調整回路
US5894329A (en) Display control unit for converting a non-interlaced image into an interlaced image and displaying the converted image data
JPH077685A (ja) テレビジョン受像機
KR100676701B1 (ko) 디스플레이장치
KR20000001754A (ko) 순차주사방식의 투사형 영상 디스플레이장치
JP3991413B2 (ja) 液晶表示装置およびその駆動回路
KR20020032307A (ko) 소정의 값으로 설정된 매트릭스배열 픽셀의 종횡비를 갖는디스플레이패널 및 그 디스플레이패널을 사용한디스플레이장치
JP2807569B2 (ja) 液晶表示装置
JP2002341849A (ja) 画質調整装置
JP2910883B2 (ja) 映像信号処理装置
JPH10124004A (ja) マルチ画面プラズマディスプレイ装置
KR100531780B1 (ko) 선택 디코딩 및 다중 디스플레이를 위한 디지털 티브이 수신시스템 및 방법
JPH0575951A (ja) テレビジヨン受像機
JP3075505B2 (ja) 表示制御装置及びその制御方法
JP2938264B2 (ja) 液晶映像表示装置
KR100296417B1 (ko) 블랙화면의 화질 보정장치
JPH08317321A (ja) 画像表示装置
JPH05224641A (ja) 映像表示装置
US6078702A (en) Image display apparatus

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030121