JPH10187104A - 画像表示装置の信号調整回路 - Google Patents

Abstract

(57)【要約】 【課題】 画像信号のブランキング期間を画像調整のレ
ベルに影響されない一定レベルの黒枠信号に固定する。 【解決手段】 信号調整回路１は、画像信号の調整を行
う画像信号調整部２０と、画像信号のブランキング期間
におけるペデスタル信号の設定を行うペデスタル信号設
定部１２と、画像信号の有効期間とブランキング期間と
を識別する信号を出力する識別信号供給部１３と、画像
信号調整部２０から供給される画像信号と上記ペデスタ
ル信号設定部１２から供給されるペデスタル信号とを識
別信号供給部１３からの識別信号に基づいて切り換える
信号切換部１９Ｒ，１９Ｇ，１９Ｂとを備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画像表示装置の信
号調整回路に関し、特に液晶ディスプレー（ＬＣＤ：Ｌ
ｉｃｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ、以下ＬＣＤ
と言う。）の信号調整回路として好適に用いられる。

【０００２】

【従来の技術】産業機器の小型化等にともない、従来か
らのブラウン管を用いた画像表示装置に代わる種々の薄
型平面の画像表示装置が開発されている。中でも、液晶
が用いられた液晶表示装置は、消費電力が少なく、フル
カラー表示が容易である等の特徴を有しており、そのＬ
ＣＤパネルが所謂ノート型パソコンやテレビジョン受像
機等に用いられている。

【０００３】

【発明が解決しようとする課題】ところで、画像表示装
置においては、６４０×４８０ｄｏｔ（画素）によるＶ
ＧＡ（Ｖｉｄｅｏ Ｇｒａｐｈｉｃｓ Ａｒｒａｙ）、８
００×６００ｄｏｔによるＳＶＧＡ（Ｓｕｐｅｒ Ｖｉ
ｄｅｏ Ｇｒａｐｈｉｃｓ Ａｒｒａｙ）、１０２４×７
６８ｄｏｔによるＸＧＡ（ｅＸｔｅｎｄｅｄ Ｇｒａｐ
ｈｉｃｓ Ａｒｒａｙ）、１２８０×１０２４ｄｏｔに
よるＳＸＧＡ（Ｓｕｐｅｒ ｅＸｔｅｎｄｅｄ Ｇｒａ
ｐｈｉｃｓ Ａｒｒａｙ）、１６００×１２００ｄｏｔ
によるＵＸＧＡ（Ｕｌｔｒａ ｅＸｔｅｎｄｅｄ Ｇｒ
ａｐｈｉｃｓ Ａｒｒａｙ）等、画素についてのフォー
マットが多種類存在するため、パネル自身のフォーマッ
トと画像信号についてのフォーマットが異なる場合は、
画像表示にあたりスキャンコンバータでフォーマット変
換をする必要がある。

【０００４】そして、このスキャンコンバータでフォー
マット変換をする際においては、その補間演算を簡略化
するために、フォーマットの変換比を簡単な整数比にす
ることが一般的である。例えば、８００ｄｏｔ×６００
ｄｏｔのＳＶＧＡのフォーマットを１０２４ｄｏｔ×７
６８ｄｏｔのＸＧＡのフォーマットに変換しようとする
場合、変換比を簡単な整数比である４：５として、１０
００ｄｏｔ×７５０ｄｏｔに変換される。この変換され
た画像信号をＸＧＡのフォーマットを有する１０２４ｄ
ｏｔ×７６８ｄｏｔのＬＣＤパネル１００に表示させる
と、図８に示すように、画面の左右端側に１２ｄｏｔづ
つ、上下端側に９ｄｏｔづつ画像が表示されない画素領
域１０１が生じることになる。

【０００５】かかる場合、ＬＣＤパネル１００において
は、表示しようとする画像信号の有効期間から割り出さ
れる画素数が上記パネルの画素数に満たないこととな
り、画像が表示されない画素領域１０１には画像信号の
ブランキング期間におけるペデスタル信号がそのまま表
示されることとなる。そして、ＬＣＤパネル１００にお
いては、この領域１０１にいわゆる黒枠表示がされるこ
ととなる。

【０００６】しかしながら、このＬＣＤパネル１００の
領域１０１に表示されるペデスタル信号（以下、この信
号を黒枠信号という。）のレベルは、図示しない信号調
整回路により画像信号についてのブライト、ゲイン、ガ
ンマ、リミッタ等の調整がされた場合に、図９に示すよ
うに、かかる画像信号のレベル変動に伴って変動してし
まう。

【０００７】すなわち、ＬＣＤパネル１００において
は、画像信号についてのブライト、ゲイン、ガンマ、リ
ミッタ等の調整がされた場合に、上記黒枠の領域１０１
についてもブライト、ゲイン、ガンマ、リミッタ等の調
整がされることとなるので、これらの調整によって画像
の回りの黒枠が一緒に明るくなったり暗くなったりして
しまい、見た目として好ましくないことになる。

【０００８】本発明は、上述の問題点を解決するために
提案されたものであり、画像信号のブランキング期間を
画像信号についての調整操作に影響されない一定レベル
の黒枠信号に固定することができる画像表示装置の信号
調整回路を提供することを目的とする。

【０００９】

【課題を解決するための手段】この目的を達成した本発
明に係る画像表示装置の信号調整回路は、画像信号の調
整を行う画像信号調整部と、画像信号のブランキング期
間におけるペデスタル信号の設定を行うペデスタル信号
設定部と、画像信号の有効期間とブランキング期間とを
識別する信号を出力する識別信号供給部と、画像信号調
整部から供給される画像信号とペデスタル信号設定部か
ら供給されるペデスタル信号とを識別信号供給部からの
識別信号に基づいて切り換える信号切換部とを備える。

【００１０】画像表示装置の信号調整回路によれば、画
像信号調整部により調整された画像信号とペデスタル信
号設定部により設定されたペデスタル信号が信号切換部
により切り換えられてディスプレーに供給される。

【００１１】

【発明の実施の形態】以下、本発明を適用した画像表示
装置の信号調整回路について、図面を参照して詳細に説
明する。

【００１２】図１に、本発明の画像表示装置の信号調整
回路１が用いられた画像表示システム１０を示す。この
画像表示システム１０では、タイミングジェネレータ
（Ｔｉｍｉｎｇ Ｇｅｎｅｒａｔｏｒ）２と、画像につ
いてのＲＧＢの各色信号が入力されるＡ／Ｄ変換器３
Ｒ，３Ｇ，３Ｂと、信号調整回路１と、この信号調整回
路１により調整されたＲＧＢの各色信号が入力されるＤ
／Ａ変換器４Ｒ，４Ｇ，４Ｂと、これら各Ｄ／Ａ変換器
４Ｒ，４Ｇ，４Ｂからのアナログ信号を増幅、反転させ
るアナログアンプ５Ｒ，５Ｇ，５Ｂと、各アナログアン
プ５Ｒ，５Ｇ，５Ｂからの信号が表示されるＬＣＤパネ
ル１００（１００Ｒ，１００Ｇ，１００Ｂ）とが備えら
れている。

【００１３】画像表示システム１０では、上記ＲＧＢの
各色信号が上記各Ａ／Ｄ変換器３Ｒ，３Ｇ，３Ｂにより
８ｂｉｔのデジタル信号に変換される。このデジタル信
号は、上記信号調整回路１に入力され、この信号調整回
路１で１０ｂｉｔに変換されて上記各Ｄ／Ａ変換器４
Ｒ，４Ｇ，４Ｂに入力される。そして、画像表示システ
ム１０では、このデジタル信号がこれら各Ｄ／Ａ変換器
４Ｒ，４Ｇ，４Ｂでアナログ信号に変換されて、各アナ
ログアンプ５Ｒ，５Ｇ，５Ｂに入力される。そして、こ
のアナログ信号は、各アナログアンプ５Ｒ，５Ｇ，５Ｂ
で後述する増幅等の処理が施された後に上記ＬＣＤパネ
ル１００のＲＧＢの各画素（１００Ｒ，１００Ｇ，１０
０Ｂ）に供給される。

【００１４】なお、本発明においては、信号調整回路１
の入出力のビット数について特に限定されるものではな
い。また、この実施の形態では、図１に示すように各ア
ナログアンプ５Ｒ，５Ｇ，５Ｂの出力ＣＨ数を６とし、
ＬＣＤパネル１００の信号線本数を６本としているが、
本発明においては各アナログアンプ５Ｒ，５Ｇ，５Ｂと
ＬＣＤパネル１００間の信号線の本数（ＬＣＤパネル１
００の信号線本数）について特に限定されるものではな
い。

【００１５】さらに、この実施の形態では、ＬＣＤパネ
ル１００につき、図８に示すＸＧＡのフォーマットを有
する１０２４ｄｏｔ×７６８ｄｏｔのものを用いている
が、本発明においてはその画素数について特に限定され
るものではない。

【００１６】画像表示システム１０においては、上記各
部の動作のタイミングの制御が全てタイミングジェネレ
ータ２により行われるようになっている。このタイミン
グジェネレータ２には、ＬＣＤパネル１００に表示する
画像の水平位置を決める水平同期信号ＨＳＹＮＣ（Ｈｏ
ｒｉｚｏｎｔａｌ ＳＹＮＣｈｒｏｎｉｚａｔｉｏｎｓ
ｉｇｎａｌ）及びＬＣＤパネルに表示する画像の垂直位
置を決める垂直同期信号ＶＳＹＮＣ（Ｖｅｒｔｉｃａｌ
ＳＹＮＣｈｒｏｎｉｚａｔｉｏｎ ｓｉｇｎａｌ）が
入力される。そして、タイミングジェネレータ２は、こ
れら各同期信号をマスタークロックＭＣＫに同期させて
タイミングパルスを生成する。

【００１７】信号調整回路１は、ＲＧＢの各画像信号を
演算処理する信号処理部１１Ｒ，１１Ｇ，１１Ｂと、シ
リアルインターフェース１２と、カウンタ／デコーダ部
１３とにより構成される。

【００１８】各信号処理部１１Ｒ，１１Ｇ，１１Ｂにお
いては、画像信号についてのゲイン調整を行うための利
得制御部１５Ｒ，１５Ｇ，１５Ｂと、ブライト調整を行
うためのブライト制御部１６Ｒ，１６Ｇ，１６Ｂと、ガ
ンマ補正を行うためのガンマ補正部１７Ｒ，１７Ｇ，１
７Ｂと、リミッタ調整を行うためのリミッタ調整部１８
Ｒ，１８Ｇ，１８Ｂとが備えられており、これらにより
画像信号調整部２０が構成されている。

【００１９】また、各信号処理部１１Ｒ，１１Ｇ，１１
Ｂにおいては、上記画像信号調整部２０により調整され
た画像信号と画像信号のペデスタル期間に表示する黒枠
信号とを切り換え処理するための黒枠信号処理部１９
Ｒ，１９Ｇ，１９Ｂが備えられている。

【００２０】各信号処理部１１Ｒ，１１Ｇ，１１Ｂで
は、上記各利得制御部１５Ｒ，１５Ｇ，１５Ｂ、各ブラ
イト制御部１６Ｒ，１６Ｇ，１６Ｂ、各ガンマ補正部１
７Ｒ，１７Ｇ，１７Ｂ、各リミッタ調整部１８Ｒ，１８
Ｇ，１８Ｂ、各黒枠信号処理部１９Ｒ，１９Ｇ，１９Ｂ
の各動作がシリアルデータにより設定されるようになっ
ている。なお、このシリアルデータは、図示しないマイ
コンからシリアルインターフェース１２を介して供給さ
れるようになっている。

【００２１】シリアルインターフェース１２は、上記マ
イコンからの各種シリアルデータを上記各信号処理部１
１Ｒ，１１Ｇ，１１Ｂの各利得制御部１５Ｒ，１５Ｇ，
１５Ｂ、各ブライト制御部１６Ｒ，１６Ｇ，１６Ｂ、各
ガンマ補正部１７Ｒ，１７Ｇ，１７Ｂ、各リミッタ調整
部１８Ｒ，１８Ｇ，１８Ｂ、各黒枠信号処理部１９Ｒ，
１９Ｇ，１９Ｂ、及びカウンタ／デコーダ部１３に供給
する。

【００２２】これにより、信号調整回路１では、上記各
信号処理部１１Ｒ，１１Ｇ，１１Ｂの各利得制御部１５
Ｒ，１５Ｇ，１５Ｂ、各ブライト制御部１６Ｒ，１６
Ｇ，１６Ｂ、各ガンマ補正部１７Ｒ，１７Ｇ，１７Ｂ、
各リミッタ調整部１８Ｒ，１８Ｇ，１８Ｂ、各黒枠信号
処理部１９Ｒ，１９Ｇ，１９Ｂで用いられる係数が設定
される。また、これにより、各黒枠信号処理部１９Ｒ，
１９Ｇ，１９Ｂに対して画像信号のブランキング期間に
表示させるための黒枠信号の黒レベルについてのデコー
ド値が設定されるとともに、かかる黒枠信号のＬＣＤパ
ネル１００への表示範囲についてのデコード値が設定さ
れる。

【００２３】なお、上記黒枠信号の黒レベルについての
デコード値は、シリアルインターフェース１２を介して
詳細を後述する各黒枠信号処理部１９Ｒ，１９Ｇ，１９
Ｂに入力される。また、上記黒枠信号の表示範囲につい
てのデコード値は、シリアルインターフェース１２を介
して詳細を後述するカウンタ／デコーダ部１３に入力さ
れる。

【００２４】ここで、上記黒枠信号の表示範囲として
は、例えば図８に示すＬＣＤパネル１００の左側の１２
×７６８ドットの範囲が水平方向における第１の黒枠信
号表示範囲（以下、Ｈ黒枠範囲１という。）と、右側の
１２×７６８ドットの範囲が水平方向における第２の黒
枠信号表示範囲（以下、Ｈ黒枠範囲２という。）と、上
側の９×１０２４ドットの範囲が垂直方向における第１
の黒枠信号表示範囲（以下、Ｖ黒枠範囲１という。）
と、下側の９×１０２４ドットの範囲が垂直方向におけ
る第２の黒枠信号表示範囲（以下、Ｖ黒枠範囲２とい
う。）とされる。

【００２５】各黒枠信号処理部１９Ｒ，１９Ｇ，１９Ｂ
は、図２に示すように、詳細を後述するカウンタ／デコ
ーダ部１３が出力するフラグを見て、フラグが"１"なら
黒枠信号を選択し、フラグが"０"なら画像信号を選択す
るセレクタ（ＳＷ）で構成されている。

【００２６】画像表示システム１０においては、所定フ
ォーマットの画像信号が各Ａ／Ｄ変換器３Ｒ，３Ｇ，３
Ｂに入力される。各画像信号は、これら各Ａ／Ｄ変換器
３Ｒ，３Ｇ，３ＢでＡ／Ｄ変換され、８ｂｉｔのデジタ
ル信号として信号調整回路１に入力される。入力された
デジタル信号は、信号調整回路１の画像信号調整部２０
内で上記各利得制御部１５Ｒ，１５Ｇ，１５Ｂによりゲ
イン調整が、各ブライト制御部１６Ｒ，１６Ｇ，１６Ｂ
によりブライト調整が、各ガンマ補正部１７Ｒ，１７
Ｇ，１７Ｂによりガンマ調整が、各リミッタ調整部１８
Ｒ，１８Ｇ，１８Ｂによりリミッタ調整がされ、それぞ
れ１０ｂｉｔで信号処理される。

【００２７】これらゲイン調整、ブライト調整、ガンマ
調整、リミッタ調整の信号処理をされたＲＧＢの各画像
信号は、各黒枠信号処理部１９Ｒ，１９Ｇ，１９Ｂに供
給される。なお、信号調整回路１においては、黒枠の黒
レベルが他のいかなる信号処理の結果に影響されること
なく、常に絶対的な黒のレベルに固定されていることが
望ましいことから、各信号処理部１１において、各黒枠
信号処理部１９Ｒ，１９Ｇ，１９Ｂが上記画像信号調整
部２０よりも後段に配置される構成となっている。

【００２８】ここで、カウンタ／デコーダ部１３は、図
３に示すように、Ｈカウンタ２１と、Ｖカウンタ２２
と、上記Ｈカウンタ２１のデコード値と上記各黒枠表示
範囲のデコード値との比較を行う第１のＨコンパレータ
２３及び第２のＨコンパレータ２４と、上記Ｖカウンタ
２２のデコード値と黒枠表示範囲のデコード値との比較
を行う第１のＶコンパレータ２５及び第２のＶコンパレ
ータ２６と、上記各コンパレータ２３，２４，２５，２
６の出力の論理和をとるＯＲゲート２７とから構成され
る。

【００２９】Ｈカウンタ２１は、タイミングジェネレー
タ２からのマスタークロックＭＣＫと水平同期信号ＨＳ
ＹＮＣとを入力し、後述する演算処理により所定のデコ
ード値を出力する。一方、Ｖカウンタ２２は、タイミン
グジェネレータ２からの水平同期信号ＨＳＹＮＣと垂直
同期信号ＶＳＹＮＣとを入力し、後述する演算処理によ
り所定のデコード値を出力する。

【００３０】第１のＨコンパレータ２３は、Ｈカウンタ
２１からのデコード値とシリアルインターフェース１２
からの上記Ｈ黒枠範囲１のデコード値とを入力・比較
し、その比較結果をフラグとして出力する。一方、第２
のＨコンパレータ２４は、Ｈカウンタ２１からのデコー
ド値とシリアルインターフェース１２からの上記Ｈ黒枠
範囲２のデコード値とを入力・比較し、その比較結果を
フラグとして出力する。

【００３１】第１のＶコンパレータ２５は、Ｖカウンタ
２２からのデコード値とシリアルインターフェース１２
からの上記Ｖ黒枠範囲１のデコード値とを入力・比較
し、その比較結果をフラグとして出力する。一方、第２
のＶコンパレータ２６は、Ｖカウンタ２２からのデコー
ド値とシリアルインターフェース１２からの上記Ｖ黒枠
範囲２のデコード値とを入力・比較し、その比較結果を
フラグとして出力する。

【００３２】ＯＲゲート２７は、上記各コンパレータ２
３，２４，２５，２６からのフラグの論理和を出力す
る。このＯＲゲート２７からの出力は、最終的なフラグ
として上記各黒枠信号処理部１９に入力されるようにな
っている。

【００３３】なお、このカウンタ／デコーダ部１３にお
いては、１６００ｄｏｔ×１２００ｄｏｔのＵＸＧＡ
（Ｕｌｔｒａ ｅＸｔｅｎｄｅｄ Ｇｒａｐｈｉｃｓ Ａ
ｒｒａｙ）のフォーマットまで対応させるため、Ｈカウ
ンタ２１及びＶカウンタ２２が１１ビットカウンタとな
っており、４つの黒枠範囲のデコード値が１１ビットと
される。この４つの黒枠範囲のデコード値は、信号調整
回路１の外部のマイコンからシリアルデータとして入力
され、シリアルインターフェース１２から設定される。

【００３４】かかる構成を有するカウンタ／デコーダ部
１３においては、Ｈカウンタ２１が水平同期信号ＨＳＹ
ＮＣのエッジからマスタークロックＭＣＫをカウントし
はじめ、図４に示すように、１周期後の水平同期信号Ｈ
ＳＹＮＣのエッジでリセットをかける。そして、かかる
カウントのデコード値は第１のＨコンパレータ２３と第
２のＨコンパレータ２４とに入力される。

【００３５】第１のＨコンパレータ２３は、Ｈ黒枠範囲
１のデコード値とＨカウンタ２１のデコード値との比較
を行ない、Ｈカウンタ２１のデコード値がＨ黒枠範囲１
のデコード値以下の場合にフラグ"１"を立て、それより
大きい値となった場合にフラグ"０"を立てる。同様に、
第２のＨコンパレータ２４は、Ｈ黒枠範囲２のデコード
値とＨカウンタ２１のデコード値との比較を行ない、Ｈ
カウンタ２１のデコード値がＨ黒枠範囲２のデコード値
以上の場合にフラグ"１"を立て、それ未満の場合にフラ
グ"０"を立てる。

【００３６】Ｖカウンタ２２は、Ｈカウンタ２１と同様
に、垂直同期信号ＶＳＹＮＣのエッジから水平同期信号
ＨＳＹＮＣをマスタークロックＭＣＫとしてカウントし
はじめ、図５に示すように、１周期後の垂直同期信号Ｖ
ＳＹＮＣのエッジでリセットをかける。そして、かかる
カウントのデコード値は第１のＶコンパレータ２５と第
２のＶコンパレータ２６とに入力される。

【００３７】第１のＶコンパレータ２５では、Ｖ黒枠範
囲１のデコード値とＶカウンタ２２のデコード値との比
較を行ない、Ｖカウンタ２２のデコード値がＶ黒枠範囲
１のデコード値以下の場合にフラグ"１"を立て、それよ
り大きい値となった場合にフラグ"０"を立てる。同様
に、第２のＶコンパレータ２６は、Ｖ黒枠範囲２のデコ
ード値とＶカウンタ２２のデコード値との比較を行な
い、Ｖカウンタ２２のデコード値がＶ黒枠範囲２のデコ
ード値以上の場合にフラグ"１"を立て、それ未満の場合
にフラグ"０"を立てる。

【００３８】カウンタ／デコーダ部１３においては、４
つの各コンパレータ２３，２４，２５，２６の出力がＯ
Ｒゲート２７を通って出力される。これにより、図６に
示すように、設定された黒枠表示範囲内は全てフラグ"
１"が立つことになる。

【００３９】各黒枠信号処理部１９Ｒ，１９Ｇ，１９Ｂ
は、カウンタ／デコーダ部１３から出力されたフラグを
検出して、このフラグが０の場合に画像信号を出力し、
フラグが１の場合にシリアルインターフェース１２から
設定される黒レベルのデコード値で黒枠信号を出力す
る。その結果、信号調整回路１から出力される画像信号
のブランキング期間は、図７（Ａ）に示すように、上記
各利得制御部１５Ｒ，１５Ｇ，１５Ｂ、各ブライト制御
部１６Ｒ，１６Ｇ，１６Ｂ、各ガンマ補正部１７Ｒ，１
７Ｇ，１７Ｂ、各リミッタ調整部１８Ｒ，１８Ｇ，１８
Ｂによる画像調整のレベルに影響されずに、一定の黒レ
ベルに固定される。

【００４０】このようにして、全ての信号処理がなされ
た画像信号及び黒枠信号は、１０ｂｉｔで信号調整回路
１からデジタル出力され、各Ｄ／Ａ変換部４Ｒ，４Ｇ，
４ＢでＤ／Ａ変換を行いアナログ信号に変換される。ア
ナログ変換された画像信号及び黒枠信号は、各アナログ
アンプ５Ｒ，５Ｇ，５Ｂに入力される。画像信号及び黒
枠信号は、各アナログアンプ５Ｒ，５Ｇ，５Ｂにおい
て、シグナルセンタ電圧を基準としてそれぞれ増幅及び
反転処理が行われ、図７（Ｂ）に示すようなＬＣＤパネ
ル１００に表示できる形態に処理されるとともに、サン
プル／ホールド処理がなされた後にＬＣＤパネル１００
に入力される。

【００４１】このように、信号調整回路１によれば、Ｌ
ＣＤパネル１００の画素領域１０１に表示される黒枠信
号の黒レベルを、ブライト、ゲイン、ガンマ調整等のレ
ベルによらず常に一定のレベルに固定することができ
る。また、信号調整回路１では、Ｈカウンタ２１及びＶ
カウンタ２２が備えられることにより、画像信号の任意
の期間を任意のレベルの信号に置き換えられるようにな
り、どのようなフォーマットの画像信号が入力されて
も、そのフォーマットに合わせた黒枠の表示範囲を設定
することができるので、所謂マルチフォーマット化を実
現することができる。なお、黒枠の表示範囲を任意に設
定できることから、ＡＶ（ＮＴＳＣ，ＰＡＬ，ＨＤ等）
の信号が入力されたときは、黒枠の表示範囲を変えるこ
とで、真円率を変えることなしにオーバースキャンのパ
ーセンテージを変えることもできる。

【００４２】さらに、信号調整回路１によれば、黒枠の
黒レベルと、その表示範囲をシリアルデータで設定する
ことにより、ユーザーが黒枠の明るさと表示範囲を任意
に設定することができる。

【００４３】

【発明の効果】以上詳細に説明したように、本発明に係
る画像表示装置の信号調整回路によれば、画像信号調整
部により調整された画像信号とペデスタル信号設定部に
より設定されたペデスタル信号が信号切換部により切り
換えられてディスプレーに供給されるので、画像信号の
ブランキング期間を画像信号についての調整操作に影響
されない一定レベルの黒枠信号に固定することができ
る。

【図面の簡単な説明】

【図１】本発明に係る画像表示装置の信号調整回路を示
す構成図である。

【図２】同回路の黒枠信号処理部を示すブロック図であ
る。

【図３】同回路のカウンタ／デコーダ部を示す回路構成
図である。

【図４】Ｈ方向の黒枠表示範囲のフラグを説明するため
のタイミングチャートである。

【図５】Ｖ方向の黒枠表示範囲のフラグを説明するため
のタイミングチャートである。

【図６】カウンタ／デコーダ部のフラグ出力を説明する
ためのタイミングチャートである。

【図７】画像信号と黒枠信号との関係を示した波形図で
ある。

【図８】ＬＣＤパネルに対してフォーマットの異なる画
像信号を表示させる場合について説明するための図であ
る。

【図９】従来の画像表示装置の信号調整回路によりブラ
イト等の調整がされた場合における有効期間とブランキ
ング期間の各信号レベルの変動の様子を示した図であ
る。

【符号の説明】

１ 信号調整回路、１２ シリアルインターフェース、
１３ カウンタ／デコーダ部、１９Ｒ，１９Ｇ，１９Ｂ
黒枠信号処理部、２０ 画像信号調整部

Claims (2)

【特許請求の範囲】
1. 【請求項１】 所定フォーマットの画素を有するディス
   プレーに画像信号を調整して供給する画像表示装置の信
   号調整回路において、 上記画像信号の調整を行う画像信号調整部と、 画像信号のブランキング期間におけるペデスタル信号の
   設定を行うペデスタル信号設定部と、 上記画像信号の有効期間とブランキング期間とを識別す
   る信号を出力する識別信号供給部と、 上記画像信号調整部から供給される画像信号と上記ペデ
   スタル信号設定部から供給されるペデスタル信号とを上
   記識別信号供給部からの識別信号に基づいて切り換える
   信号切換部とを備えることを特徴とする画像表示装置の
   信号調整回路。
2. 【請求項２】 上記ペデスタル信号設定部及び上記識別
   信号供給部は、上記ペデスタル信号の信号レベル及び上
   記ディスプレーに対する上記ペデスタル信号の表示範囲
   について外部から制御されることを特徴とする請求項１
   に記載の画像表示装置の信号調整回路。