JPH10187092A - 容量性負荷あるいは放電セルを負荷とする駆動回路及びこれを用いたプラズマディスプレイ装置 - Google Patents

Abstract

(57)【要約】 【課題】 負荷に起因する異常電圧や電流からの駆動回
路の保護とその信頼性の向上を図る。 【解決手段】 プラズマディスプレイパネルのパネル部
１には、スキャン電極５と共通サステイン電極６とが交
互に、かつ互いに平行に配線されており、また、これに
電極５，６に垂直にアドレス電極４が配線されている。
スキャン電極５，共通サステイン電極６は夫々スキャン
駆動回路７，共通サステイン回路８によって駆動され、
アドレス電極４はアドレス駆動回路２によって駆動され
る。そして、異常電圧や電流にダメージを受け易い小容
量のアドレス駆動回路２とアドレス電極４との間に保護
抵抗３を設けており、この保護抵抗３の抵抗値を数１０
０Ωとして、異常電圧や電流の低減を図るとともに、通
常動作時、この保護抵抗３の影響がほとんどないように
している。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、容量性負荷あるい
は放電セルを負荷とする駆動回路の半導体を、異常動作
による素子の破損から保護するためのディスプレイ駆動
回路及びそれを用いたディスプレイ装置に関する。

【０００２】

【従来の技術】容量性負荷あるいは放電セルを負荷とす
る駆動回路としてプラズマディスプレイ装置の駆動回路
を例にとり、以下、従来技術について説明する。

【０００３】図２はプラズマディスプレイパネル（以
下、ＰＤＰという）の一般な構成を概略的に示す図であ
って、１はパネル部、２はアドレス駆動回路、４はアド
レイ電極、５はスキヤン電極、６は共通サステイン電
極、７はスキャン駆動回路、８は共通サステイン回路、
９は表示セルである。

【０００４】同図において、ＰＤＰは、アドレス電極４
やスキャン電極５，共通サステイン電極６が配線された
パネル部１と、アドレス電極４を駆動するアドレス駆動
回路２と、スキャン電極５を駆動するスキャン駆動回路
７と、共通サステイン電極６を駆動する共通サステイン
回路８とから構成されている。そして、スキャン電極５
と共通サステイン電極６とは交互に、かつ互いに平行に
配列されており、アドレス電極４はこれらに直行して配
列されており、スキャン電極５，共通サステイン電極６
とアドレス電極４との交点が最小単位の表示画素として
の表示セル９が形成されている。

【０００５】ここで、ＰＤＰとしては、ＡＣ（交流）型
とＤＣ（直流）型に大別されるが、本発明の対象とする
のはＡＣ型ＰＤＰであるため、以下の説明はＡＣ型ＰＤ
Ｐについて行なう。

【０００６】パネル部１は２枚のガラス基板を適当な間
隔を設けて張り合わせた構造になっており、その中に、
発光の場所を決めるアドレス電極４とスキャン電極５と
が直交して配置されてマトリックスを形成している。ま
た、共通サステイン電極６は発光を持続させるためのも
のであって、スキャン電極５と平行して配置されてい
る。このような電極構造の場合、スキャン電極５，共通
サステイン電極６とアドレス電極４との交点での領域が
表示セル９を形成する放電空間となり、最小単位の表示
画素となる。

【０００７】また、アドレス駆動回路２がアドレス電極
４に駆動パルスを与え、スキャン駆動回路７がスキャン
電極５に、共通サステイン回路８が共通サステイン電極
６に夫々駆動パルスを与える。

【０００８】ＡＣ型ＰＤＰは、スキャン電極５や共通サ
ステイン電極６などの放電電極が誘電体及び保護膜など
で覆われており、イオンなどの衝撃から保護されている
ために、放電による電極劣化が小さい。

【０００９】図３はＡＣ形ＰＤＰの従来の一般的なパネ
ル構造を示す展開斜視図であって、２１は前面板、２２
は背面板、２３は隔壁、２４は蛍光体、２５はバス電極
であり、図２に対応する部分には同一符号をつけてい
る。

【００１０】同図において、ＡＣ型ＰＤＰのパネル部１
としては、水平方向のスキャン電極５及び共通サステイ
ン電極６が設けられた前面板２１と、垂直方向のアドレ
ス電極４が設けられた背面板２２とを、スキャン電極
５，共通サステイン電極６とアドレス電極４とが直交す
るように、張合わせるだけの簡単な３電極パネル構造が
実用化されている。

【００１１】ここで、赤，緑，青夫々の蛍光体２４を分
離し、かつ前面板２１と背面板２２との間隔を適度なも
のとして放電空間を確保するために、隔壁２３が設けら
れている。また、前面板２１に設けられているスキャン
電極５と共通サステイン電極６とは、発光した光を通す
必要があるために、透明電極で形成されているのが一般
的であるが、かかる透明電極は電気抵抗が高いので、そ
れを低減するために、スキャン電極５と共通サステイン
電極６とに夫々電気抵抗の小さなバス電極２５が設けら
れている。

【００１２】なお、図３には具体的に示していないが、
スキャン電極５と共通サステイン電極６は、誘電体や保
護膜として作用する酸化マグネシウム（ＭｇＯ）の薄い
膜などで覆われている。

【００１３】かかるパネル部１の構造から明らかなよう
に、スキャン電極５や共通サステイン電極６，アドレス
電極４はセル空間や誘電体などを介して静電結合してい
る。このため、これら夫々の電極での駆動波形がこの静
電結合を通して互いに影響し合い、本来の駆動電圧や電
流以外の電圧あるいは電流が誘起し、あるいはクロスト
ークにより発生する可能性がある。さらに、これら夫々
の電極は放電空間にあるために、セル内で異常放電など
が発生すれば、制御できない電荷が電極に飛び込んで、
夫々の電極を駆動する駆動回路には、通常動作では生じ
ないような電圧あるいは電流が印加されることになる。

【００１４】これら通常動作時以外の電圧あるいは電流
が発生して駆動回路に印加された場合、これが駆動回路
を構成する素子の定格を越えたときには、駆動回路が破
損することになる。従来のＰＤＰでは、このような場合
の対応が充分とは言えず、信頼性の向上には改善の余地
が残されていた。

【００１５】

【発明が解決しようとする課題】上記従来の駆動回路で
は、前述のように、クロストークなどの電極間の相互作
用やパネル内部での異常放電，異常動作が生じる可能性
があり、このような状態で生じた電圧，電流のエネルギ
ーが駆動回路の半導体素子に印加された場合、使用して
いる素子の定格を越えることも起こりうる。一方、駆動
回路に使用されている半導体素子も、通常動作領域で
は、破損に対して比較的大きなマージンをもっていて
も、異常動作時に生じるような過電圧や過電流あるいは
通常動作時とは逆方向に印加される電圧，電流に対して
は、充分なマージンをもっているとは言いがたい。しか
し、前述のように、セル内での電極同士のクロストーク
による他信号の漏込みや、異常放電時などに電極に印加
される電圧，電流は通常動作時のものよりも量的に大き
かったり、逆方向の場合が多い。このために、駆動回路
が破損することになる。

【００１６】また、パネル自身の製造ばらつきや、セル
内部の不純物などにより異常動作が発生する場合も充分
に考えられる。

【００１７】本発明の目的は、かかる問題を解消し、異
常動作が発生しても駆動回路の素子を破損から保護する
ことができるようにした容量性負荷あるいは放電セルを
負荷とする駆動回路及びこれを用いたプラズマディスプ
レイ装置を提供することにある。

【００１８】

【課題を解決するための手段】上記目的を達成するため
に、本発明では、プラズマディスプレイパネルの駆動回
路の出力端子とパネル部の表示セル（具体的には、セル
内部の電極部）の電極との間に、異常電圧や異常電流な
どのエネルギーを減衰させる抵抗を挿入し、駆動回路の
半導体素子が耐えられる程度まで減衰させる手段を設け
るとともに、駆動回路の出力端子に逆方向の電圧や電流
が印加された際に、その素子そのものにダメージを与え
ないように、駆動回路の出力端子と駆動回路の電源端子
と駆動回路のグランド端子との間にダイオードを接続し
（あるいは、このダイオードを駆動回路内に組み込
み）、出力端子を電源電圧，グランド電位にクランプす
ることにより、逆方向の電圧や電流が直接駆動素子に印
加しないようにする。

【００１９】

【発明の実施の形態】以下、本発明の実施形態を図面に
より説明する。図１は本発明による容量性負荷あるいは
放電セルを負荷とする駆動回路の第１の実施形態を概略
的に示す構成図であって、３は保護抵抗であり、図２に
対応する部分には同一符号をつけて重複する説明を省略
する。

【００２０】図１において、この実施形態は、基本的な
構造は図２，図３で示した従来技術と同様であるが、ア
ドレス駆動回路２とアドレス電極４との間に保護抵抗３
が挿入されている。この保護抵抗３としては、一般に使
われている金属やカーボン膜などで作られているもので
もよいし、また、ITO（Indium・Tin・Oxide）などの導
電膜などで形成してもよい。

【００２１】パネル部１が駆動信号に応じて発光する場
合、表示セル９の中では、光るセルを指定する番地の設
定や画像表示のための発光の度に放電が生じている。あ
るいは放電が生じない場合でも、上記のように、夫々の
電極４，５，６は静電結合しており、これにより容量を
通してこれら電極間でクロストークが発生している。こ
のため、駆動回路としては、駆動素子の容量の最も小さ
いアドレス駆動回路２のダメージが大きい。このため
に、この実施形態では、このアドレス駆動回路２とアド
レス電極４との間に保護抵抗３を挿入し、パネル部１の
異常放電や電極間のクロストークによるエネルギーを減
衰させている。

【００２２】なお、保護抵抗３の挿入の具体的な手段に
ついては、後に説明する。

【００２３】図４は本発明による容量性負荷あるいは放
電セルを負荷とする駆動回路の第２の実施形態の要部、
即ち、図１でのアドレス駆動回路２の部分を示す構成図
であって、４１は保護用ダイオード、４２は駆動出力素
子、４３は出力端子、４４は電源端子、４５はグランド
端子、４６は電源、４７は駆動回路のＩＣであり、３は
図１での保護抵抗３である。

【００２４】同図において、ここでは、アドレス駆動回
路２がＩＣ４７で構成されており、このＩＣ４７の電源
端子４４にこのアドレス駆動回路２用の電源４６が接続
されて、ＩＣ４７のグランド端子４５はグランドに接続
されている。また、ＩＣ４７内では、電源端子４４とグ
ランド端子４５との間に２つの駆動出力素子４２が接続
されており、これら２つの駆動出力素子４２の接続点が
ＩＣ４７の出力端子４３に接続されている。そして、こ
の接続点４３が保護抵抗３を介してアドレス電極４（図
１）のいずれか１つに接続されている。

【００２５】かかる構成のアドレス駆動回路２におい
て、この実施形態の特徴として、ＩＣ４７内において、
夫々の駆動出力素子４２毎に並列に保護ダイオード４１
が設けられ、あるいは、電源端子４４と出力端子４との
間と、グランド端子４５と出力端子４３との間とに夫
々、外付け素子として、保護ダイオード４１が接続され
ている。保護ダイオード４１としては、このように、Ｉ
Ｃ４７に内蔵またはＩＣ４７の外付けのいずれかでよい
が、ここでは、その両方を示している。ＩＣ４７に内蔵
するか、外付けにするかは、アドレス駆動回路２にかか
る逆方向の電圧，電流の値や、保護ダイオードの４１の
定格により決定すればよい。なお、保護ダイオード４１
を設けても、さらに保護抵抗３を挿入した方が信頼性が
向上することは言うまでもない。

【００２６】保護抵抗３により減衰した逆方向の電圧，
電流は、保護ダイオード４１を通して電源４６に吸収さ
れる。なお、図示しないが、ＩＣ４７の電源端子４４と
グランド端子４５に一般的に接続されるバイパスコンデ
ンサも、同様の働きをする。

【００２７】図５は図１でのパネル部１のアドレス電極
４に沿う断面図であって、図１での保護抵抗３の取付方
法の一具体例を示しており、５１はパネル封着部、５２
は接続ケーブル、５３は電極接続部であって、図１，図
３に対応する部分には同一符号を付けている。

【００２８】同図において、パネル封着部５１は前面板
２１，背面板２２間の空間と外界とを分離するものであ
って、フリットガラスなどが使われる。アドレス電極４
は前面板２１，背面板２２間の空間から外部に導出され
ており、背面板２２上の電極接続部５３で接続ケーブル
５２と接続されている。この接続ケーブル５２の代わり
に、シート状のフレキシブルプリント基板などを用いて
もよい。

【００２９】かかる構成において、背面板２２上のアド
レス電極４の途中に保護抵抗３を挿入されている。保護
抵抗３としては、図５に示すように挿入されなくとも、
例えば、接続ケーブル５２を導電率の低い抵抗体で形成
し、これを保護抵抗３に兼用するようにしてもよいし、
また、接続ケーブル５２の途中に保護抵抗３を挿入して
もよく、同等の効果が得られることは言うまでもない。

【００３０】保護抵抗３としては、導電率の低い材料で
作られたものが一般的であって、抵抗体の場合には、低
周波から高周波まで同様の効果が期待できるが、減衰さ
せたい電圧や電流のパルス幅が狭い場合、即ち、高周波
成分のエネルギーが大きいものであれば、一般的にケー
ブルに乗った高周波ノイズを低減するフェライトビー
ズ、あるいはフェライトリングの使い方と同じように、
接続ケーブル５２をフェライトのような磁性体で被覆し
て高周波エネルギーを減衰させるようにしても、同様の
効果が得られる。

【００３１】図６は図１での保護抵抗３の取付方法の他
の具体例を示す図１でのアドレス電極４に沿う断面図で
あって、図５に対応する部分には同一符号を付けて重複
する説明を省略する。

【００３２】同図において、この具体例では、保護抵抗
３の挿入個所として、パネル封着部５１の内部としてい
る。

【００３３】この取付方法は、保護抵抗３の形状や材質
にもよるが、パネル部１のスペースの有効利用の上から
非常に優れている。また、結果的には、パネル部１の気
密性さえ確保できれば、保護抵抗３がパネル封着部５１
に完全に覆われる必要はなく、保護抵抗３がパネル封着
部５１から一部はみ出しても問題はない。また、アドレ
ス電極４の抵抗値も、電極引出部に近いほど抵抗値を大
きくしたり、保護抵抗３はセルの内側に入れても、アド
レス駆動回路２の保護効果が期待できる。

【００３４】図７は図１での保護抵抗３の取付方法のさ
らに他の具体例を示す図１でのアドレス電極４に沿う断
面図であって、図５に対応する部分には同一符号を付け
て重複する説明を省略する。

【００３５】同図において、この具体例では、保護抵抗
３の挿入個所として、電極接続部５３としたものであ
る。即ち、外部に導出されたアドレス電極４と接続ケー
ブル５２とを保護抵抗３を介して接続している。

【００３６】一般には、電極接続部５３は、電圧降下を
小さくするために、接触抵抗は極力小さくする。しかし
ながら、この具体例では、これとは逆に、電極接続部５
３に保護抵抗３としての抵抗体を挾み込み、電極接続部
５３にある程度の抵抗値をもたせて保護抵抗３を兼ねた
ものである。

【００３７】アドレス駆動回路２は、通常、動作時には
大きな電流が流れないので、数１００Ω程度の接触抵抗
の大きさは問題とはならない。このため、通常動作に影
響を与えずに保護機能の効果が期待できる。

【００３８】なお、保護抵抗３の抵抗値の大きさの影響
については、上記いずれの具体例においても同様であっ
て、通常動作については問題とはならない。また、電極
接続部５３の接合面を酸化などの手段により、抵抗値を
増加させて保護抵抗３としての機能をもたせることもで
き、この場合でも、同様の効果が得られる。

【００３９】図８は図１での保護抵抗３の取付方法のさ
らに他の具体例を示す図であって、８１は駆動回路基
板、８２はＩＣ、８３は接続端子、８４は抵抗体配線パ
ターンである。

【００４０】同図において、駆動回路基板８１は、抵抗
体を印刷あるいは薄膜で配線できるセラミック材料など
で形成されている。抵抗体はプリント基板の銅箔のパタ
ーンの代わりに用い、抵抗体配線パターン８４を形成す
るものである。

【００４１】この抵抗体配線パターン８４は、一方で
は、ＩＣ８２で形成される駆動回路（この駆動回路が図
１でのアドレス駆動回路２である場合には、ＩＣ８２は
図４に示す保護用ダイオード４１が設けられた、あるい
は設けられないＩＣ４７とすることもできる）の出力端
子に、もう一方は、駆動回路基板８１の出力となる接続
端子部８３に接続されている。実際のＰＤＰの構成で
は、接続端子部８３に図５〜図７に示した接続ケーブル
５２が接続され、これを介してパネル部１と電気的に接
続される。

【００４２】なお、抵抗体配線パターン８４の配線長に
よる抵抗値の違いは、数１００Ωを中心として±１０％
程度であれば問題ないが、大きく異なるようであれば、
抵抗体配線パターン８４の幅やその抵抗体材料をかえる
ことにより、調整することができることは言うまでもな
い。

【００４３】なお、以上の各実施形態では、アドレス駆
動回路２側に保護抵抗３もしくは保護用ダイオード４１
を設けるものとしたが、こればかりではなく、他の駆動
回路側、即ち、スキャン駆動回路７や共通サステイン回
路８側にも適宜設けるようにし、同様の効果を奏するよ
うにすることもできる。

【００４４】以上、本発明によるＰＤＰの駆動回路の実
施形態について説明したが、かかる実施形態は、負荷容
量の大きい４０型クラス以上のプラズマディスプレイシ
ステムや、駆動パルスレートが高く、電極間容量が微細
化のために大きくなるＳＶＧＡ（８００×６００ドッ
ト），ＸＧＡ（１０２４×７６８ドット），ＳＸＧＡ
（１２８０×１０２４）といった高解像度プラズマディ
スプレイシステムや、ＴＶ・ＨＤＴＶなどといった高輝
度高階調プラズマディスプレイシステムなどのＰＤＰと
して用いることができ、信頼性を大幅に向上させること
ができる。

【００４５】

【発明の効果】以上説明したように、本発明によれば、
負荷の容量成分に起因するクロストークなどで生じる異
常な電圧，電流から駆動回路を保護することができ、負
荷容量の大きいプラズマディスプレイ装置に用いること
により、その信頼性を大幅に向上させることができる。

【図面の簡単な説明】

【図１】本発明による容量性負荷あるいは放電セルを負
荷とする駆動回路の第１の実施形態を示す構成図であ
る。

【図２】従来のプラズマディスプレイパネルの駆動回路
の一般構成図である。

【図３】図２におけるパネル部の一般的な構造を示す展
開斜視図である。

【図４】本発明による容量性負荷あるいは放電セルを負
荷とする駆動回路の第２の実施形態の要部を示す構成図
である。

【図５】図１に示した第１の実施形態での保護抵抗の取
付方法の一具体例を示す断面図である。

【図６】図１に示した第１の実施形態での保護抵抗の取
付方法の他の具体例を示す断面図である。

【図７】図１に示した第１の実施形態での保護抵抗のさ
らに取付方法の他の具体例を示す断面図である。

【図８】図１に示した第１の実施形態での保護抵抗のさ
らに取付方法の他の具体例を示す断面図である。

【符号の説明】

１ パネル部 ２ アドレス駆動回路 ３ 保護抵抗 ４ アドレス電極 ５ スキャン電極 ６ 共通サステイン電極 ９ 表示セル ２１ 前面板 ２２ 背面板 ４１ 保護用ダイオード ４２ 駆動出力素子 ４７ 駆動回路 ５１ パネル封着部 ５２ 接続ケーブル（あるいはシート） ５３ 電極接続部 ８１ 駆動回路基板 ８２ 駆動回路（ＩＣ） ８３ 接続端子部 ８４ 抵抗体配線

───────────────────────────────────────────────────── フロントページの続き (72)発明者 岡田 義憲 東京都千代田区神田駿河台四丁目６番地 株式会社日立製作所家電・情報メディア事 業部内 (72)発明者 鴻上 明彦 東京都千代田区神田駿河台四丁目６番地 株式会社日立製作所家電・情報メディア事 業部内 (72)発明者 村瀬 友彦 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 河合 通文 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 佐藤 了平 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内

Claims (22)

【特許請求の範囲】
1. 【請求項１】 負荷に容量性リアクタンス成分を含む容
   量性の表示セル、あるいは容量性・誘導性にかかわらず
   放電を行なうことで動作する放電セルを表示セルとし、
   複数の該表示セルから構成されるディスプレイパネルを
   負荷として、該ディスプレイパネルに駆動信号を供給す
   る駆動回路において、 該駆動信号を出力する出力端子と該ディスプレイパネル
   に配線されて該駆動信号が供給される電極との間に抵抗
   を挿入もしくは接続したことを特徴とする容量性負荷あ
   るいは放電セルを負荷とする駆動回路。
2. 【請求項２】 負荷に容量性リアクタンス成分を含む容
   量性の表示セル、あるいは容量性・誘導性にかかわらず
   放電を行なうことで動作する放電セルを表示セルとし、
   複数の該表示セルから構成されるディスプレイパネルを
   負荷として、該ディスプレイパネルに駆動信号を供給す
   る駆動回路において、 該ディスプレイパネルに配線されている電極に駆動信号
   を供給する出力端子と電源端子との間に、該出力端子に
   アノードを、該電源にカソードを夫々接続したダイオー
   ドを設けたことを特徴とする容量性負荷あるいは放電セ
   ルを負荷とする駆動回路。
3. 【請求項３】 負荷に容量性リアクタンス成分を含む容
   量性の表示セル、あるいは容量性・誘導性にかかわらず
   放電を行なうことで動作する放電セルを表示セルとし、
   複数の該表示セルから構成されるディスプレイパネルを
   負荷として、該ディスプレイパネルに駆動信号を供給す
   る駆動回路において、 該ディスプレイパネルに配線されている電極に駆動信号
   を供給する出力端子とグランド端子との間に、該出力端
   子にカソードを、該グランド端子にアノードを夫々接続
   したダイオードを設けたことを特徴とする容量性負荷あ
   るいは放電セルを負荷とする駆動回路。
4. 【請求項４】 負荷に容量性リアクタンス成分を含む容
   量性の表示セル、あるいは容量性・誘導性にかかわらず
   放電を行なうことで動作する放電セルを表示セルとし、
   複数の該表示セルから構成されるディスプレイパネルを
   負荷として、該ディスプレイパネルに駆動信号を供給す
   る駆動回路において、 該ディスプレイパネルに配線されている電極に駆動信号
   を供給する出力端子と電源端子との間に、該出力端子に
   アノードを、該電源にカソードを夫々接続した第１のダ
   イオードを設け、 該出力端子とグランド端子との間に、該出力端子にカソ
   ードを、該グランド端子にアノードを夫々接続した第２
   のダイオードを設けたことを特徴とする容量性負荷ある
   いは放電セルを負荷とする駆動回路。
5. 【請求項５】 請求項２，３または４に記載の駆動回路
   において、 前記出力端子と前記ディスプレイパネルの前記電極との
   間に、抵抗を挿入もしくは接続したことを特徴とする容
   量性負荷あるいは放電セルを負荷とする駆動回路。
6. 【請求項６】 請求項１または５に記載の駆動回路にお
   いて、 前記抵抗の挿入箇所を、負荷である前記表示セルの接続
   端子とセル境界部との間としたことを特徴とする容量性
   負荷あるいは放電セルを負荷とする駆動回路。
7. 【請求項７】 請求項１または５に記載の駆動回路にお
   いて、 前記負荷である表示セルの接続端子の接続部に抵抗成分
   を挿入し、その接続抵抗値を故意に大きくして前記出力
   端子と接続したことを特徴とする容量性負荷あるいは放
   電セルを負荷とする駆動回路。
8. 【請求項８】 請求項１，５，６または７に記載の駆動
   回路において、 前記抵抗を抵抗性導電膜で構成したことを特徴とする容
   量性負荷あるいは放電セルを負荷とする駆動回路。
9. 【請求項９】 請求項１，５または６に記載の駆動回路
   において、 前記出力端子と前記負荷である表示セルの接続端子との
   間の配線の全長、あるいはその一部に、導電率が一般の
   配線に用いられる銅などに比べて小さく、かつ一般には
   抵抗体として使われる材料を用いたことを特徴とする容
   量性負荷あるいは放電セルを負荷とする駆動回路。
10. 【請求項１０】 請求項１または５に記載の駆動回路に
    おいて、 前記抵抗を、前記表示セルの内部でかつ電極引出部、あ
    るいは前記表示セル内部と外気を分離する封着部に配置
    したことを特徴とする容量性負荷あるいは放電セルを負
    荷とする駆動回路。
11. 【請求項１１】 請求項１または５に記載の駆動回路に
    おいて、 表示セル内部の線（帯）状に配置された電極の導電率
    を、前記表示セル外部にある電極接続部に距離的に近い
    ほど小さくしたことを特徴とする容量性負荷あるいは放
    電セルを負荷とする駆動回路。
12. 【請求項１２】 負荷に容量性リアクタンス成分を含む
    容量性の表示セル、あるいは容量性・誘導性にかかわら
    ず放電を行なうことで動作する放電セルを表示セルと
    し、複数の該表示セルから構成されるディスプレイパネ
    ルを負荷とする駆動回路を備えたプラズマディスプレイ
    装置において、 該駆動回路は、その出力端子から該負荷となるディスプ
    レイパネルに配線されている電極に駆動信号を供給し、 該電極と該駆動回路の出力端子との間に抵抗を挿入もし
    くは接続したことを特徴とするプラズマディスプレイ装
    置。
13. 【請求項１３】 負荷に容量性リアクタンス成分を含む
    容量性の表示セル、あるいは容量性・誘導性にかかわら
    ず放電を行なうことで動作する放電セルを表示セルと
    し、複数の該表示セルから構成されるディスプレイパネ
    ルを負荷とする駆動回路を備えたプラズマディスプレイ
    装置において、 該駆動回路の出力端子と電源端子との間に、該駆動回路
    の出力端子にアノードを、該駆動回路の電源端子にカソ
    ードを夫々接続したダイオードを設けたことを特徴とす
    るプラズマディスプレイ装置。
14. 【請求項１４】 負荷に容量性リアクタンス成分を含む
    容量性の表示セル、あるいは容量性・誘導性にかかわら
    ず放電を行なうことで動作する放電セルを表示セルと
    し、複数の該表示セルから構成されるディスプレイパネ
    ルを負荷とする駆動回路を備えたプラズマディスプレイ
    装置において、 該駆動回路の出力端子とグランドとの間に、該駆動回路
    の出力端子にカソードを、該駆動回路のグランド端子に
    アノードを夫々接続したダイオードを設けたことを特徴
    とするプラズマディスプレイ装置。
15. 【請求項１５】 負荷に容量性リアクタンス成分を含む
    容量性の表示セル、あるいは容量性・誘導性にかかわら
    ず放電を行なうことで動作する放電セルを表示セルと
    し、複数の該表示セルから構成されるディスプレイパネ
    ルを負荷とする駆動回路を備えたプラズマディスプレイ
    装置において、 該駆動回路の出力端子と電源端子との間に、該駆動回路
    の出力端子にアノードを、該駆動回路の電源端子にカソ
    ードを夫々接続した第１のダイオードを設け、 該駆動回路の出力端子とグランドとの間に、該駆動回路
    の出力端子にカソードを、該駆動回路のグランド端子に
    アノードを夫々接続した第２のダイオードを設けたこと
    を特徴とするプラズマディスプレイ装置。
16. 【請求項１６】 請求項１３，１４または１５に記載の
    プラズマディスプレイ装置において、 前記駆動回路は、その出力端子から前記負荷となるディ
    スプレイパネルに配線されている電極に駆動信号を供給
    し、 該電極と前記駆動回路の出力端子との間に抵抗を挿入も
    しくは接続したことを特徴とするプラズマディスプレイ
    装置。
17. 【請求項１７】 請求項１２または１６に記載のプラズ
    マディスプレイ装置において、 前記抵抗の挿入箇所を、負荷である表示セルの接続端子
    とセル境界部との間としたことを特徴とするプラズマデ
    ィスプレイ装置。
18. 【請求項１８】 請求項１２または１６に記載のプラズ
    マディスプレイ装置において、 前記負荷である表示セルの接続端子の接続部に前記抵抗
    を挿入し、その接続抵抗値を故意に大きくして前記駆動
    回路の出力端子と接続したことを特徴とするプラズマデ
    ィスプレイ装置。
19. 【請求項１９】 請求項１２，１６または１７に記載の
    プラズマディスプレイ装置において、 前記抵抗を抵抗性導電膜で構成したことを特徴とするプ
    ラズマディスプレイ装置。
20. 【請求項２０】 請求項１２または１７に記載のプラズ
    マディスプレイ装置において、 前記駆動回路の出力端子と負荷である前記表示セルの接
    続端子との間の配線の全長、あるいはその一部に、導電
    率が一般の配線に用いられる銅などに比べて小さく、一
    般には抵抗体として使われる材料を用いたことを特徴と
    するプラズマディスプレイ装置。
21. 【請求項２１】 請求項１２または１６に記載のプラズ
    マディスプレイ装置において、 前記抵抗を、前記表示セル内部でかつ電極引出部に、あ
    るいは前記表示セル内部と外気を分離する封着部に配置
    したことを特徴とするプラズマディスプレイ装置。
22. 【請求項２２】 請求項１２または１６に記載のプラズ
    マディスプレイ装置において、 表示セル内部の線（帯）状に配置された電極の導電率
    を、前記表示セル外部にある電極接続部に距離的に近い
    ほど小さくしたことを特徴とするプラズマディスプレイ
    装置。