JPH10185969A - Spectrum analyzer - Google Patents
Spectrum analyzerInfo
- Publication number
- JPH10185969A JPH10185969A JP34154496A JP34154496A JPH10185969A JP H10185969 A JPH10185969 A JP H10185969A JP 34154496 A JP34154496 A JP 34154496A JP 34154496 A JP34154496 A JP 34154496A JP H10185969 A JPH10185969 A JP H10185969A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal generator
- sample
- reference signal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】この発明は例えば各種の信号
に含まれる周波数成分を測定すること等に利用するスペ
クトラムアナライザに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a spectrum analyzer used for measuring, for example, frequency components contained in various signals.
【0002】[0002]
【従来の技術】図9に従来のスペクトラムアナライザの
概略の構成を示す。入力端子11には周波数分析しよう
とする被測定信号SXが入力される。この被測定信号S
Xは周波数混合器12に入力される。周波数混合器12
には掃引信号発生器13から周波数掃引信号が供給され
る。この周波数掃引信号は、例えば被測定信号SXの基
本周波数から周波数分析しようとする帯域幅で周波数掃
引される。14は掃引信号発生器13の周波数掃引動作
を制御する制御回路、15はランプ電圧発生器を示す。2. Description of the Related Art FIG. 9 shows a schematic configuration of a conventional spectrum analyzer. The signal under test SX to be subjected to frequency analysis is input to the input terminal 11. This measured signal S
X is input to the frequency mixer 12. Frequency mixer 12
Is supplied with a frequency sweep signal from the sweep signal generator 13. This frequency sweep signal is frequency-swept with a bandwidth to be subjected to frequency analysis from the fundamental frequency of the signal under test SX, for example. 14 is a control circuit for controlling the frequency sweep operation of the sweep signal generator 13, and 15 is a ramp voltage generator.
【0003】周波数混合器12からは被測定信号SXの
周波数FXと、掃引信号発生器13の周波数掃引信号の
周波数FSとの差FS−FX,または和FS+FXの周
波数の信号が出力される。バンドパスフィルタ16は一
般に差の周波数FS−FXの信号を取り出す。この差の
周波数FS−FXは一定の周波数FIF1=FS−FX
とされ、その一定周波数の信号FIF1はバンドパスフ
ィルタ16で必要に応じて増幅されて、2段目の周波数
混合器17と3段目の周波数混合器20で順次低い周波
数の信号に変換され、検波器22で検波され、その検波
出力がサンプルホールド回路23でサンプルホールドさ
れ、AD変換器24でAD変換され、AD変換出力がデ
ジタル処理型の表示器25に取り込まれ、表示器25に
図11に示すような被測定信号SXに含まれる周波数成
分F1,F2,F3…(周波数スペクトル)を表示す
る。なお、図9において、18は第2局部発振器、19
はバンドパスフィルタ、20は第3周波数混合器、21
は第3局部発振器をそれぞれ示す。The frequency mixer 12 outputs a signal having a difference FS−FX between the frequency FX of the signal under test SX and the frequency FS of the frequency sweep signal of the sweep signal generator 13 or a signal having a frequency of the sum FS + FX. The band pass filter 16 generally extracts a signal having a difference frequency FS-FX. The frequency FS-FX of this difference is a constant frequency FI1 = FS-FX
The signal FIF1 having a constant frequency is amplified as necessary by the band-pass filter 16, and is converted into a signal having a lower frequency by the second-stage frequency mixer 17 and the third-stage frequency mixer 20. The detected output is detected by the detector 22, the detected output is sampled and held by the sample and hold circuit 23, AD-converted by the AD converter 24, and the AD-converted output is taken into the digital processing type display 25, and the display 25 shows FIG. (Frequency spectrum) included in the signal under measurement SX as shown in FIG. In FIG. 9, reference numeral 18 denotes a second local oscillator;
Is a band pass filter, 20 is a third frequency mixer, 21
Indicates a third local oscillator, respectively.
【0004】[0004]
【発明が解決しようとする課題】第1局部発振器として
動作する掃引信号発生器13はランプ電圧発生器15か
ら与えられる制御電圧の直線的な変化に対して、周波数
掃引信号の周波数は直線的に変化しなければならない。
しかしながら、一般的にはランプ電圧の直線的な変化に
対し偏差Δfが発生する。図10にその様子を示す。図
10に示す直線Aはランプ電圧の直線的に変化する電圧
変化を周波数掃引信号の周波数変化に置換した理想特性
を示す。図10に示す曲線Bは実際の掃引信号発生器1
3の周波数掃引信号の周波数変化を示す。曲線Bを下限
周波数FLと上限周波数FHにおいて、直線Aに一致さ
せたとしても、中間部分ではΔfの偏差を生じる。この
偏差Δfは表示器25に表示される周波数スペクトルの
表示位置に図11に点線で示すようにΔfの読み取り誤
差を生じさせる。つまり、偏差Δfが図10に示すよう
に周波数が高い方にずれている場合は実際の表示は図1
1に点線で示すようにΔfだけ低い方にずれて表示され
る。従って、図11に示す表示例では実線に示す位置が
正確な表示位置となる。The sweep signal generator 13 which operates as a first local oscillator changes the frequency of the frequency sweep signal linearly with respect to a linear change in the control voltage supplied from the ramp voltage generator 15. It has to change.
However, generally, a deviation Δf occurs with respect to a linear change in the lamp voltage. FIG. 10 shows this state. A straight line A shown in FIG. 10 shows an ideal characteristic in which a linearly changing voltage change of the lamp voltage is replaced with a frequency change of the frequency sweep signal. Curve B shown in FIG.
3 shows a frequency change of the frequency sweep signal of FIG. Even if the curve B is matched with the straight line A at the lower limit frequency FL and the upper limit frequency FH, a deviation of Δf occurs in the middle part. This deviation Δf causes a reading error of Δf at the display position of the frequency spectrum displayed on the display 25 as shown by a dotted line in FIG. That is, when the deviation Δf is shifted to a higher frequency as shown in FIG.
As shown by a dotted line in FIG. 1, the display is shifted to the lower side by Δf. Therefore, in the display example shown in FIG. 11, the position shown by the solid line is the correct display position.
【0005】このように、従来のスペクトラムアナライ
ザでは周波数スペクトルの表示位置に誤差を発生し、こ
の表示位置の誤差によって周波数スペクトルの周波数の
読み取りに誤差を与える欠点がある。この発明の目的
は、周波数スペクトルの周波数測定値を正確に求めるこ
とができるスペクトラムアナライザを提供しようとする
ものである。As described above, the conventional spectrum analyzer has a drawback in that an error occurs in the display position of the frequency spectrum, and the error in the display position causes an error in reading the frequency of the frequency spectrum. An object of the present invention is to provide a spectrum analyzer that can accurately determine a frequency measurement value of a frequency spectrum.
【0006】[0006]
【課題を解決するための手段】この発明では、第1局部
発振器として動作する掃引信号発生器を電圧制御発振器
によって構成し、この電圧制御発振器によって構成され
る掃引信号発生器をフェイズロックループによって発振
周波数を制御すると共に、フェイズロックループを構成
する位相比較器と掃引信号発生器との間にサンプルホー
ルド回路を設けた構成とするものである。According to the present invention, a sweep signal generator operating as a first local oscillator is constituted by a voltage-controlled oscillator, and the sweep signal generator constituted by the voltage-controlled oscillator is oscillated by a phase-locked loop. In addition to controlling the frequency, a sample-and-hold circuit is provided between a phase comparator and a sweep signal generator forming a phase lock loop.
【0007】フェイズロックループには正確に周波数が
変化する基準信号を入力し、この基準信号の周波数を1
ステップ変化させるごとにサンプルホールド回路をサン
プルホールドさせ、サンプルホールド回路がホールド状
態にある間に周波数スペクトルの値をAD変換して取り
込むように構成したものである。この発明の構成によれ
ば、掃引信号発生器の発振周波数は基準信号の周波数の
変化に追従して正確に1ステップずつ変化し、周波数掃
引範囲の全体にわたって正確な掃引周波数を得ることが
できる。A phase lock loop receives a reference signal whose frequency changes accurately, and the frequency of this reference signal is set to 1
The sample and hold circuit is sampled and held every time the step is changed, and the value of the frequency spectrum is A / D converted and taken in while the sample and hold circuit is in the hold state. According to the configuration of the present invention, the oscillation frequency of the sweep signal generator changes exactly one step at a time following the change in the frequency of the reference signal, and an accurate sweep frequency can be obtained over the entire frequency sweep range.
【0008】しかも、この発明では周波数スペクトルを
測定するタイミングでは掃引信号発生器はサンプルホー
ルド回路のホールド電圧で発振状態を維持させる構成と
するから、掃引信号発生器の発振周波数はフェイズロッ
クループで制御されている状態より安定し、これによっ
て周波数スペクトル測定時のSN比(対FM変調ノイズ
比)を向上させることができる利点が得られる。Further, according to the present invention, the sweep signal generator is configured to maintain the oscillation state by the hold voltage of the sample and hold circuit at the timing of measuring the frequency spectrum. Therefore, the oscillation frequency of the sweep signal generator is controlled by a phase lock loop. This is more stable than the state in which it is performed, thereby providing an advantage that the S / N ratio (to FM modulation noise ratio) at the time of frequency spectrum measurement can be improved.
【0009】[0009]
【発明の実施の形態】図1にこの発明の一実施例を示
す。図9と対応する部分には同一符号を付して示す。こ
の発明では第1局部発振器として動作する掃引信号発生
器13を電圧制御発振器によって構成し、この電圧制御
発振器で構成される掃引信号発生器13の発振周波数を
フェイズロックループPLL1で制御する構成とし、更
にこのフェイズロックループPLL1に所定の周波数間
隔で変化する基準信号FRを供給し、フェイズロックル
ープPLL1で制御される掃引信号発生器の発振周波数
を基準信号FRの周波数の変化に追従させて変化させる
構成としたものである。FIG. 1 shows an embodiment of the present invention. Parts corresponding to those in FIG. 9 are denoted by the same reference numerals. In the present invention, the sweep signal generator 13 operating as the first local oscillator is constituted by a voltage-controlled oscillator, and the oscillation frequency of the sweep signal generator 13 constituted by the voltage-controlled oscillator is controlled by a phase lock loop PLL1, Further, a reference signal FR that changes at predetermined frequency intervals is supplied to the phase lock loop PLL1, and the oscillation frequency of the sweep signal generator controlled by the phase lock loop PLL1 is changed by following the change in the frequency of the reference signal FR. It is configured.
【0010】フェイズロックループPLL1は周知のよ
うに掃引信号発生器13で構成される電圧制御発振器
と、分周器26と、位相比較器27とによって構成され
る。この発明では、位相比較器27の出力側にサンプル
ホールド回路28を設けた構成と、フェイズロックルー
プPLL1に所定の周波数間隔で変化する基準信号FR
を供給する基準信号発生器30を設けた構成を特徴とす
るものである。The phase lock loop PLL 1 is composed of a voltage controlled oscillator composed of a sweep signal generator 13, a frequency divider 26 and a phase comparator 27, as is well known. According to the present invention, the configuration in which the sample-and-hold circuit 28 is provided on the output side of the phase comparator 27 and the reference signal FR which changes at a predetermined frequency interval are provided in the phase lock loop PLL1.
Is provided with a reference signal generator 30 that supplies the reference signal.
【0011】基準信号発生器30はこの例ではフェイズ
ロックループによって構成した場合を示す。基準信号発
生器30では分周器32の分周比1/Qを変化させるこ
とにより、分周器32から出力される基準信号FRの周
波数を所定の周波数ピッチで変化させる。つまり、この
例では基準信号発生器30を構成する位相比較器33に
第3局部発振器21(一般に水晶発振器が用いられる)
から周波数が安定した信号の供給を受け、この周波数が
安定した信号を基準信号として分周器32の分周比1/
Qを変化させて所定の周波数ピッチで変化する基準信号
FRを得るように構成するものである。In this example, the reference signal generator 30 is constituted by a phase lock loop. The reference signal generator 30 changes the frequency of the reference signal FR output from the frequency divider 32 at a predetermined frequency pitch by changing the frequency division ratio 1 / Q of the frequency divider 32. That is, in this example, the third local oscillator 21 (a crystal oscillator is generally used) is used as the phase comparator 33 constituting the reference signal generator 30.
Supplies a signal with a stable frequency, and uses the signal with the stable frequency as a reference signal to divide the frequency of the divider 32 by 1 /
By changing Q, a reference signal FR that changes at a predetermined frequency pitch is obtained.
【0012】第3局部発振器21の発振周波数が、例え
ば10MHz,分周器32の分周比が1/20であったと
すると、電圧制御発振器31は200MHzを発振する。
電圧制御発振器31の発振周波数が200MHzであれば
分周器32から位相比較器33に10MHzの信号が入力
される。従って、位相比較器33には第3局部発振器2
1と同じ周波数の信号が入力され、その位相差が同一と
なるように電圧制御発振器31の発振周波数が制御され
る。第3局部発振器21を例えば水晶発振器で構成する
ことにより、その発振周波数は安定しこの結果、電圧制
御発振器31の発振周波数も安定に200MHzに維持さ
れる。電圧制御発振器31の発振信号は分周器34で、
例えば1/20の周波数に分周して基準信号FRを得、
この基準信号FRをフェイズロックループPLL1の位
相比較器27に与える。従って、このフェイズロックル
ープPLL1の位相比較器27には200/20MHzの
周波数の基準信号FRが入力される。Assuming that the oscillation frequency of the third local oscillator 21 is, for example, 10 MHz and the frequency division ratio of the frequency divider 32 is 1/20, the voltage controlled oscillator 31 oscillates at 200 MHz.
If the oscillation frequency of the voltage controlled oscillator 31 is 200 MHz, a signal of 10 MHz is input from the frequency divider 32 to the phase comparator 33. Therefore, the third local oscillator 2 is provided in the phase comparator 33.
A signal having the same frequency as 1 is input, and the oscillation frequency of the voltage controlled oscillator 31 is controlled so that the phase difference is the same. By configuring the third local oscillator 21 with, for example, a crystal oscillator, its oscillation frequency is stabilized. As a result, the oscillation frequency of the voltage controlled oscillator 31 is also stably maintained at 200 MHz. The oscillation signal of the voltage controlled oscillator 31 is divided by a frequency divider 34.
For example, the reference signal FR is obtained by dividing the frequency to 1/20,
This reference signal FR is supplied to the phase comparator 27 of the phase lock loop PLL1. Accordingly, the reference signal FR having a frequency of 200/20 MHz is input to the phase comparator 27 of the phase lock loop PLL1.
【0013】ここで分周器32の分周比1/Qを1/2
1に変化させると、電圧制御発振器31の発振周波数は
210MHzに変化する。つまり、電圧制御発振器31の
発振周波数F31は、F31×1/Q=10MHzを満た
す周波数に制御される。従って、分周比1/Qを1/2
0,1/21,1/22,1/23…のように順次変化
させることにより、電圧制御発振器31の発振周波数F
31は200MHz,210MHz,220MHz,230M
Hz…のように10MHz間隔で変化する。Here, the frequency division ratio 1 / Q of the frequency divider 32 is set to 1/2.
When it is changed to 1, the oscillation frequency of the voltage controlled oscillator 31 changes to 210 MHz. That is, the oscillation frequency F31 of the voltage controlled oscillator 31 is controlled to a frequency satisfying F31 × 1 / Q = 10 MHz. Therefore, the dividing ratio 1 / Q is set to 1/2.
The oscillation frequency F of the voltage-controlled oscillator 31 is changed by sequentially changing the oscillation frequency to 0, 1/21, 1/22, 1/23.
31 is 200MHz, 210MHz, 220MHz, 230M
It changes at 10 MHz intervals like Hz ...
【0014】この結果、分周器34から出力される基準
信号FRの周波数は分周器34の分周比を1/20とす
れば、10.0MHz,10.5MHz,11.0MHz,11.5M
Hz,12.0MHz…のように0.5MHzの間隔で変化するこ
とになる。なお、分周器32の分周比1/Q及び分周器
34の分周比1/M,サンプルホールド回路28のモー
ド切り換え等は制御器29によって制御される。As a result, the frequency of the reference signal FR output from the frequency divider 34 is 10.0 MHz, 10.5 MHz, 11.0 MHz, 11. 5M
Hz, 12.0 MHz..., At intervals of 0.5 MHz. The controller 29 controls the division ratio 1 / Q of the divider 32, the division ratio 1 / M of the divider 34, and the mode switching of the sample and hold circuit 28.
【0015】フェイズロックループPLL1の位相比較
器27に10.0MHz,10.5MHz,11.0MHz,11.5
MHz,12.0MHz…のように0.5MHzのピッチで変化す
る基準信号を入力することにより、フェイズロックルー
プPLL1の分周器26から位相比較器27に入力され
る信号の周波数も10.0MHz,10.5MHz,11.0MH
z,11.5MHz,12.0MHz…のように0.5MHzのピッ
チで変化する。この様子を図2に示す。The phase comparator 27 of the phase lock loop PLL 1 supplies 10.0 MHz, 10.5 MHz, 11.0 MHz, 11.5 MHz.
By inputting a reference signal that changes at a pitch of 0.5 MHz, such as MHz, 12.0 MHz,..., The frequency of the signal input from the frequency divider 26 of the phase lock loop PLL 1 to the phase comparator 27 is also 10.0 MHz. , 10.5 MHz, 11.0 MH
.., 11.5 MHz, 12.0 MHz... at a pitch of 0.5 MHz. This is shown in FIG.
【0016】ここで、フェイズロックループPLL1を
構成する分周器26の分周比1/Nが、例えば1/40
0に設定されているものとすると、基準信号発生器30
からフェイズロックループPLL1に供給される基準信
号FRの周波数が10MHzの場合、掃引信号発生器13
は10.0MHz×400=4.0GHzを発振することにな
る。以下、同様にして各基準周波数に対して掃引信号発
生器13の発振周波数は 10.5MHz×400=4.2GHz 11.0MHz×400=4.4GHz 11.5MHz×400=4.6GHz 12.0MHz×400=4.8GHz ・ ・のように掃引信号発生器13の発振
周波数も0.2GHzのピッチで変化することになる。Here, the frequency division ratio 1 / N of the frequency divider 26 constituting the phase lock loop PLL1 is, for example, 1/40.
Assuming that it is set to 0, the reference signal generator 30
When the frequency of the reference signal FR supplied to the phase lock loop PLL1 from the
Will oscillate 10.0 MHz × 400 = 4.0 GHz. Hereinafter, similarly, the oscillation frequency of the sweep signal generator 13 for each reference frequency is 10.5 MHz × 400 = 4.2 GHz 11.0 MHz × 400 = 4.4 GHz 11.5 MHz × 400 = 4.6 GHz 12.0 MHz The oscillation frequency of the sweep signal generator 13 also changes at a pitch of 0.2 GHz, as in the case of × 400 = 4.8 GHz.
【0017】基準信号発生器30から出力される基準信
号FRの周波数は水晶発振器のように精度のよい第3局
部発振器21の信号を基にしているから正確である。ま
た、その変化するピッチも正確に、この例では0.5MHz
ずつ変化する。従って、この正確に規定された基準信号
FRに追従して掃引信号発生器13の発振周波数が制御
されるから、この掃引信号発生器13の発振周波数も正
確に規定される。よって、掃引信号発生器13の発振周
波数を0.2GHzのピッチで必要な帯域幅にわたって周波
数掃引させることにより、掃引周波数を直線的に変化さ
せることができる。The frequency of the reference signal FR output from the reference signal generator 30 is accurate because it is based on a highly accurate signal from the third local oscillator 21 like a crystal oscillator. In addition, the changing pitch is exactly 0.5 MHz in this example.
Change by one. Therefore, the oscillation frequency of the sweep signal generator 13 is controlled following the precisely defined reference signal FR, so that the oscillation frequency of the sweep signal generator 13 is also accurately defined. Therefore, by sweeping the oscillation frequency of the sweep signal generator 13 at a pitch of 0.2 GHz over a required bandwidth, the sweep frequency can be changed linearly.
【0018】次に、フェイズロックループPLL1に設
けたサンプルホールド回路28と、検波器22の出力側
に設けたサンプルホールド回路23の動作について説明
する。サンプルホールド回路28がサンプリング動作中
はフェイズロックループPLL1はループが構成され、
掃引信号発生器13は基準信号発生器30から与えられ
る基準信号FRの周波数のN倍の周波数で発振するよう
に制御される。従って、フェイズロックループPLL1
に設けたサンプルホールド回路28は基準信号発生器3
0が周波数を1ステップ変化させた時点から、その周波
数の変化にフェイズロックループPLL1が応動し、掃
引信号発生器13の発振周波数が安定するまでの間T
1,図3Bに示すようにサンプリング状態に維持され、
フェイズロックループPLL1が安定した時点でホール
ドモードに入る。Next, the operation of the sample and hold circuit 28 provided in the phase lock loop PLL 1 and the sample and hold circuit 23 provided on the output side of the detector 22 will be described. While the sample and hold circuit 28 performs the sampling operation, the phase lock loop PLL1 forms a loop,
The sweep signal generator 13 is controlled to oscillate at a frequency N times the frequency of the reference signal FR supplied from the reference signal generator 30. Therefore, the phase lock loop PLL1
The sample-and-hold circuit 28 provided for the reference signal generator 3
0 changes the frequency by one step, and the phase lock loop PLL1 responds to the change in the frequency until the oscillation frequency of the sweep signal generator 13 becomes stable.
1, maintained in a sampling state as shown in FIG. 3B,
When the phase lock loop PLL1 is stabilized, the operation enters the hold mode.
【0019】これに対し、サンプルホールド回路23は
フェイズロックループPLL1に設けたサンプルホール
ド回路28がホールドモードになった後に検波器22の
検波出力をサンプリングし、ホールドモードに入る。A
D変換器24はサンプルホールド回路23がホールド状
態に入った後に、そのホールド中の電圧をAD変換す
る。表示器25はAD変換器24がAD変換動作した後
にそのAD変換出力を、例えば画像メモリに取り込む。
画像メモリに取り込まれた各AD変換値は空き時間を利
用して繰り返し読み出され、陰極線管表示器に表示され
る。図4に示す曲線Aは、その表示の一例を示す。On the other hand, the sample and hold circuit 23 samples the detection output of the detector 22 after the sample and hold circuit 28 provided in the phase lock loop PLL1 enters the hold mode, and enters the hold mode. A
After the sample and hold circuit 23 enters the hold state, the D converter 24 performs AD conversion on the voltage during the hold. After the AD converter 24 performs the AD conversion operation, the display 25 takes in the AD conversion output into, for example, an image memory.
Each AD conversion value taken into the image memory is repeatedly read out using the idle time and displayed on the cathode ray tube display. Curve A shown in FIG. 4 shows an example of the display.
【0020】図4に示す曲線Aの各点P1,P2,P3
…がサンプリングして取り込んだ各周波数における検波
出力値を示す。上述したように、フェイズロックループ
PLL1に設けたサンプルホールド回路28がホールド
モードに維持されている状態で、第2サンプルホールド
回路23をサンプリング動作させる構成としたから、こ
の第2サンプルホールド回路23がサンプリングする検
波器22の検波出力は安定な状態の検波信号をサンプリ
ングすることができる。Each point P1, P2, P3 of the curve A shown in FIG.
.. Indicate detection output values at each frequency sampled and captured. As described above, the configuration is such that the second sample-hold circuit 23 performs the sampling operation while the sample-hold circuit 28 provided in the phase lock loop PLL1 is maintained in the hold mode. The detection output of the detector 22 to be sampled can sample a detection signal in a stable state.
【0021】その理由を以下に説明する。掃引信号発生
器13の発振周波数はフェイズロックループPLL1に
よって制御される。フェイズロックループPLL1が制
御動作している状態では、掃引信号発生器13の発振周
波数は、その制御ループによって制御されるため、周波
数が1点に維持されずに変動を繰り返す。この変動は分
周器26の分周比1/NのNの値が大きい程、大きく変
動する。これに対し、サンプルホールド回路28がホー
ルドモードに入ると、掃引信号発生器13の電圧制御端
子には一定のホールド電圧(直流電圧)が入力される。
この結果、発振周波数はホールド電圧に対応した一定の
周波数に維持され、検波器22の検波出力に発生するノ
イズ(FM変調ノイズ)は低減され、SN比を大幅に改
善することができる。図4に示す曲線Bはフェイズロッ
クループPLL1を動作させた状態でサンプルホールド
回路23でサンプリングした場合の表示例を示す。図4
に示す曲線Bでは、検波器22の検波出力にFM変調ノ
イズを多く含むため、レベルが低くなるべき部分でも充
分レベルが低下しない。このために周波数スペクトルの
量を正確に測定することができない不都合が生じる。The reason will be described below. The oscillation frequency of the sweep signal generator 13 is controlled by the phase lock loop PLL1. In a state where the phase lock loop PLL1 is performing the control operation, the oscillation frequency of the sweep signal generator 13 is controlled by the control loop, so that the frequency is not maintained at one point but changes repeatedly. This fluctuation largely fluctuates as the value of N of the frequency division ratio 1 / N of the frequency divider 26 increases. On the other hand, when the sample and hold circuit 28 enters the hold mode, a constant hold voltage (DC voltage) is input to the voltage control terminal of the sweep signal generator 13.
As a result, the oscillation frequency is maintained at a constant frequency corresponding to the hold voltage, noise (FM modulation noise) generated in the detection output of the detector 22 is reduced, and the SN ratio can be significantly improved. A curve B shown in FIG. 4 shows a display example when sampling is performed by the sample and hold circuit 23 in a state where the phase lock loop PLL1 is operated. FIG.
In the curve B shown in (1), the detection output of the detector 22 contains a large amount of FM modulation noise, so that the level does not sufficiently decrease even in a portion where the level should be low. For this reason, there is a disadvantage that the amount of the frequency spectrum cannot be measured accurately.
【0022】図5はこの発明の他の実施例を示す。この
実施例では基準信号発生器30を電圧制御発振器31
と、分周器34と、電圧制御発振器31にステップ状に
変化する電圧信号を与えるDA変換器35とによって構
成した場合を示す。DA変換器35には制御回路25か
ら値が等分ずつ変化するデジタル信号を与え、そのデジ
タル信号をDA変換して電圧制御発振器31に与える。
従って、電圧制御発振器31の発振周波数はDA変換器
35に与えられるデジタル値に応じて変化し、例えば図
1で説明したと同様に0.5MHzずつ増加するように変化
させることができる。電圧制御発振器31の発振信号を
分周器34で例えば1/20の周波数に分周し、その分
周出力をフェイズロックループPLL1を構成する位相
比較器27に入力する。制御器29は例えばマイクロコ
ンピュータによって構成することができる。従って、基
準信号発生器30はマイクロコンピュータから任意のス
テップ量(周波数の変化量)で周波数が変化する基準信
号を発生させることができる。従って、この実施例でも
掃引信号発生器13の周波数掃引信号の周波数変化を正
確に規定することができる。なお、この場合も掃引信号
発生器13の発振周波数は、フェイズロックループPL
L1に制御され、基準信号発生器30から出力される基
準信号FRの周波数に追従して変化する。FIG. 5 shows another embodiment of the present invention. In this embodiment, a reference signal generator 30 is connected to a voltage-controlled oscillator 31.
, A frequency divider 34, and a DA converter 35 that supplies a voltage signal that changes stepwise to the voltage controlled oscillator 31. The D / A converter 35 is supplied with a digital signal whose value changes by an equal amount from the control circuit 25.
Therefore, the oscillation frequency of the voltage controlled oscillator 31 changes according to the digital value given to the DA converter 35, and can be changed so as to increase by 0.5 MHz, for example, as described with reference to FIG. The oscillation signal of the voltage controlled oscillator 31 is frequency-divided by the frequency divider 34 to, for example, 1/20, and the frequency-divided output is input to the phase comparator 27 constituting the phase lock loop PLL1. The controller 29 can be constituted by a microcomputer, for example. Therefore, the reference signal generator 30 can generate a reference signal whose frequency changes by an arbitrary step amount (frequency change amount) from the microcomputer. Therefore, also in this embodiment, the frequency change of the frequency sweep signal of the sweep signal generator 13 can be accurately defined. In this case, the oscillation frequency of the sweep signal generator 13 also depends on the phase lock loop PL.
It is controlled by L1 and changes following the frequency of the reference signal FR output from the reference signal generator 30.
【0023】図6はこの発明の更に他の実施例を示す。
この実施例では基準信号発生器30を第3局部発振器2
1と分周器34とによって構成した場合を示す。この場
合には分周器34の分周比1/Mを制御器29で制御し
て変化させ、分周器34の分周比1/Mを変化させるこ
とにより、フェイズロックループPLL1に与える基準
信号の周波数を変化させるように構成した場合を示す。FIG. 6 shows still another embodiment of the present invention.
In this embodiment, the reference signal generator 30 is connected to the third local oscillator 2
1 and a frequency divider 34. In this case, the frequency division ratio 1 / M of the frequency divider 34 is controlled and changed by the controller 29, and the frequency division ratio 1 / M of the frequency divider 34 is changed. The case where the frequency of a signal is changed is shown.
【0024】図7はこの発明の更に他の実施例を示す。
この実施例では図1に示したフェイズロックループPL
L1の構成にランプ電圧発生器41と、アナログ加算回
路42とを付加した構成としたものである。この場合、
基準信号発生器30からフェイズロックループPLL1
に与える基準信号FRの周波数のステップΔFは図1の
実施例の場合より粗く採る。図1の実施例において、周
波数掃引帯域内を例えば1000ポイントの分解能でサ
ンプルホールドしAD変化するものとすると、図7の実
施例では、400ポイントの分解能でサンプルホールド
し、各サンプルホールドした値の間をランプ電圧で周波
数掃引させるように構成した場合を示す。FIG. 7 shows still another embodiment of the present invention.
In this embodiment, the phase lock loop PL shown in FIG.
This is a configuration in which a ramp voltage generator 41 and an analog addition circuit 42 are added to the configuration of L1. in this case,
Phase lock loop PLL1 from reference signal generator 30
The step .DELTA.F of the frequency of the reference signal FR to be given is more coarsely taken than in the embodiment of FIG. In the embodiment of FIG. 1, assuming that the frequency sweep band is sampled and held at a resolution of, for example, 1000 points and AD changes, in the embodiment of FIG. 7, the sample and hold is performed at a resolution of 400 points and the value of each sampled and held value is obtained. A case is shown in which the frequency is swept by a lamp voltage.
【0025】図8に各部の波形図を示す。図8Aに示す
階段波形は基準信号発生器30からフェイズロックルー
プPLL1に与えられる基準信号FRの周波数変化を示
す。この周波数変化は図示するようにサンプルホールド
回路28にサンプルホールドされるサンプルホールド電
圧と、掃引信号発生器13の掃引信号周波数に対応す
る。FIG. 8 is a waveform chart of each part. The staircase waveform shown in FIG. 8A indicates a frequency change of the reference signal FR supplied from the reference signal generator 30 to the phase lock loop PLL1. This frequency change corresponds to the sample and hold voltage sampled and held by the sample and hold circuit 28 and the sweep signal frequency of the sweep signal generator 13 as shown.
【0026】図8Bに示すランプ電圧はランプ電圧発生
器41が出力するランプ電圧波形を示す。ランプ電圧発
生器41はランプ電圧の立上りの初期において、わずか
な時間休止状態を採り、その休止期間中にフェイズロッ
クループPLL1はサンプルホールド回路28をサンプ
リングモードに制御し、制御ループを閉じ掃引信号発生
器13の発振周波数を基準信号発生器30から与えられ
る信号の周波数のN倍(Nは分周器26の分周数)にな
るように制御動作させる。図8Cはサンプルホールド回
路28与える制御信号の波形を示す。The lamp voltage shown in FIG. 8B indicates a lamp voltage waveform output from the lamp voltage generator 41. The ramp voltage generator 41 takes a pause for a short period of time at the beginning of the rise of the ramp voltage. During the pause, the phase lock loop PLL1 controls the sample and hold circuit 28 to the sampling mode, closes the control loop, and generates a sweep signal. The control operation is performed so that the oscillation frequency of the frequency divider 13 becomes N times the frequency of the signal given from the reference signal generator 30 (N is the frequency division number of the frequency divider 26). FIG. 8C shows the waveform of the control signal supplied to the sample hold circuit 28.
【0027】掃引信号発生器13の発振周波数が規定の
周波数に制御された状態でランプ電圧が立上りを開始す
る。従って、このランプ電圧の立上りに伴って掃引信号
発生器13の発振周波数は周波数掃引を開始する。これ
と同時にAD変換器24は図8Dに示すクロックでAD
変換動作を行う。AD変換動作はランプ電圧の休止期間
を除いて行われる。The ramp voltage starts rising with the oscillation frequency of the sweep signal generator 13 controlled to a specified frequency. Accordingly, with the rise of the ramp voltage, the oscillation frequency of the sweep signal generator 13 starts the frequency sweep. At the same time, the AD converter 24 performs the AD conversion with the clock shown in FIG.
Perform a conversion operation. The AD conversion operation is performed except for the rest period of the lamp voltage.
【0028】この図7の実施例によれば、各サンプルホ
ールドポイントごとに掃引周波数が基準信号発生器30
で与えられる基準値に設定されるので、周波数掃引帯域
の全体にわたって掃引周波数を直線的に変化させること
ができる。しかもサンプルホールドの回数を図1に示し
た実施例より少ない回数にしたから、図1の実施例より
周波数掃引に要する時間を短くすることができる。よっ
て、周波数分析結果を高速で取り込むことができる効果
が得られる。According to the embodiment shown in FIG. 7, the sweep frequency is changed for each sample and hold point by the reference signal generator 30.
, The sweep frequency can be changed linearly over the entire frequency sweep band. In addition, since the number of times of the sample hold is smaller than that of the embodiment shown in FIG. 1, the time required for the frequency sweep can be shorter than that of the embodiment shown in FIG. Therefore, the effect that the frequency analysis result can be taken in at a high speed is obtained.
【0029】[0029]
【発明の効果】以上説明したように、この発明によれば
掃引信号発生器13の発振周波数をフェイズロックルー
プPLL1で制御し、このフェイズロックループPLL
1に基準信号発生器30から周波数が正しく規定された
基準信号を与えて掃引信号発生器13の発振周波数を順
次周波数掃引させる構成としたから、掃引信号発生器1
3の発振周波数は周波数掃引帯域の各部において、直線
的に変化する。この結果、表示器25に表示される周波
数スペクトルの周波数を正しく表示させることができ、
周波数の読み取り誤差の少ないスペクトラムアナライザ
を提供できる利点が得られる。As described above, according to the present invention, the oscillation frequency of the sweep signal generator 13 is controlled by the phase lock loop PLL1.
1 is provided with a reference signal whose frequency is correctly defined from the reference signal generator 30 so that the oscillation frequency of the sweep signal generator 13 is sequentially frequency-swept.
The oscillation frequency of No. 3 changes linearly in each part of the frequency sweep band. As a result, the frequency of the frequency spectrum displayed on the display 25 can be displayed correctly,
The advantage is that a spectrum analyzer with a small frequency reading error can be provided.
【0030】更に、AD変換器24で検波器22の検波
出力をAD変換して取り込む際に、フェイズロックルー
プPLL1ではサンプルホールド回路28をホールド状
態に制御してAD変換する構成としたから、AD変換し
て周波数スペクトルの値を取り込む状態では掃引信号発
生器13はサンプルホールドされた直流電圧で発振状態
を維持しているから、その発振周波数は変動せずに安定
に維持される。よってFM変調ノイズのレベルを低減す
ることができ、SN比のよい、つまり周波数スペクトル
の大小差を大きく拡大して表示することができる(これ
を一般にダイナミックレンジの広いと称する)スペクト
ラムアナライザを提供することができる利点が得られ
る。Further, when the AD converter 24 AD-converts the detection output of the detector 22 and takes it in, the phase-locked loop PLL1 controls the sample-and-hold circuit 28 to a hold state and performs AD conversion. In a state in which the value of the frequency spectrum is converted and taken in, the sweep signal generator 13 maintains the oscillation state with the sampled and held DC voltage, so that the oscillation frequency is stably maintained without fluctuation. Therefore, there is provided a spectrum analyzer which can reduce the level of FM modulation noise and can display a signal having a good SN ratio, that is, a large difference in frequency spectrum can be displayed (generally referred to as having a wide dynamic range). The benefits can be obtained.
【図1】この発明の一実施例を説明するためのブロック
図。FIG. 1 is a block diagram for explaining an embodiment of the present invention.
【図2】図1に示した実施例の動作を説明するための波
形図。FIG. 2 is a waveform chart for explaining the operation of the embodiment shown in FIG.
【図3】図2と同様の波形図。FIG. 3 is a waveform diagram similar to FIG. 2;
【図4】図1の実施例で得られた周波数スペクトルの表
示例を示す図。FIG. 4 is a view showing a display example of a frequency spectrum obtained in the embodiment of FIG. 1;
【図5】この発明の変形実施例を説明するためのブロッ
ク図。FIG. 5 is a block diagram for explaining a modified embodiment of the present invention.
【図6】この発明の他の変形実施例を説明するためのブ
ロック図。FIG. 6 is a block diagram for explaining another modified embodiment of the present invention.
【図7】この発明の更に他の変形実施例を説明するため
のブロック図。FIG. 7 is a block diagram for explaining still another modified embodiment of the present invention.
【図8】図7に示した実施例の動作を説明するための波
形図。FIG. 8 is a waveform chart for explaining the operation of the embodiment shown in FIG. 7;
【図9】従来の技術を説明するためのブロック図。FIG. 9 is a block diagram for explaining a conventional technique.
【図10】従来の技術の不都合を説明するためのグラ
フ。FIG. 10 is a graph for explaining inconvenience of the conventional technique.
【図11】従来の技術の不都合を説明するための周波数
スペクトルの表示例を示す図。FIG. 11 is a diagram showing a display example of a frequency spectrum for explaining inconvenience of the conventional technique.
11 入力端子 SX 被測定信号 12 周波数混合器 13 掃引信号発生器 16 バンドパスフィルタ PLL1 フェイズロックループ 26 分周器 27 位相比較器 28 サンプルホールド回路 29 制御器 30 基準信号発生器 Reference Signs List 11 input terminal SX signal under measurement 12 frequency mixer 13 sweep signal generator 16 band pass filter PLL1 phase lock loop 26 frequency divider 27 phase comparator 28 sample and hold circuit 29 controller 30 reference signal generator
Claims (6)
被測定信号が入力される周波数混合器に周波数掃引信号
を与える掃引信号発生器と、 B.この掃引信号発生器の発振周波数を制御するフェイ
ズロックループと、 C.このフェイズロックループに所定の間隔で周波数が
変化する基準信号を与える基準信号発生器と、 D.この基準信号発生器が周波数を1ステップ変化させ
るごとに、上記フェイズロックループを構成する位相比
較器の位相比較出力をサンプルホールドし、そのホール
ド電圧を上記掃引信号発生器に与えるサンプルホールド
回路と、 によって構成したことを特徴とするスペクトラムアナラ
イザ。1. A. First Embodiment Constituted by a voltage controlled oscillator,
B. a sweep signal generator for providing a frequency sweep signal to a frequency mixer to which a signal under test is input; B. a phase lock loop for controlling the oscillation frequency of the sweep signal generator; B. a reference signal generator for providing a reference signal whose frequency changes at predetermined intervals to the phase lock loop; Each time the reference signal generator changes the frequency by one step, a sample-and-hold circuit that samples and holds the phase comparison output of the phase comparator that forms the phase lock loop, and applies the hold voltage to the sweep signal generator. A spectrum analyzer characterized by comprising:
において、上記基準信号発生器をフェイズロックループ
によって構成し、このフェイズロックループに設けられ
た可変分周器の分周比を変化させて、上記掃引信号発生
器の発振周波数を制御するフェイズロックループに与え
る基準信号の周波数を1ステップずつ変化させる構成と
したことを特徴とするスペクトラムアナライザ。2. The spectrum analyzer according to claim 1, wherein the reference signal generator is constituted by a phase lock loop, and the frequency division ratio of a variable frequency divider provided in the phase lock loop is changed to perform the sweeping. A spectrum analyzer wherein the frequency of a reference signal applied to a phase lock loop for controlling an oscillation frequency of a signal generator is changed step by step.
において、上記基準信号発生器をDA変換器と、このD
A変換器のDA変換出力電圧によって発振周波数が制御
される電圧制御発振器とによって構成し、上記DA変換
器に与えるデジタル信号の値を所定値ずつ変化させ、上
記電圧制御発振器の発振周波数を所定の周波数ピッチで
変化させる構成としたことを特徴とするスペクトラムア
ナライザ。3. The spectrum analyzer according to claim 1, wherein said reference signal generator is a D / A converter and said D / A converter.
A voltage-controlled oscillator whose oscillation frequency is controlled by the DA conversion output voltage of the A-converter, changing the value of the digital signal given to the DA converter by a predetermined value, and changing the oscillation frequency of the voltage-controlled oscillator by a predetermined value. A spectrum analyzer characterized in that it is configured to change at a frequency pitch.
において、上記基準信号発生器を発振周波数が安定な固
定発振器と可変分周器とによって構成し、可変分周器の
分周比を変化させて、上記フェイズロックループに与え
る基準信号の周波数を1ステップずつ変化させる構成と
したことを特徴とするスペクトラムアナライザ。4. The spectrum analyzer according to claim 1, wherein the reference signal generator comprises a fixed oscillator having a stable oscillation frequency and a variable frequency divider, and the frequency division ratio of the variable frequency divider is changed. A spectrum analyzer, wherein the frequency of a reference signal applied to the phase lock loop is changed step by step.
において、上記フェイズロックループに設けたサンプル
ホールド回路と周波数掃引信号発生器との間にアナログ
加算器を設け、このアナログ加算器によって上記サンプ
ルホールド回路のホールド電圧にランプ電圧を加算する
ように構成し、上記ランプ電圧がゼロの状態で上記サン
プルホールド回路をサンプリングモードに制御し、その
状態で上記掃引信号発生器の発振周波数を上記基準信号
発生器から与えられる基準信号の周波数で規定される周
波数に制御すると共に、その制御状態を経て、上記サン
プルホールド回路をホールドモードに切り換えて上記ラ
ンプ電圧の立上りを起動させ、ランプ電圧が所定の電圧
に達するまでの間、所定の繰り返し周期で上記AD変換
器をAD変換動作させて周波数スペクトルに対応したデ
ータを取込み、ランプ電圧が所定電圧に達した時点で上
記サンプルホールド回路を再びサンプルモードに切り換
え、これと共に上記基準信号発生器で発生する基準信号
の周波数を次のステップの周波数に変化させ、上記掃引
信号発生器の発振周波数を次のステップの周波数で規定
される周波数に制御することを繰り返して所定の周波数
範囲を周波数掃引することを特徴とするスペクトラムア
ナライザ。5. The spectrum analyzer according to claim 1, wherein an analog adder is provided between the sample and hold circuit provided in the phase lock loop and a frequency sweep signal generator, and the analog adder is used to control the sample and hold circuit. The ramp voltage is added to the hold voltage, the sample / hold circuit is controlled to the sampling mode when the ramp voltage is zero, and the oscillation frequency of the sweep signal generator is changed from the reference signal generator in that state. While controlling to the frequency specified by the frequency of the given reference signal, and through the control state, the sample and hold circuit is switched to the hold mode to start the rise of the lamp voltage, and until the lamp voltage reaches a predetermined voltage. During the period, the AD converter is operated in the AD conversion at a predetermined repetition cycle. Then, when the ramp voltage reaches a predetermined voltage, the sample hold circuit is switched back to the sample mode, and the frequency of the reference signal generated by the reference signal generator is changed to the next step. A frequency sweep of a predetermined frequency range by repeatedly changing the oscillation frequency of the sweep signal generator to a frequency defined by the frequency of the next step.
ラムアナライザにおいて、上記周波数混合器の出力側に
得られる和または差の周波数の信号を取り出すバンドパ
スフィルタと、このバンドパスフィルタによって取り出
した信号を検波する検波器と、上記フェイズロックルー
プに挿入したサンプルホールド回路がホールド状態に制
御されている状態で上記検波器の検波出力をサンプリン
グしてホールド状態に制御される第2サンプルホールド
回路と、この第2サンプルホールド回路がホールド状態
に制御された状態でそのホールド電圧をAD変換するA
D変換器と、 を具備して構成されるスペクトラムアナライザ。6. A spectrum analyzer according to claim 1, wherein a signal having a sum or difference frequency obtained at an output side of said frequency mixer is extracted, and said signal is extracted by said band-pass filter. A detector for detecting a signal; a second sample-and-hold circuit for sampling a detection output of the detector and controlling the sample-hold circuit in the hold state while the sample-hold circuit inserted in the phase-lock loop is controlled to the hold state; A in which the second sample-and-hold circuit AD-converts the hold voltage while the second sample-hold circuit is controlled to the hold state.
A spectrum analyzer comprising: a D converter.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34154496A JPH10185969A (en) | 1996-12-20 | 1996-12-20 | Spectrum analyzer |
TW086110537A TW328991B (en) | 1996-12-20 | 1997-07-24 | Spectrum analyzer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34154496A JPH10185969A (en) | 1996-12-20 | 1996-12-20 | Spectrum analyzer |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10185969A true JPH10185969A (en) | 1998-07-14 |
Family
ID=18346897
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34154496A Withdrawn JPH10185969A (en) | 1996-12-20 | 1996-12-20 | Spectrum analyzer |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPH10185969A (en) |
TW (1) | TW328991B (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109508511A (en) * | 2018-12-24 | 2019-03-22 | 中国航空工业集团公司西安飞机设计研究所 | Frequency sweeping method in frequency response analysis measurement |
-
1996
- 1996-12-20 JP JP34154496A patent/JPH10185969A/en not_active Withdrawn
-
1997
- 1997-07-24 TW TW086110537A patent/TW328991B/en active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109508511A (en) * | 2018-12-24 | 2019-03-22 | 中国航空工业集团公司西安飞机设计研究所 | Frequency sweeping method in frequency response analysis measurement |
Also Published As
Publication number | Publication date |
---|---|
TW328991B (en) | 1998-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5038096A (en) | Spectrum analyzer circuit for pulsed input signals | |
JPH08220144A (en) | Sampling signal generation circuit | |
EP0094834B1 (en) | Methods and apparatus for rapid and accurate frequency syntonization of an atomic clock | |
US7155190B2 (en) | DDS-PLL method for frequency sweep | |
US5886583A (en) | Oscillator control circuit including a phase difference change-detecting circuit | |
JP3446031B2 (en) | Time interval counter device | |
US4414639A (en) | Sampling network analyzer with sampling synchronization by means of phase-locked loop | |
JPH10185969A (en) | Spectrum analyzer | |
JP2880971B2 (en) | Frequency stabilization circuit | |
JP3158502B2 (en) | Swept oscillator | |
JPH11289270A (en) | Receiver | |
US5777464A (en) | Spectrum analyzer | |
US5521532A (en) | Digital synthesizer controlled microwave frequency signal source | |
JP2674534B2 (en) | Oscillator | |
JPH0718188Y2 (en) | Phase locked loop circuit | |
CA2507098A1 (en) | Frequency generator | |
JP2675571B2 (en) | Swept frequency signal generator | |
JP2749584B2 (en) | Swept frequency signal generator | |
GB2236026A (en) | Swept frequency signal generating circuit | |
JPH10170568A (en) | Spectrum analyzer | |
JP4824591B2 (en) | Synchronous sweep synthesizer | |
JPH075703Y2 (en) | Signal generation circuit | |
JP3167740B2 (en) | Burst signal measuring circuit and burst signal measuring method | |
US20050104668A1 (en) | Arrangement and a method relating to phase locking | |
JPH06148245A (en) | Apparatus of measuring constant of circuit element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040302 |