JPH10174434A

JPH10174434A - 電力変換器及びその制御回路

Info

Publication number: JPH10174434A
Application number: JP9298636A
Authority: JP
Inventors: R Heiny Carl; カール・アール・ヘイニー; A Nieberger Matthew; マシュー・エイ・ニーバーガー
Original assignee: Hewlett Packard Co
Current assignee: HP Inc
Priority date: 1996-10-31
Filing date: 1997-10-30
Publication date: 1998-06-26
Also published as: DE69729422T2; US5729448A; EP0840431A2; DE69729422D1; TW353825B; SG52997A1; EP0840431B1; EP0840431A3

Abstract

(57)【要約】【課題】安価で、製造が容易な制御回路を利用する電力
変換回路を提供すること。【解決手段】制御回路36は、555シリーズＩＣタイマU2
と精密電圧基準V1から構成される。タイマの出力を用い
てＭＯＳＦＥＴ32を駆動し、変圧器14の一次巻線16を交
互に付勢及び消勢することで、変圧器の二次巻線18,20
が付勢される。二次巻線の電圧は、整流及びフィルタリ
ングされて調整出力供給電圧が形成される。フィードバ
ック制御信号が、基準電圧と調整出力電圧の差に基づき
発生され、それによりコンデンサ28,30の充放電時間を
決定する制御ウィンドウが、タイマ内で確立される。コ
ンデンサの充放電時間は指数関数となるので、フィード
バック制御信号が変化すると、制御ウィンドウが変化
し、更に放電時間に対する充電時間が変化する。充電と
放電時間の和は一定であるので、発振周波数が一定とな
る。従って、市販品が入手可能な制御ＩＣよりも大幅に
低いコストで、ＰＷＭ制御が達成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電力変換器に関す
るものである。とりわけ、本発明は、ＤＣ／ＤＣ変換
器、並びに、当該技術において「フライバック電力変換
器」として知られる電力回路トポロジを制御するための
方法及び装置に関するものである。

【０００２】

【従来の技術】計算装置及び他の電子システム内では、
一般に、さまざまな個別コンポーネントによって、さま
ざまな電圧の電力供給信号が必要とされる。例えば、単
一コンピュータ・システム内では、中央演算処理装置
（ＣＰＵ）が３．３ボルトで動作し、メモリ回路及び他
の論理回路が５．０ボルトで動作し、他の各種特殊コン
ポーネントが９．０、１２．０、または１５．０ボルト
で動作するのが普通である。さらに、これらの電圧レベ
ルの中には、アースに対して負のものもあれば、アース
に対して正のものもあれば、分離されているものもあ
る。

【０００３】設計者が直面する典型的な問題は、電力供
給信号は、特定の接続またはインターフェイスから得な
ければならないが、特定の接続またはインターフェイス
は、適正な電圧レベル及び／または適正な電流レベルを
供給しないということである。例えば、多くのＣＰＵ
は、現在、３．３ボルトで動作するが、５．０ボルトの
供給しか行わないＣＰＵソケットから電力を取り出さな
ければならない。同様に、インターフェイス・カード
は、インターフェイス・カードにとって必要な電圧が供
給されなくても、５．０または９．０ボルトといった、
さまざまな電圧を必要とするのが普通である。

【０００４】この問題に対処するため、設計者は、ＤＣ
／ＤＣ電力変換器を設計に組み込まなければならない。
多くのＤＣ／ＤＣ電力変換器による解決策は、Maxim、Li
nearTechnologies、National Semiconductorのような企
業、並びに、他の多くの企業による個別特殊集積回路
（ＩＣ）に基づくものである。こうした電力変換ＩＣ
は、多種多様な設計のものが入手可能であり、一般に、
ＤＣ／ＤＣ電力変換器を完成するには、インダクタまた
は変圧器、ショットキ・ダイオード、場合によっては、
外部ＭＯＳＦＥＴスイッチング装置、及び、電流センス
抵抗器から構成される外部回路を追加することが必要に
なる。

【０００５】

【発明が解決しようとする課題】こうした電力変換ＩＣ
は、設計に利用するのに好都合であるが、３つの主たる
欠点を有している。第１に、コストが高くつく。一般
に、最も単純なＩＣの価格でさえ、かなりの量であって
も、１ドルを超える。さらに、ＤＣ／ＤＣ変換器を完成
するために必要な他の外部コンポーネントのコストに追
加すると、そのコストは、約３．５ドル〜４ドルに跳ね
上がる。

【０００６】第２に、工業規格が存在しない。結果とし
て、ある供給業者から入手可能なＩＣと別の供給業者か
ら入手可能なＩＣの互換性が得られない。従って、特定
のＩＣは、単一の供給業者から供給を受けなければなら
ないので、生産ライン全体がその供給業者の能力に影響
されることになる。そのため、設計者は、特定の設計に
傾倒すると、供給業者の変更が困難になるので、供給業
者が、ＩＣの請求価格を暴騰させることにもなる。

【０００７】第３に、電力変換ＩＣの多くは、全体性能
の観点から最適とはいえない制御方式を用いている。電
力変換ＩＣは、「パルス周波数変調」（ＰＦＭ）または
「バンバン」方式を用いるのが普通である。ＰＦＭ制御
方式は、周波数が変動し、パルス幅が比較的一定したパ
ルス・ストリームを利用して、コンデンサ、インダク
タ、または、変圧器の付勢及び消勢を交互に実施する。
ＰＦＭ制御方式は、負荷電流が多量のままである限り、
うまく機能するが、負荷電流が、最大電流負荷のほんの
何分の１かにまで減少すると、パルス周波数は大幅に低
下する。ＰＦＭベースの変換器の出力電圧リップルの増
大は、パルス周波数に反比例するので、リップルは、軽
い負荷レベルにおいて好ましくない。この問題に対処す
るため、設計者は、極めて大きい出力コンデンサを追加
して、出力電圧リップルを許容可能なレベルまで低下さ
せることを余儀なくされる。

【０００８】同様の問題は、バンバン制御方式にも存在
する。バンバン制御方式は、変換器をオンにして、所望
の供給電圧に達するまで、出力コンデンサに充電電流を
供給する。次に、供給電流をオフにする。負荷は、コン
デンサから電荷を取り出すので、コンデンサの電圧は、
しきい値に達するまで降下し、その時点で、供給電流が
オンに戻され、コンデンサが再充電される。バンバン・
ベースの変換器は、高い、望ましくないリップル電圧を
生じ、出力コンデンサを利用して、リップル電圧を補正
することはできない。

【０００９】パルス幅変調（ＰＷＭ）制御方式は、電力
変換産業にも利用され、上述の問題の多くを回避してい
る。ＰＷＭ制御方式は、また、パルス・ストリームを利
用して、コンデンサ、インダクタ、または、変圧器の付
勢及び消勢を交互に実施する。しかし、パルス幅は、パ
ルス周波数ではなく、負荷に応じて変動する。パルス周
波数は、比較的一定したままのため、出力電圧リップル
は最小限にとどまる。あいにく、ＰＷＭの解決策では、
３．３ボルトといった低電圧を５〜９ボルトといったよ
り高い電圧に変換するＤＣ／ＤＣ電力変換ＩＣの中に
は、ＰＷＭによる解決策は存在しない。

【００１０】したがって、本発明の目的は、安価で、製
造が容易な制御回路を利用する電力変換回路を提供する
ことにある。

【００１１】

【課題を解決するための手段】本発明の実施例の１つで
は、制御回路は、’５５５タイプのタイマ回路、精密電
圧基準、少数の抵抗器、コンデンサ、及びダイオードを
利用して実施される。

【００１２】制御回路は、「オン」状態と「オフ」状態
の間で発振するゲート制御信号を発生し、トランジスタ
を駆動して、変圧器の一次巻線の付勢及び消勢を交互に
行わせる。

【００１３】本発明は、第１の抵抗ネットワークを利用
して、コンデンサに充電し、第２の抵抗ネットワークを
利用して、そのコンデンサを放電させる。フィードバッ
ク制御信号が、電力変換器の調整電圧供給信号と電圧基
準信号の比較に基づいて形成される。フィードバック制
御信号を利用して、上方制御値と下方制御値によって制
限される制御ウインドウが形成される。

【００１４】制御ウインドウは、電力変換回路によって
駆動される負荷に応答して移動する。制御ウインドウを
移動させることによって、コンデンサの相対的充電時間
及び放電時間が互いに対して調整されるが、充電時間と
放電時間の和は、比較的一定したままである。ゲート制
御信号は、充電時間及び放電時間から得られるが、ゲー
ト制御信号の「オン」間隔は、コンデンサに充電し、第
１の抵抗ネットワークを介して、下方制御値から上方制
御値にするのに必要な時間（ＩＣ応答時間が加わる）に
等しく、「オフ」間隔は、コンデンサを放電させ、第２
の抵抗ネットワークを介して、上方制御値から下方制御
値にするのに必要な時間（ＩＣ応答時間が加わる）に等
しい。「オン」時間及び「オフ」時間は、変動するが、
「オン」時間と「オフ」時間の合計は、比較的一定した
ままであるので、本発明はパルス幅変調調整を実施す
る。

【００１５】

【発明の実施の形態】図１は、当該技術において「フラ
イバック電力変換器」として知られる電力変換回路１０
のブロック図である。本発明は、回路１０に関連して説
明されるが、他の電力回路トポロジに組み込むことも可
能であり、当業者であれば、本書に解説の教示を適応さ
せて、他のタイプの電力回路に本発明を組み込む方法は
明らかである。

【００１６】電力変換回路１０には、＋３．３ボルト電
源１２、フライバック変圧器１４、ショットキ・ダイオ
ード２４、２５、及び２６、コンデンサ２８及び３０、
ＭＯＳＦＥＴトランジスタ３２、及び制御回路３６が含
まれている。フライバック変圧器１４には、一次巻線１
６、二次巻線１８及び２０、及び磁心２２が含まれてい
る。

【００１７】一次巻線１６は、＋３．３ボルト電源１２
に結合された第１の端子、及びＭＯＳＦＥＴ３２のドレ
イン端子に取り付けられた第２の端子を備えている。Ｍ
ＯＳＦＥＴ３２のソース端子は、アースに結合され、Ｍ
ＯＳＦＥＴ３２のゲート端子は、制御回路３６からゲー
ト制御ライン３４に結合されている。また、ＭＯＳＦＥ
Ｔ３２のドレイン端子には、ショットキ・ダイオード２
５のアノードも結合されている。ダイオード２５のカソ
ードは、電力供給信号ＶCCを制御回路３６に供給する電
力ライン３５に結合されている。

【００１８】一次コイル１６によって生じる磁界は、磁
心２２を介して、二次巻線１８及び２０に結合される。
一次巻線１６に対する二次巻線１８の巻数比は、約９．
０ボルトの電圧を生じるのに十分である。巻線１８の第
１の端子は、コンデンサ２８の負端子に結合される。コ
ンデンサ２８の正端子は、ショットキ・ダイオード２４
のカソードに結合され、ダイオード２４のアノードは、
巻線１８の第２の端子に結合される。ショットキ・ダイ
オード２４は、巻線１８によって、コンデンサ２８が放
電ではなく、充電されることを保証し、また、分離され
た９．０ボルトの電力供給信号が、コンデンサ２８の正
と負の端子の間に生じることを保証する。

【００１９】一次コイル１６に対する二次巻線２０の巻
数比は、約５．０ボルトの電圧を生じるのに十分であ
る。巻線２０の第１の端子は、コンデンサ３０の負端子
及びアースに結合される。コンデンサ３０の正端子は、
ショットキ・ダイオード２６のカソードに結合され、ダ
イオード２６のアノードは、巻線２０の第２の端子に結
合される。ショットキ・ダイオード２６は、巻線２０に
よって、コンデンサ３０が放電ではなく、充電されるこ
とを保証し、また、５．０ボルトの電力供給信号が、コ
ンデンサ３０の正の端子の間に生じることを保証する。
＋５．０ボルトの電力供給信号は、フィードバック・ラ
イン３８を介して制御回路３６に供給される。

【００２０】図１の場合、コンデンサ２８及び３０は、
電力変換回路１０によって発生する電力供給信号の低周
波数出力電圧リップルを最小限に抑えるために設けられ
ている。従って、コンデンサ２８及び３０は、比較的キ
ャパシタンスが大きい。本発明の実施例の１つでは、電
力変換回路からの高周波ＲＦノイズにフィルタリングを
施すのも望ましい。従って、この実施例の場合、キャパ
シタンスが比較的小さい追加コンデンサが、コンデンサ
２８及び３０と並列に配置される。例えば、コンデンサ
２８と並列に０．１μＦのコンデンサと１０００ｐＦの
コンデンサを配置することによって、分離された９．０
ボルトの出力信号における高周波ＲＦノイズが大幅に低
減されることが分かっている。同様に、コンデンサ３０
と並列に０．１μＦのコンデンサと１０００ｐＦのコン
デンサを配置することによって、＋５．０ボルトの出力
信号における高周波ＲＦノイズが大幅に低減されること
が分かっている。

【００２１】制御回路３６内において、基準電圧から＋
５．０ボルトの電力供給信号に基づく比較信号を引き、
その結果を増幅することによって、エラー信号が形成さ
れる。次に、エラー信号は、パルス幅変調（ＰＷＭ）ブ
ロックに送られ、該ブロックにおいて、各パルスがエラ
ー電圧に基づく幅を備えた、出力パルス・ストリームが
発生する。

【００２２】出力パルス・ストリームは、ゲート制御ラ
イン３４を介してＭＯＳＦＥＴ３２に送られる。＋５．
０ボルトの電力供給信号が、＋５．０ボルトを超えて漂
遊すると、パルス幅が縮小され、ＭＯＳＦＥＴ３２が、
巻線１６に流れる電流のデューティ・サイクルを減少さ
せ、電力供給信号が、＋５．０ボルトに戻る。＋５．０
ボルトの電力供給信号が、＋５．０ボルト未満にまで漂
遊すると、パルス幅が拡大され、ＭＯＳＦＥＴ３２が、
巻線１６に流れる電流のデューティ・サイクルを増加さ
せ、電力供給信号が、＋５．０ボルトに戻る。

【００２３】＋１２ボルトを＋５ボルトに変換するフラ
イバック・タイプの変換器の場合、制御回路３６によっ
て実施される機能を可能にする市販の安価なＩＣが多数
存在しており、大部分がパルス周波数変調（ＰＦＭ）を
利用している。しかし、＋３．３ボルトを＋５．５ボル
トに変換するフライバック・タイプの変換器の場合、こ
うした機能を実施するＩＣはほとんどなく（ＰＷＭを利
用するものはない）、利用できるものは、極めて高価
で、大量に購入したとしても、それぞれ、１ドルを超え
るコストがかかることになる。

【００２４】本発明によれば、約７０セント（大量の場
合）のコストになる工業規格の在庫コンポーネントを用
いて、制御回路３６によって実施される機能が得られ
る。本発明では、精密電圧基準を利用して、制御電流を
発生し、この電流は、さらに、工業規格の’５５５タイ
マと同様のタイマ装置に送られる。タイマ装置は、制御
信号３４を発生し、これがＭＯＳＦＥＴ３２に送られ
る。

【００２５】図２は、本発明の制御回路３６の回路図で
ある。制御回路３６には、抵抗器Ｒ1、Ｒ2、Ｒ3、Ｒ4、
Ｒ5、Ｒ6、及びＲ7、コンデンサＣ1及びＣ2、精密電圧
基準Ｕ1、及び’５５５タイマＵ2が含まれている。

【００２６】抵抗器Ｒ1は、図１のフィードバック・ラ
イン３８に結合された第１の端子を備えており、抵抗器
Ｒ2は、アースに結合された第１の端子を備えている。
抵抗器Ｒ1及びＲ2は、それぞれ、ノード４０に結合され
た第２の端子を備えている。電圧基準Ｕ1の基準端子
も、ノード４０に結合されている。

【００２７】電圧基準Ｕ1は、アースに結合されたアノ
ードと、ノード４２に結合されたカソードも備えてい
る。ノード４２には、抵抗器Ｒ3及びＲ4の第１の端子、
及びタイマＵ2のＣＯＮＴ入力も結合されている。抵抗
器Ｒ4は、第２の端子がアースに取り付けられており、
抵抗器Ｒ3は、第２の端子が供給電圧ＶCCに取り付けら
れている。

【００２８】ノード４４には、抵抗器Ｒ5及びＲ7の第１
の端子、コンデンサＣ1の第１の端子、及びタイマＵ2の
ＴＲＩＧ及びＴＨＲＥＳ入力が結合されている。コンデ
ンサＣ1は、第２の端子がアースに結合されており、抵
抗器Ｒ5は、第２の端子が供給電圧ＶCCに結合されてい
る。

【００２９】ノード４６には、抵抗器Ｒ7の第２の端
子、抵抗器Ｒ6の第１の端子、及びタイマＵ2のＤＩＳＣ
Ｈ入力が結合されている。抵抗器Ｒ6の第２の端子は、
供給電圧ＶCCに結合されている。供給電圧ＶCCには、タ
イマＵ2のＲＥＳＥＴ及びＶCC入力、及びコンデンサＣ2
の第１の端子も結合されている。コンデンサＣ2の第２
の端子は、タイマＵ2のＧＮＤ入力のように、アースに
結合されている。最後に、タイマＵ2のＯＵＴ出力は、
ゲート制御ライン３４に結合され、該ラインは、さら
に、図２のＭＯＳＦＥＴ３２のゲート端子に結合されて
いる。

【００３０】回路３６について詳述する前に、まず、精
密電圧基準Ｕ1及び’５５５タイマＵ2 について説明し
ておくのが役に立つ。図３は、Technical Data Sheet f
ot theMotrola TL431 Programmable Precision Referen
ceからの機能ブロック図である。Technical Data Sheet
は、１９９５年の第４四半期に出版された、「Linear/I
nterface ICs Device Data Book」と題するMotrola 社
の刊行物のRevision５からのものであり、参考までに、
あたかも本書に含まれているかのように組み込まれてい
る。

【００３１】ＴＬ４３１は、２．５ボルトの内部基準信
号４８と比較される基準入力を有する。基準入力が２．
５ボルトを大幅に超えると、演算増幅器５０の出力が高
になる。演算増幅器５０の高出力は、トランジスタ５２
のベースに供給されて、トランジスタ５２を飽和させ、
トランジスタ５２を介して引き出される電流ＩＫＡが最
大になる。基準入力が、２．５ボルトを大幅に下回る
と、演算増幅器５０の出力は低になる。この結果、トラ
ンジスタ５２は電流ＩＫＡを最小にする。基準入力が、
約２．５ボルトを中心とする狭いゾーン内にある場合、
基準電圧に関連してグラフ化される、電流ＩＫＡによっ
て規定される曲線の勾配は、かなり急峻であり、開ルー
プ利得が約５５ｄＢになる。調整が行われるのは、この
狭いゾーン内である。同様の特性を備えた任意の装置ま
たは装置の組み合わせで代用することも可能である。

【００３２】図４は、Technical Data Sheet for the T
exas Instrument TLC555C timing circuitからの機能ブ
ロック図である。Technical Data Sheetは、「Linear C
ircuits-Voltage Regulators/Supervisor,Special Func
tions,and Building Blocks」と題する１９９２年度のT
exas Instrument社の出版物の第３巻によるものであ
り、参考までに、あたかも本書に含まれるかのように組
み込まれている。このタイマは、普及している’５５５
タイマのＣＭＯＳバージョンである。該タイマは、ＣＭ
ＯＳテクノロジをベースにしているので、わずか２．０
ボルトの電圧で動作する。後述のように、電力変換回路
１０が起動する際、タイマは約２．８ボルトで動作しな
ければなならず、ＴＴＬバージョンの’５５５タイマ
は、こうした電圧レベルでは有効に働かないので、これ
は重要である。’５５５タイプのタイマの特性は、当該
技術において周知のところであり、本書で述べる必要は
ない。同様の特性を備えた任意の装置または装置の組み
合わせで代用することも可能である。

【００３３】図２の場合、＋５．０ボルトの出力信号
は、Ｒ1及びＲ2によって形成される抵抗ネットワークに
加えられる。図１及び２に示す本発明の実施例の場合、
Ｒ1及びＲ2は、ほぼ等しい抵抗を有しており、従って、
ノード４０における電圧は、＋５．０ボルトの出力信号
のほぼ１／２になる。上述のように、精密基準Ｕ1は、
２．５ボルトとノード４０における電圧との差に基づく
電流ＩＫＡを生じる。電流ＩＫＡは、抵抗Ｒ3及びＲ4と
組み合わさって、ノード４２におけるフィードバック制
御電圧ＶCを決定し、該電圧は、さらに、タイマＵ2のＣ
ＯＮＴ入力に加えられる。ＣＯＮＴ入力によって、ＴＨ
ＲＥＳ入力とＴＲＩＧ入力の比較に用いられる比較電圧
が決まるという点に留意されたい。フィードバック制御
電圧ＶCは、次の式によって与えられる。

【００３４】ＶC＝ＶCC・Ｒ4／(Ｒ3＋Ｒ4)−ＩKA・Ｒ3
Ｒ4／(Ｒ3＋Ｒ4) タイマＵ2のＣＯＮＴ入力に送り込まれる電流は、この
式の他の項に比べると取るに足りないので、無視するこ
とができる。

【００３５】タイマＵ2のＯＵＴ端子（ゲート制御ライ
ン３４）が高の場合、ＤＩＳＣＨ端子はフローティング
させることができる。従って、コンデンサＣ1の電圧
は、抵抗Ｒ6及びＲ7の直列組み合わせと並列をなすコン
デンサＣ1及び抵抗Ｒ5のキャパシタンス及び抵抗値によ
って調節される速度で、ＶCに向かってランプ・アップ
する。コンデンサＣ1の電圧は、タイマＵ2のＴＨＲＥＳ
及びＴＲＩＧ入力に加えられるが、ＯＵＴ端子が高の場
合、ＴＨＲＥＳ入力だけが主として問題になる。

【００３６】ＴＨＲＥＳ入力に加えられている電圧が上
昇するのと同時に、ＣＯＮＴ入力に供給されているフィ
ードバック制御電圧が、電力変換回路１０によって駆動
されている負荷によって決定される。フィードバック・
ライン３８でフィードバックされる電圧によって、精密
電圧基準Ｕ1が電流ＩＫＡを生じ、これによって、さら
に、ノード４２の電圧ＶCがプル・ダウンされるので、
該負荷によってＣＯＮＴ入力の電圧が決まる。ＣＯＮＴ
入力及びＴＨＲＥＳ入力における電圧が、同じレベルの
場合、タイマＵ2のＯＵＴ端子は低になる。

【００３７】ＴＨＲＥＳ入力の電圧が上昇する速度は、
電力変換回路１０の負荷とは関係がなく、抵抗器Ｒ3、
Ｒ6、及びＲ7、及びコンデンサＣ1の値によって決ま
る。一方、ＣＯＮＴ入力の電圧レベルは、負荷によって
決まる。負荷が小さくなると、フィードバック・ライン
３８にわずかに高い供給電圧が生じ、これによって、電
流ＩＫＡが増大し、ＣＯＮＴ入力におけるフィードバッ
ク制御電圧ＶCが低下する。同様に、負荷が大きくなる
と、フィードバック・ライン３８にわずかに低い供給電
圧が生じ、これによって、電流ＩＫＡが減少し、ＣＯＮ
Ｔ入力におけるフィードバック制御電圧ＶCが上昇す
る。

【００３８】タイマＵ2のＯＵＴ端子（ゲート制御ライ
ン３４）が高の場合、ＭＯＳＦＥＴ３２は「オン」であ
る。まずＭＯＳＦＥＴ３２がオンになると、一次巻線１
６にかかる電圧は、約３．３ボルトの大きさになる。Ｍ
ＯＳＦＥＴ３２がオンのままのため、一次巻線１６に流
れる電流の大きさは増大し、巻線１６にかかる電圧は一
定である。タイマＵ2のＯＵＴ端子が低になると、ＭＯ
ＳＦＥＴ３２がオフになり、これによって、巻線１６に
電流の不連続性が生じる。変圧器１４のエネルギは、磁
心２２に磁束として蓄積される。磁心２２における磁束
の存在には、巻線１６、１８、及び２０に電流が流れ、
その電流に各巻線のそれぞれの巻数を掛けた値の和電流
が連続した状態を保つようにすることが必要になる。従
って、膜線１６において電流が中断されると、巻線１６
に流れていた電流に巻線１６の巻数を掛けた値の和が、
巻線１８及び２０の電流・巻数の積の和に伝達され、こ
の結果、連続性が維持される。従って、巻線１８及び２
０を通る電流が増大し、それぞれの供給電圧までコンデ
ンサ２８及び３０を充電する。巻線１８及び２０に伝達
しない、巻線１６に残留したわずかな量の電流が、電力
ライン３５を介して制御回路３６への電力供給に利用さ
れるが、これについては、さらに詳細に後述する。

【００３９】上述のように、ＴＨＲＥＳ入力の電圧が、
ＣＯＮＴ入力の電圧に達すると、タイマＵ2のＯＵＴ端
子が低になる。タイマＵ2のＯＵＴ端子が低になるのと
同時に、ＤＩＳＣＨ端子がアースに結合される。従っ
て、ノード４４の電圧は、下記によって定義される漸近
限界に向かってランプ・ダウンを開始する。

【００４０】ＶCC・Ｒ7／(Ｒ5＋Ｒ7) ノード４４は、タイマＵ2のＴＲＩＧ入力に結合され、
タイマＵ2内において、分圧器によって、ＣＯＮＴ入力
における電圧が半分に分割され、この電圧がＴＲＩＧ入
力と共にコンパレータに供給される。ＴＲＩＧ入力の電
圧レベルが、ＣＯＮＴ入力の電圧レベルの１／２にまで
降下すると、ＯＵＴ端子が高になり、電流が、再び、巻
線１６に流れ始める。ノード４４における電圧が降下す
る速度は、電力変換回路１０の負荷によって決まるので
はない、という点に留意されたい。

【００４１】従って、フィードバック制御信号ＶCが、
タイマＵ2における電圧分割器と組み合わせられると、
制御ウインドウが形成され、該制御ウィンドウの上方値
はフィードバック制御信号ＶCに等しく、下方値は０．
５ＶCに等しい。図６に関連してさらに詳細に後述する
ように、このフィードバック調整制御ウインドウが、コ
ンデンサＣ1の指数関数的な充電時間及び放電時間と組
み合わせられると、ＰＷＭ制御を用いた本発明が可能に
なる。

【００４２】図２の制御回路３６によれば、「オン」時
間ｔ1及び「オフ」時間ｔ2を備えた、タイマＵ2のＯＵ
Ｔ端子においてゲート制御信号３４が生じる。時間ｔ1
及びｔ2は、下記のように定義される。

【００４３】

【数１】

【００４４】ここで、ｔd1及びｔd2は、ＩＣ応答時間で
あり、一般に、約２．３μsec である。

【００４５】時間ｔ1及びｔ2に基づき、タイマＵ2のＯ
ＵＴ端子において生じるゲート制御信号のデューティ・
サイクル及び周波数は、下記のように定義される。

【００４６】デューティ・サイクル（％）＝ｔ1／(ｔ1＋ｔ2) 周波数（Ｈｚ）＝１／(ｔ1＋ｔ2) ｔ1及びｔ2を定義する式は、全く複雑である。時間ｔ1
及びｔ2は、フィードバック制御電圧ＶCに基づいてお
り、該電圧は、さらに、電流ＩＫＡに基づいており、該
電流は、さらに、電力変換回路１０の出力における電圧
に基づいている。式の解を求めるのは難しいが、コンピ
ュータ・シミュレーションを利用して、制御回路３６の
モデル化を行うのは極めて容易である。こうしたコンピ
ュータ・シミュレーションの結果については、図５に関
連して後述する。

【００４７】制御回路３６は、電力ライン３５から電力
を受けるが、該電力ラインは、図１のダイオード２５に
結合されており、該ダイオードは、さらに、一次巻線１
６の第２の端子に結合されている。コンデンサＣ2（図
２に示す）は、比較的キャパシタンスが大きく、電圧リ
ップルを除去する低周波フィルタの働きをする。実施例
の１つでは、比較的キャパシタンスの小さい（０．０１
μＦといった）コンデンサが、ＲＦノイズをフィルタリ
ングするため、コンデンサＣ2と並列に配置される。

【００４８】電力変換回路１０が、通常に動作する場
合、電力ライン３５において生じる電圧は、電力変換回
路１０によって駆動される負荷に従って、７．０と１
２．０ボルトの間で変動する。これは、かなりの範囲で
あるが、図２に示すコンポーネントの公差内に十分に納
まる。また、制御回路３６の性能は、供給電圧ＶCCの値
によって決まるのではなく、図２に示す抵抗の比、並び
に、タイマ回路Ｕ2内の抵抗値によって決まる。

【００４９】変換回路１０が十分な時間期間にわたって
動作していた場合、供給電圧ＶCCの値は、７．０と１
２．０ボルトの間であるが、電力変換回路１０が、最初
に電源投入される場合には、異なる状況が生じることに
なる。電力変換回路１０が最初に電源投入される時、該
回路に存在する唯一の電圧は、＋３．３ボルトの供給信
号１２である。ＭＯＳＦＥＴ３２は、当初オフのため、
この供給信号は、コイル１６及びダイオード２５に流れ
る。ダイオード２５の両端間における電圧降下は、約
０．５ボルトであり、従って、コンデンサＣ2は、０．
０ボルトから＋２．８ボルトにランプ・アップを開始す
る。

【００５０】ＴＩ社製のＴＬＣ５５５Ｃタイマは、２．
０ボルトと１５．０ボルト間のどんな電圧でも動作する
ので、コンデンサＣ2の両端間の電圧が約２．０ボルト
に達すると、タイマＵ2は動作を開始する。この時点に
おいて、精密電圧基準Ｕ1が、まだ非活動状態にある点
に留意されたい。非活動状態の場合、電圧基準Ｕ1はタ
イマＵ2に影響を与えないので、タイマＵ2は発振を開始
する。

【００５１】タイマＵ2が動作を開始すると、ＯＵＴ端
子が高になる。２．８ボルトにおいて、タイマＵ2によ
る電圧降下は、約０．４ボルトである。従って、起動
中、ＭＯＳＦＥＴ３２に結合されたゲート制御ライン３
４によって供給される最高電圧は、約２．４ボルトであ
る。初期起動サイクル中に、この低ゲート電圧で、ＭＯ
ＳＦＥＴ３２が完全にオンになるのが重要である。後掲
の部品リストに指定されたＭＯＳＦＥＴは、この判定基
準を満たし、わずか２．０ボルトのゲート電圧で動作す
る。

【００５２】ＭＯＳＦＥＴ３２がオンになると、巻線１
６に通る電流が増大し始める。この期間中に、タイマＵ
2及び関連のＲＣネットワークが、コンデンサＣ2に蓄積
された電荷によって電力供給を受ける。その後のある時
点において、コンデンサＣ2は、ＣＯＮＴ入力における
電圧をＴＨＲＥＳ入力に等しくさせるのに十分な電荷を
コンデンサＣ1に供給し、これによって、タイマＵ2のフ
リップ・フロップがリセットされるので、タイマＵ2の
ＯＵＴ端子が駆動されて低になる。ＭＯＳＦＥＴ３２が
オフになり、これによって、電流が二次巻線１８及び２
０に流れることになる。コンデンサＣ2にもわずかな電
流が流入し、これによって、コンデンサＣ2の両端間に
おける電圧が上昇し、最初のサイクル時よりも高くな
る。このサイクルは継続され、＋５．０ボルトの出力が
調整電圧に達するまで、電力変換回路１０において電圧
が上昇する。

【００５３】下記は、図１及び２に従った本発明の実施
例に関する部品リストである。タイマＵ2、精密電圧基
準Ｕ1、及びＲＦフィルタリング・コンデンサに関する
情報については上述した。変圧器１４は、本発明によっ
て動作するように構成されたカスタム変圧器であり、当
業者には、磁心透磁率及び巻数比といった、所望の供給
電圧を得るのに必要な属性が明らかである。トランジス
タは、全て、公差が１％である。

【００５４】

【表１】

【００５５】Motrola 社の部品番号MMDF4N01HDには、２
つのＭＯＳＦＥＴが単一パッケージに含まれていること
に留意されたい。上記部品を利用する実施例の場合、２
つのＭＯＳＦＥＴは、図１のＭＯＳＦＥＴ３２の「オ
ン」抵抗を低くするため、並列に接続される。

【００５６】上述のコンポーネントを用いると、電力変
換回路１０は、広範囲の電源負荷にわたって±３％を超
える変動を生じない５．０ボルトの供給電圧を送り出
す。負荷が変動すると、タイマＵ2のＣＯＮＴ入力に供
給されるフィードバック制御電圧ＶCは、約５ボルトと
８ボルトの間で変動する。

【００５７】図５は、制御回路３６の性能を示すグラフ
である。タイマＵ2のＣＯＮＴ入力に加えられるフィー
ドバック制御電圧ＶCが、水平軸に沿って示されてい
る。デューティ・サイクル（％）及び周波数（ＫＨｚ）
が、垂直軸に沿って描かれており、デューティ・サイク
ルは、曲線５４に沿ってベタ塗りの正方形によって表示
され、周波数は、曲線５６に沿って陰影を付けた菱形に
よって表示されている。

【００５８】デューティ・サイクル曲線５４が、ほぼ完
全に（全くというわけにはいかなくても）線形であり、
これが、ＰＷＭ変換器の設計目標である点に留意された
い。周波数は、絶対に一定というわけにはいかないが
（定周波数はＰＷＭ変換器の設計目標である）、比較的
フラットなままである。図５から明らかなように、結果
生じる制御方式は、ＰＦＭよりはるかにＰＷＭに似てい
る。従って、出力電圧リップルは、広範囲の電源負荷に
わたって最小限に抑えられる。

【００５９】図６は、制御回路３６のＲＣ時定数を示す
グラフである。図６の目的は、制御回路３６が、単純
な’５５５タイマ回路を利用して、いかにパルス幅変調
を実現するかを例示することにある。図６の場合、ＶCC
は、１０．０ボルトと仮定される。

【００６０】図６の曲線５８は、Ｒ6及びＲ7の直列組み
合わせと並列をなすＲ5の抵抗ネットワークを利用し
て、０．０ボルトからＶCC（１０ボルト）に向かってコ
ンデンサＣ1を充電する場合の、図２のノード４４にお
ける電圧対時間（タイマＵ2のＴＨＲＥＳ入力に供給さ
れる）を示している。これは、タイマＵ2のＯＵＴ端子
が高になる時、コンデンサＣ1を充電するのと同じ抵抗
ネットワークである。もちろん、制御回路３６が動作し
ている時、実際には、曲線５８のわずかな部分だけしか
実現しない。

【００６１】曲線６０は、タイマＵ2のＯＵＴ端子が低
の場合に存在する、Ｒ5及びＲ6によって形成される抵抗
ネットワークを利用して、コンデンサＣ１を放電させ
て、ＶCC（１０．０ボルト）からＶCC・Ｒ7／(Ｒ5＋Ｒ
7) に向かうようにする場合の、図２のノード４４にお
ける電圧対時間（タイマＵ2のＴＲＩＧ入力に供給され
る）を示している。ＯＵＴ端子が低になると、タイマＵ
2のＤＩＳＣＨ端子が、アースに結合される。曲線５８
の場合と同様、回路３６が動作している場合、曲線６０
のほんのわずかな部分だけしか実現されない。電力変換
回路１０によって駆動されている負荷は、曲線５８及び
６０には影響せず、後述のように、各曲線の出力電圧の
調整に用いられる部分に影響を及ぼす。

【００６２】図６には、＋５．０ボルトの供給電圧から
のフィードバックによって制御されるフィードバック制
御電圧ＶCをシフトすることによって、一方の曲線のよ
り急峻な部分を移動させ、もう一方の曲線のより緩やか
な部分を移動させる方法について例示されている。

【００６３】例えば、電力変換器１０によって駆動され
ている負荷が重く、ＶCが約７ボルト（図６のＶC
（重））であると仮定する。タイマＵ2内における電圧
分割器のため、コンデンサＣ1は、０．５ＶC（重）から
始めて、充電を開始する。これが、曲線５８と約３．５
ボルトの交差点である、図６のポイント６２に示されて
いる。コンデンサＣ1は、曲線５８と約７ボルトの交差
点である、ポイント６４に達するまで充電する。従っ
て、「充電時間」は、ライン６６で表され、約２．８μ
secである。「オン」時間ｔ1及び「オフ」時間ｔ2を定
義する式において上述のように、各式には、それぞれ、
ＩＣ応答時間ｔd1及びｔd2が含まれており、各応答時間
は、約２．３μsecである。従って、ＭＯＳＦＥＴ３２
の総「オン」時間は、充電時間（２．８μsec）とＩＣ
応答時間（２．３μsec）の和、すなわち、５．１μsec
である。

【００６４】コンデンサＣ1は、ＶC（重）に達した後、
曲線６０に沿って放電を開始する。従って、コンデンサ
Ｃ1は、曲線６０と７ボルトの交差点であるポイント６
８から、曲線６０と約３．５ボルトの交差点であるポイ
ント７０まで放電する。「放電」時間は、ライン７２で
表されており、約２．６μsecである。従って、ＭＯＳ
ＦＥＴ３２の総「オフ」時間は、放電時間（２．６μse
c）とＩＣ応答時間（２．３μsec）の和、すなわち、
４．９μsecである。

【００６５】発振周波数は、「オン」時間と「オフ」時
間の和の逆数、すなわち、１００．０ＫＨｚである。デ
ューティ・サイクルは、「オン」時間を「オン」時間と
「オフ」時間の和で割った値、すなわち、５１％であ
る。ＶC（重）の制御電圧において、移行する曲線６０
の部分が、移行する曲線５８の部分よりわずかに急峻で
あるため、「オン」時間は、「オフ」時間よりわずかに
長い。

【００６６】次に、負荷が軽く、ＶCが約５．５ボルト
まで降下するものと仮定する（図６のＶC（軽））。コ
ンデンサＣ1は、曲線５８と約２．７５ボルトの交差点
であるポイント７４から、曲線５８と約５．５ボルトの
交差点であるポイント７６までの充電を開始する。ポイ
ント７４と７６の間でコンデンサＣ1に充電するのに必
要とされる「充電」時間が、ライン７８で表されてお
り、約１．７μsecである。従って、ＭＯＳＦＥＴ３２
の総「オン」時間は、充電時間（１．７μsec）とＩＣ
応答時間（２．３μsec）の和、すなわち、４．０μsec
である。

【００６７】コンデンサＣ1は、ポイント７６において
ＶC（軽）に達した後、曲線６０と約５．５ボルトの交
差点であるポイント８０から、曲線６０と約２．７５ボ
ルトの交差点であるポイント８２までの、曲線６０に沿
った放電を開始する。ポイント８０と８２の間でコンデ
ンサＣ1を放電させるのに必要な「放電」時間は、ライ
ン８４で表されており、約３．０μsecである。従っ
て、ＭＯＳＦＥＴ３２の総「オフ」時間は、放電時間
（３．０μsec）とＩＣ応答時間（２．３μsec）の和、
すなわち、５．３μsecである。ＶC（軽）の制御電圧に
おいて、移行する曲線６０の部分が、移行する曲線５８
の部分よりわずかに緩やかであるため、「オン」時間
は、「オフ」時間より短い。従って、より軽い負荷にお
いて、発振周波数は、約１０７．５ＫＨｚになり、デュ
ーティ・サイクルが約４３％になる。７．０ボルトに等
しいＶCC及び５．５ボルトに等しいＶCCにおけるデュー
ティ・サイクル及び振動周波数に関して、図６から導き
出される値は、図５に示すデータに整合する。

【００６８】図６から明らかなように、電力変換回路１
０によって駆動されている負荷が、軽い負荷と重い負荷
の間で変動する場合、発振周波数の変動はほとんどな
い。しかし、デューティ・サイクルは大幅に変動するの
で、ＰＷＭタイプの制御回路が得られる。本発明では、
制御電圧ＶCと０．５ＶCの間に存在する制御ウインドウ
を調整することによってＰＷＭ制御を実現する。曲線５
８及び６０は、それぞれ、指数関数的に行われる充電及
び放電であるため、制御ウインドウを調整すれば、一方
の曲線の比較的急峻な部分、及び、もう一方の曲線の比
較的緩やかな部分が選択され、これによって、デューテ
ィ・サイクルが変動する。しかし、一方の曲線のより急
峻な部分を選択することによって失われる時間は、もう
一方の曲線のより緩やかな部分を選択することによって
得られる時間によってほぼ補償されるので、「オン」時
間と「オフ」時間の和は、比較的一定した状態のままで
あり、従って、発振周波数は、比較的一定した状態のま
まである。精密電圧基準Ｕ1の大きい利得によって、コ
ンポーネント間に存在する可能性のあるコンポーネント
値の偏差が補償され、さまざまな出力負荷について、
５．０ボルト供給信号の精密な調整が行われるという保
証が得られる。

【００６９】本発明によれば、ＰＷＭに似た制御方式が
得られ、ＰＷＭ制御の利点が実現する。本発明によって
得られる出力電圧性能は、主要供給業者からの各種電力
変換ＩＣを利用して得られる性能より優れている。出力
リップルは、広い範囲の負荷にわたって最小限であり、
従って、軽い負荷に結合されたＰＦＭベースの電力変換
器によって必要とされるような、大出力のコンデンサは
不要である。さらに、出力電圧リップルは、「バンバ
ン」電力変換器方式を利用する場合に生じるレベルより
低いレベルに制限される。

【００７０】本発明によれば、優れた性能が得られる
が、その主たる利点は、低コストである。本発明を構成
する部品は、普及しているものであって、多数の供給源
から容易に入手可能であり、比較的安価である。本発明
を構成するのに必要な部品のコストは、１ドル未満であ
る。対照的に、同じ機能を実施することが可能な電力変
換ＩＣ、及び制御回路を構成するのに必要な関連部品
は、主要供給業者から３．５ドルから４ドルの範囲内の
あるコストで入手することになる。本発明は、一ヶ月に
１００，０００ユニットを超える出荷が行われる製品に
利用されるように企図されている。そのような製品の場
合、本発明によれば、一年に３，０００，０００ドルを
超えた節約となる。

【００７１】最後に、部品は多くの供給源から入手可能
であるため、本発明を取り入れた製品は、単一の供給業
者の働きに影響されることがない。供給業者は、他の供
給業者との競合が生じるので、製品に付ける価格をつり
上げる機会も与えられない。

【００７２】望ましい実施例に関連して本発明の説明を
行ってきたが、当業者には明らかなように、本発明の精
神及び範囲から逸脱することなく、形態及び細部に変更
を加えることが可能である。

【００７３】以下に、本発明の実施態様を列挙する。

【００７４】１．電力変換器用の制御回路であって、該
電力変換器は、変圧器の一次巻線に付勢及び消勢を交互
に施すためのトランジスタに基づくスイッチを備え、該
トランジスタに基づくスイッチは、ゲート制御信号を受
信するためのゲート入力を備え、上記電力変換器は、調
整電圧出力信号を発生するような制御回路において、調
整電圧出力信号に結合され、調整電圧出力信号から導出
された比較信号と基準信号の間の比較に基づいて、フィ
ードバック制御信号を発生するフィードバック回路と、
フィードバック制御信号に結合され、フィードバック制
御信号から上方制御信号と下方制御信号を発生する制御
ウインドウ回路と、第１のエネルギ蓄積装置に結合され
た第１の抵抗ネットワークであって、第１のエネルギ蓄
積装置の充電時間が、第１のエネルギ蓄積装置のある電
気状態を、下方制御信号の電気状態から上方制御信号の
電気状態に充電するのに必要な時間間隔に等しい、第１
の抵抗ネットワークと、第２のエネルギ蓄積装置に結合
された第２の抵抗ネットワークであって、第２のエネル
ギ蓄積装置の放電時間が、第２のエネルギ蓄積装置のあ
る電気状態を、上方制御信号の電気状態から下方制御信
号の電気状態に放電するのに必要な時間間隔に等しい、
第２の抵抗ネットワークと、上方及び下方制御信号と、
第１及び第２の抵抗ネットワークに結合されて、第１の
抵抗ネットワークを介した第１のエネルギ蓄積装置の充
電と、第２の抵抗ネットワークを介した第２のエネルギ
蓄積装置の放電を交互に実施させ、ゲート制御信号を形
成するためのスイッチング回路とからなり、上記ゲート
制御信号は、充電時間に基づいて第１の状態を示し、放
電時間に基づいて第２の状態を示すことを特徴とする制
御回路。

【００７５】２．前記フィードバック回路は、調整電圧
出力信号を分割して、比較信号を形成する分圧器と、比
較信号に結合されて、比較信号と基準信号の間の比較に
基づいて制御電流信号を発生する電圧基準と、制御電流
信号に結合されて、制御電流信号をフィードバック制御
信号に変換するための第３の抵抗ネットワークからなる
ことを特徴とする、前項１に記載の制御回路。

【００７６】３．前記制御ウインドウ回路は分圧器から
なり、前記上方制御信号はフィードバック信号であり、
前記下方制御信号は、分圧器から得られることを特徴と
する、前項１に記載の制御回路。

【００７７】４．前記制御ウインドウ回路は、５５５シ
リーズＩＣタイマ内にあることを特徴とする、前項３に
記載の制御回路。

【００７８】５．前記第１のエネルギ蓄積装置は、コン
デンサであることを特徴とする、前項１に記載の制御回
路。

【００７９】６．前記第２のエネルギ蓄積装置は、前記
第１のエネルギ蓄積装置に用いられるのと同じコンデン
サであることを特徴とする、前項５に記載の制御回路。

【００８０】７．前記第１と第２のエネルギ蓄積装置
が、それぞれ、充電及び放電を行う速度が指数関数的で
あることを特徴とする、前項１に記載の制御回路。

【００８１】８．前記スイッチング回路は、５５５シリ
ーズＩＣタイマ内にあることを特徴とする、前項１に記
載の制御回路。

【００８２】９．前記ゲート制御信号は、充電時間と第
１のＩＣ応答時間に等しい第１の時間長について第１の
状態を示し、また前記ゲート制御信号は、放電時間と第
２のＩＣ応答時間に等しい第２の時間長について第２の
状態を示すことを特徴とする、前項１に記載の制御回
路。

【００８３】１０．電力変換器用の制御回路であって、
該電力変換器は、変圧器の一次巻線に付勢及び消勢を交
互に施すためのトランジスタに基づくスイッチを備え、
該トランジスタに基づくスイッチは、ゲート制御信号を
受信するためのゲート入力を備え、上記電力変換器は、
調整電圧出力信号を発生するような制御回路において、
制御入力、しきい値入力、トリガ入力、及びタイマ出力
を備えるタイマ回路であって、制御入力が、上方制御値
と下方制御値によって制限される制御ウインドウを確立
し、タイマ出力が、下方制御値を下回って降下するトリ
ガ入力に加えられる信号に基づいて第１の状態を示し、
上方制御値を超えるしきい値入力に加えられる信号に基
づいて第２の状態を示し、タイマ出力からゲート制御信
号が得られるような、タイマ回路と、調整電圧出力信号
に結合されたフィードバック回路であって、該フィード
バック回路は、タイマ回路の制御入力に結合されるフィ
ードバック制御信号を発生し、該フィードバック制御信
号は、調整電圧信号の電圧と基準電圧の間の比較に基づ
いて変動するような、フィードバック回路と、タイマ回
路のしきい値入力及びトリガ入力に結合されたコンデン
サであって、該コンデンサの両端間における電圧に基づ
く信号を、しきい値入力及びトリガ入力に供給するコン
デンサと、上記コンデンサに結合されて、タイマ出力が
第１の状態を示すと、コンデンサを充電するための第１
の抵抗ネットワークと、上記コンデンサに結合されて、
タイマ出力が第２の状態を示すと、コンデンサを放電さ
せるための第２の抵抗ネットワークと、第１と第２の抵
抗ネットワーク、及びタイマ出力信号に結合されて、タ
イマ出力が第１の状態を示すと、上記コンデンサを充電
し、タイマ出力が第２の状態を示すと、上記コンデンサ
を放電させるためのスイッチング・ネットワークと、か
らなる制御回路。

【００８４】１１．前記第２の抵抗ネットワークは、接
地信号を前記第１の抵抗ネットワークに選択的に結合す
ることによって形成されることを特徴とする、前項１０
に記載の制御回路。

【００８５】１２．前記接地信号は、前記タイマ回路の
放電端子によって供給されることを特徴とする、前項１
０に記載の制御回路。

【００８６】１３．前記タイマ回路は、５５５シリーズ
ＩＣタイマであることを特徴とする、前項１２に記載の
制御回路。

【００８７】１４．変圧器の一次巻線に付勢及び消勢を
交互に施すためのトランジスタに基づくスイッチを備え
る電力変換器を制御する方法であって、該トランジスタ
に基づくスイッチは、ゲート制御信号を受信するための
ゲート入力を備え、上記電力変換器は、調整電圧出力信
号を発生するような方法において、調整電圧出力信号に
基づく比較信号と基準信号の比較によってフィードバッ
ク信号を形成するステップと、フィードバック信号から
上方制御信号と下方制御信号を形成するステップと、第
１のエネルギ蓄積装置を、下方制御信号に等しい状態か
ら上方制御信号に等しい状態に充電するステップであっ
て、充電間隔が、第１のエネルギ蓄積装置を、下方制御
信号に等しい状態から上方制御信号に等しい状態に充電
するのに必要な時間長に等しい、充電ステップと、第１
のエネルギ蓄積装置を、上方制御信号に等しい状態から
下方制御信号に等しい状態に放電させるステップであっ
て、放電間隔が、第１のエネルギ蓄積装置を、上方制御
信号に等しい状態から下方制御信号に等しい状態に放電
させるのに必要な時間長に等しい、放電ステップと、充
電間隔と放電間隔に基づいてゲート制御信号を形成する
ステップと、を含む方法。

【００８８】１５．前記第１のエネルギ蓄積装置は、充
電時に第１の指数関数曲線を移行し、前記第２のエネル
ギ蓄積装置は、放電時に第２の指数関数曲線を移行し、
前記方法はさらに、軽負荷に応答して、前記フィードバ
ック信号を変動させ、第１の指数関数曲線のより急峻な
セグメントを移行せしめ、第２の指数関数曲線のより穏
やかなセグメントを移行せしめるようにするステップ
と、重負荷に応答して、前記フィードバック信号を変動
させ、第１の指数関数曲線のより穏やかなセグメントを
移行せしめ、第２の指数関数曲線のより急峻なセグメン
トを移行せしめるようにするステップと、を含むことを
特徴とする、前項１４に記載の方法。

【００８９】１６．電力変換器において、一次巻線、二
次巻線、及び磁心からなる変圧器と、ゲート制御信号を
受信するためのゲート入力を備え、一次巻線に付勢及び
消勢を交互に施すためのトランジスタに基づくスイッチ
と、二次巻線に結合されて、調整電圧出力信号を供給す
る出力整流及びフィルタ回路と、制御入力、しきい値入
力、トリガ入力、放電端子、及びタイマ出力を備える５
５５シリーズＩＣからなるタイマ回路であって、制御入
力は、上方制御値と下方制御値によって制限される制御
ウインドウを確立し、タイマ出力は、下方制御値を下回
って降下するトリガ入力に加えられる信号に基づいて第
１の状態を示し、またタイマ出力は、上方制御値を超え
るしきい値入力に加えられる信号に基づいて第２の状態
を示し、タイマ出力が第２の状態を示すと、放電端子が
アースに結合され、タイマ出力からゲート制御信号が得
られるような、５５５シリーズＩＣからなるタイマ回路
と、調整電圧出力信号に結合されたフィードバック回路
であって、該フィードバック回路は、５５５シリーズＩ
Ｃタイマ回路の制御入力に結合されるフィードバック制
御信号を発生し、該フィードバック制御信号は、調整電
圧信号の電圧と基準電圧の間の比較に基づいて変動する
ような、フィードバック回路と、５５５シリーズＩＣタ
イマ回路のしきい値入力及びトリガ入力に結合されて、
コンデンサの両端間における電圧に基づく信号を、しき
い値入力及びトリガ入力に供給するコンデンサと、上記
コンデンサ及び放電端子に結合されて、タイマ出力が第
１の状態を示すと、上記コンデンサを充電し、タイマ出
力が第２の状態を示すと、上記コンデンサを放電させる
抵抗ネットワークと、からなる電力変換器。

【００９０】

【発明の効果】本発明によれば、制御電圧ＶCと０．５
ＶCの間に存在する制御ウインドウを調整することによ
ってＰＷＭ制御が実現される。曲線５８及び６０は、そ
れぞれ、指数関数的に行われる充電及び放電であるた
め、制御ウインドウを調整すれば、一方の曲線の比較的
急峻な部分、及び、もう一方の曲線の比較的緩やかな部
分が選択され、これによって、デューティ・サイクルが
変動する。しかし、一方の曲線のより急峻な部分を選択
することによって失われる時間は、もう一方の曲線のよ
り緩やかな部分を選択することによって得られる時間に
よってほぼ補償されるので、「オン」時間と「オフ」時
間の和は、比較的一定した状態のままであり、従って、
発振周波数は、比較的一定した状態のままである。精密
電圧基準Ｕ1の大きい利得によって、コンポーネント間
に存在する可能性のあるコンポーネント値の偏差が補償
され、さまざまな出力負荷について、５．０ボルト供給
信号の精密な調整が行われるという保証が得られる。

【００９１】本発明によれば、ＰＷＭに似た制御方式が
得られ、ＰＷＭ制御の利点が実現する。本発明によって
得られる出力電圧性能は、主要供給業者からの各種電力
変換ＩＣを利用して得られる性能より優れている。出力
リップルは、広い範囲の負荷にわたって最小限であり、
従って、軽い負荷に結合されたＰＦＭベースの電力変換
器によって必要とされるような、大出力のコンデンサは
不要である。さらに、出力電圧リップルは、「バンバ
ン」電力変換器方式を利用する場合に生じるレベルより
低いレベルに制限される。

【００９２】本発明によれば、優れた性能が得られる
が、その主たる利点は、低コストである。本発明を構成
する部品は、普及しているものであって、多数の供給源
から容易に入手可能であり、比較的安価である。本発明
を構成するのに必要な部品のコストは、１ドル未満であ
る。対照的に、同じ機能を実施することが可能な電力変
換ＩＣ、及び制御回路を構成するのに必要な関連部品
は、主要供給業者から３．５ドルから４ドルの範囲内の
あるコストで入手することになる。本発明は、一ヶ月に
１００，０００ユニットを超える出荷が行われる製品に
利用されるように企図されている。そのような製品の場
合、本発明によれば、一年に３，０００，０００ドルを
超えた節約となる。

【００９３】更に、部品は多くの供給源から入手可能で
あるため、本発明を取り入れた製品は、単一の供給業者
の働きに影響されることがない。供給業者は、他の供給
業者との競合が生じるので、製品に付ける価格をつり上
げる機会も与えられない。

【図面の簡単な説明】

【図１】当該技術において「フライバック電力変換器」
として知られる電力変換回路のブロック図である。

【図２】図１に示す電力変換回路を調整する、本発明の
制御回路図である。

【図３】Technical Data Sheet for the Motrola TL43
1 Programmable Precision Referenceからの機能ブロッ
ク図である。

【図４】Technical Data Sheet for the Texas Instru
ment TLC555C timing circuitからの機能ブロック図で
ある。

【図５】図２の制御回路の性能を示すグラフである。

【図６】図２の制御回路のＲＣ時定数を示すグラフであ
る。

【符号の説明】

１０電力変換回路１２電源１４フライバック変圧器１６一次巻線１８二次巻線２０二次巻線２２磁心２８コンデンサ３０コンデンサ３２ＭＯＳＦＥＴトランジスタ３４ゲート制御ライン３６制御回路４８内部基準信号５０演算増幅器５２トランジスタＵ２５５５シリーズＩＣタイマＶ１精密電圧基準

Claims

【特許請求の範囲】

【請求項１】電力変換器用の制御回路であって、該電
力変換器は、変圧器の一次巻線に付勢及び消勢を交互に
施すためのトランジスタに基づくスイッチを備え、該ト
ランジスタに基づくスイッチは、ゲート制御信号を受信
するためのゲート入力を備え、上記電力変換器は、調整
電圧出力信号を発生するような制御回路において、調整電圧出力信号に結合され、調整電圧出力信号から導
出された比較信号と基準信号の間の比較に基づいて、フ
ィードバック制御信号を発生するフィードバック回路
と、フィードバック制御信号に結合され、フィードバック制
御信号から上方制御信号と下方制御信号を発生する制御
ウインドウ回路と、第１のエネルギ蓄積装置に結合された第１の抵抗ネット
ワークであって、第１のエネルギ蓄積装置の充電時間
が、第１のエネルギ蓄積装置のある電気状態を、下方制
御信号の電気状態から上方制御信号の電気状態に充電す
るのに必要な時間間隔に等しい、第１の抵抗ネットワー
クと、第２のエネルギ蓄積装置に結合された第２の抵抗ネット
ワークであって、第２のエネルギ蓄積装置の放電時間
が、第２のエネルギ蓄積装置のある電気状態を、上方制
御信号の電気状態から下方制御信号の電気状態に放電す
るのに必要な時間間隔に等しい、第２の抵抗ネットワー
クと、上方及び下方制御信号と、第１及び第２の抵抗ネットワ
ークに結合されて、第１の抵抗ネットワークを介した第
１のエネルギ蓄積装置の充電と、第２の抵抗ネットワー
クを介した第２のエネルギ蓄積装置の放電を交互に実施
させ、ゲート制御信号を形成するためのスイッチング回
路とからなり、上記ゲート制御信号は、充電時間に基づ
いて第１の状態を示し、放電時間に基づいて第２の状態
を示すことを特徴とする制御回路。