JPH10174072A - Ｍｐｅｇ２デマルチプレクサのパケット識別子（ｐｉｄ）フィルタ及びそのフィルタリング方法 - Google Patents
Ｍｐｅｇ２デマルチプレクサのパケット識別子（ｐｉｄ）フィルタ及びそのフィルタリング方法Info
- Publication number
- JPH10174072A JPH10174072A JP28212197A JP28212197A JPH10174072A JP H10174072 A JPH10174072 A JP H10174072A JP 28212197 A JP28212197 A JP 28212197A JP 28212197 A JP28212197 A JP 28212197A JP H10174072 A JPH10174072 A JP H10174072A
- Authority
- JP
- Japan
- Prior art keywords
- pid
- user
- predetermined number
- programmable
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/80—Details of filtering operations specially adapted for video compression, e.g. for pixel interpolation
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Television Systems (AREA)
Abstract
(57)【要約】
【課題】 コンテントアドレサブルメモリ（ＣＡＭ：Co
ntent Addresable Memory）を用いてＰＩＤを比較する
ＭＰＥＧ２デマルチプレクサのＰＩＤフィルタを提供す
ること。 【解決手段】 本発明によるＭＰＥＧ２デマルチプレク
サのＰＩＤフィルタは、所定ビット数を有するパケット
識別子（ＰＩＤ）を入力して蓄積するＰＩＤ入力手段
と、所定数の使用者−プログラム可能ＰＩＤを蓄積し、
前記ＰＩＤ入力手段に蓄積された前記ＰＩＤと前記使用
者−プログラム可能ＰＩＤを並列にし、比較された前記
所定数の結果を出力するコンテントアドレサブルメモリ
手段と、前記コンテントアドレサブルメモリ手段から出
力される前記所定数の結果を論理和して出力する論理和
と、前記論理和の出力に応じて、入力されるパケットデ
ータの取捨を選択するパケットデータ取捨手段とを備え
ることを特徴とする。
ntent Addresable Memory）を用いてＰＩＤを比較する
ＭＰＥＧ２デマルチプレクサのＰＩＤフィルタを提供す
ること。 【解決手段】 本発明によるＭＰＥＧ２デマルチプレク
サのＰＩＤフィルタは、所定ビット数を有するパケット
識別子（ＰＩＤ）を入力して蓄積するＰＩＤ入力手段
と、所定数の使用者−プログラム可能ＰＩＤを蓄積し、
前記ＰＩＤ入力手段に蓄積された前記ＰＩＤと前記使用
者−プログラム可能ＰＩＤを並列にし、比較された前記
所定数の結果を出力するコンテントアドレサブルメモリ
手段と、前記コンテントアドレサブルメモリ手段から出
力される前記所定数の結果を論理和して出力する論理和
と、前記論理和の出力に応じて、入力されるパケットデ
ータの取捨を選択するパケットデータ取捨手段とを備え
ることを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明はＭＰＥＧ(Moving Pi
cture Experts Group)−２システムの復号器に係り、特
にＭＰＥＧ２デマルチプレクサ(demultiplexer)のパケ
ット識別子（Packet Identification：以下、ＰＩＤと
いう）フィルタ及びそのフィルタで行われるフィルタリ
ング方法に関する。
cture Experts Group)−２システムの復号器に係り、特
にＭＰＥＧ２デマルチプレクサ(demultiplexer)のパケ
ット識別子（Packet Identification：以下、ＰＩＤと
いう）フィルタ及びそのフィルタで行われるフィルタリ
ング方法に関する。
【０００２】
【従来の技術】ＭＰＥＧ２システム復号器のデマルチプ
レクサは多重ビット列を入力して分離し、分離された個
別ビット列を出力する機能を行う。
レクサは多重ビット列を入力して分離し、分離された個
別ビット列を出力する機能を行う。
【０００３】このようなＭＰＥＧ２デマルチプレクサの
ＰＩＤプロセッサで行われるいろいろの機能中には、Ｐ
ＩＤインデックス０からＰＩＤインデックスｎ−１まで
ｎ個の使用者−プログラム可能(user-programmable)Ｐ
ＩＤと実際に入力されるパケットＰＩＤを比較し、比較
の可否によって次の状態を決定する機能があり、このよ
うな機能はＰＩＤフィルタで行われる。
ＰＩＤプロセッサで行われるいろいろの機能中には、Ｐ
ＩＤインデックス０からＰＩＤインデックスｎ−１まで
ｎ個の使用者−プログラム可能(user-programmable)Ｐ
ＩＤと実際に入力されるパケットＰＩＤを比較し、比較
の可否によって次の状態を決定する機能があり、このよ
うな機能はＰＩＤフィルタで行われる。
【０００４】以下、従来のＰＩＤフィルタの比較機能を
添付図面を参照して説明する。
添付図面を参照して説明する。
【０００５】図３は従来のＰＩＤフィルタの機能を説明
するためのフローチャートであり、入力されるＰＩＤと
使用者−プログラム可能ＰＩＤを比較してパケットデー
タの取捨を選択する段階（第１０〜第１８段階）からな
っている。
するためのフローチャートであり、入力されるＰＩＤと
使用者−プログラム可能ＰＩＤを比較してパケットデー
タの取捨を選択する段階（第１０〜第１８段階）からな
っている。
【０００６】従来のＰＩＤフィルタのｎ×１３（ワード
×ビット）の大きさを有するＲＡＭ（図示せず）は、入
力されるデータのうちプログラム関連テーブル（ＰＡ
Ｔ：Program Association Table）を通して０からｎ−
１まで使用者が定義したＰＩＤ値を初期設定値として書
き込む(write)。ここで、ＰＡＴはＰＩＡ＝“０”のパ
ケットによって伝送される特殊情報であって、１６ビッ
トの各プログラム番号ごとにそのプログラムの構成要素
を記述するテーブル（一つのプログラムのディレクトリ
テーブルとしてのプログラムマップテーブル）を伝送す
る伝送パケットのＰＩＤを指す。従来のＰＩＤフィルタ
はＲＡＭの初期化後にｎ×１３（ワード×ビット）の大
きさを有するＳＲＡＭ(Static RAM)に蓄積されたｎ個の
使用者−プログラム可能(user-programmable)ＰＩＤデ
ータと入力されるＰＩＤを比較して、互いに一致するか
を判断する（第１０段階）。もし一致しなければ、ＳＲ
ＡＭ（図示せず）に蓄積された使用者-プログラム可能
ＰＩＤが最終ＰＩＤであるかを判断する（第１２段
階）。その使用者−プログラム可能ＰＩＤが最終ＰＩＤ
であれば、入力したパケットデータを捨てる（第１６段
階）。しかし、最終ＰＩＤでなければ、ＳＲＡＭのアド
レスを１つ増加させて（第１４段階）次の使用者−プロ
グラム可能ＰＩＤが現在入力されるＰＩＤと一致するか
否かを再び判断する（第１０段階）。 第１０段階後、
入力されるＰＩＤが使用者−プログラム可能ＰＩＤであ
れば、入力されるパケットデータを取る（第１８段
階）。
×ビット）の大きさを有するＲＡＭ（図示せず）は、入
力されるデータのうちプログラム関連テーブル（ＰＡ
Ｔ：Program Association Table）を通して０からｎ−
１まで使用者が定義したＰＩＤ値を初期設定値として書
き込む(write)。ここで、ＰＡＴはＰＩＡ＝“０”のパ
ケットによって伝送される特殊情報であって、１６ビッ
トの各プログラム番号ごとにそのプログラムの構成要素
を記述するテーブル（一つのプログラムのディレクトリ
テーブルとしてのプログラムマップテーブル）を伝送す
る伝送パケットのＰＩＤを指す。従来のＰＩＤフィルタ
はＲＡＭの初期化後にｎ×１３（ワード×ビット）の大
きさを有するＳＲＡＭ(Static RAM)に蓄積されたｎ個の
使用者−プログラム可能(user-programmable)ＰＩＤデ
ータと入力されるＰＩＤを比較して、互いに一致するか
を判断する（第１０段階）。もし一致しなければ、ＳＲ
ＡＭ（図示せず）に蓄積された使用者-プログラム可能
ＰＩＤが最終ＰＩＤであるかを判断する（第１２段
階）。その使用者−プログラム可能ＰＩＤが最終ＰＩＤ
であれば、入力したパケットデータを捨てる（第１６段
階）。しかし、最終ＰＩＤでなければ、ＳＲＡＭのアド
レスを１つ増加させて（第１４段階）次の使用者−プロ
グラム可能ＰＩＤが現在入力されるＰＩＤと一致するか
否かを再び判断する（第１０段階）。 第１０段階後、
入力されるＰＩＤが使用者−プログラム可能ＰＩＤであ
れば、入力されるパケットデータを取る（第１８段
階）。
【０００７】前述した従来の比較機能を行うＰＩＤフィ
ルタはＰＩＤの比較機能を順次行うために、最悪の場
合、ｎ−１ワードサイズのシステムクロック時間が必要
になる問題点がある。
ルタはＰＩＤの比較機能を順次行うために、最悪の場
合、ｎ−１ワードサイズのシステムクロック時間が必要
になる問題点がある。
【０００８】
【発明が解決しようとする課題】本発明の目的はかかる
従来の問題点を解決するために、コンテントアドレサブ
ルメモリ（ＣＡＭ：Content Addressable Memory）を用
いてＰＩＤを比較するＭＰＥＧ２デマルチプレクサのＰ
ＩＤフィルタを提供することにある。
従来の問題点を解決するために、コンテントアドレサブ
ルメモリ（ＣＡＭ：Content Addressable Memory）を用
いてＰＩＤを比較するＭＰＥＧ２デマルチプレクサのＰ
ＩＤフィルタを提供することにある。
【０００９】本発明の他の目的は、前記本発明によるＭ
ＰＥＧ２デマルチプレクサのＰＩＤフィルタで行われる
フィルタリング方法を提供することにある。
ＰＥＧ２デマルチプレクサのＰＩＤフィルタで行われる
フィルタリング方法を提供することにある。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、本発明によるＭＰＥＧ２デマルチプレクサのＰＩＤ
フィルタは、所定ビット数を有するパケット識別子（Ｐ
ＩＤ）を入力して蓄積するＰＩＤ入力手段と、所定数の
使用者−プログラム可能ＰＩＤを蓄積し、前記ＰＩＤ入
力手段に蓄積された前記ＰＩＤと前記使用者−プログラ
ム可能ＰＩＤを並列に比較し、比較された前記所定数の
結果を出力するコンテントアドレサブルメモリ手段と、
前記コンテントアドレサブルメモリ手段から出力される
前記所定数の結果を論理和して出力する論理和と、前記
論理和の出力に応じて、入力されるパケットデータの取
捨を選択するパケットデータ取捨手段とを備えることを
特徴とする。
に、本発明によるＭＰＥＧ２デマルチプレクサのＰＩＤ
フィルタは、所定ビット数を有するパケット識別子（Ｐ
ＩＤ）を入力して蓄積するＰＩＤ入力手段と、所定数の
使用者−プログラム可能ＰＩＤを蓄積し、前記ＰＩＤ入
力手段に蓄積された前記ＰＩＤと前記使用者−プログラ
ム可能ＰＩＤを並列に比較し、比較された前記所定数の
結果を出力するコンテントアドレサブルメモリ手段と、
前記コンテントアドレサブルメモリ手段から出力される
前記所定数の結果を論理和して出力する論理和と、前記
論理和の出力に応じて、入力されるパケットデータの取
捨を選択するパケットデータ取捨手段とを備えることを
特徴とする。
【００１１】前記他の目的を達成するために、本発明に
よるＭＰＥＧ２デマルチプレクサのパケット識別子（Ｐ
ＩＤ）フィルタで行われるＰＩＤフィルタリング方法
は、所定ビット数を有するＰＩＤを使用者−プログラム
可能ＰＩＤとそれぞれ並列に比較する段階、及び前記比
較された結果に相応して前記パケットデータの取捨選択
を決定する段階を備えることを特徴とする。
よるＭＰＥＧ２デマルチプレクサのパケット識別子（Ｐ
ＩＤ）フィルタで行われるＰＩＤフィルタリング方法
は、所定ビット数を有するＰＩＤを使用者−プログラム
可能ＰＩＤとそれぞれ並列に比較する段階、及び前記比
較された結果に相応して前記パケットデータの取捨選択
を決定する段階を備えることを特徴とする。
【００１２】
【発明の実施の形態】以下、本発明によるＭＰＥＧ２デ
マルチプレクサのＰＩＤフィルタの構成及び動作を添付
図面を参照して説明する。
マルチプレクサのＰＩＤフィルタの構成及び動作を添付
図面を参照して説明する。
【００１３】図１は本発明によるＰＩＤフィルタのブロ
ック図であり、所定ビット数を有するＰＩＤを入力とし
て蓄積するＰＩＤ入力部２０と、所定数の使用者−プロ
グラム可能ＰＩＤを蓄積し、ＰＩＤ入力部２０に蓄積さ
れたＰＩＤと使用者プログラム可能ＰＩＤを並列に比較
し、比較された所定数の結果を出力するＣＡＭ２２と、
前記ＣＡＭ２２から出力される所定数の結果を論理和し
て出力する論理和２４と、前記論理和２４の出力に応じ
て、入力されるパケットデータの取捨を選択するパケッ
トデータ取捨部２６とから構成される。
ック図であり、所定ビット数を有するＰＩＤを入力とし
て蓄積するＰＩＤ入力部２０と、所定数の使用者−プロ
グラム可能ＰＩＤを蓄積し、ＰＩＤ入力部２０に蓄積さ
れたＰＩＤと使用者プログラム可能ＰＩＤを並列に比較
し、比較された所定数の結果を出力するＣＡＭ２２と、
前記ＣＡＭ２２から出力される所定数の結果を論理和し
て出力する論理和２４と、前記論理和２４の出力に応じ
て、入力されるパケットデータの取捨を選択するパケッ
トデータ取捨部２６とから構成される。
【００１４】図２は図１に示したＣＡＭ２２の基本的な
セル回路図であり、ＳＲＡＭセル３０及びビット比較部
３２から構成されている。
セル回路図であり、ＳＲＡＭセル３０及びビット比較部
３２から構成されている。
【００１５】図２に示したＣＡＭセルは比較機能を持ち
ながら、一般にＳＲＡＭで行われるデータの読出し／書
込み(read/write)機能を同一に行うメモリの一種であ
る。即ち、ＳＲＡＭセル３０は入力端子ＩＮ１を通して
入力したビットと入力端子ＩＮ２を通して入力したワー
ドをそれぞれ蓄積する。比較動作時、蓄積されたメモリ
データとデータビットがビット比較部３２で比較され
る。全てのビットが一致される時、ビット“１”のマッ
チフラグ(match flag)がビット比較部３２の出力端子Ｏ
ＵＴを通して出力される。
ながら、一般にＳＲＡＭで行われるデータの読出し／書
込み(read/write)機能を同一に行うメモリの一種であ
る。即ち、ＳＲＡＭセル３０は入力端子ＩＮ１を通して
入力したビットと入力端子ＩＮ２を通して入力したワー
ドをそれぞれ蓄積する。比較動作時、蓄積されたメモリ
データとデータビットがビット比較部３２で比較され
る。全てのビットが一致される時、ビット“１”のマッ
チフラグ(match flag)がビット比較部３２の出力端子Ｏ
ＵＴを通して出力される。
【００１６】図１に示したＣＡＭ２２の初期化は従来の
上述したＳＲＡＭの初期化と同一である。即ち、使用者
定義(usser-defined)ＰＩＤ値の初期化は、ＰＡＴを通
して０からｎ−１までＰＩＤ値をＣＡＭ２２に書き込む
(write)ことによりなされる。
上述したＳＲＡＭの初期化と同一である。即ち、使用者
定義(usser-defined)ＰＩＤ値の初期化は、ＰＡＴを通
して０からｎ−１までＰＩＤ値をＣＡＭ２２に書き込む
(write)ことによりなされる。
【００１７】初期化後、ＰＩＤ入力部２０の入力端子Ｉ
Ｎを通して１３ビットのＰＩＤが入力されて蓄積され、
蓄積された伝送パケットのＰＩＤはＣＡＭ２２に蓄積さ
れたｎ個の使用者−プログラム可能ＰＩＤと並列に比較
される。ｎ個の使用者−プログラム可能ＰＩＤのうち、
ＰＩＤ入力部２０からもってきたＰＩＤと一致するもの
があれば、ビット“１”のマッチフラグが論理和２４へ
出力される。即ち、このような動作が並列に行われ、入
力されたＰＩＤとｎ個の使用者−プログラム可能ＰＩＤ
がそれぞれ比較されて、ｎ個の比較結果が論理和２４へ
一時に出力される。
Ｎを通して１３ビットのＰＩＤが入力されて蓄積され、
蓄積された伝送パケットのＰＩＤはＣＡＭ２２に蓄積さ
れたｎ個の使用者−プログラム可能ＰＩＤと並列に比較
される。ｎ個の使用者−プログラム可能ＰＩＤのうち、
ＰＩＤ入力部２０からもってきたＰＩＤと一致するもの
があれば、ビット“１”のマッチフラグが論理和２４へ
出力される。即ち、このような動作が並列に行われ、入
力されたＰＩＤとｎ個の使用者−プログラム可能ＰＩＤ
がそれぞれ比較されて、ｎ個の比較結果が論理和２４へ
一時に出力される。
【００１８】論理和２４は０番地からｎ−１番地までｎ
個のマッチフラグを論理和し、論理和の結果をパケット
データ取捨部２６へ出力する。パケットデータ取捨部２
６は、論理和２４の出力値が“１”であれば、ｎ個の使
用者−プログラム可能ＰＩＤ中の一つは入力されたＰＩ
Ｄと同一なので、パケットデータは選択してプロセッサ
へ出力し、他のプロセッサでパケットデータのパーシン
グ(Parsing)が行われる。しかし、論理和２４の出力が
“０”であれば、入力ＰＩＤと一致するＰＩＤが存在し
ないので、入力されたパケットデータは捨てられる。
個のマッチフラグを論理和し、論理和の結果をパケット
データ取捨部２６へ出力する。パケットデータ取捨部２
６は、論理和２４の出力値が“１”であれば、ｎ個の使
用者−プログラム可能ＰＩＤ中の一つは入力されたＰＩ
Ｄと同一なので、パケットデータは選択してプロセッサ
へ出力し、他のプロセッサでパケットデータのパーシン
グ(Parsing)が行われる。しかし、論理和２４の出力が
“０”であれば、入力ＰＩＤと一致するＰＩＤが存在し
ないので、入力されたパケットデータは捨てられる。
【００１９】
【発明の効果】上述したように、本発明によるＭＰＥＧ
２デマルチプレクサのＰＩＤフィルタ及びそのフィルタ
リング方法は、ＣＡＭを用いてＰＩＤ値を並列に比較す
ることにより、従来最悪の場合にｎ−１ワードサイズの
システムクロックが必要であったのが２クロックに減る
ために高速のＰＩＤフィルタリング機能が可能となり、
更に、１３ビットの比較器、アドレスカウンタ及びアド
レス発生器などのハードウェアが不要なので、ハードウ
ェアへの具現化が容易になるという効果がある。
２デマルチプレクサのＰＩＤフィルタ及びそのフィルタ
リング方法は、ＣＡＭを用いてＰＩＤ値を並列に比較す
ることにより、従来最悪の場合にｎ−１ワードサイズの
システムクロックが必要であったのが２クロックに減る
ために高速のＰＩＤフィルタリング機能が可能となり、
更に、１３ビットの比較器、アドレスカウンタ及びアド
レス発生器などのハードウェアが不要なので、ハードウ
ェアへの具現化が容易になるという効果がある。
【図１】本発明によるＰＩＤフィルタのブロック図であ
る。
る。
【図２】図１に示したＣＡＭの基本的なセル回路図であ
る。
る。
【図３】従来のＰＩＤフィルタの機能を説明するための
フローチャートである。
フローチャートである。
Claims (2)
- 【請求項１】 所定ビット数を有するパケット識別子
（ＰＩＤ）を入力して蓄積するＰＩＤ入力手段と、所定
数の使用者−プログラム可能ＰＩＤを蓄積し、前記ＰＩ
Ｄ入力手段に蓄積された前記ＰＩＤと前記使用者−プロ
グラム可能ＰＩＤを並列に比較し、比較した前記所定数
の結果を出力するコンテントアドレサブルメモリ手段
と、前記コンテントアドレサブルメモリ手段から出力さ
れる前記所定数の結果を論理和して出力する論理和と、
前記論理和の出力に応じて、入力されるパケットデータ
の取捨を選択するパケットデータ取捨手段とを備えるこ
とを特徴とするＭＰＥＧ２デマルチプレクサのＰＩＤフ
ィルタ。 - 【請求項２】 ＭＰＥＧ２デマルチプレクサのパケット
識別子（ＰＩＤ）フィルタで行われるＰＩＤフィルタリ
ング方法において、所定ビット数を有するＰＩＤを使用
者−プログラム可能ＰＩＤとそれぞれ並列に比較する段
階、及び前記比較した結果に相応してパケットデータの
取捨選択を決定する段階を備えることを特徴とするＭＰ
ＥＧ２デマルチプレクサのＰＩＤフィルタで行われるフ
ィルタリング方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960062035A KR100218280B1 (ko) | 1996-12-05 | 1996-12-05 | 엠펙 시스템 디코더의 디멀티플렉서의 패킷 식별 필터 |
| KR1996-62035 | 1996-12-05 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10174072A true JPH10174072A (ja) | 1998-06-26 |
Family
ID=19485944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28212197A Pending JPH10174072A (ja) | 1996-12-05 | 1997-10-15 | Ｍｐｅｇ２デマルチプレクサのパケット識別子（ｐｉｄ）フィルタ及びそのフィルタリング方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH10174072A (ja) |
| KR (1) | KR100218280B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000016547A1 (de) * | 1998-09-10 | 2000-03-23 | Grundig Ag | Verfahren und vorrichtung zur auswertung eines digitalen datenstromes |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100390812B1 (ko) * | 2000-08-19 | 2003-07-10 | 주식회사 하이닉스반도체 | 엠피이지-2 시스템의 부가정보 데이터 필터링 장치 및 그제어방법 |
-
1996
- 1996-12-05 KR KR1019960062035A patent/KR100218280B1/ko not_active IP Right Cessation
-
1997
- 1997-10-15 JP JP28212197A patent/JPH10174072A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000016547A1 (de) * | 1998-09-10 | 2000-03-23 | Grundig Ag | Verfahren und vorrichtung zur auswertung eines digitalen datenstromes |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100218280B1 (ko) | 1999-09-01 |
| KR19980044024A (ko) | 1998-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20010053898A (ko) | 피아이디/섹션 필터 | |
| JPH09275381A (ja) | 多重分離装置 | |
| JPH10257084A (ja) | コンピュータ・ネットワーク内でデータ・フレームを経路指定するフレーム・ヘッダを解析する方法およびシステム | |
| US20030208475A1 (en) | Search engine for large-width data | |
| JPH10174072A (ja) | Ｍｐｅｇ２デマルチプレクサのパケット識別子（ｐｉｄ）フィルタ及びそのフィルタリング方法 | |
| US6757302B1 (en) | Channel status management for multichannel audio distribution | |
| US9703484B2 (en) | Memory with compressed key | |
| US10795580B2 (en) | Content addressable memory system | |
| US20160105363A1 (en) | Memory system for multiple clients | |
| KR20000050774A (ko) | 부가 정보 필터링 방법 | |
| JP2002140226A (ja) | ビットストリーム処理装置 | |
| US20050008039A1 (en) | Digital-broadcast receiving apparatus and method | |
| US8234524B1 (en) | Protocol analysis with event present flags | |
| EP1414016A2 (en) | Multi-pass system and method supporting multiple streams of video | |
| US6769005B1 (en) | Method and apparatus for priority resolution | |
| KR100246437B1 (ko) | 디지털 수신기의 데이터 저장장치와 저장방법 및재생방법 | |
| US7068280B1 (en) | Method and apparatus to provide overlay buffering | |
| US5708847A (en) | Method of digital signal processing and apparatus using a reference operation cycle including a processing period and a transfer period | |
| KR100830446B1 (ko) | 엠펙 트랜스포트 디코더 | |
| US6715058B1 (en) | Apparatus and method for a sorting mode in a direct memory access controller of a digital signal processor | |
| JPH0993574A (ja) | 特殊コードの検出方法および装置 | |
| KR930008036B1 (ko) | 콤팩트 디스크 롬 데이타의 기록용 어드레스 발생방법과 그 회로 | |
| JPH1185510A (ja) | マイクロコントローラ | |
| JP2001014864A (ja) | 連想メモリ | |
| JPH08221991A (ja) | 連想メモリにおける複数選択分離方法および装置 |