JPH10164851A - Power supply - Google Patents

Power supply

Info

Publication number
JPH10164851A
JPH10164851A JP8331580A JP33158096A JPH10164851A JP H10164851 A JPH10164851 A JP H10164851A JP 8331580 A JP8331580 A JP 8331580A JP 33158096 A JP33158096 A JP 33158096A JP H10164851 A JPH10164851 A JP H10164851A
Authority
JP
Japan
Prior art keywords
power supply
voltage
frequency
circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8331580A
Other languages
Japanese (ja)
Other versions
JP3475681B2 (en
Inventor
Masahito Onishi
雅人 大西
Takashi Kanda
隆司 神田
Kazuo Yoshida
和雄 吉田
Masahiro Naruo
誠浩 鳴尾
Kazutaka Hori
和宇 堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP33158096A priority Critical patent/JP3475681B2/en
Publication of JPH10164851A publication Critical patent/JPH10164851A/en
Application granted granted Critical
Publication of JP3475681B2 publication Critical patent/JP3475681B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Rectifiers (AREA)
  • Inverter Devices (AREA)
  • Filters And Equalizers (AREA)
  • Circuit Arrangements For Discharge Lamps (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a power supply for enhancing the crest factor of load current. SOLUTION: A rectifier circuit DB full-wave rectifies an AC power supply inputted through an input filter F1 . A control circuit 2 delivers a drive signal to the switching elements Q1 , Q2 in an inverter circuit 1 and turns each switching element Q1 , Q2 on/off. In the control circuit 2, a detection circuit 3 divides the output voltage from the rectifier circuit DB and delivers the divided voltage to a limiter 4. The limiter 4 outputs a voltage V2 produced by shaping the detection voltage from the detection circuit 3 using upper and lower limit values V4 , V3 . A driving voltage control section 5 determines the driving frequency of the inverter circuit 1 depending on a voltage V2 . Since the maximum and minimum driving frequencies are determined, respectively, by the upper and lower limit values V4 , V3 of the limiter 4, the control circuit 2 controls the driving frequency of the switching element Q1 , Q2 between the maximum and minimum frequencies depending on the rectified voltage from the rectifier circuit DB.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、交流電源を整流平
滑して得られた直流電源を、高周波電源に変換する電源
装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply device for converting a DC power supply obtained by rectifying and smoothing an AC power supply into a high-frequency power supply.

【0002】[0002]

【従来の技術】従来より、交流電源を整流器によって整
流し、その出力を平滑コンデンサにて平滑することによ
って直流電源を得て、この直流電源をインバータ部によ
り高周波電圧に変換して放電灯に供給するいわゆるコン
デンサ入力型の電源装置が知られている。しかしなが
ら、この種の電源装置では、交流電源側から流れる入力
電流の休止期間が長くなって力率が低くなり、入力電流
の高調波歪が大きくなるという問題がある。このため、
整流器の出力端と平滑コンデンサとの間に大きなインダ
クタを挿入したり、入力段にチョッパ回路を入れたりし
て、入力高調波歪を抑制するものも提案されているが、
装置自体が大型化してしまうとともにコストが高くなっ
てしまうという問題がある。
2. Description of the Related Art Conventionally, an AC power supply is rectified by a rectifier and its output is smoothed by a smoothing capacitor to obtain a DC power supply. The DC power supply is converted into a high-frequency voltage by an inverter and supplied to a discharge lamp. There is known a so-called capacitor input type power supply device. However, in this type of power supply device, there is a problem that the pause period of the input current flowing from the AC power supply is lengthened, the power factor is reduced, and the harmonic distortion of the input current is increased. For this reason,
Some have proposed to insert a large inductor between the output terminal of the rectifier and the smoothing capacitor, or insert a chopper circuit in the input stage to suppress input harmonic distortion.
There is a problem that the size of the apparatus itself increases and the cost increases.

【0003】この種の問題を解決するために、図52に
示すような電源装置(特開平4−193067号公報参
照)が提案されている。この電源装置では、平滑コンデ
ンサ回路C1 に接続されたインバータ回路1の振動要素
(例えば、LC共振回路)Z2 の一端と、整流器DBの
出力端の高電位側出力端とを電源帰還用のインピーダン
ス要素Z1 を介して接続して、交流電源ACから整流器
DB→インピーダンス要素Z1 →インバータ回路1の振
動要素Z2 →インバータ回路1のスイッチング素子Q19
の電流径路を設けており、インピーダンス要素Z1 と振
動要素Z2 との接続点の電位Vc に応じて、インピーダ
ンス要素Z1 側への入力電流の引込み及び平滑コンデン
サC1 への充電が行なわれる。すなわち、整流器DBの
高電位側出力端とダイオードD1 の接続点の電位をVb
とすると、Vc がVb よりも低下した時にはVb とVc
との差の電圧がインピーダンス要素Z1 に印加され、イ
ンピーダンス要素Z1 に電荷が蓄積される。一方、Vc
がVb よりも大きくなった時にはインピーダンス要素Z
1 に蓄積された電荷がダイオードD1 を通して平滑コン
デンサC1 に充電される。このような動作が交流電源A
Cの商用周期の全区間にわたって繰り返されるので、入
力電流が常に流れるようになり、その結果、入力力率が
高くなり、入力電流の高調波歪が改善されるのである。
したがって、図52に示す電源装置は、インピーダンス
要素Z1 を設けることによって、整流器DBの出力端と
平滑コンデンサC1 との間に大きなインダクタを挿入し
たり入力段にチョッパ回路を入れたりする必要がなくな
るから、装置が大型化することなく入力高調波歪を抑制
できるのである。
In order to solve this kind of problem, a power supply device as shown in FIG. 52 has been proposed (see Japanese Patent Application Laid-Open No. Hei 4-190673). In this power supply apparatus, the vibration element of the inverter circuit 1 connected to the smoothing capacitor circuit C 1 (e.g., LC resonance circuit) of Z 2 one end, the rectifier output high potential side output end and the power supply return the DB Connected via the impedance element Z 1 , the rectifier DB from the AC power supply AC → the impedance element Z 1 → the vibration element Z 2 of the inverter circuit 1 → the switching element Q 19 of the inverter circuit 1
It has established a current path in response to the potential V c of the connection point between the impedance elements Z 1 and the vibrating element Z 2, charging of the withdraw-in and smoothing capacitor C 1 of the input current to the impedance element Z 1 side is done It is. That is, the potential of the high potential side output end and the diode D 1 of the connection point of the rectifier DB V b
When, when the V c is lower than V b V b and V c
Voltage difference between the is applied to the impedance element Z 1, charge to the impedance element Z 1 are accumulated. On the other hand, V c
Becomes larger than Vb , the impedance element Z
Charges accumulated in the 1 is charged through the diode D 1 to the smoothing capacitor C 1. Such an operation is performed by the AC power source A.
Since the current is repeated over the entire period of the commercial cycle of C, the input current always flows, and as a result, the input power factor is increased and the harmonic distortion of the input current is improved.
Thus, power supply device shown in FIG. 52, by providing the impedance element Z 1, is necessary or putting chopper circuit in the input stage to insert a large inductor between the output terminal and the smoothing capacitor C 1 of the rectifier DB This eliminates input harmonic distortion without increasing the size of the device.

【0004】この電源装置の具体回路例を図54に示
す。この電源装置は、交流電源ACと、入力フィルタF
2 を介して入力された交流電源ACを整流する整流器D
Bと、整流器DBの出力端子間にダイオードD1 を介し
て接続された平滑コンデンサC1 と、平滑コンデンサC
1 の両端間に接続されたスイッチング素子Q1 ,Q2
直列回路と、スイッチング素子Q2 の両端間に接続され
たインダクタL1 と直流カット用のコンデンサC3 とフ
ィラメントを有する蛍光灯のようなランプLaとからな
る直列回路と、ランプLaの両フィラメントの非電源側
端間に接続されたコンデンサC2 と、整流器DB及びダ
イオードD1 の接続点とコンデンサC3 及びランプLa
の接続点との間に接続されたコンデンサC12とから構成
される。この電源装置では、コンデンサC2 とインダク
タL2 からなるLC直列共振回路がインバータ回路1の
振動要素Z2 として動作しており、スイッチング素子Q
1 ,Q2 を高速で交互にオン・オフすることによって、
ランプLaに高周波電力を供給している。
FIG. 54 shows a specific circuit example of this power supply device. This power supply includes an AC power supply AC, an input filter F
Rectifier D for rectifying an AC power supply AC that is input via the 2
And B, a rectifier smoothing capacitor C 1 connected through the diode D 1 between the output terminals of the DB, a smoothing capacitor C
1 like a fluorescent lamp having a series circuit of switching elements Q 1 and Q 2 connected between both ends of the switching element Q 1 , an inductor L 1 connected between both ends of the switching element Q 2 , a capacitor C 3 for DC cutoff, and a filament. a series circuit comprising a lamp La such, lamp and a capacitor C 2 connected between the non-power side end of both filaments La, rectifier DB and the connection point of the diodes D 1 and a capacitor C 3 and the lamp La
The composed connected capacitors C 12 Metropolitan between the connection point. In this power supply device, an LC series resonance circuit including a capacitor C 2 and an inductor L 2 operates as a vibration element Z 2 of the inverter circuit 1, and the switching element Q 2
By alternately turning on and off 1 and Q 2 at high speed,
The high frequency power is supplied to the lamp La.

【0005】この電源装置では、インピーダンス要素と
してのコンデンサC12が、整流器DB及びダイオードD
1 の接続点と、直流カット用のコンデンサC3 及びラン
プLaの接続点とを接続しているので、コンデンサC3
及びランプLaの接続点の電位(高周波電圧の電圧振
幅)VOUT によって入力電流の引き込み、又は、平滑コ
ンデンサC1 の充電が行なわれる。すなわち、電位V
OUT が交流電源ACの電源電圧VINの絶対値よりも下が
ると、電圧VINの絶対値と電圧VOUT の差の電圧がコン
デンサC12に印加され、コンデンサC12に電荷が蓄積さ
れる。一方、電位VOUT が上昇すると、コンデンサC12
に蓄積された電荷がダイオードD1 を介してコンデンサ
1 を充電する。この動作が交流電源ACの全区間にお
いて行われるため、入力電流の高調波歪みが改善され
る。このように、高周波充電方式は部品点数を低減する
とともに、入力高調波歪みを抑制することができる。
[0005] In this power supply apparatus, the capacitor C 12 as an impedance element, the rectifier DB and the diode D
1 is connected to the connection point of the DC cut capacitor C 3 and the lamp La, so that the capacitor C 3
And the input current drawn by V OUT (voltage amplitude of high-frequency voltage) potential at the connection point of the lamp La, or the charging of the smoothing capacitor C 1 is performed. That is, the potential V
When OUT drops below the absolute value of the supply voltage V IN of the AC power source AC, the voltage of the difference in absolute value and the voltage V OUT of the voltage V IN is applied to the capacitor C 12, charge is accumulated in the capacitor C 12. On the other hand, when the potential V OUT rises, the capacitor C 12
Accumulated charge to charge the capacitor C 1 through the diode D 1 to. Since this operation is performed in all sections of the AC power supply AC, harmonic distortion of the input current is improved. Thus, the high-frequency charging method can reduce the number of components and suppress input harmonic distortion.

【0006】しかし、上述した電源装置では、以下の動
作によって、入力電流に発生する脈流波形に同期したリ
ップル成分が負荷電流波形に発生する。この電源装置に
設けられたコンデンサC12の充電は、ダイオードブリッ
ジDB→コンデンサC12→コンデンサC3 →インダクタ
1 →スイッチング素子Q2 の径路で行われ、コンデン
サC12は図53に示す矢印の向きに充電される。そし
て、コンデンサC12の放電は、主にコンデンサC12→ダ
イオードD3 →スイッチング素子Q1 →インダクタL1
→コンデンサC3 の径路で行われ、このときコンデンサ
1 の両端電圧は下降する。
However, in the power supply device described above, a ripple component synchronized with the pulsating waveform generated in the input current is generated in the load current waveform by the following operation. Charging of the capacitor C 12 provided in the power unit is carried out in path of the diode bridge DB → capacitor C 12 → the capacitor C 3 → inductor L 1 → switching element Q 2, the capacitor C 12 is indicated by arrows in FIG. 53 Charged in the direction. A discharge of the capacitor C 12 is mainly capacitor C 12 → the diode D 3 → the switching element Q 1 → inductor L 1
→ place in path of the capacitor C 3, the voltage across the capacitor C 1 at this time is lowered.

【0007】ここで、上記コンデンサC12の充放電のタ
イミングはスイッチング素子Q1 ,Q2 のオン,オフと
同時に開始されるわけではなく、このコンデンサC12
両端電圧VC4、電源電圧VIN、インダクタL1 の両端電
圧VL1、コンデンサC3 の両端電圧VC3との電圧関係で
決まる。今、上記コンデンサC12が充放電されていない
場合には、図53の回路は図54に示す構成となってい
ると考えてよい。また、コンデンサC12が充放電されて
いる場合には図55の構成となっていると考えてよい。
つまり、上記図54と図55の回路の切り換わりによる
その出力差により上記リップルが発生するのである。
[0007] Here, the charge timing of the discharge of the ON switching element Q 1, Q 2 of the capacitor C 12, but is not started off at the same time, the voltage across V C4 of the capacitor C 12, the power supply voltage V IN , the voltage across V L1 of inductor L 1, is determined by the voltage relationship between the voltage across V C3 of the capacitor C 3. Now, in the case where the capacitor C 12 is not charged and discharged, the circuit of Figure 53 may be considered to be configured as shown in FIG. 54. Further, it may be considered that when the capacitor C 12 is charged and discharged has a configuration in Figure 55.
That is, the ripple occurs due to the output difference due to the switching between the circuits of FIGS. 54 and 55.

【0008】この場合、図54及び図55の回路の出力
が略同じになれば、リップル成分を小さくできるはずで
ある。ところで、上記図54及び図55の回路を考えた
場合、夫々の異なる点は振動系の構成にある。つまり、
図54の場合にはインダクタL1 とコンデンサC2 で第
1の振動系が構成され、図55の場合にはインダクタL
1 とコンテンとサC2 ,C12で第2の振動系が構成され
ている。従って、この振動系の出力が略同一になれば、
リップル成分が小さくなる。
In this case, if the outputs of the circuits of FIGS. 54 and 55 become substantially the same, the ripple component can be reduced. By the way, when considering the circuits shown in FIGS. 54 and 55, the different points are in the configuration of the vibration system. That is,
The first vibration system in the inductor L 1 and capacitor C 2 is formed in the case of FIG. 54, in the case of FIG. 55 is an inductor L
The second vibration system 1 and the near point and the support C 2, C 12 is constituted. Therefore, if the output of this vibration system becomes almost the same,
The ripple component becomes smaller.

【0009】ここで、夫々の振動系の出力特性が例えば
図56に示すようになっていれば、インバータ回路1の
発振周波数(以下、この周波数をf0 と称する)を、夫
々の出力値が一定になる周波数に設定すればよいことが
分かる。なお、図56のイは第1の振動系の出力特性を
示し、ロは第2の振動系の出力特性を示す。また、図5
7に示すような電源装置もある。この電源装置では、全
波整流器DBの入力側端子間にトランス及びコンデンサ
からなる入力フィルタF2 を介して交流電源ACが接続
されている。全波整流器DBの出力側端子間にはダイオ
ードD1 を介して平滑コンデンサC1 が接続されてい
る。平滑コンデンサC1 の両端間にはスイッチング素子
1 ,Q2 の直列回路が接続されている。各スイッチン
グ素子Q1 ,Q2 には、夫々ダイオードD11,D12が逆
並列接続されている。ダイオードD1 と全波整流器DB
の接続点には、コンデンサC3 の一端が接続されてお
り、スイッチング素子Q1 ,Q2 の接続点にはインダク
タL1 の一端が接続されている。コンデンサC3 の他端
とインダクタL1 の他端間には、ランプLaの両フィラ
メントの電源側端子が接続され、ランプLaの両フィラ
メントの非電源側端子間にはコンデンサC2 が接続され
ている。また、ダイオードD3 の両端にはコンデンサC
11が並列接続されている。そして、制御回路2がスイッ
チング素子Q1 ,Q2 のオン・オフを制御している。
Here, if the output characteristics of the respective vibration systems are as shown in FIG. 56, for example, the oscillation frequency of the inverter circuit 1 (hereinafter, this frequency is referred to as f 0 ) and the output value of each It can be seen that the frequency should be set to be constant. 56A shows the output characteristics of the first vibration system, and B shows the output characteristics of the second vibration system. FIG.
There is also a power supply device as shown in FIG. In this power supply, the AC power source AC via the input filter F 2 consisting of a transformer and a capacitor between the input terminals of the full-wave rectifier DB is connected. Full-wave rectifier smoothing capacitor C 1 through the diode D 1 is between the output terminal of the DB are connected. A series circuit of switching elements Q 1 and Q 2 is connected between both ends of the smoothing capacitor C 1 . Each switching element Q 1, Q 2, respectively diode D 11, D 12 are connected in inverse-parallel. Diode D 1 and the full-wave rectifier DB
The connection point, one end of the capacitor C 3 is connected, one end of the inductor L 1 is connected to a connection point of the switching elements Q 1, Q 2. Between other ends of the inductor L 1 of the capacitor C 3, is connected to the power source side terminals of both filaments of the lamp La, the inter-non-power side terminals of both filaments of the lamp La is connected to the capacitor C 2 I have. The capacitor C is across diode D 3
11 are connected in parallel. The control circuit 2 controls the on / off of the switching elements Q 1 and Q 2 .

【0010】この電源装置の動作について説明する。ま
ず、インバータ回路1の動作について説明する。インバ
ータ回路1では、スイッチング素子Q1 ,Q2 が高速で
交互にオン・オフされると、平滑コンデンサC1 の直流
電圧を高周波に変換して、ランプLaを高周波点灯させ
る。コンデンサC2 はランプLaのフィラメントの予熱
電流径路を構成しており、インダクタL1 との共振用コ
ンデンサも兼ねている。コンデンサC3 は直流成分カッ
ト用の結合コンデンサである。
The operation of the power supply will be described. First, the operation of the inverter circuit 1 will be described. In the inverter circuit 1, when the switching element Q 1, Q 2 are turned on and off alternately at a high speed, and converts the DC voltage of the smoothing capacitor C 1 to a high frequency, the lamp La is a high-frequency lighting. Capacitor C 2 constitutes a preheating current path of the filament of the lamp La, also serves as the resonant capacitor of the inductor L 1. Capacitor C 3 is a coupling capacitor for DC component cut.

【0011】上記回路において、スイッチング素子Q2
がオンすると、コンデンサC1 からコンデンサC11→コ
ンデンサC3 →ランプLa及びコンデンサC2 →インダ
クタLl→スイッチング素子Q2 を経てコンデンサC1
に戻る径路で電流が流れる。この時、各素子に現れる電
圧にはVC1≒VC11 +VC3+VC2+VL1の関係がある。
全波整流器DBの出力端子間には、コンデンサC3 と、
ランプLa及びコンデンサC2 の並列回路と、インダク
タL1 とが接続されているので、|VIN|>VC3+VC2
+VL1≒VC1−VC11 の関係が成立するとき、全波整流
器DBからコンデンサC3 →ランプLaとコンデンサC
2 の並列回路→インダクタL1 →スイッチング素子Q2
を経て、全波整流器DBに戻る径路で電流が流れること
になる。つまり、全波整流器DBの出力端とコンデンサ
1 の間に挿入したコンデンサC11が全波整流器DBの
整流出力とコンデンサC1 の電圧VC1との差の電圧を負
担することになり、入力電圧|VIN|がコンデンサC1
の電圧VC1より低くても、入力電流IINが流れて、入力
力率が高くなる。また、コンデンサ及びトランスからな
る入力フィルタF2 によって高周波成分を除去した入力
電流波形は、高調波成分の少ない正弦波に近い波形とす
ることができる。
In the above circuit, the switching element Q 2
There is turned on, the capacitor C 1 from the capacitor C 1 via the capacitor C 11 → the capacitor C 3 → lamp La and the capacitor C 2 → inductor Ll → switching element Q 2
Current flows on the path returning to. At this time, the voltage appearing at each element has a relationship of V C1 ≒ V C11 + V C3 + V C2 + V L1 .
A capacitor C 3 is provided between the output terminals of the full-wave rectifier DB.
A parallel circuit of the lamp La and the capacitor C 2, since the inductor L 1 is connected, | V IN |> V C3 + V C2
When the relationship of + V L1 ≒ V C1 −V C11 is satisfied, the capacitor C 3 → the lamp La and the capacitor C are output from the full-wave rectifier DB.
Parallel circuit of 2 → inductor L 1 → switching element Q 2
, A current flows in a path returning to the full-wave rectifier DB. That results in the capacitor C 11 which is inserted between the output terminal and the capacitor C 1 of the full-wave rectifier DB to bear the voltage difference between the full wave rectifier rectifying the output voltage V C1 of the capacitor C 1 of the DB, the input Voltage | V IN | is the capacitor C 1
Be lower than the voltage V C1, the input current I IN flows, the input power factor becomes higher. The input current waveform removing high frequency components by the input filter F 2 consisting of a capacitor and the transformer can be a waveform close to a small sine wave of harmonic components.

【0012】上述した電源装置では、スイッチング素子
1 ,Q2 のオン・オフによるインバータ回路1の高周
波動作を利用することにより、コンデンサC11を充電
し、入力電流の歪みを改善している。そのため、入力電
流を略正弦波にするためには、平滑コンデンサC1 の電
圧VC1がはぼ一定であるから、コンデンサC11の負担す
る電圧が入力電圧の脈流に応じて変化することになる。
[0012] In the above-described power supply, by utilizing the high frequency operation of the inverter circuit 1 according to the on-off switching element Q 1, Q 2, to charge the capacitor C 11, have improved distortion of the input current. Therefore, in order to make the input current substantially sinusoidal, since the voltage V C1 of the smoothing capacitor C 1 is almost constant, the voltage borne by the capacitor C 11 changes according to the pulsating flow of the input voltage. Become.

【0013】この場合、インバータ回路1側の共振状態
も変化し、その結果、負荷に流れる電流は入力電圧に含
まれる脈流成分に応じて変化する。図58(a)(b)
に示すように、負荷電流に発生する凹凸は交流電源AC
の電源電圧VINの絶対値|VIN|と逆相似形となり、負
荷電流のクレストファクタ(波高値)が悪化して、ラン
プのちらつき等の原因となるという問題があった。その
ため、この電源装置では主回路内に負荷電流のリップル
成分と略相似形又は略反相似形を示す検出点を設け、そ
の検出信号から負荷電流の凹凸を検知し、凸部の動作周
波数が、凹部の動作周波数よりも高くなるように、制御
回路2が動作周波数を切り替え制御することにより負荷
電流のリップルを抑制していた。
In this case, the resonance state of the inverter circuit 1 also changes, and as a result, the current flowing through the load changes according to the pulsating component included in the input voltage. FIG. 58 (a) (b)
As shown in FIG.
And the absolute value | V IN | of the power supply voltage V IN , the crest factor (crest value) of the load current is deteriorated, which causes a problem such as flickering of the lamp. Therefore, in this power supply device, a detection point indicating a similar shape or a substantially anti-similar shape to the ripple component of the load current is provided in the main circuit, the unevenness of the load current is detected from the detection signal, and the operating frequency of the convex portion is The control circuit 2 switches and controls the operating frequency so as to be higher than the operating frequency of the concave portion, thereby suppressing the ripple of the load current.

【0014】また、同様の電源装置において、全波整流
器DBの出力電圧を検出して、予め設定された所定値と
の差の絶対値に応じて高周波電流を制御することによ
り、負荷電流のリップルを抑制することができる。
In the same power supply device, the output voltage of the full-wave rectifier DB is detected, and the high-frequency current is controlled in accordance with the absolute value of a difference from a predetermined value, so that the load current ripple is reduced. Can be suppressed.

【0015】[0015]

【発明が解決しようとする課題】上述した電源装置の
内、図52乃至図56に示す電源装置では、調光制御等
を行い、負荷としてのランプLaの出力を変化させる場
合や、電源電圧変動あるいは周囲温度変化等によるラン
プLaのランプ出力の変動を補正する場合、電源装置の
動作周波数を変化させて負荷出力を制御する必要があ
る。例えば、ランプLaの調光制御を行う場合には、動
作周波数を高くして、インダクタL1 及びコンデンサC
2 からなる第1の振動系の共振周波数からずらすことに
よって、ランプLaに供給される電力を小さくする方法
がある。
Among the power supply devices described above, the power supply devices shown in FIGS. 52 to 56 perform dimming control or the like to change the output of a lamp La as a load, or to change the power supply voltage. Alternatively, when correcting a change in the lamp output of the lamp La due to a change in ambient temperature or the like, it is necessary to control the load output by changing the operating frequency of the power supply device. For example, when performing dimming control of the lamp La is to increase the operating frequency, the inductor L 1 and capacitor C
There is a method of reducing the power supplied to the lamp La by shifting the resonance frequency from the resonance frequency of the first vibration system composed of the two .

【0016】しかしながら、図53の回路図において、
単純にインバータ回路1の発振周波数を共振周波数f0
から変化させると、動作電流のリップル成分が増加して
負荷電流のクレストファクタが悪化し、ランプLaのち
らつきが発生する可能性がある。そこで、インバータ回
路1の発振周波数をずらすと同時に、それに応じて振動
系のインピーダンスを変化させて、図54及び図55の
振動系の出力が略同一となるようにする方法が考えられ
るが、振動系の出力を変化させるためには図53のコン
デンサC12の代わりに周波数特性をもった共振系を用い
る等の必要があり、回路が複雑になりコストが上昇す
る。
However, in the circuit diagram of FIG.
The oscillation frequency of the inverter circuit 1 is simply changed to the resonance frequency f 0
, The ripple component of the operating current increases, the crest factor of the load current deteriorates, and the flicker of the lamp La may occur. Therefore, a method is considered in which the oscillation frequency of the inverter circuit 1 is shifted and, at the same time, the impedance of the vibration system is changed accordingly so that the outputs of the vibration systems in FIGS. 54 and 55 become substantially the same. in order to change the output of the system must such use resonance system having a frequency characteristic in place of the capacitor C 12 in FIG. 53, the circuit cost becomes complicated is raised.

【0017】また、図57及び図58に示す電源装置に
おいても、負荷電流の凹凸を検知して、凸部の動作周波
数が凹部の動作周波数よりも高くなるように、電源装置
の動作周波数を切り替えるか、又は、整流器DBの出力
電圧を検出して予め設定された所定値との差の絶対値に
応じて高周波電流を制御するだけでは、電源電圧変動に
対して負荷電流のクレストファクタを略一定に保ったま
まで、負荷電流を一定に保つことはできないという問題
点がある。
In the power supply device shown in FIGS. 57 and 58, the operating frequency of the power supply device is switched so that the unevenness of the load current is detected and the operating frequency of the convex portion becomes higher than the operating frequency of the concave portion. Alternatively, by simply detecting the output voltage of the rectifier DB and controlling the high-frequency current in accordance with the absolute value of a difference from a predetermined value, the crest factor of the load current is substantially constant with respect to power supply voltage fluctuation. However, there is a problem that the load current cannot be kept constant while maintaining the load current.

【0018】本発明は上記問題点に鑑みて為されたもの
であり、請求項1乃至23の発明の目的は、負荷電流の
リップルを抑制して、クレストファクタを改善した電源
装置を提供することにある。
The present invention has been made in view of the above problems, and an object of the present invention is to provide a power supply device in which a ripple of a load current is suppressed and a crest factor is improved. It is in.

【0019】[0019]

【課題を解決するための手段】請求項1の発明では、上
記目的を達成するために、交流電源を全波整流する整流
回路と、整流回路の出力を平滑する平滑コンデンサと、
平滑コンデンサの出力をスイッチングするスイッチング
素子を備え平滑コンデンサの出力を高周波に変換して負
荷に供給するインバータ回路と、整流回路の出力を検出
する検出部と検出部の検出値の上限値及び下限値を設定
するリミッタ部とを備えスイッチング素子に駆動信号を
供給する制御回路とから構成され、交流電源の電源電圧
のピーク値近傍では、負荷に供給される高周波電流の絶
対値が減少するとともに、交流電源の電源電圧のゼロク
ロス近傍では、負荷に供給される高周波電流の絶対値が
増加するような低周波リップルを負荷電流が有し、制御
回路がリミッタ部の出力を周波数変換してスイッチング
素子の駆動信号を発生し、負荷電流に発生する低周波リ
ップルを低減するように、駆動信号の周波数を上限値及
び下限値にそれぞれ対応する最小周波数と最大周波数と
の間で制御しており、請求項2の発明では、上限値及び
下限値の差の絶対値を大きくして、インバータ回路の出
力を低減しているので、交流電源の電圧波形に応じて、
スイッチング素子の駆動周波数を制御することができ
る。
According to the present invention, in order to achieve the above object, a rectifier circuit for full-wave rectifying an AC power supply, a smoothing capacitor for smoothing an output of the rectifier circuit,
An inverter circuit that includes a switching element for switching the output of the smoothing capacitor, converts the output of the smoothing capacitor into a high frequency, and supplies the high frequency to the load; a detection unit that detects the output of the rectifier circuit; And a control circuit for supplying a drive signal to the switching element, the absolute value of the high-frequency current supplied to the load decreases near the peak value of the power supply voltage of the AC power supply. In the vicinity of the zero crossing of the power supply voltage of the power supply, the load current has low-frequency ripple such that the absolute value of the high-frequency current supplied to the load increases, and the control circuit converts the output of the limiter unit into a frequency to drive the switching element. Signal, and reduce the frequency of the drive signal to the upper and lower limits to reduce the low frequency ripple that occurs in the load current. Control is performed between the corresponding minimum frequency and maximum frequency. In the invention according to claim 2, the output of the inverter circuit is reduced by increasing the absolute value of the difference between the upper limit value and the lower limit value. Depending on the voltage waveform of the power supply,
The driving frequency of the switching element can be controlled.

【0020】請求項3の発明では、請求項1の発明にお
いて、交流電源の電源電圧の実効値が大きくなると、上
限値及び下限値の差の絶対値を大きくするとともに、交
流電源の電源電圧の実効値が小さくなると、上限値及び
下限値の差の絶対値を小さくしており、請求項4の発明
では、交流電源の電源電圧の実効値が大きくなると、駆
動信号の周波数が最大周波数でクランプされる期間を長
くするとともに、交流電源の電源電圧の実効値が小さく
なると、駆動信号の周波数が最小周波数にクランプされ
る期間を長くしているので、交流電源の電源電圧が変動
してもインバータ回路の出力を略一定に保持することが
できる。
According to a third aspect of the present invention, when the effective value of the power supply voltage of the AC power supply increases, the absolute value of the difference between the upper limit value and the lower limit value increases, and the power supply voltage of the AC power supply increases. When the effective value decreases, the absolute value of the difference between the upper limit value and the lower limit value decreases. In the invention according to claim 4, when the effective value of the power supply voltage of the AC power supply increases, the frequency of the drive signal is clamped at the maximum frequency. When the effective value of the power supply voltage of the AC power supply is reduced, the period during which the frequency of the drive signal is clamped at the minimum frequency is increased, so that even if the power supply voltage of the AC power supply fluctuates, the inverter The output of the circuit can be kept substantially constant.

【0021】請求項5の発明では、請求項1乃至4の発
明において、制御回路が、リミッタ部の出力に応じて、
リミッタ部の上限値及び下限値によって夫々決定される
最大オンデューティと最小オンデューティとの間で、駆
動信号のオンデューティを制御しており、請求項6の発
明では、制御回路が、リミッタ部の出力に応じて、上限
値及び下限値にそれぞれ対応する最小周波数と最大周波
数との間で駆動信号の周波数を制御するとともに、上限
値及び下限値によって夫々決定される最大オンデューテ
ィと最小オンデューティとの間で駆動信号のオンデュー
ティを制御しているので、交流電源の電圧波形に応じ
て、インバータ回路の駆動信号のオンデューティを制御
することができる。
According to a fifth aspect of the present invention, in the first to fourth aspects of the present invention, the control circuit operates according to an output of the limiter unit.
The on-duty of the drive signal is controlled between a maximum on-duty and a minimum on-duty which are respectively determined by an upper limit value and a lower limit value of the limiter unit. In accordance with the output, while controlling the frequency of the drive signal between the minimum frequency and the maximum frequency corresponding to the upper limit and the lower limit, respectively, the maximum on-duty and the minimum on-duty determined by the upper and lower limits, respectively. Since the on-duty of the drive signal is controlled during the period, it is possible to control the on-duty of the drive signal of the inverter circuit according to the voltage waveform of the AC power supply.

【0022】請求項7の発明では、請求項1乃至6の発
明において、スイッチング素子の駆動信号のオンデュー
ティが最大オンデューティに一定期間クランプされてお
り、請求項8の発明では、スイッチング素子の駆動信号
のオンデューティが最小オンデューティに一定期間クラ
ンプされており、請求項9の発明では、負荷電流に発生
する低周波リップルを低減するように、制御回路がリミ
ッタ部の上限値及び下限値の差の絶対値を制御して、駆
動信号の最大オンデューティと最小オンデューティとの
差の絶対値を制御しているので、請求項5の発明と同様
に、交流電源の電圧波形に応じて、インバータ回路の駆
動信号のオンデューティを制御することができる。
According to a seventh aspect of the present invention, in any of the first to sixth aspects, the on-duty of the drive signal of the switching element is clamped to the maximum on-duty for a certain period. The on-duty of the signal is clamped to the minimum on-duty for a certain period of time. Is controlled to control the absolute value of the difference between the maximum on-duty and the minimum on-duty of the drive signal, so that the inverter according to the voltage waveform of the AC power supply The on-duty of the drive signal of the circuit can be controlled.

【0023】請求項10の発明では、請求項1乃至9の
発明において、検出部の検出値が上限値を越える範囲で
は、リミッタ部の出力を上限値にクランプするととも
に、検出部の検出値が下限値を下回る範囲では、リミッ
タ部が検出値の波形に比例した電圧を出力しているの
で、交流電源の電圧波形に応じて、スイッチング素子の
駆動周波数を制御することができる。
According to a tenth aspect of the present invention, in the first to ninth aspects of the present invention, the output of the limiter unit is clamped to the upper limit value in a range where the detection value of the detection unit exceeds the upper limit value, and the detection value of the detection unit is reduced. In the range below the lower limit, the limiter unit outputs a voltage proportional to the waveform of the detected value, so that the driving frequency of the switching element can be controlled according to the voltage waveform of the AC power supply.

【0024】請求項11の発明では、請求項1乃至9の
発明において、平滑コンデンサの両端電圧を検出し、平
滑コンデンサの両端電圧が低いときには、制御回路がイ
ンバータ回路の出力を増加させているので、入力電源の
電源電圧が変動した時にも、インバータ回路の出力を略
一定に保つことができる。請求項12の発明では、請求
項1乃至9の発明において、負荷に流れる負荷電流を検
出し、負荷電流に含まれる低周波リップルを低減するよ
うに、リミッタ部の上限値及び下限値を調整しており、
負荷電流のクレストファクタを改善することができる。
According to an eleventh aspect of the present invention, in the first to ninth aspects, the voltage across the smoothing capacitor is detected, and when the voltage across the smoothing capacitor is low, the control circuit increases the output of the inverter circuit. Even when the power supply voltage of the input power supply fluctuates, the output of the inverter circuit can be kept substantially constant. According to a twelfth aspect, in the first to ninth aspects, the load current flowing through the load is detected, and the upper limit value and the lower limit value of the limiter are adjusted so as to reduce low frequency ripple included in the load current. And
The crest factor of the load current can be improved.

【0025】請求項13の発明では、請求項1乃至9の
発明において、最小周波数がインバータ回路の共振周波
数よりも高い値に設定されているので、スイッチング素
子の損失を低減することができる。請求項14の発明で
は、請求項1乃至9の発明において、部品のばらつきを
補正するように駆動信号のオンデューティを調整すると
ともに、負荷出力や入力電流歪や負荷電流のクレストフ
ァクタを改善するように駆動信号の周波数を制御してい
るので、部品のばらつきによる出力のばらつきを補正す
ることができる。
According to a thirteenth aspect, in the first to ninth aspects, the minimum frequency is set to a value higher than the resonance frequency of the inverter circuit, so that the loss of the switching element can be reduced. According to a fourteenth aspect of the present invention, in the first to ninth aspects, the on-duty of the drive signal is adjusted so as to correct the variation of components, and the load output, the input current distortion, and the crest factor of the load current are improved. Since the frequency of the drive signal is controlled in advance, variations in output due to variations in components can be corrected.

【0026】請求項15の発明では、請求項1乃至9の
発明において、負荷電流を検出する負荷電流検出回路
と、負荷電流検出回路の検出値が所定の基準値を越える
と、スイッチング素子の駆動信号を間引いて、スイッチ
ング素子を間欠的に駆動させる間引き制御回路とを設け
ているので、請求項12の発明と同様に、負荷電流のク
レストファクタを改善することができる。
According to a fifteenth aspect of the present invention, in the first to ninth aspects, a load current detecting circuit for detecting a load current, and when the detected value of the load current detecting circuit exceeds a predetermined reference value, the switching element is driven. Since the thinning control circuit for thinning out the signal and intermittently driving the switching element is provided, the crest factor of the load current can be improved as in the twelfth aspect.

【0027】請求項16の発明では、請求項1乃至9の
発明において、リミッタ部の出力が上限値及び下限値の
みの2値であるので、請求項1の発明と同様に、交流電
源の電圧波形に応じて、スイッチング素子の駆動周波数
を制御することができる。請求項17の発明では、請求
項1乃至9の発明において、整流回路の出力の山部にお
いて、負荷に流れる電流を検出して、制御回路がインバ
ータ回路の出力を制御しているので、電流の変動を抑制
することにより、クレストファクタを改善することがで
きる。
According to a sixteenth aspect of the present invention, in the first to ninth aspects of the present invention, the output of the limiter is a binary value consisting of only an upper limit value and a lower limit value. The drive frequency of the switching element can be controlled according to the waveform. According to the seventeenth aspect, in the first to ninth aspects, the control circuit controls the output of the inverter circuit by detecting the current flowing to the load at the peak of the output of the rectifier circuit. By suppressing the fluctuation, the crest factor can be improved.

【0028】請求項18の発明では、請求項1乃至9の
発明において、制御回路が、交流電源の電圧波形に同期
して予め設定された駆動信号を用いてスイッチング素子
を駆動しているので、簡単な構成で電圧波形に応じて、
スイッチング素子の駆動信号を変調することができる。
請求項19の発明では、請求項1乃至18の発明におい
て、負荷が放電灯からなり、請求項20の発明では、制
御回路が放電灯に流れる負荷電流に応じてインバータ回
路の出力を制御するので、放電灯に流れるランプ電流の
クレストファクタを改善することができる。
According to the eighteenth aspect of the present invention, in the first to ninth aspects, the control circuit drives the switching element using a preset drive signal in synchronization with the voltage waveform of the AC power supply. Depending on the voltage waveform with a simple configuration,
The drive signal of the switching element can be modulated.
According to a nineteenth aspect, in the first to eighteenth aspects, the load comprises a discharge lamp. In the twentieth aspect, the control circuit controls the output of the inverter circuit according to the load current flowing through the discharge lamp. The crest factor of the lamp current flowing through the discharge lamp can be improved.

【0029】請求項21の発明では、請求項19又は2
0の発明において、放電灯及びインバータ回路を複数組
備え、複数のインバータ回路がスイッチング素子を共用
するとともに、インバータ回路の共振回路が並列に接続
されて構成される電源装置において、いずれかの放電灯
が外されても、制御回路は残りの放電灯を点灯させると
ともに、外された放電灯が接続されていたインバータ回
路の出力間の電圧を低減するように、リミッタ部の上限
値を抑制しているので、放電灯が外されたインバータ回
路の出力を低減することができる。
According to the twenty-first aspect, the twenty-first aspect or the second aspect
In a power supply device comprising a plurality of sets of a discharge lamp and an inverter circuit, wherein the plurality of inverter circuits share a switching element and a resonance circuit of the inverter circuit is connected in parallel, any one of the discharge lamps Is removed, the control circuit turns on the remaining discharge lamps and suppresses the upper limit value of the limiter unit so as to reduce the voltage between the outputs of the inverter circuit to which the removed discharge lamps are connected. Therefore, the output of the inverter circuit from which the discharge lamp has been removed can be reduced.

【0030】請求項22の発明では、請求項19乃至2
1の発明において、負荷が口金部を除くランプの単位長
さ当たりのランプインピーダンスが略8Ω/cm以上の
蛍光灯からなっているので、負荷に後述するT5ランプ
を用いることができる。請求項23の発明では、請求項
1乃至22の発明において、インバータ回路がコンデン
サ及びインダクタからなる第1の共振系を有し、整流回
路及び平滑コンデンサの接続点と共振系の一端との間に
インバータ回路の高周波電力の一部を帰還するためのイ
ンピーダンス素子を接続し、インピーダンス素子がイン
ダクタと第2の共振系を構成しているので、入力電源の
高調波成分を低減することにより、負荷電流のリップル
成分をさらに低減することができる。
According to the twenty-second aspect of the present invention,
In the first aspect of the invention, since the load is a fluorescent lamp having a lamp impedance per unit length of about 8 Ω / cm or more excluding the base, a T5 lamp described later can be used as the load. According to the invention of claim 23, in the invention of claims 1 to 22, the inverter circuit has a first resonance system including a capacitor and an inductor, and is provided between a connection point of the rectification circuit and the smoothing capacitor and one end of the resonance system. An impedance element for feeding back a part of the high frequency power of the inverter circuit is connected, and the impedance element constitutes a second resonance system with the inductor. Can be further reduced.

【0031】[0031]

【発明の実施の形態】本発明の実施の形態を図面を参照
して説明する。 (実施形態1)本実施形態の電源装置の回路図を図1に
示す。この電源装置は、交流電源ACと、入力フィルタ
1 を介して入力された交流電源ACを全波整流する整
流器DBと、全波整流器DBの出力端子間にダイオード
1 を介して接続された平滑コンデンサC1 と、平滑コ
ンデンサC1 によって平滑化された直流電圧を高周波電
圧に変換して負荷としてランプLaに供給するインバー
タ回路1と、インバータ回路1のスイッチング素子
1 ,Q2 を高速で交互にオン・オフさせる制御回路2
とから構成される。なお、ランプLaは蛍光灯のような
放電灯から構成されている。
Embodiments of the present invention will be described with reference to the drawings. (Embodiment 1) FIG. 1 shows a circuit diagram of a power supply device of the present embodiment. The power supply is an AC power source AC, a rectifier DB for full-wave rectifying the input alternating-current power supply AC via the input filter F 1, is connected via a diode D 1 between the output terminals of the full-wave rectifier DB A smoothing capacitor C 1 , an inverter circuit 1 that converts a DC voltage smoothed by the smoothing capacitor C 1 into a high-frequency voltage and supplies the high-frequency voltage to a lamp La as a load, and switching elements Q 1 and Q 2 of the inverter circuit 1 at high speed. Control circuit 2 that turns on and off alternately
It is composed of The lamp La is composed of a discharge lamp such as a fluorescent lamp.

【0032】インバータ回路1では、平滑コンデンサC
1 と並列に例えばMOS−FETからなるスイッチング
素子Q1 ,Q2 の直列回路が接続される。スイッチング
素子Q2 は、コンデンサC3 及びインダクタL1 を介し
て、ランプLaの両フィラメントの電源側端間に接続さ
れる。一方、ランプLaの両フィラメントの非電源側端
間には共振用のコンデンサC2 が接続されている。そし
て、インダクタL1 とランプLaとの接続点は、インピ
ーダンス素子としてのコンデンサC4 を介して全波整流
器DBとダイオードD1 との接続点に接続される。尚、
本実施形態では、スイッチング素子Q1 ,Q2 としてM
OS−FETを用いているが、スイッチング素子Q1
2 をMOS−FETに限定する趣旨のものではなく、
トランジスタ等のスイッチング素子を用いても良いこと
は言うまでもない。
In the inverter circuit 1, the smoothing capacitor C
A series circuit of switching elements Q 1 and Q 2 composed of, for example, MOS-FETs is connected in parallel with 1 . The switching element Q 2 is, via a capacitor C 3 and the inductor L 1, is connected between the power source side end of both filaments of the lamp La. On the other hand, between the non-power side end of both filaments of the lamp La is connected to a capacitor C 2 for resonance. The connection point between the inductor L 1 and the lamp La is connected to the connection point between the full-wave rectifier DB and the diode D 1 via a capacitor C 4 as an impedance element. still,
In the present embodiment, the switching elements Q 1 and Q 2 are M
Although the OS-FET is used, the switching elements Q 1 ,
Not intended to limit the Q 2 to MOS-FET,
It goes without saying that a switching element such as a transistor may be used.

【0033】制御回路2は、全波整流器DBの整流波形
を検出する検出部3と、検出部3の検出値を所定の上限
値VH 及び下限値VL に制限するリミッタ部4と、リミ
ッタ部4の出力からスイッチング素子Q1 ,Q2 の駆動
周波数を設定する駆動周波数制御部5と、駆動周波数制
御部5の出力に基づいてスイッチング素子Q1 ,Q2
駆動信号を発生するタイマー部6と、タイマー部6の駆
動信号をスイッチング素子Q1 ,Q2 に出力するドライ
バ部7とから構成される。
The control circuit 2 includes a detection unit 3 for detecting a rectified waveform of the full-wave rectifier DB, a limiter unit 4 for limiting the detection value of the detection unit 3 to a predetermined upper limit value VH and a lower limit value VL , A driving frequency controller 5 for setting the driving frequency of the switching elements Q 1 and Q 2 from the output of the section 4, and a timer section for generating a driving signal for the switching elements Q 1 and Q 2 based on the output of the driving frequency controller 5. 6 and a driver unit 7 that outputs a drive signal of the timer unit 6 to the switching elements Q 1 and Q 2 .

【0034】制御回路2の動作を、図2に示す各部の波
形図を参照して説明する。検出部3は、全波整流器DB
の高電位側出力端とグランドとの間に接続された抵抗R
1 ,R2 の直列回路から構成され、全波整流器DBの出
力電圧V1 を抵抗R1 ,R2 で分圧して、電圧V1 に比
例した検出電圧V1 ’を出力する。リミッタ部4は、エ
ミッタ間が接続されたトランジスタQ3 ,Q4 の直列回
路と、トランジスタQ3 ,Q4 のコレクタ間に接続され
た抵抗R3 〜R5 の直列回路とから構成され、トランジ
スタQ3 ,Q4 のエミッタに検出部3の出力電圧V1
入力される。抵抗R3 〜R5 よりなる直列回路は制御電
圧VCCを分圧して、検出電圧V1 ’のしきい値V3 ,V
4 を設定する(V3 <V4 )。トランジスタQ3 のベー
スは抵抗R4 とR5 の接続点に接続されて、しきい値V
3 が入力され、トランジスタQ4 のベースは抵抗R3
4 の接続点に接続されて、しきい値V4 が入力され
る。
The operation of the control circuit 2 will be described with reference to the waveform diagrams of each section shown in FIG. The detection unit 3 includes a full-wave rectifier DB
Resistor R connected between the high-potential side output terminal of
1, a series circuit of R 2, by applying the output voltage V 1 of the full-wave rectifier DB by resistors R 1, R 2 minute, and outputs a detection voltages V 1 'which is proportional to the voltages V 1. The limiter unit 4 includes a series circuit of transistors Q 3 and Q 4 connected between the emitters and a series circuit of resistors R 3 to R 5 connected between the collectors of the transistors Q 3 and Q 4. Q 3, the output voltage V 1 of the detecting unit 3 to the emitter of Q 4 is input. A series circuit composed of the resistor R 3 to R 5 is by applying a control voltage V CC min, detection voltages V 1 threshold V 3 of ', V
4 is set (V 3 <V 4 ). The base of transistor Q 3 are connected to the connection point of the resistors R 4 and R 5, the threshold value V
3 is input, the base of the transistor Q 4 are connected to the connection point of the resistors R 3 and R 4, the threshold V 4 is input.

【0035】ここで、検出電圧V1 ’が、下限値VL
3 −VBE3 (VBE3 はトランジスタQ3 のベース・エ
ミッタ間電圧)よりも低くなると、トランジスタQ3
オンして、リミッタ部4の出力V2 は下限値VL にクラ
ンプされる。同様に、検出電圧V1 ’が、上限値VH
4 +VBE4 (VBE4 はトランジスタQ4 のベース・エ
ミッタ間電圧)よりも高くなると、トランジスタQ4
オンして、リミッタ部4の出力V2 は上限値VH にクラ
ンプされる。
Here, the detection voltage V 1 ′ is lower than the lower limit value V L =
When the voltage becomes lower than V 3 −V BE3 (V BE3 is the voltage between the base and the emitter of the transistor Q 3 ), the transistor Q 3 is turned on, and the output V 2 of the limiter unit 4 is clamped to the lower limit value VL . Similarly, when the detection voltage V 1 ′ is equal to the upper limit value V H =
When the voltage becomes higher than V 4 + V BE4 (V BE4 is the base-emitter voltage of the transistor Q 4 ), the transistor Q 4 is turned on, and the output V 2 of the limiter unit 4 is clamped at the upper limit value V H.

【0036】駆動周波数制御部5は、基本周波数設定回
路5aと、オペアンプOP1 と、トランジスタQ5 〜Q
7 から構成される。オペアンプOP1 及びトランジスタ
5は、電圧電流変換回路を構成し、リミッタ部4の出
力電圧V2 に比例した電流I1 を発生する。トランジス
タQ6 ,Q7 はカレントミラー回路を構成し、トランジ
スタQ6 に電流I1 が流れると、トランジスタQ7 にも
電流I1 と略同じ電流が流れる。トランジスタQ7 のコ
レクタは、電流I1 よりも大きな電流I2 を供給する基
本周波数設定回路5aと、トランジスタQ8 ,Q9 ,Q
12から構成されるカレントミラー回路に接続され、この
カレントミラー回路がタイマー部6の入力部を構成す
る。トランジスタQ8 には電流I2 と電流I1 との差の
電流I3 (=I2 −I1 )が流れ、リミッタ部4の出力
2 が大きいときには電流I3 は小さくなり、出力V2
が小さいときには電流I3 は小さくなるというように、
リミッタ部4の出力V2 と反相似形の電流I3 がトラン
ジスタQ8 に流れる。
The driving frequency control unit 5 includes a fundamental frequency setting circuit 5a, an operational amplifier OP 1, the transistor Q 5 to Q
Consists of seven . The operational amplifier OP 1 and the transistor Q 5 constitutes a voltage-current converter circuit, generating a current I 1 proportional to the output voltage V 2 of the limiter unit 4. The transistors Q 6 and Q 7 constitute a current mirror circuit. When the current I 1 flows through the transistor Q 6 , substantially the same current as the current I 1 also flows through the transistor Q 7 . The collector of the transistor Q 7 is a basic frequency setting circuit 5a for supplying a large current I 2 than the current I 1, the transistor Q 8, Q 9, Q
The current mirror circuit 12 is connected to a current mirror circuit, and this current mirror circuit constitutes an input section of the timer section 6. The transistor Q 8 is a current I 2 and the difference current I 3 of the current I 1 (= I 2 -I 1 ) flows, the current I 3 becomes small when the output V 2 of the limiter portion 4 is large, the output V 2
Is smaller, the current I 3 becomes smaller,
A current I 3 having a shape similar to that of the output V 2 of the limiter unit 4 flows through the transistor Q 8 .

【0037】タイマー部6は、上述のトランジスタ
8 ,Q9 ,Q12から構成されるカレントミラー回路
と、汎用のタイマー用集積回路(例えば、NEC社製の
μPC1555)IC1 等によって構成される無安定マ
ルチバイブレータ回路とから構成される。タイマー用集
積回路IC1 から出力されるパルス電圧V6 の周波数
は、トランジスタQ8 に流れる電流I3 の大きさに反比
例する。ここで、抵抗R6 ,R7 ,R8 の各抵抗値をR
6 =R7 =2R8 のように設定すると、トランジスタQ
8 に流れる電流I3 に略等しい電流がトランジスタQ9
に流れる。また、タイマー用集積回路IC1 の内部でデ
ィスチャージ端子DISがグランドに接続されると、電
流I3 の2倍の電流がトランジスタQ12に流れる。ここ
で、トランジスタQ10,Q11はカレントミラー回路を構
成しており、トランジスタQ11には、トランジスタQ9
に流れる電流と略等しい電流が流れる。
The timer section 6 includes a current mirror circuit composed of the above-described transistors Q 8 , Q 9 , and Q 12 , a general-purpose timer integrated circuit (for example, μPC1555 manufactured by NEC) IC 1, and the like. And an astable multivibrator circuit. The frequency of the pulse voltage V 6 outputted from the timer integrated circuit IC 1 ', inversely proportional to the magnitude of the current I 3 flowing through the transistor Q 8. Here, each resistance value of the resistors R 6 , R 7 and R 8 is represented by R
6 = R 7 = 2R 8 , the transistor Q
A current substantially equal to the current I 3 flowing through the transistor Q 9
Flows to Also, when the discharge terminal DIS is connected to the ground within the timer integrated circuit IC 1, 2 times the current of the current I 3 flows through the transistor Q 12. Here, the transistors Q 10 and Q 11 constitute a current mirror circuit, and the transistor Q 11 has a transistor Q 9
A current that is substantially equal to the current flowing through

【0038】タイマー用集積回路IC1 のスレッショル
ド端子TH及びトリガ端子TRIGの電圧V5 が、制御
電圧VCCの略3分の1から略3分の2までの間にある場
合(VCC/3<V5 <2VCC/3)、コンデンサC5
トランジスタQ11に流れる電流(すなわち、電流I3
で充電されて、コンデンサC5 の両端電圧V5 が上昇す
る。電圧V5 が制御電圧VCCの略3分に2まで上昇する
と、タイマー用集積回路IC1 のディスチャージ端子D
ISがグランドに接続され、トランジスタQ12に電流I
3 の2倍の電流(2I3 )が流れる。したがって、トラ
ンジスタQ12に流れる電流(2I3 )とトランジスタQ
11に流れる電流I3 との差の電流(−I 3 )がコンデン
サC5 から流れ、コンデンサC5 が放電して、その両端
電圧V5が制御電圧VCCの略3分の1まで低下する。そ
して、電圧V5 が制御電圧VCCの略3分の1まで低下す
ると、タイマー用集積回路IC1 の内部でディスチャー
ジ端子DISとグランドの接続が切れて、コンデンサC
5 は再び充電される。ところで、タイマー用集積回路I
1 の出力端子OUTの電位V6 は、コンデンサC5
充電中はハイレベルであり、ディスチャージ端子DIS
がグランドに接地されてコンデンサC5 が放電すると、
出力端子OUTの電位はローレベルとなる。したがっ
て、電流I3 が小さいときには、コンデンサC5 の充放
電は緩やかに行われるため、電圧V6 の矩形波信号の周
波数は低くなり、電流I3 が大きい時には、コンデンサ
5 の充放電が急激に行われるため、V6 の矩形波信号
の周波数は高くなる。
Integrated circuit IC for timer1The threshold
Of the terminal TH and the trigger terminal TRIGFiveBut control
Voltage VCCBetween approximately one third and approximately two thirds of
(VCC/ 3 <VFive<2VCC/ 3), capacitor CFiveIs
Transistor Q11(Ie, the current IThree)
Is charged by the capacitor CFiveVoltage VFiveRise
You. Voltage VFiveIs the control voltage VCCRises to 2 in about 3 minutes
And integrated circuit IC for timer1Discharge terminal D
IS is connected to ground and transistor Q12Current I
ThreeTwice the current (2IThree) Flows. Therefore, the tiger
Transistor Q12Current (2IThree) And transistor Q
11Current I flowing throughThreeCurrent (−I Three) Is condensed
Sa CFiveFlows from the capacitor CFiveIs discharged and its both ends
Voltage VFiveIs the control voltage VCCTo about one third of So
And the voltage VFiveIs the control voltage VCCAbout one third of
Integrated circuit IC for timer1Distorted inside
When the connection between the terminal DIS and the ground is disconnected, the capacitor C
FiveIs charged again. By the way, the timer integrated circuit I
C1Potential V of the output terminal OUT6Is the capacitor CFiveof
During charging, the level is high and the discharge terminal DIS
Is connected to the ground and the capacitor CFiveDischarges,
The potential of the output terminal OUT becomes low level. Accordingly
And the current IThreeIs small, the capacitor CFiveRelease of
Since the power is supplied slowly, the voltage V6Of the square wave signal
The wave number decreases and the current IThreeIs large, the capacitor
CFiveIs rapidly charged and discharged.6Square wave signal
Becomes higher.

【0039】ドライバ部7は汎用のIR2111等のド
ライブ用集積回路IC2 から構成され、タイマー用集積
回路IC1 から出力された矩形波信号V6 のタイミング
で、スイッチング素子Q1 ,Q2 を交互にオン・オフし
ている。この制御回路2は、リミッタ部4の出力電圧V
2 が高い場合には(交流電源ACのピーク値近傍、すな
わち、脈流電圧V1 の山部)、電流I1 が増加すること
により電流I3 が減少して、スイッチング素子Q1 ,Q
2 の駆動周波数が低くなる。一方、リミッタ部4の出力
電圧V2 が低い場合には(交流電源ACのゼロクロス近
傍、すなわち、脈流電圧V1 の谷部)、電流I1 が低下
することにより電流I3 が増加して、スイッチング素子
1 ,Q2 の駆動周波数が高くなる。さらに、リミッタ
部4は、全波整流器DBの脈流電圧V1 をしきい値
3 ,V4 と比較して、脈流電圧V1 の上下を上限値V
H 、下限値VL でクランプした電圧V2に波形成形して
おり、制御回路2は基本周波数設定回路5aによって設
定された周波数を、リミッタ4の出力V2 に応じて変調
している。
The driver section 7 is composed of the drive integrated circuit IC 2 of IR2111 such general purpose, at the timing of the square wave signal V 6 outputted from the timer integrated circuit IC 1, alternately switching elements Q 1, Q 2 On and off. The control circuit 2 controls the output voltage V
If 2 is high (peak value near the AC power source AC, i.e., crests of the pulsating voltage V 1), decreases the current I 3 by the current I 1 is increased, the switching elements Q 1, Q
The driving frequency of 2 becomes lower. On the other hand, when the output voltage V 2 of the limiter portion 4 is low (AC power source AC zero cross vicinity, i.e., valleys of the pulsating voltage V 1), increases the current I 3 by the current I 1 is reduced , The driving frequency of the switching elements Q 1 and Q 2 increases. Further, the limiter portion 4, a pulsating voltage V 1 of the full-wave rectifier DB in comparison with the threshold value V 3, V 4, the upper limit the upper and lower ripple voltages V 1 V
H, and waveform shaping to a voltage V 2 which is clamped by the minimum value V L, the control circuit 2 the frequency set by the fundamental frequency setting circuit 5a, is modulated in accordance with the output V 2 of the limiter 4.

【0040】ところで、負荷としてランプLaを用い、
全波整流器DBの出力電圧V1 を検出して周波数変調を
行わない場合、すなわち、基本周波数設定回路5aの出
力によって常に同一周波数でスイッチング素子Q1 ,Q
2 を駆動する場合、調光点灯時〔図3(b)〕には、全
点灯時〔図3(a)〕に比べて基本周波数設定回路5a
の出力電流を増加することによって、スイッチング素子
1 ,Q2 の駆動周波数を高くして、ランプLaのラン
プ電流ILaの実効値を低くして、点灯出力を絞ってい
る。しかし、調光点灯時には、脈流電圧V1 の山部にお
けるランプ電流ILaが減少して、脈流電圧V1 の山部と
谷部とでランプ電流ILaのリップル成分が大きくなり、
ランプ電流LLaのクレストファクタが悪化する。
By the way, using a lamp La as a load,
When frequency modulation is not performed by detecting the output voltage V 1 of the full-wave rectifier DB, that is, the switching elements Q 1 and Q are always at the same frequency by the output of the basic frequency setting circuit 5a.
2 is driven, the dimming lighting (FIG. 3B) is compared with the full lighting [FIG. 3A] compared with the basic frequency setting circuit 5a.
, The driving frequency of the switching elements Q 1 and Q 2 is increased, the effective value of the lamp current I La of the lamp La is reduced, and the lighting output is reduced. However, at the time of dimming lighting, the lamp current I La is reduced at the crest of the ripple voltages V 1, the ripple component of the lamp current I La increases in the crest of the ripple voltages V 1 and valleys,
The crest factor of the lamp current L La deteriorates.

【0041】そこで本実施形態の電源装置では、制御回
路2が脈流電圧V1 の山部で駆動周波数fを下げてラン
プ電流ILaを増加し、脈流電圧V1 の谷部で駆動周波数
fを上げてランプ電流ILaを絞ることによって、脈流電
圧V1 の山部と谷部とでランプ電流LLaのリップル成分
を低減して、ランプ電流LLaのクレストファクタを向上
させている。
[0041] In the power supply device of this embodiment therefore, the control circuit 2 is increased lamp current I La lowering the driving frequency f at a crest of the ripple voltages V 1, the driving frequency of the valley pulsating voltages V 1 By increasing f and reducing the lamp current I La , the ripple component of the lamp current L La is reduced at the peaks and valleys of the pulsating voltage V 1 , and the crest factor of the lamp current L La is improved. .

【0042】すなわち、全点灯時〔図4(a)〕に比べ
て調光点灯時〔図4(b)〕では、脈流電圧V1 の山部
と谷部とでランプ電流ILaに発生するリップル成分が大
きくなるので、リミッタ部4のしきい値V3 ,V4 の電
圧間隔を全点灯時よりも広くして、周波数変調の度合い
を大きくすることにより、調光点灯時のランプ電流ILa
のクレストファクタを改善している。このように、リミ
ッタ部4のしきい値V3 ,V4 の電圧間隔を制御するこ
とによって、ランプ電流ILaのリップル成分を低減する
ことができる。なお、しきい値V3 ,V4 の電圧間隔を
広くするためには、抵抗R4 の抵抗値を大きくするとと
もに、抵抗R3 ,R5 を小さくすれば良い。
That is, during the dimming lighting (FIG. 4B), the lamp current I La is generated at the peak and the valley of the pulsating voltage V 1 as compared with the full lighting (FIG. 4A). Since the ripple component to be increased becomes large, the voltage interval between the threshold values V 3 and V 4 of the limiter unit 4 is made wider than that at the time of full lighting, and the degree of frequency modulation is increased. I La
The crest factor has been improved. Thus, by controlling the voltage interval between the threshold values V 3 and V 4 of the limiter unit 4, the ripple component of the lamp current I La can be reduced. In order to widen the voltage interval between the threshold values V 3 and V 4 , it is only necessary to increase the resistance value of the resistor R 4 and decrease the resistances R 3 and R 5 .

【0043】本実施形態では、制御電圧VCCを抵抗R3
〜R5 で分圧してしきい値V3 ,V4 を設定したが、別
回路によりしきい値V3 ,V4 を個別に設定しても良い
し、同様の動作を行うのであればタイマー部6を他の構
成で実現しても良いことは言うまでもない。また、本実
施形態では負荷として蛍光灯のようなランプLaを用い
ているが、抵抗負荷等の負荷を用いても同様の効果を得
ることができる。 (実施形態2)本実施形態の電源装置は、図5に示すよ
うに、図1の電源装置において全波整流器DBがダイオ
ードD3 〜D6 より構成され、全波整流器DBの出力端
子間にダイオードD2 ,D1 の直列回路を介して平滑コ
ンデンサC1 が接続されている。制御回路2では、リミ
ッタ部4の下限値VL 及び上限値VH を個々に、或い
は、組み合わせて設定しているので、様々な波形のラン
プ電流ILaのクレストファクタを改善することができ
る。
In the present embodiment, the control voltage V CC is changed to the resistance R 3
Although to R 5 in dividing by setting the threshold V 3, V 4, the threshold V 3, V 4 may be set individually by a separate circuit, the timer as long as performing the same operation Needless to say, the unit 6 may be realized by another configuration. Further, in the present embodiment, the lamp La such as a fluorescent lamp is used as the load, but the same effect can be obtained by using a load such as a resistance load. (Embodiment 2) power supply of the present embodiment, as shown in FIG. 5, the full-wave rectifier DB is composed of a diode D 3 to D 6 in the power supply apparatus of FIG 1, between the output terminals of the full-wave rectifier DB smoothing capacitor C 1 is connected via the series circuit of the diode D 2, D 1. In the control circuit 2, individually the lower limit V L and the upper limit value V H of the limiter portion 4, or since combination is set, it is possible to improve the crest factor of various waveforms of the lamp current I La.

【0044】制御回路2は交流電源ACの電源電圧を検
出してスイッチング素子Q1 ,Q2を高速で交互にオン
・オフしており、この制御回路2の動作を図5及び図6
により説明する。リミッタ部4では、まず、ゲイン調整
回路4aが全波整流器DBの出力電圧V1 (すなわち、
交流電源ACの電源電圧の絶対値)を所定のゲインKで
増幅する。そして、リミッタ回路4bが、ゲイン調整回
路4aで増幅された電圧を下限値VL 及び上限値VH
波形成形した電圧V2 を出力する。
The control circuit 2 detects the power supply voltage of the AC power supply AC and turns on and off the switching elements Q 1 and Q 2 alternately at a high speed. The operation of the control circuit 2 is shown in FIGS.
This will be described below. In the limiter unit 4, first, the gain adjustment circuit 4a outputs the output voltage V 1 of the full-wave rectifier DB (ie,
The absolute value of the power supply voltage of the AC power supply AC) is amplified by a predetermined gain K. The limiter circuit 4b outputs the voltage V 2 obtained by waveform shaping the voltage amplified by the gain adjustment circuit 4a at the lower limit value V L and the upper limit value V H.

【0045】次に、加算回路8がリミッタ部4の出力電
圧V2 に基準周波数電圧Vf0を加算して変調信号Vf
発生し、電圧周波数変換回路9が変調信号Vf を周波数
に変換することにより、スイッチング素子Q1 ,Q2
駆動周波数fを得ることができる。そして、デューティ
成形回路10が、電圧周波数変換回路9の出力信号に基
づいてスイッチング素子Q1 ,Q2 の駆動信号を発生
し、ドライブ回路7がデューティ成形回路10の駆動信
号をスイッチング素子Q1 ,Q2 に出力し、スイッチン
グ素子Q1 ,Q2 をオン・オフさせる。
Next, the adding circuit 8 adds the reference frequency voltage V f0 to the output voltage V 2 of the limiter unit 4 to generate a modulation signal V f , and the voltage frequency conversion circuit 9 converts the modulation signal V f into a frequency. Thereby, the driving frequency f of the switching elements Q 1 and Q 2 can be obtained. Then, the duty shaping circuit 10 generates a drive signal for the switching elements Q 1 and Q 2 based on the output signal of the voltage frequency conversion circuit 9, and the drive circuit 7 converts the drive signal for the duty shaping circuit 10 into the switching elements Q 1 and Q 1 . output to Q 2, turning on or off the switching elements Q 1, Q 2.

【0046】ここで、ゲイン調整回路4aのゲインKを
大きくした場合の各部の波形を図7に示す。ゲインKを
大きくすると、全波整流器DBの出力電圧V1 をゲイン
K倍した値(K×V1 )が大きくなるので、リミッタ部
4の出力V2 は、下限値VLにクランプされる期間が短
くなるとともに、上限値VH にクランプされる期間が長
くなる。駆動周波数制御部5はリミッタ部4の出力V2
に基づいてスイッチング素子Q1 ,Q2 の駆動周波数f
を決定しているので、駆動周波数fが一定の期間が図6
に比べて長くなる。すなわち、ゲイン調整部4aのゲイ
ンKを調整することによって、駆動周波数fが一定の期
間を調整することができる。
Here, FIG. 7 shows waveforms at various parts when the gain K of the gain adjustment circuit 4a is increased. If the gain K is increased, the period since the full-wave rectifier output voltages V 1 the gain K times the value of the DB (K × V 1) is increased, the output V 2 of the limiter portion 4, which is clamped to the lower limit value V L together is shortened, the period to be clamped is prolonged to the upper limit value V H. The drive frequency control unit 5 outputs the output V 2 of the limiter unit 4.
Drive frequency f of switching elements Q 1 and Q 2 based on
Is determined, the period during which the drive frequency f is constant is equal to that in FIG.
It is longer than. That is, by adjusting the gain K of the gain adjuster 4a, it is possible to adjust the period during which the drive frequency f is constant.

【0047】また、リミッタ部4の下限値VL 及び上限
値VH を変化させた場合の各部の波形を図8に示す。下
限値VL 及び上限値VH の電圧幅を狭くすると、全波整
流器DBの脈流電圧V1 の山部と谷部とでリミッタ部4
の出力V2 及び変調信号fの差が小さくなり、スイッチ
ング素子Q1 ,Q2 の駆動周波数fの最大値(電圧V1
の山部)と最小値(電圧V1 の谷部)との差が少なくな
る。したがって、リミッタ部4の下限値VL 及び上限値
H を変化させることにより、駆動周波数fを調整する
ことができる。
Further, shows a waveform of each part in the case of changing the lower limit value V L and the upper limit value V H of the limiter portion 4 in FIG. When narrowing the voltage range of the lower limit value V L and the upper limit value V H, the limiter portion 4 with peaks and valleys of the pulsating voltage V 1 of the full-wave rectifier DB
The difference between the output V 2 and the modulation signal f becomes smaller, the maximum value of the switching elements Q 1, Q 2 of the driving frequency f (voltages V 1
Difference crests) and the minimum value (valley voltages V 1) is reduced in. Therefore, by changing the lower limit value V L and the upper limit value V H of the limiter portion 4, it is possible to adjust the driving frequency f.

【0048】ところで、図9に示すように、全波整流器
DBの整流電圧V1 をゲイン調整部4aでゲインK倍し
た値(K×V1 )よりも上限値VH が高い場合、リミッ
タ部4の出力V2 は下限値VL のみでクランプされ、駆
動周波数fは電圧V1 の山部において下に凸の波形とな
る。また、リミッタ部4の下限値VL を0Vとした場
合、図10に示すように、リミッタ部4の出力V2 は上
限値VH のみでクランプされ、駆動周波数fは電圧V1
の谷部において上に凸の波形となる。リミッタ部4の下
限値VL 及び上限値VH の内、どちらか一方の境界値の
みが動作する範囲で周波数変調が行われることが判って
いる場合、一方の境界値のみを設定すればよい。
As shown in FIG. 9, when the upper limit value V H is higher than the value (K × V 1 ) obtained by multiplying the rectified voltage V 1 of the full-wave rectifier DB by the gain K in the gain adjusting unit 4a, the limiter unit output V 2 of the 4 is clamped only at the lower limit value V L, the driving frequency f is a convex waveform under the crest of the voltage V 1. Also, if the lower limit V L of the limiter portion 4 was set to 0V, as shown in FIG. 10, the output V 2 of the limiter portion 4 is clamped only by the upper limit value V H, the driving frequency f voltages V 1
Has an upwardly convex waveform at the valley portion. Of the lower limit value V L and the upper limit value V H of the limiter portion 4, if it is known that the frequency modulation is performed in either a range which only one of the boundary value to operate may be set to only one of the boundary value .

【0049】このように、リミッタ部4において、下限
値VL 及び上限値VH を個別に、或いは、組み合わせて
設定することにより、ランプLaの出力に応じた変調信
号Vf を発生することができる。本実施形態では、リミ
ッタ部4の出力電圧V2 に基づいてスイッチング素子Q
1 ,Q2 の駆動周波数fの変調信号Vf を成形している
が、出力電圧V2 に基づいてスイッチング素子Q1 ,Q
2 のオン・オフのデューティ比を変調させる信号を成形
してもよい。
As described above, by setting the lower limit value VL and the upper limit value VH individually or in combination in the limiter section 4, it is possible to generate the modulation signal Vf corresponding to the output of the lamp La. it can. In the present embodiment, the switching element Q based on the output voltage V 2 of the limiter unit 4
1, Q 2 of which is molded a modulated signal V f of the driving frequency f, but the switching elements Q 1, Q based on the output voltage V 2
A signal for modulating the on / off duty ratio of 2 may be shaped.

【0050】尚、制御回路2の構成以外は実施形態1の
電源装置と同様であるのでその説明は省略する。 (実施形態3)実施形態1又は2では、スイッチング素
子Q1 ,Q2 の駆動信号の駆動周波数を変調している
が、本実施形態では駆動信号のオンデューティを変調す
る。
The power supply device of the first embodiment is the same as the power supply device of the first embodiment except for the configuration of the control circuit 2, and a description thereof will be omitted. Third Embodiment In the first and second embodiments, the drive frequency of the drive signal for the switching elements Q 1 and Q 2 is modulated. In the third embodiment, the on-duty of the drive signal is modulated.

【0051】制御回路2の動作を図11により説明す
る。リミッタ部4では、実施形態2と同様に、ゲイン調
整回路4aが全波整流器DBの出力電圧V1 をゲインK
倍し、リミッタ部回路4bは、ゲイン調整回路4aの出
力を上限値VH 及び下限値VLで波形成形した電圧V2
を出力する。加算回路8は、リミッタ部4の出力V2
基準オンデューティ信号VDT0 を加算して、デューティ
信号VDTを発生する。
The operation of the control circuit 2 will be described with reference to FIG. The limiter portion 4, similarly to Embodiment 2, the gain adjustment circuit 4a gain the output voltage V 1 of the full-wave rectifier DB K
The limiter circuit 4b outputs a voltage V 2 obtained by shaping the output of the gain adjustment circuit 4a with the upper limit value V H and the lower limit value VL.
Is output. Adding circuit 8 adds the output V 2 and the reference duty cycle signal V DT 0 of the limiter unit 4, it generates a duty signal V DT.

【0052】一方、電圧周波数変換回路9は予め設定さ
れた基準周波数電圧Vf0を周波数信号Vf に変換してお
り、スイッチング素子Q1 ,Q2 の駆動周波数は一定値
に設定されている。デューティ成形回路10は加算回路
8のデューティ信号VDTと電圧周波数変換回路9の周波
数信号Vf に基づいて駆動信号を発生し、ドライブ回路
7がデューティ成形回路10の駆動信号に基づいてスイ
ッチング素子Q1 ,Q2 を駆動している。
On the other hand, the voltage frequency conversion circuit 9 converts a preset reference frequency voltage V f0 into a frequency signal V f , and the driving frequency of the switching elements Q 1 and Q 2 is set to a constant value. The duty shaping circuit 10 generates a drive signal based on the duty signal VDT of the addition circuit 8 and the frequency signal Vf of the voltage frequency conversion circuit 9, and the drive circuit 7 switches the switching element Q based on the drive signal of the duty shaping circuit 10. 1 and Q 2 are being driven.

【0053】ここで、スイッチング素子Q1 ,Q2 の駆
動信号の周波数を一定とし、駆動信号のオンデューティ
が50%以下の領域で、オンデューティ変調を行う場合
の各部の波形を図12に示す。全波整流器DBの脈流電
圧V1 の山部では、リミッタ部4の出力V2 を上限値V
H にクランプし、加算回路8のデューティ信号VDTを5
0%に近づけて、ランプLaに流れるランプ電流ILa
増加させる。一方、脈流電圧V1 の谷部では、リミッタ
部4のリミッタ部出力V2 を下限値VL にクランプし、
デューティ信号VDTを下げて、ランプLaのランプ電流
Laが増加するのを抑制している。
FIG. 12 shows the waveforms of the respective parts when the on-duty modulation is performed in a region where the on-duty of the drive signal is 50% or less while the frequency of the drive signal for the switching elements Q 1 and Q 2 is constant. . At the peak of the pulsating voltage V 1 of the full-wave rectifier DB, the output V 2 of the limiter 4 is set to the upper limit V
Clamped to H and set the duty signal VDT of the adder circuit 8 to 5
By approaching 0%, the lamp current I La flowing through the lamp La is increased. On the other hand, in the valley ripple voltage V 1, clamping the limiter unit output V 2 of the limiter portion 4 to the lower limit value V L,
Lower the duty signal V DT, thereby suppressing the lamp La of the lamp current I La increases.

【0054】ところで、デューティ信号VDTが50%以
下の範囲では、デューティ信号VDTさせた場合の、ラン
プLaに流れるランプ電流ILaの周波数電流特性を図1
5に示す。ランプ電流ILaは全波整流器DBの電圧V1
(交流電源ACの電源電圧の絶対値)に応じて変化し、
図中イは電圧V1 の山部における周波数電流特性を示
し、図中ロは電圧V1 の谷部における周波数電流特性を
示している。また、周波数f1 は電圧V1 の山部におけ
る共振周波数、周波数f2 は電圧V1 の谷部における共
振周波数を示す。
[0054] Incidentally, in the range duty signal V DT is less 50%, Figure 1 when is the duty signal V DT, a frequency-current characteristic of the lamp current I La that flows through the lamp La
It is shown in FIG. The lamp current I La is the voltage V 1 of the full-wave rectifier DB.
(The absolute value of the power supply voltage of the AC power supply AC),
Figure Lt. indicates frequency current characteristic in the mountain portion of the voltage V 1, Zuchuro shows a frequency-current characteristic in the valley voltage V 1. Further, the resonance frequency, the frequency f 2 frequency f 1 is at the peak portion of the voltages V 1 denotes the resonance frequency in the valley voltages V 1.

【0055】図15より、共振周波数f1 ,f2 以上の
周波数範囲では、インバータ回路1が遅相動作し、周波
数fの低下とともにランプ電流ILaが増加するが、共振
周波数f1 ,f2 以下の周波数範囲では、インバータ回
路1が進相動作し、周波数fの低下とともにランプ電流
Laが低下し、周波数fとランプ電流ILaの関係は逆転
する。また、インバータ回路1が進相動作をすると、ス
イッチングの損失が増加するという問題も発生する。
As shown in FIG. 15, in the frequency range above the resonance frequencies f 1 and f 2 , the inverter circuit 1 operates in a phase-lag manner, and the lamp current I La increases as the frequency f decreases, but the resonance frequencies f 1 and f 2 In the following frequency range, the inverter circuit 1 performs a phase leading operation, the lamp current I La decreases as the frequency f decreases, and the relationship between the frequency f and the lamp current I La reverses. In addition, when the inverter circuit 1 performs the phase advance operation, there is a problem that the switching loss increases.

【0056】そこで、インバータ回路1の周波数fが周
波数変調によって交流電源ACの商用周期で変化する場
合、インバータ回路1が進相動作しないように、インバ
ータ回路1のスイッチング素子Q1 ,Q2 の駆動周波数
を、共振周波数f1 ,f2 以上の周波数範囲において設
定している。ところで、全波整流器DBの出力電圧V1
(交流電源ACの電源電圧VINの絶対値)に反比例した
周波数変調を行う場合の各部の波形を図16に示す。
Therefore, when the frequency f of the inverter circuit 1 changes in the commercial cycle of the AC power supply AC due to frequency modulation, the driving of the switching elements Q 1 and Q 2 of the inverter circuit 1 is performed so that the inverter circuit 1 does not perform the phase advance operation. The frequency is set in a frequency range equal to or higher than the resonance frequencies f 1 and f 2 . By the way, the output voltage V 1 of the full-wave rectifier DB
FIG. 16 shows waveforms of respective parts when frequency modulation is performed in inverse proportion to (the absolute value of the power supply voltage V IN of the AC power supply AC).

【0057】ここで、共振周波数は電圧V1 の山谷に応
じてf1 とf2 の間で変化するが、比例ゲインを小さく
しているので、周波数fは電圧V1 の山部では共振周波
数f1 以上、電圧V1 の谷部では共振周波数f2 以上と
なり、インバータ回路1の駆動周波数fを常に共振周波
数f1 ,f2 よりも高く設定することができる。したが
って、インバータ回路1は常に遅相動作し、インバータ
回路1の駆動周波数fが低下するとランプ電流ILaが増
加する。
Here, the resonance frequency changes between f 1 and f 2 according to the peak and valley of the voltage V 1 , but since the proportional gain is reduced, the frequency f is the resonance frequency at the peak of the voltage V 1. f 1 or more, in the valley voltages V 1 becomes the resonance frequency f 2 or more, can be set higher than the inverter circuit is always a resonance frequency f 1 of the driving frequency f of 1, f 2. Therefore, the inverter circuit 1 always operates in a phase-lag manner, and when the driving frequency f of the inverter circuit 1 decreases, the lamp current I La increases.

【0058】また、全波整流器DBの出力電圧V1 に反
比例した周波数変調を行い、比例ゲインを大きくした場
合の各部の波形を図17に示す。この場合、比例ゲイン
を大きくしているが、インバータ回路1の駆動周波数f
に上限値fH 及び下限値fLを設定しており、駆動周波
数fが下限値fL を下回ると、下限側のリミッタ部が動
作して、駆動周波数fは下限値fL にクランプされる。
の増加とともに、ランプLaのランプ出力は増加する
が、デューティ信号VDTが50%を越えると、デューテ
ィ信号VDTの増加とともに、ランプ出力は減少するの
で、デューティ信号VDTの上限値は50%以下の値に設
定されている。また、デューティ信号VDTを25%未満
の値に設定した場合、インバータ回路1の発振周波数の
高次調波の影響によって、零電流スイッチングが行えな
い可能性があるので、デューティ信号VDTの下限値は2
5%以上の値に設定されている。
FIG. 17 shows waveforms at various parts when frequency modulation is performed in inverse proportion to the output voltage V 1 of the full-wave rectifier DB and the proportional gain is increased. In this case, although the proportional gain is increased, the drive frequency f of the inverter circuit 1 is increased.
Which then sets an upper limit value f H and the lower limit f L, when the driving frequency f is lower than the lower limit f L, and a limiter unit of the lower limit is operated, the driving frequency f is clamped to the lower limit f L .
With increasing, but the lamp output of the lamp La increases, exceeds 50% duty signal V DT, along with the increase of the duty signal V DT, since lamp output is reduced, the upper limit value of the duty signal V DT 50% It is set to the following value. Further, if the duty signal VDT is set to a value less than 25%, zero current switching may not be performed due to the influence of higher harmonics of the oscillation frequency of the inverter circuit 1, so that the lower limit of the duty signal VDT Value is 2
It is set to a value of 5% or more.

【0059】一方、スイッチング素子Q1 ,Q2 の駆動
信号の周波数を一定とし、駆動信号のオンデューティが
50%以上の領域で、オンデューティ変調を行う場合の
各部の波形を図13に示す。オンデューティが50%以
上になると、オンデューティとランプ出力の関係が逆転
するので、デューティ信号VDTの下限値は50%以上の
値に設定されている。また、デューティ信号VDTが75
%を越えると、インバータ回路1の発振周波数の高次調
波の影響によって、零電流スイッチングが行えない可能
性があるので、デューティ信号VDTの上限値は75%以
下の値に設定されている。
On the other hand, FIG. 13 shows waveforms of the respective parts when the on-duty modulation is performed in a region where the on-duty of the driving signal is 50% or more while the frequency of the driving signal for the switching elements Q 1 and Q 2 is constant. When the on-duty becomes 50% or more, the relationship between the on-duty and the lamp output is reversed, so the lower limit of the duty signal VDT is set to a value of 50% or more. When the duty signal VDT is 75
%, The upper limit value of the duty signal VDT is set to a value of 75% or less because zero current switching may not be performed due to the influence of higher harmonics of the oscillation frequency of the inverter circuit 1. .

【0060】尚、制御回路2以外の構成は、実施形態2
と同様であるので、その説明は省略する。 (実施形態4)本実施形態の電源装置の回路図を図14
に示す。インバータ回路1を構成するスイッチング素子
1 ,Q2 の駆動周波数を変化させた場合の、ランプL
aに流れるランプ電流ILaの周波数電流特性を図15に
示す。ランプ電流ILaは全波整流器DBの電圧V1 (交
流電源ACの電源電圧の絶対値)に応じて変化し、図中
イは電圧V1 の山部における周波数電流特性を示し、図
中ロは電圧V1 の谷部における周波数電流特性を示して
いる。また、周波数f1 は電圧V1 の山部における共振
周波数、周波数f2 は電圧V1 の谷部における共振周波
数を示す。
The configuration other than the control circuit 2 is the same as that of the second embodiment.
Therefore, the description is omitted. (Embodiment 4) FIG. 14 is a circuit diagram of a power supply device according to this embodiment.
Shown in When the driving frequency of the switching elements Q 1 and Q 2 constituting the inverter circuit 1 is changed, the lamp L
FIG. 15 shows the frequency current characteristics of the lamp current I La flowing through the line a. The lamp current I La changes according to the voltage V 1 of the full-wave rectifier DB (the absolute value of the power supply voltage of the AC power supply AC), and A in the figure shows the frequency current characteristics at the peak of the voltage V 1 . shows the frequency-current characteristic in the valley voltage V 1. Further, the resonance frequency, the frequency f 2 frequency f 1 is at the peak portion of the voltages V 1 denotes the resonance frequency in the valley voltages V 1.

【0061】図15より、共振周波数f1 ,f2 以上の
周波数範囲では、インバータ回路1が遅相動作し、周波
数fの低下とともにランプ電流ILaが増加するが、共振
周波数f1 ,f2 以下の周波数範囲では、インバータ回
路1が進相動作し、周波数fの低下とともにランプ電流
Laが低下し、周波数fとランプ電流ILaの関係は逆転
する。また、インバータ回路1が進相動作をすると、ス
イッチングの損失が増加するという問題も発生する。
As shown in FIG. 15, in the frequency range above the resonance frequencies f 1 and f 2 , the inverter circuit 1 operates in a phase-lag manner, and the lamp current I La increases as the frequency f decreases, but the resonance frequencies f 1 and f 2 increase. In the following frequency range, the inverter circuit 1 performs a phase leading operation, and the lamp current I La decreases as the frequency f decreases, and the relationship between the frequency f and the lamp current I La reverses. In addition, when the inverter circuit 1 performs the phase advance operation, there is a problem that the switching loss increases.

【0062】そこで、インバータ回路1の周波数fが周
波数変調によって交流電源ACの商用周期で変化する場
合、インバータ回路1が進相動作しないように、インバ
ータ回路1のスイッチング素子Q1 ,Q2 の駆動周波数
を、共振周波数f1 ,f2 以上の周波数範囲において設
定している。ところで、全波整流器DBの出力電圧V1
(交流電源ACの電源電圧VINの絶対値)に反比例した
周波数変調を行う場合の各部の波形を図16に示す。
When the frequency f of the inverter circuit 1 changes in the commercial cycle of the AC power supply AC due to the frequency modulation, the driving of the switching elements Q 1 and Q 2 of the inverter circuit 1 is performed so that the inverter circuit 1 does not perform the phase advance operation. The frequency is set in a frequency range equal to or higher than the resonance frequencies f 1 and f 2 . By the way, the output voltage V 1 of the full-wave rectifier DB
FIG. 16 shows waveforms of respective parts when frequency modulation is performed in inverse proportion to (the absolute value of the power supply voltage V IN of the AC power supply AC).

【0063】ここで、共振周波数は電圧V1 の山谷に応
じてf1 とf2 の間で変化するが、比例ゲインを小さく
しているので、周波数fは電圧V1 の山部では共振周波
数f1 以上、電圧V1 の谷部では共振周波数f2 以上と
なり、インバータ回路1の駆動周波数fを常に共振周波
数f1 ,f2 よりも高く設定することができる。したが
って、インバータ回路1は常に遅相動作し、インバータ
回路1の駆動周波数fが低下するとランプ電流ILaが増
加する。
Here, the resonance frequency changes between f 1 and f 2 according to the peak and valley of the voltage V 1 , but since the proportional gain is reduced, the frequency f is the resonance frequency at the peak of the voltage V 1. f 1 or more, in the valley voltages V 1 becomes the resonance frequency f 2 or more, can be set higher than the inverter circuit is always a resonance frequency f 1 of the driving frequency f of 1, f 2. Therefore, the inverter circuit 1 always operates in a phase-lag manner, and when the driving frequency f of the inverter circuit 1 decreases, the lamp current I La increases.

【0064】また、全波整流器DBの出力電圧V1 に反
比例した周波数変調を行い、比例ゲインを大きくした場
合の各部の波形を図17に示す。この場合、比例ゲイン
を大きくしているが、インバータ回路1の駆動周波数f
に上限値fH 及び下限値fLを設定しており、駆動周波
数fが下限値fL を下回ると、下限側のリミッタ部が動
作して、駆動周波数fは下限値fL にクランプされる。
FIG. 17 shows waveforms at various portions when frequency modulation is performed in inverse proportion to the output voltage V 1 of the full-wave rectifier DB and the proportional gain is increased. In this case, although the proportional gain is increased, the drive frequency f of the inverter circuit 1 is increased.
Which then sets an upper limit value f H and the lower limit f L, when the driving frequency f is lower than the lower limit f L, and a limiter unit of the lower limit is operated, the driving frequency f is clamped to the lower limit f L .

【0065】すなわち、全波整流器DBの脈流電圧V1
の山部では、ランプ電流ILaを増加させるために、イン
バータ回路1の駆動周波数fを下げて、下限値fL でク
ランプさせるとともに、脈流電圧V1 の谷部では、ラン
プ電流ILaの増加を抑制するために、インバータ回路1
の駆動周波数fを高めて、上限値fH でクランプさせる
ように周波数変調を行っている。この時、駆動周波数f
の下限値fL を共振周波数f1 以上の値に、上限値fH
を共振周波数f2 以上の値に設定することにより、駆動
周波数fが共振周波数f1 ,f2 以下となることがな
く、インバータ回路1が進相動作するのを防ぐことがで
きる。
That is, the pulsating voltage V 1 of the full-wave rectifier DB
In the mountain part, in order to increase the lamp current I La, by lowering the driving frequency f of the inverter circuit 1, causes clamped by the minimum value f L, in the valley ripple voltage V 1, the lamp current I La In order to suppress the increase, the inverter circuit 1
By increasing the drive frequency f, it is performed frequency modulation so as to clamp at the upper limit value f H. At this time, the driving frequency f
Lower limit value f L to a value equal to or higher than resonance frequency f 1 and upper limit value f H
Is set to a value equal to or higher than the resonance frequency f 2 , the driving frequency f does not become equal to or lower than the resonance frequencies f 1 and f 2, and the phase advance operation of the inverter circuit 1 can be prevented.

【0066】本実施形態では、インバータ回路1は常に
遅相動作するので、インバータ回路1のスイッチング素
子Q1 ,Q2 の駆動周波数を低下させれば、ランプLa
に流れるランプ電流ILaを増加させることができる。ま
た、インバータ回路1を進相動作させた場合に発生する
スイッチングの損失を低減することもできる。尚、制御
回路2以外の構成は、実施形態1又は2と同様であるの
で、その説明は省略する。 (実施形態5)本実施形態では、実施形態4の電源装置
において、制御回路2が周波数変調に加えてデューティ
変調を行っている。
In the present embodiment, since the inverter circuit 1 always operates in a delayed phase, if the drive frequency of the switching elements Q 1 and Q 2 of the inverter circuit 1 is reduced, the lamp La
It is possible to increase the lamp current I La flowing through. In addition, it is also possible to reduce the switching loss that occurs when the inverter circuit 1 is operated in the leading phase. Note that the configuration other than the control circuit 2 is the same as that of the first or second embodiment, and a description thereof will be omitted. Embodiment 5 In the present embodiment, in the power supply device of Embodiment 4, the control circuit 2 performs duty modulation in addition to frequency modulation.

【0067】図18に、制御回路2が周波数変調のみを
行った場合の各部の波形を示す。全波整流器DBの脈流
電圧V1 の山部では、スイッチング素子Q1 ,Q2 の駆
動周波数fを低くして、ランプLaのランプ電流ILa
増加させている。一方、脈流電圧V1 の谷部では、スイ
ッチング素子Q1 ,Q2 の駆動周波数fを高くして、ラ
ンプ電流ILaの増加を抑制している。
FIG. 18 shows waveforms at various parts when the control circuit 2 performs only frequency modulation. The full-wave rectifier crest of the pulsating voltage V 1 of the DB, by lowering the driving frequency f of the switching element Q 1, Q 2, has increased the lamp La of the lamp current I La. On the other hand, in the valley ripple voltage V 1, by increasing the driving frequency f of the switching element Q 1, Q 2, is suppressed an increase in the lamp current I La.

【0068】ところが、脈流電圧V1 の谷部では、イン
バータ回路1の駆動周波数fが上限値fH でクランプさ
れるため、これ以上の値に駆動周波数fを設定して、ラ
ンプ電流ILaを低下させることができず、ランプ電流I
Laは脈流電流の山部に比べて増加している。そこで、本
実施形態では、インバータ回路1を構成するスイッチン
グ素子Q1,Q2 の駆動周波数fが上限値fH に達する
と、制御回路2がスイッチング素子Q1 ,Q2 のオンデ
ューティーを減少させるデューティー変調を行ってい
る。すなわち、駆動周波数fが上限値fH に達するまで
は、制御回路2はオンデューティを50%以下の所定の
値d2 に設定しており、駆動周波数fが上限値fH に達
すると、制御回路2はオンデューティをd2 からd1
で除々に下げている(d1 <d2 <50%)。
However, in the valley of the pulsating current V 1 , the driving frequency f of the inverter circuit 1 is clamped at the upper limit value f H. Therefore, the driving frequency f is set to a value higher than this, and the lamp current I La Cannot be reduced, and the lamp current I
La is increasing compared to the peak of the pulsating current. Therefore, in the present embodiment, when the drive frequency f of the switching elements Q 1 and Q 2 constituting the inverter circuit 1 reaches the upper limit value f H , the control circuit 2 reduces the on-duty of the switching elements Q 1 and Q 2 . Duty modulation is performed. That is, until the drive frequency f reaches the upper limit f H, the control circuit 2 is set to on-duty to a predetermined value d 2 of 50% or less, when the drive frequency f reaches the upper limit f H, the control circuit 2 is lowered on-duty gradually from d 2 to d 1 (d 1 <d 2 <50%).

【0069】したがって、脈流電流V1 の谷間において
駆動周波数fが上限値fH に達すると、制御回路2がオ
ンデューティDONをd2 からd1 まで除々に低下させて
いるので、駆動周波数fを上限値fH にクランプした場
合よりも、ランプ電流ILaの増加を一層抑制することが
でき、ランプ電流ILaのクレストファクタを一層改善す
ることができる。
Therefore, when the drive frequency f reaches the upper limit value f H during the valley of the pulsating current V 1 , the control circuit 2 gradually reduces the on-duty D ON from d 2 to d 1. than when clamped to the upper limit value f H and f, it is possible to further suppress the increase in the lamp current I La, the crest factor of the lamp current I La can be further improved.

【0070】上述の制御回路2では、脈流電圧V1 の山
部において、制御回路2がオンデューティ変調を行い、
ランプLaのランプ電流ILaの増加をさらに抑制するこ
とによって、ランプ電流ILaのクレストファクタを改善
しているが、それとは逆に、脈流電圧V1 の谷部におい
て、制御回路2がオンデューティ変調を行い、ランプL
aのランプ電流ILaをさらに増加させることによって、
ランプ電流ILaのクレストファクタを改善しても良い。
In the control circuit 2 described above, the control circuit 2 performs on-duty modulation at the peak of the pulsating voltage V 1 ,
Although the crest factor of the lamp current I La is improved by further suppressing the increase of the lamp current I La of the lamp La, the control circuit 2 is turned on at the valley of the pulsating voltage V 1. Perform duty modulation and adjust the lamp L
By further increasing the lamp current I La of a
The crest factor of the lamp current I La may be improved.

【0071】図20に示すように、制御回路2は脈流電
圧V1 に反比例してインバータ回路1のスイッチング素
子Q1 ,Q2 の駆動周波数fを変調しており、駆動周波
数fが上限値fH を上回ると、駆動周波数fを上限値f
H にクランプするとともに、駆動周波数fが下限値fL
を下回ると、駆動周波数fを下限値fH にクランプし、
脈流電圧V1 の山部ではランプLaのランプ電流ILa
増加させ、脈流電圧V1 の谷部ではランプLaのランプ
電流ILaの増加を抑制している。
As shown in FIG. 20, the control circuit 2 modulates the drive frequency f of the switching elements Q 1 and Q 2 of the inverter circuit 1 in inverse proportion to the pulsating voltage V 1. above the f H, the upper limit value f the driving frequency f
H and the drive frequency f is lower than the lower limit f L
Below the, the driving frequency f is clamped to the lower limit f H,
The crests of the pulsating voltages V 1 increases the lamp La of the lamp current I La, the valley pulsating voltages V 1 and suppresses the increase of the lamp La in the lamp current I La.

【0072】ここで、駆動周波数fが下限値fL にクラ
ンプされていない間、制御回路2は、スイッチング素子
1 ,Q2 のオンデューティを50%以下の所定の値d
1 に設定している。脈流電圧V1 の山部において、制御
回路2が駆動周波数fを低下させ、駆動周波数fが下限
値fL にクランプされると、制御回路2はスイッチング
素子Q1 ,Q2 のオンデューティをd1 からd2 (d1
<d2 <50%)まで除々に増加させて、脈流電圧V1
の山部におけるランプ電流ILaを増加させている。した
がって、脈流電圧V1 の山部と谷部におけるランプ電流
Laの差を少なくして、クレストファクタを一層改善す
ることができる。
Here, while the drive frequency f is not clamped to the lower limit value f L , the control circuit 2 sets the on-duty of the switching elements Q 1 and Q 2 to a predetermined value d of 50% or less.
Set to 1 . In the mountain part of the pulsating voltage V 1, the control circuit 2 lowers the drive frequency f, when the driving frequency f is clamped to the lower limit f L, the control circuit 2 the on-duty of the switching elements Q 1, Q 2 d 1 to d 2 (d 1
<D 2 <50%) to gradually increase the pulsating voltage V 1
The lamp current I La at the peak of is increased. Therefore, the difference between the lamp current I La at the peak and the valley of the pulsating voltage V 1 can be reduced, and the crest factor can be further improved.

【0073】また更に、上述の制御回路2では、脈流電
圧V1 の山部又は谷部において、駆動周波数fが上限値
H 又は下限値fL にクランプされる間だけ、制御回路
2がオンデューティ変調を行っているが、脈流電圧V1
の全領域において、オンデューティ変調を行ってもよ
い。図21に示すように、制御回路2は、脈流電圧V1
に逆比例してスイッチング素子Q1 ,Q2 の駆動周波数
fを変調するとともに、脈流電圧V1 に比例してオンデ
ューティを変調している。そして、駆動周波数fが上限
値fH を上回ると、駆動周波数fを上限値fH にクラン
プし、駆動周波数fが下限値fL を下回ると、駆動周波
数fを下限値fH にクランプする。また、オンデューテ
ィが50%以下の所定の値d2 を上回ると、制御回路2
はオンデューティをd2 にクランプし、オンデューティ
がd2 よりも低い所定の値d1 を下回ると、制御回路2
はオンデューティをd1 にクランプする。
[0073] Furthermore, the control circuit 2 described above, the crests or valleys of the pulsating voltage V 1, only while the driving frequency f is clamped to the upper limit value f H or the lower limit value f L, the control circuit 2 Although on-duty modulation is performed, the pulsating voltage V 1
On-duty modulation may be performed in the entire region of. As shown in FIG. 21, the control circuit 2 controls the pulsating voltage V 1
, The drive frequency f of the switching elements Q 1 and Q 2 is modulated, and the on-duty is modulated in proportion to the pulsating voltage V 1 . Then, the driving frequency f is beyond the upper limit value f H, the driving frequency f is clamped to the upper limit value f H, the driving frequency f is below the lower limit f L, clamp the driving frequency f to the lower limit f H. When the on-duty exceeds a predetermined value d 2 of 50% or less, the control circuit 2
Clamps the on-duty to d 2 , and when the on-duty falls below a predetermined value d 1 lower than d 2 , the control circuit 2
To clamp the on-duty to d 1.

【0074】このように、脈流電圧V1 の山部では、制
御回路2が駆動周波数fを下限値fL に下げるととも
に、オンデューティをd2 に増加させることによって、
ランプ電流ILaを増加させ、脈流電圧V1 の谷部では、
制御回路2が駆動周波数fを上限値fH に上げるととも
に、オンデューティをd1 に下げることによって、ラン
プ電流ILaの増加を抑制しているので、脈流電圧V1
山部と谷部とでランプ電流ILaの差を一層低減すること
ができ、ランプ電流ILaのクレストファクタを一層改善
することができる。
As described above, at the peak portion of the pulsating voltage V 1 , the control circuit 2 lowers the drive frequency f to the lower limit value f L and increases the on-duty to d 2 .
The lamp current I La is increased, and in the valley of the pulsating voltage V 1 ,
Since the control circuit 2 suppresses the increase of the lamp current I La by increasing the drive frequency f to the upper limit value f H and decreasing the on-duty to d 1 , the peak and the valley of the pulsating current V 1 are reduced. and the difference between the lamp current I La can the be further reduced, the crest factor of the lamp current I La can be further improved.

【0075】尚、制御回路2以外の電源装置の回路構成
及び動作は実施形態1乃至4と同様であるので、その説
明は省略する。 (実施形態6)本実施形態では、実施形態1の電源装置
において、制御回路2が交流電源ACの電圧変動に対し
て負荷の消費電力を一定に制御している。
Note that the circuit configuration and operation of the power supply device other than the control circuit 2 are the same as those of the first to fourth embodiments, and a description thereof will be omitted. (Embodiment 6) In the present embodiment, in the power supply device of Embodiment 1, the control circuit 2 controls the power consumption of the load to be constant with respect to the voltage fluctuation of the AC power supply AC.

【0076】実施形態1の電源装置では、交流電源AC
とは別電源の制御電圧VCCを抵抗R3 〜R5 で分圧して
リミッタ部4のしきい値V3 ,V4 を発生しているの
で、図22(a)(b)に示すように、全波整流器DB
の脈流電圧V1 が変動しても、リミッタ部4のしきい値
3 ,V4 は変化しない。リミッタ部4のしきい値
3,V4 、すなわち、下限値VL 及び上限値VH は、
インバータ回路1の駆動周波数fの上限値fH 及び下限
値fL にそれぞれ対応しているので、脈流電圧V1 が変
動しても、制御回路2の周波数変調の変調幅は略一定で
ある。したがって、交流電源ACの電源電圧が変動する
と、インバータ回路1の駆動周波数fは一定なので、イ
ンバータ回路1の出力電圧も変動してしまう。
In the power supply device of the first embodiment, the AC power supply AC
Since generating a threshold V 3, V 4 of the limiter portion 4 by dividing the control voltage V CC of the separate power supply by a resistor R 3 to R 5 and, as shown in FIG. 22 (a) (b) , Full-wave rectifier DB
The threshold voltages V 3 and V 4 of the limiter unit 4 do not change even if the pulsating current voltage V 1 changes. The threshold values V 3 and V 4 of the limiter unit 4, that is, the lower limit value VL and the upper limit value VH are
Since correspond respectively to the upper limit value f H and the lower limit f L of the driving frequency f of the inverter circuit 1, even pulsating voltage V 1 is varied, the modulation width of the frequency modulation of the control circuit 2 is substantially constant . Therefore, when the power supply voltage of the AC power supply AC fluctuates, the drive frequency f of the inverter circuit 1 is constant, so that the output voltage of the inverter circuit 1 also fluctuates.

【0077】特に、負荷として放電灯等のランプを用い
た場合、図22(a)のように脈流電圧V1 のピーク値
が低下すると、脈流電圧V1 の山部においてインバータ
回路1の出力が低下する。インバータ回路1の出力が低
下するとランプインピーダンスが増加し、さらにインバ
ータ回路1の出力低下を招いてしまう。このため、脈流
電圧V1 の山部と谷部とでランプ電流ILaの差が大きく
なり、駆動周波数fを変調していない従来の電源装置の
ランプ電流ILaと大差ないものとなる。
[0077] In particular, when a lamp of a discharge lamp such as a load, the peak value of the pulsating current voltages V 1 as shown in FIG. 22 (a) is lowered, the inverter circuit 1 in the mountain portion of the pulsating voltages V 1 Output drops. When the output of the inverter circuit 1 decreases, the lamp impedance increases, and the output of the inverter circuit 1 further decreases. For this reason, the difference between the lamp current I La at the peak and the valley of the pulsating current V 1 becomes large, which is not much different from the lamp current I La of the conventional power supply device in which the drive frequency f is not modulated.

【0078】そこで、図23(a)に示すように、脈流
電圧V1 のピーク値が減少した場合には、上限値VH
増加させ、脈流電圧V1 のピーク値が高い場合〔図23
(b)〕に比べて、リミッタ部回路4の上限値VH と下
限値VL との差dVを大きくする。リミッタ部回路4の
上限値VH を増加させることにより、駆動周波数fの下
限値fL をより低い周波数に設定することができ、周波
数変調幅(すなわち、駆動周波数fの下限値fL と上限
値fH との差)が大きくなる。よって、脈流電圧V1
山部において、ランプLaに流れるランプ電流ILaを増
加させることができ、脈流電圧V1 が変動しても、イン
バータ回路1の出力電力を略一定とすることができる。
Therefore, as shown in FIG. 23 (a), when the peak value of the pulsating voltage V 1 decreases, the upper limit value V H is increased, and when the peak value of the pulsating voltage V 1 is high [ FIG.
(B)], the difference dV between the upper limit value VH and the lower limit value VL of the limiter circuit 4 is increased. By increasing the upper limit value V H of the limiter unit circuit 4, the lower limit value f L of the drive frequency f can be set to a lower frequency, and the frequency modulation width (that is, the lower limit value f L of the drive frequency f and the upper limit value of the drive frequency f) can be set. the difference between the value f H) is increased. Therefore, the crests of the pulsating voltages V 1, the lamp the lamp current I La it is possible to increase the flow to La, be pulsating voltage V 1 is varied, making the output power of the inverter circuit 1 substantially constant Can be.

【0079】このように、脈流電圧V1 (すなわち、交
流電源ACの絶対値)の電圧変動に応じて、インバータ
回路1の駆動周波数fの変調幅を変化させることによっ
て、脈流電圧V1 が変動しても、インバータ回路1の出
力電力を略一定とすることができる。 (実施形態7)実施形態1の電源装置では、交流電源A
Cの電源電圧(すなわち、脈流電圧V1 )が変動する
と、リミッタ部4の出力V2 が上限値VH 又は下限値V
L でクランプされる期間TH ,TL が変動する。例え
ば、図25(b)に示すように、図25(a)に比べ
て、脈流電圧V1 のピーク値が大きくなっても、リミッ
タ部4の上限値V4 及び下限値VL は変化しないので、
リミッタ部4の出力V2 が上限値V4 でクランプされる
期間TH は長くなり、下限値VL でクランプされる期間
L は短くなる。したがって、脈流電圧V1 が大きくな
ると、制御回路2はインバータ回路1の出力が大きくな
るように制御する。反対に脈流電圧V1 が小さくなる
と、リミッタ部4の出力V2 が上限値VH でクランプさ
れる期間TH は短くなり、下限値VL でクランプされる
期間TL は長くなるので、制御回路2はインバータ回路
1の出力が小さくなるように制御する。よって、脈流電
圧V1 の変動によってインバータ回路1の出力電力も変
動することになる。
As described above, by changing the modulation width of the drive frequency f of the inverter circuit 1 in accordance with the voltage fluctuation of the pulsating voltage V 1 (that is, the absolute value of the AC power supply AC), the pulsating voltage V 1 , The output power of the inverter circuit 1 can be made substantially constant. (Embodiment 7) In the power supply device of Embodiment 1, the AC power supply A
When the power supply voltage of C (that is, the pulsating voltage V 1 ) fluctuates, the output V 2 of the limiter unit 4 changes to the upper limit value V H or the lower limit value V
The periods T H and T L that are clamped at L fluctuate. For example, as shown in FIG. 25 (b), as compared in FIG. 25 (a), even if the peak value of the pulsating voltage V 1 is increased, the upper limit V 4 and the lower limit value V L of the limiter portion 4 is changed Not
Period T H of the output V 2 of the limiter portion 4 is clamped by the upper limit value V 4 becomes longer, the period T L that is clamped by the lower limit value V L becomes shorter. Therefore, when the pulsating voltage V 1 increases, the control circuit 2 controls the output of the inverter circuit 1 to increase. When the pulsating current voltage V 1 is smaller in the opposite, the period T H of the output V 2 of the limiter portion 4 is clamped by the upper limit value V H is shortened, since the period T L that is clamped by the lower limit value V L becomes longer, The control circuit 2 controls the output of the inverter circuit 1 so as to decrease. Therefore, the output power of the inverter circuit 1 by variation of the pulsating voltages V 1 also varies.

【0080】そこで、本実施形態では、図24に示すよ
うに、全波整流器DBとダイオードD1 の接続点とグラ
ンドとの間に、ダイオードD8 と抵抗R9 ,R10とを直
列に接続し、抵抗R10と並列にコンデンサC6 を接続し
ており、脈流電圧V1 を抵抗R9 ,R10で分圧し、コン
デンサC6 で平滑して基準電圧VC6を発生し、この基準
電圧VC6を抵抗R3 〜R5 で分圧して、リミッタ部回路
4のしきい値V3 ,V4 を設定している。したがって、
脈流電圧V1 が変動すれば、しきい値V3 ,V 4 、すな
わち、下限値VL 及び上限値VH も脈流電圧V1 に応じ
て変動する。したがって、抵抗R3 〜R5 の抵抗値を適
切な値に設計することによって、図26(a)(b)に
示すように、脈流電圧V1 のピーク値が変動しても、リ
ミッタ部4の出力V2 が上限値VH 又は下限値VL にク
ランプされる期間TH ,TL を略一定とすることができ
る。
Therefore, in this embodiment, as shown in FIG.
Thus, the full-wave rectifier DB and the diode D1Connection points and graphs
Diode D8And resistance R9, RTenDirectly
Connected to the column and the resistor RTenAnd a capacitor C in parallel6Connect
And the pulsating voltage V1Is the resistance R9, RTenAnd divide the pressure
Densa C6And the reference voltage VC6Raises this criterion
Voltage VC6Is the resistance RThree~ RFiveAnd the voltage is divided by the limiter circuit.
Threshold V of 4Three, VFourIs set. Therefore,
Ripple voltage V1Fluctuates, the threshold value VThree, V Four,sand
That is, the lower limit value VLAnd upper limit value VHAlso pulsating voltage V1According to
Fluctuate. Therefore, the resistance RThree~ RFiveThe resistance value of
26 (a) and 26 (b) by designing
As shown, the pulsating voltage V1Even if the peak value of
Output V of the transmitter 4TwoIs the upper limit value VHOr lower limit value VLNiku
Period T to be rampedH, TLCan be approximately constant
You.

【0081】ところで、一般に交流電源ACの電源電圧
が増加すると負荷の消費電力も増加し、交流電源ACの
電源電圧が低下すると負荷の消費電力も低下するが、交
流電源ACの電源電圧の変動に伴って、整流器DBの脈
流電圧V1 が変化する割合よりも、大きな割合でリミッ
タ部4の上限値VH 及び下限値VL が変化するように、
抵抗R3 〜R5 を設定してもよい。つまり、図27
(a)(b)に示すように、脈流電圧V1 が増加する
と、図27(a)(b)に示す場合とは逆に、リミッタ
部4の出力V2 が上限値VH にクランプされる期間TH
を短くするとともに、出力V2 が下限値VL にクランプ
される期間TL を長くしているので、インバータ回路1
の駆動周波数が上限値fH にクランプされる期間が長く
なり、脈流電圧V1 の増加によるインバータ回路1の出
力の増加の割合を少なくすることができる。
In general, when the power supply voltage of the AC power supply AC increases, the power consumption of the load also increases. When the power supply voltage of the AC power supply AC decreases, the power consumption of the load also decreases. with, as pulsating voltage V 1 of the rectifier DB than the rate of change, the upper limit value V H and the lower limit value V L of the limiter portion 4 is changed in a large proportion,
The resistor R 3 to R 5 may be set. That is, FIG.
As shown in (a) (b), when the pulsating voltage V 1 is increased, the clamp contrary to the case shown in FIG. 27 (a) (b), the output V 2 of the limiter portion 4 to the upper limit value V H Period T H
Together with shortening, the output V 2 is longer period T L that is clamped to the lower limit value V L, the inverter circuit 1
It can be the driving frequency of a longer period to be clamped to the upper limit value f H, to reduce the rate of increase in the output of the inverter circuit 1 by increasing the pulsating voltage V 1.

【0082】同様に、脈流電圧V1 が低下すると、リミ
ッタ部4の出力V2 が上限値VH にクランプされる期間
H を長くするとともに、出力V2 が下限値VL にクラ
ンプされる期間TL を短くしているので、インバータ回
路1の駆動周波数が下限値fL にクランプ期間が長くな
り、脈流電圧V1 の低下によるインバータ回路1の出力
の低下の割合を少なくすることができる。したがって、
交流電源ACの電源電圧変動によるインバータ回路1の
出力の変動を抑制することができる。
[0082] Similarly, when the pulsating voltages V 1 decreases, with a longer period T H of the output V 2 of the limiter portion 4 is clamped to the upper limit value V H, the output V 2 is clamped to the lower limit value V L since the shorter period T L that, the driving frequency of the inverter circuit 1 is clamp period becomes longer to the lower limit value f L, to reduce the rate of decrease in the output of the inverter circuit 1 due to a decrease in pulsating voltages V 1 Can be. Therefore,
Fluctuations in the output of the inverter circuit 1 due to fluctuations in the power supply voltage of the AC power supply AC can be suppressed.

【0083】なお、本実施形態では、脈流電圧V1 を分
圧、平滑して得られた電圧VC6を抵抗R3 〜R5 で分圧
することによって、しきい値V3 ,V4 、すなわち、下
限値VL 及び上限値VH を発生しているが、脈流電圧V
1 (すなわち、交流電源AC)の電圧変動に応じて変化
する電圧を、別回路で下限値VL 及び上限値VH に与え
てもよい。 (実施形態8)実施形態7では、脈流電圧V1 を抵抗R
9 ,R10及びコンデンサC6 からなる回路で分圧、平滑
して得られた直流電圧VC6を抵抗R3 〜R5 で分圧する
ことによって、リミッタ部4の下限値VL 及び上限値V
H を設定しているが、本実施形態では、図28に示すよ
うに、平滑コンデンサC1 の平滑電圧を抵抗R3 〜R5
で分圧することによって、リミッタ部4の下限値VL
び上限値VH を設定している。
In the present embodiment, the voltage V C6 obtained by dividing and smoothing the pulsating voltage V 1 is divided by the resistors R 3 to R 5 , so that the threshold values V 3 , V 4 , That is, although the lower limit value VL and the upper limit value VH are generated, the pulsating voltage V
1 (i.e., the AC power source AC) voltage that changes according to the voltage variation of, may be given to the lower limit value V L and the upper limit value V H by another circuit. In (Embodiment 8) Embodiment 7, the pulsating voltages V 1 resistor R
The DC voltage V C6 obtained by dividing and smoothing the voltage by a circuit composed of the capacitors 9 , R 10 and the capacitor C 6 is divided by the resistors R 3 to R 5 , so that the lower limit value VL and the upper limit value V
While setting the H, in the present embodiment, as shown in FIG. 28, the resistance of the smoothed voltage of the smoothing capacitor C 1 R 3 ~R 5
By dividing in, and set the lower limit V L and the upper limit value V H of the limiter unit 4.

【0084】インバータ回路1は、平滑コンデンサC1
の平滑電圧を電源として動作するので、インバータ回路
1の出力は平滑コンデンサC1 の電圧リップルの影響を
受ける。本実施形態では、平滑コンデンサC1 の平滑電
圧を抵抗R3 〜R5 で分圧して、リミッタ部4の下限値
L 及び上限値VH を設定しているので、実施形態7と
同様に、平滑コンデンサC1 の両端電圧が低下すれば、
リミッタ部4の下限値VL 及び上限値VH が低下して、
リミッタ部4の出力V2 が上限値VH にクランプされる
期間TH を長くするとともに、出力V2 が下限値VL
クランプされる期間TL を短くしているので、インバー
タ回路1の駆動周波数が下限値fL にクランプ期間が長
くなり、インバータ回路1の出力が低下する割合を低減
できる。
The inverter circuit 1 includes a smoothing capacitor C 1
Since operating the smoothed voltage as a power supply, the output of the inverter circuit 1 is affected by the voltage ripple of the smoothing capacitor C 1. In the present embodiment, by dividing the smoothed voltage of the smoothing capacitor C 1 by a resistor R 3 to R 5, since the set lower limit value V L and the upper limit value V H of the limiter portion 4, as in Embodiment 7 a decline voltage across the smoothing capacitor C 1 is,
The lower limit V L and the upper limit value V H of the limiter portion 4 is lowered,
The output V 2 of the limiter portion 4 is longer period T H which is clamped to the upper limit value V H, the output V 2 is shortened period T L that is clamped to the lower limit value V L, the inverter circuit 1 The drive frequency is reduced to the lower limit value f L , the clamp period is lengthened, and the rate at which the output of the inverter circuit 1 decreases can be reduced.

【0085】また、平滑コンデンサC1 の平滑電圧が増
加すると、リミッタ部4の下限値VL 及び上限値VH
増加して、リミッタ部4の出力V2 が上限値VH にクラ
ンプされる期間TH を短くするとともに、出力V2 が下
限値VL にクランプされる期間TL を長くしているの
で、インバータ回路1の駆動周波数が上限値fH にクラ
ンプ期間が長くなり、インバータ回路1の出力が増加す
る割合を低減できる。
[0085] Also, when the smoothed voltage of the smoothing capacitor C 1 is increased, the lower limit value V L and the upper limit value V H of the limiter portion 4 is increased, the output V 2 of the limiter portion 4 is clamped to the upper limit value V H thereby shortening the period T H, the output V 2 is longer period T L that is clamped to the lower limit value V L, the driving frequency of the inverter circuit 1 becomes long clamp period to the upper limit value f H, the inverter circuit 1 can reduce the rate of increase.

【0086】したがって、平滑コンデンサC1 の電圧リ
ップルに基づいて,リミッタ部4の上限値VH 及び下限
値VL を設定することによって、交流電源ACの電源電
圧の変動による、インバータ回路1の出力の変動を補正
することができる。なお、リミッタ部4以外の構成は、
実施形態1又は7と同様であるので、その説明は省略す
る。 (実施形態9)本実施形態では、実施形態1と同様に、
スイッチング素子Q1 ,Q2 の駆動周波数を変調して脈
流電圧V1 の山谷によるランプ電流の変動を低減すると
ともに、スイッチング素子Q1 ,Q2 のオンデューティ
を制御することによって、脈流電圧V1 の電圧変動によ
るインバータ回路1の出力変動を低減している。
Therefore, by setting the upper limit value V H and the lower limit value VL of the limiter unit 4 based on the voltage ripple of the smoothing capacitor C 1 , the output of the inverter circuit 1 due to the fluctuation of the power supply voltage of the AC power supply AC is set. Can be corrected. The configuration other than the limiter unit 4 is as follows.
Since it is the same as the first or seventh embodiment, the description is omitted. (Embodiment 9) In this embodiment, as in Embodiment 1,
By modulating the drive frequency of the switching elements Q 1 and Q 2 to reduce the fluctuation of the lamp current due to the peak and valley of the pulsating voltage V 1 , and controlling the on-duty of the switching elements Q 1 and Q 2 , the pulsating voltage thereby reducing variations in the output inverter circuit 1 according to the voltage variation of V 1.

【0087】本実施形態では、図29に示すように、実
施形態7の電源装置において、タイマー部6が、コンデ
ンサC6 の両端電圧VC6に応じてスイッチング素子
1 ,Q2 の駆動周波数を変調する周波数変調部6a
と、コンデンサC6 の両端電圧VC6に応じてスイッチン
グ素子Q1 ,Q2 のオンデューティを変調するデューテ
ィ変調部6bとから構成されている。
In the present embodiment, as shown in FIG. 29, in the power supply device of the seventh embodiment, the timer section 6 changes the drive frequency of the switching elements Q 1 and Q 2 according to the voltage V C6 across the capacitor C 6. Frequency modulator 6a for modulating
And a duty modulator 6b that modulates the on-duty of the switching elements Q 1 and Q 2 according to the voltage V C6 across the capacitor C 6 .

【0088】周波数変調部6aは、実施形態1で説明し
たように、トランジスタQ8 ,Q9,Q12から構成され
るカレントミラー回路と、タイマー用集積回路IC1
から構成される無安定マルチバイブレータ回路とから構
成される。デューティ変調部6bは、トランジスタQ13
〜Q16と、抵抗R9 と、コンデンサC7 と、汎用のタイ
マー用集積回路(例えば、NEC社製のμPC155
5)IC3 から構成される。周波数変調部6aのタイマ
ー用集積回路IC1 からタイマー用集積回路IC3のト
リガ端子TRIGに出力信号V6 が入力されると、タイ
マー用集積回路IC3 は出力信号V6 の立ち下がりによ
って、タイマー用集積回路IC3 の内部でディスチャー
ジ端子DISがグランドGNDから切り離され、ディス
チャージ端子DISとスレッショルド端子THが接続さ
れ、両端子DIS及びTHとグランドGND間に接続さ
れたコンデンサC7 はトランジスタQ16に流れる電流に
よって充電される。
[0088] Frequency modulation unit 6a, as described in Embodiment 1, astable composed transistors Q 8, Q 9, a current mirror circuit composed of Q 12, timer integrated circuit IC 1 like And a vibrator circuit. The duty modulation section 6b includes the transistor Q 13
, Q 16 , resistor R 9 , capacitor C 7, and a general-purpose timer integrated circuit (for example, μPC155 manufactured by NEC Corporation).
5) consists of IC 3. When the output signal V 6 to the trigger terminal TRIG the timer integrated circuit timer integrated circuit IC 3 from IC 1 of the frequency modulation unit 6a is inputted, timer integrated circuit IC 3 is the falling of the output signal V 6, timer discharge terminal DIS in internal use integrated circuit IC 3 is disconnected from the ground GND, the discharge terminal DIS and a threshold terminal TH is connected, the capacitor C 7 connected between the terminals DIS and TH and the ground GND through the transistor Q 16 It is charged by the flowing current.

【0089】ところで、トランジスタQ13のコレクタは
抵抗R12を介してコンデンサC6 及び抵抗R9 の接続点
に接続されており、コンデンサC6 の両端電圧VC6によ
りトランジスタQ13には脈流電圧V1 に比例した電流が
流れる。そして、トランジスタQ13,Q14からなるカレ
ントミラー回路とトランジスタQ15,Q16からなるカレ
ントミラー回路によって、トランジスタQ13に流れる電
流がトランジスタQ16に伝達される。したがって、コン
デンサC7 は脈流電圧V1 に比例した電流によって充電
され、スレッショルド端子THの電圧が制御電圧VCC
略3分の2に達すると、タイマー用集積回路IC3 の内
部でディスチャージ端子DISがグランドGNDに接続
されてコンデンサC7 が放電する。そして、スレッショ
ルド端子THの電圧が制御電圧VCCの略3分の1まで低
下すると、ディスチャージ端子DISとグランドGND
の接続が外れて、コンデンサC7 が再び充電される。
[0089] Incidentally, the collector of the transistor Q 13 is connected to a connection point of the capacitor C 6 and a resistor R 9 via the resistor R 12, the pulsating voltage to the transistor Q 13 by the voltage across V C6 of the capacitor C 6 current proportional to V 1 flows. Then, by the current mirror circuit consisting of a current mirror circuit and the transistor Q 15, Q 16 comprising transistors Q 13, Q 14, current flowing through the transistor Q 13 is transmitted to the transistor Q 16. Thus, the capacitor C 7 is charged by a current proportional to the pulsating voltage V 1, the voltage of the threshold terminal TH reaches 2 approximately 3 minutes of the control voltage V CC, the discharge terminal within the timer integrated circuit IC 3 DIS is connected to the ground GND capacitor C 7 and is discharged. When the voltage of the threshold terminal TH decreases to approximately one third of the control voltage V CC , the discharge terminal DIS and the ground GND
Out is connected, the capacitor C 7 is charged again.

【0090】タイマー用集積回路IC3 の出力端子OU
Tの電位は、コンデンサC7 の充電期間はハイレベルと
なり、それ以外の期間はローレベルとなる。したがっ
て、脈流電圧V1 が大きくなると、コンデンサC7 の充
電電流が大きくなり、コンデンサC7 の充電期間が短く
なるので、タイマー用集積回路IC3 の出力がハイレベ
ルとなる時間(オンデューティ)も短くなる。逆に、脈
流電圧V1 が小さくなると、コンデンサC7 の充電電流
が小さくなり、コンデンサC7 の充電期間が長くなるの
で、オンデューティは長くなる。
Output terminal OU of timer integrated circuit IC 3
Potential of T, the charging time of the capacitor C 7 is a high level, a period of rest is at a low level. Therefore, when the pulsating voltage V 1 is increased, the charging current of the capacitor C 7 is increased, the charging period of the capacitor C 7 is shortened, the time output of the timer integrated circuit IC 3 is at high level (on-duty) Is also shorter. Conversely, when the pulsating voltages V 1 decreases, the charging current of the capacitor C 7 is reduced, because the charging period of the capacitor C 7 is increased, the on-duty is the longer.

【0091】したがって、脈流電圧V1 が許容変動範囲
の最低電圧となるときに、タイマー用集積回路IC3
出力信号のオンデューティが50%となるようにコンデ
ンサC7 の充電電流を設定しておけば、脈流電圧V1
低くなると、オンデューティが50%に近付いて負荷出
力が増加するとともに、脈流電圧V1 が高くなると、オ
ンデューティが50%よりも低くなって負荷出力が低下
するので、脈流電圧V1 の変動による負荷出力の変動を
補正することができる。
[0091] Therefore, when the pulsating voltage V 1 is the lowest voltage of the allowable variation range, the on-duty of the output signal of the timer integrated circuit IC 3 sets the charging current of the capacitor C 7 such that the 50% if, when the pulsating voltages V 1 is lowered, together with the on-duty is increased load output close to 50%, when the pulsating voltages V 1 becomes higher, the load output is on-duty is lower than 50% since reduced, it is possible to correct the variation of the load output due to variations in the pulsating voltage V 1.

【0092】実施形態6又は7の電源装置では、電源電
圧の脈流によって発生する負荷出力のリップル成分を周
波数制御し、さらに電源電圧の電圧変動も周波数制御で
対応しているので、電源電圧の変動によって出力が大き
く変動する負荷に対しては、周波数を大きく変動させる
必要があり、出力の補正が十分に行えない場合がある
が、本実施形態ではオンデューティ変調によって負荷出
力を補正しているので、電源電圧変動により出力が変動
する負荷に対しても十分対応することができる。
In the power supply device according to the sixth or seventh embodiment, the ripple component of the load output generated by the pulsating flow of the power supply voltage is frequency-controlled, and the voltage fluctuation of the power supply voltage is also controlled by the frequency control. For a load whose output fluctuates greatly due to fluctuation, the frequency must be largely fluctuated and the output may not be sufficiently corrected. In this embodiment, the load output is corrected by on-duty modulation. Therefore, it is possible to sufficiently cope with a load whose output fluctuates due to power supply voltage fluctuation.

【0093】尚、交流電源ACの電圧変動に応じて負荷
出力を補正するように、オンデューティを変調させる回
路であれば、図29の回路以外の回路でもよいことは、
言うまでもない。なお、デューティ変調部6b以外の構
成は実施形態1又は7と同様であるので、その説明は省
略する。 (実施形態10)本実施形態の電源装置の回路図を図3
0に示す。
A circuit other than the circuit shown in FIG. 29 may be used as long as the circuit modulates the on-duty so that the load output is corrected according to the voltage fluctuation of the AC power supply AC.
Needless to say. The configuration other than the duty modulation unit 6b is the same as that of the first or seventh embodiment, and a description thereof will not be repeated. (Embodiment 10) FIG. 3 is a circuit diagram of a power supply device of this embodiment.
0 is shown.

【0094】インバータ回路1は、平滑コンデンサC1
の両端間に接続されたスイッチング素子Q1 ,Q2 と、
スイッチング素子Q2 のソース・ドレイン間に直列接続
されたインダクタL1 及びコンデンサC2 からなる第1
の共振系と、コンデンサC2の両端間にインダクタL2
及びコンデンサC3 を介して両フィラメントの電源側端
間に接続された負荷としてのランプLaと、ランプLa
の両フィラメントの非電源側端間に接続されたコンデン
サC8 と、インダクタL1 及びコンデンサC2の接続点
からコンデンサC1 及びスイッチング素子Q1 の接続点
に電流が流れる向きに両接続点間に接続されたダイオー
ドD9 と、コンデンサC2 と逆並列に接続されたダイオ
ードD10とから構成されており、インダクタL2 とコン
デンサC8 とから第2の共振系が構成される。ここで、
ダイオードD9 ,D10は、それぞれ、インダクタL1
びコンデンサC2 の接続点の電位Va をコンデンサC1
の電圧とグランドレベルにクランプする。
The inverter circuit 1 includes a smoothing capacitor C 1
Switching elements Q 1 and Q 2 connected between both ends of the
The inductor L is connected in series between the source and the drain of the switching element Q 2 1 and the first consisting of the capacitor C 2
A resonance system, the inductor L 2 across capacitor C 2
And a lamp La connected as a load between the power supply side ends of both filaments via a capacitor C 3 and a lamp La.
The capacitor C 8 connected between the non-power supply side end of both filaments, the inductor L 1 and between the connection points to the direction in which current flows to the junction of capacitor C 1 and the switching element Q 1 from the connection point of the capacitor C 2 a diode D 9 which is connected to, is composed of a capacitor C 2 and connected in antiparallel diodes D 10 Prefecture, the second resonance system is composed of the inductor L 2 and capacitor C 8 Prefecture. here,
Diode D 9, D 10, respectively, inductor L 1 and capacitor C 1 potential V a of the connection point of the capacitor C 2
Clamp to the voltage and ground level.

【0095】実施形態1のインバータ回路1では、負荷
電圧を帰還して入力力率を改善しているのに対して、本
実施形態のインバータ回路1では、コンデンサC2 の両
端電圧Va を帰還して入力力率を改善している。また、
本実施形態のインバータ回路1では第2の共振系を設け
たことにより、負荷電圧とはある程度独立に帰還電圧V
a の周波数特性を設定することができるため、特に放電
灯等のランプ負荷を用いた場合に、ランプ負荷を先行予
熱する時などの負荷が軽い時に、電圧Va を低減して平
滑コンデンサC1 の電圧上昇を防ぐことができる。
[0095] In the inverter circuit 1 of Embodiment 1, whereas have improved input power factor by feeding back the load voltage, the inverter circuit 1 of this embodiment, the feedback voltage across V a of the capacitor C 2 The input power factor has been improved. Also,
By providing the second resonance system in the inverter circuit 1 of the present embodiment, the feedback voltage V is somewhat independent of the load voltage.
it is possible to set the frequency characteristic of a, especially when using a lamp load of the discharge lamp such as a lamp load when a load such as is light when preheating the smoothing capacitor C 1 by reducing the voltage V a Voltage rise can be prevented.

【0096】ところで、脈流電圧V1 の山部において、
電圧Va の振幅が大きくなり平滑コンデンサC1 の電圧
よりも大きくなったり、グランドレベルよりも低くなる
と、ダイオードD9 又はD10がオンして、電圧Va の電
圧を平滑コンデンサC1 の電圧又はグランドレベルにク
ランプし、その振幅を略一定に保つ。そのため、電圧V
a のリップル成分が低下し、電圧Va を電源とする第2
の共振系において、全点灯時〔図31(a)〕にはラン
プLaを流れる電流ILaのクレストファクタがある程度
改善される。
By the way, at the peak of the pulsating voltage V 1 ,
Or larger than the amplitude increases and the voltage of the smoothing capacitor C 1 of the voltage V a, becomes lower than the ground level, the diode D 9 or D 10 of turned on, the voltage a voltage of the smoothing capacitor C 1 of the voltage V a Alternatively, it is clamped to the ground level and its amplitude is kept substantially constant. Therefore, the voltage V
ripple component of a is lowered, the second of the voltage V a power supply
In the above resonance system, at the time of full lighting (FIG. 31A), the crest factor of the current I La flowing through the lamp La is improved to some extent.

【0097】しかし、調光点灯時〔図31(b)〕など
インダクタL1 及びコンデンサC2からなる第1の共振
系の共振状態が弱くなると、コンデンサC2 の両端電圧
aの振幅が小さくなり、ダイオードD9 ,D10によっ
て電圧Va がコンデンサC1の電圧或いはグランドにク
ランプされなくなる。したがって、インバータ回路1の
駆動周波数を一定とした場合には、電圧Va のリップル
成分が増加し、実施形態1のインバータ回路1と同様に
脈流電圧V1 と略反相似形のランプ電流ILaが流れてク
レストファクタが急激に悪化する。
[0097] However, when the resonance of the first resonant system consisting of an inductor L 1 and capacitor C 2, such as during dimming lighting [FIG 31 (b)] becomes weak, the amplitude of the voltage across V a of the capacitor C 2 is small becomes, the voltage V a is no longer clamped to the voltage or the ground of the capacitor C 1 by the diode D 9, D 10. Therefore, when the driving frequency of the inverter circuit 1 is constant, the voltage V ripple component of a is increased, the lamp current I in substantially anti shape similar pulsating current voltage V 1 in the same manner as the inverter circuit 1 of Embodiment 1 La flows and the crest factor deteriorates rapidly.

【0098】そのため、本実施形態では、実施形態1と
同様に、脈流電圧V1 の山部においてインバータ回路1
の駆動周波数を下げてランプ電流ILaを増加させるとと
もに、脈流電圧V1 の谷部において駆動周波数を上げて
ランプ電流ILaを低下させているので、ランプ電流ILa
のリップル成分が減少して、クレストファクタを改善す
ることができる。また、全点灯時よりも調光点灯時の周
波数変調の度合いを大きくすることによって、調光点灯
時のランプ電流のクレストファクタを一層改善すること
ができる。
[0098] Therefore, in the present embodiment, similarly to Embodiment 1, the inverter circuit 1 in the mountain portion of the pulsating voltages V 1
With increasing lamp current I La lowering the driving frequency of, since lowering the lamp current I La by increasing the driving frequency at the valleys of the pulsating voltage V 1, the lamp current I La
Can be reduced to improve the crest factor. Further, the crest factor of the lamp current at the time of dimming lighting can be further improved by increasing the degree of frequency modulation at the time of dimming lighting than at the time of full lighting.

【0099】尚、インバータ回路1以外の構成は実施形
態1又は7と同様であるので、その説明は省略する。ま
た、本実施形態のインバータ回路1には、実施形態7の
制御回路を適用しているが、実施形態1乃至9のいずれ
の制御回路を適用しても同等の効果が得られることは言
うまでもない。 (実施形態11)本実施形態の電源装置の回路図を図3
2に示す。
Since the configuration other than the inverter circuit 1 is the same as that of the first or seventh embodiment, the description is omitted. Further, although the control circuit of the seventh embodiment is applied to the inverter circuit 1 of the present embodiment, it goes without saying that the same effect can be obtained by applying any of the control circuits of the first to ninth embodiments. . (Embodiment 11) FIG. 3 is a circuit diagram of a power supply device according to this embodiment.
It is shown in FIG.

【0100】本実施形態は、従来例で説明した図57の
電源装置に実施形態7の制御回路2を適用したものであ
り、実施形態1と同様に、脈流電圧V1 の山部におい
て、インバータ回路1の駆動周波数を下げてランプ電流
Laを増加させるとともに、脈流電圧V1 の山部におい
ては、インバータ回路1の駆動周波数を上げてランプ電
流ILaを低下させているので、ランプ電流ILaのクレス
トファクタを改善することができる。さらに、ランプL
aの全点灯時よりも調光点灯時において、周波数変調の
度合いを高めることにより、調光点灯時のランプ電流I
Laのクレストファクタを改善することができる。
In the present embodiment, the control circuit 2 of the seventh embodiment is applied to the power supply device of FIG. 57 described in the conventional example, and, as in the first embodiment, at the peak of the pulsating voltage V 1 , Since the driving frequency of the inverter circuit 1 is decreased to increase the lamp current I La, and at the peak of the pulsating voltage V 1 , the driving frequency of the inverter circuit 1 is increased to decrease the lamp current I La. The crest factor of the current I La can be improved. Further, the lamp L
By increasing the degree of frequency modulation at the time of dimming lighting than at the time of full lighting of a, the lamp current I at the time of dimming lighting is increased.
La crest factor can be improved.

【0101】尚、インバータ回路1の構成は図53と同
様であり、インバータ回路1以外の構成は実施形態7と
同様であるので、その説明は省略する。なお、本実施形
態では、図53の電源装置に実施形態7の制御回路2を
適用しているが、実施形態1乃至9のいずれの制御回路
を適用しても同等の効果が得られることは言うまでもな
い。 (実施形態12)本実施形態の電源装置の回路図を図3
3に示す。
The configuration of the inverter circuit 1 is the same as that shown in FIG. 53, and the configuration other than the inverter circuit 1 is the same as that of the seventh embodiment, so that the description thereof is omitted. In the present embodiment, the control circuit 2 of the seventh embodiment is applied to the power supply device of FIG. 53. Needless to say. (Embodiment 12) FIG. 3 is a circuit diagram of a power supply device according to this embodiment.
3 is shown.

【0102】本実施形態では、実施形態11の電源装置
において、コンデンサC1 ,C9 間にコンデンサC1
らコンデンサC9 に電流が流れる向きにダイオードD11
を挿入し、ダイオードD11及びコンデンサC9 と並列に
コンデンサC13を接続し、スイッチング素子Q1 ,Q2
の接続点をダイオードD10及びインダクタL2 を介して
ダイオードD11及びコンデンサC1 の接続点に接続して
いる。尚、ダイオードD10は、スイッチング素子Q1
2 の接続点からダイオードD11及びコンデンサC1
接続点に電流が流れる向きに挿入されている。
[0102] In the present embodiment, in the power supply device of Embodiment 11, the capacitor C 1, the diode from the capacitor C 1 between C 9 in the direction in which a current flows to the capacitor C 9 D 11
Insert the connect a capacitor C 13 in parallel with the diode D 11 and the capacitor C 9, the switching elements Q 1, Q 2
The diode D 11 connection points via a diode D 10 and the inductor L 2 and are connected to the connection point of the capacitor C 1. A diode D 10 represent respectively the particle diameters switching element Q 1,
Current from the connecting point Q 2 'to the connection point of the diodes D 11 and the capacitor C 1 is inserted in the direction of flow.

【0103】本実施形態では、ダイオードD10,D11
インダクタL2 と平滑コンデンサC1 から降圧チョッパ
を構成し、平滑コンデンサC1 の平滑電圧を低減して、
入力力率歪みを改善している。また、実施形態1と同様
に、脈流電圧V1 の山部において、インバータ回路1の
駆動周波数を下げてランプ電流ILaを増加させるととも
に、脈流電圧V1 の山部においては、インバータ回路1
の駆動周波数を上げてランプ電流ILaを低下させている
ので、ランプ電流ILaのクレストファクタを改善するこ
とができる。さらに、ランプLaの全点灯時よりも調光
点灯時において、周波数変調の度合いを高めることによ
り、調光点灯時のランプ電流ILaのクレストファクタを
改善することができる。
In this embodiment, a step-down chopper is constituted by the diodes D 10 and D 11 , the inductor L 2 and the smoothing capacitor C 1, and the smoothing voltage of the smoothing capacitor C 1 is reduced.
The input power factor distortion has been improved. Similarly to the first embodiment, at the peak of the pulsating voltage V 1 , the drive frequency of the inverter circuit 1 is reduced to increase the lamp current I La, and at the peak of the pulsating voltage V 1 , the inverter circuit 1
Is increased to lower the lamp current I La , so that the crest factor of the lamp current I La can be improved. Furthermore, the crest factor of the lamp current I La during dimming operation can be improved by increasing the degree of frequency modulation during dimming operation rather than at full operation of the lamp La .

【0104】尚、インバータ回路1以外の構成は実施形
態7又は11と同様であるので、その説明は省略する。
また、本実施形態では実施形態7の制御回路2を用いて
いるが、実施形態1乃至9のいずれの制御回路を用いて
も同等の効果が得られることは言うまでもない。 (実施形態13)本実施形態の電源装置の回路図を図3
4に、各部の波形を図35に示す。
Since the configuration other than the inverter circuit 1 is the same as that of the seventh or eleventh embodiment, the description is omitted.
In the present embodiment, the control circuit 2 of the seventh embodiment is used. However, it goes without saying that the same effect can be obtained by using any of the control circuits of the first to ninth embodiments. (Embodiment 13) FIG. 3 is a circuit diagram of a power supply device according to this embodiment.
FIG. 35 shows the waveform of each part in FIG.

【0105】検出部3は、全波整流器DBの脈流電圧V
1 を抵抗R1 ,R2 で分圧した検出電圧V1 ’を、コン
パレータCP1 の反転入力端子に出力する。コンパレー
タCP1 の比反転入力端子には、制御電圧VCCを抵抗R
3 ,R4 で分圧した電圧V7 〔=VCC×R4 /(R3
4 )〕が入力されており、コンパレータCP1 は電圧
1 ’を電圧V7 と比較する。
The detecting section 3 detects the pulsating voltage V of the full-wave rectifier DB.
A detection voltage V 1 ′ obtained by dividing 1 by the resistors R 1 and R 2 is output to the inverting input terminal of the comparator CP 1 . The control voltage V CC is connected to the ratio inverting input terminal of the comparator CP 1 with a resistor R.
3, the voltage V 7 obtained by dividing by R 4 minutes [= V CC × R 4 / ( R 3 +
R 4 )] is input, and the comparator CP 1 compares the voltage V 1 ′ with the voltage V 7 .

【0106】コンパレータCP1 の出力端子はトランジ
スタQ5 のベースに接続され、コンパレータCP1 の出
力がローレベルの時にはトランジスタQ5 はオフし、コ
ンパレータCP1 の出力がハイレベルの時にはトランジ
スタQ5 はオンして、トランジスタQ6 に電流I1 が流
れる。トランジスタQ6 ,Q7 はカレントミラー回路を
構成しており、トランジスタQ7 のコレクタは、電流I
1 よりも大きな電流を供給する基本周波数設定回路5a
に接続される。また、トランジスタQ7 のコレクタは、
トランジスタQ8 ,Q9 ,Q12からなるカレントミラー
回路に接続され、このカレントミラー回路がタイマー部
6の入力部を構成しており、トランジスタQ8 には電流
2 と電流I1 との差の電流I3 (=I2 −I1 )が流
れる。
[0106] The output terminal of the comparator CP 1 is connected to the base of the transistor Q 5, when the output of the comparator CP 1 is at the low level, the transistor Q 5 is turned off, the transistor Q 5 when the output is at the high level of the comparator CP 1 is oN, current I 1 flows through the transistor Q 6. The transistors Q 6 and Q 7 form a current mirror circuit, and the collector of the transistor Q 7
Basic frequency setting circuit 5a for supplying a current larger than 1
Connected to. In addition, the collector of the transistor Q 7 is,
The current mirror circuit is connected to a current mirror circuit composed of transistors Q 8 , Q 9 , and Q 12 , and this current mirror circuit constitutes an input section of the timer section 6. The transistor Q 8 has a difference between the current I 2 and the current I 1. current I 3 (= I 2 -I 1 ) flows.

【0107】電圧V1 ’が電圧V7 よりも小さい期間T
L では、トランジスタQ5 はオフして、電流I1 は流れ
ないので、電流I3 は電流I2 に等しくなる。一方、電
圧V1 ’が電圧V7 よりも大きい期間TH では、トラン
ジスタQ5 はオンして、電流I1 が流れ、電流I3 には
電流I2 と電流I1 の差(I2 −I1 )の電流が流れ
る。
The period T during which the voltage V 1 ′ is smaller than the voltage V 7
In L, the transistor Q 5 is turned off, the current I 1 does not flow, the current I 3 is equal to the current I 2. On the other hand, the larger the period T H than the voltage V 1 'voltage V 7, the transistor Q 5 is turned on, a current I 1 flows, the difference between the current I 2 and the current I 1 is the current I 3 (I 2 - The current of I 1 ) flows.

【0108】ここで、スイッチング素子Q1 ,Q2 の駆
動周波数は実施形態1で説明したように電流I3 によっ
て決定されるので、電流I3 が大きい期間TL では、コ
ンデンサC5 の充電期間が短く、すなわち、駆動周波数
は高くなり、電流I3 が小さい期間TH では、コンデン
サC5 の充電期間が長く、すなわち、駆動周波数は低く
なる。このように、スイッチング素子Q1 ,Q2 の駆動
周波数は電流I3 の大きさに応じて二通りの値に設定さ
れ、電圧V1 ’が電圧V7 よりも大きい期間TH では、
駆動周波数を低くしてランプ電流ILaを増加させるとと
もに、電圧V1’が電圧V7 よりも小さい期間TL
は、駆動周波数を高くしてランプ電流ILaを低下させて
いるので、脈流電圧V1 の山谷でランプ電流ILaのリッ
プル成分を低減することができ、クレストファクタを改
善することができる。
Here, since the driving frequency of the switching elements Q 1 and Q 2 is determined by the current I 3 as described in the first embodiment, during the period T L where the current I 3 is large, the charging period of the capacitor C 5 is short, i.e., the driving frequency is high, the current I 3 is small period T H, longer charging period of the capacitor C 5, i.e., the driving frequency decreases. As described above, the driving frequencies of the switching elements Q 1 and Q 2 are set to two values according to the magnitude of the current I 3 , and during the period T H in which the voltage V 1 ′ is larger than the voltage V 7 ,
Since the driving frequency is lowered to increase the lamp current I La, and during the period TL in which the voltage V 1 ′ is smaller than the voltage V 7 , the driving frequency is increased to decrease the lamp current I La , The ripple component of the lamp current I La can be reduced at the peak and the valley of the voltage V 1 , and the crest factor can be improved.

【0109】本実施形態では、コンパレータCP1 のし
きい値となる電圧V7 を調整することによって、スイッ
チング素子Q1 ,Q2 の駆動周波数が低い期間TH と、
駆動周波数が高い期間TL とを調整することができる。
また、基本周波数設定回路5aの電流I2 によって期間
H における駆動周波数を設定し、抵抗R11で決定され
るトランジスタQ6 の電流I1 によって期間TL におけ
る駆動周波数を設定することができるので、実施形態1
と同様に、脈流電圧V1 (交流電源ACの電源電圧)に
応じてランプ電流ILaのクレストファクタを改善するこ
とができる。
[0109] In this embodiment, by adjusting the voltage V 7 which is a threshold value of the comparator CP 1, the driving frequency of the switching elements Q 1, Q 2 periods of low T H,
The period TL during which the drive frequency is high can be adjusted.
Further, to set the drive frequency in the period T H by the current I 2 of the fundamental frequency setting circuit 5a, since the current I 1 of transistor Q 6, which is determined by the resistor R 11 can set the drive frequency in the period T L , Embodiment 1
Similarly, the crest factor of the lamp current I La can be improved according to the pulsating voltage V 1 (the power supply voltage of the AC power supply AC).

【0110】なお、駆動周波数制御部5以外の構成は実
施形態1と同様であるので、その説明は省略する。 (実施形態14)本実施形態の電源装置の回路図を図3
6に、各部の波形を図37に示す。本実施形態では、実
施形態1の電源装置においてリミッタ部上限下限設定回
路4cが、ランプLaに流れるランプ電流ILaをカレン
トトランスCT1 で検出し、ランプ電流ILaに応じてリ
ミッタ部4のしきい値V3 ,V4 、すなわち、上限値V
H 及び下限値VL を設定することによって、ランプ電流
Laが変動すると変動分を補正する動作を行うととも
に、ランプ電流ILaのクレストファクタを改善してい
る。
The configuration other than the drive frequency control unit 5 is the same as that of the first embodiment, and a description thereof will be omitted. (Embodiment 14) FIG. 3 is a circuit diagram of a power supply device according to this embodiment.
FIG. 37 shows the waveform of each part in FIG. In this embodiment, the limiter portion upper limit setting circuit 4c in the power supply device of Embodiment 1 detects a lamp current I La that flows through the lamp La in the current transformer CT 1, the limiter portion 4 Works in accordance with the lamp current I La Threshold values V 3 and V 4 , that is, upper limit value V
By setting the H and the lower limit value V L, the lamp current I La is performs an operation for correcting the variation and fluctuates, have improved crest factor of the lamp current I La.

【0111】すなわち、リミッタ部上限下限設定回路4
cはランプ電流ILaのピーク値と実効値とを検出してお
り、表1に示すように、ランプ電流ILaの目標値よりも
ピーク値が大きければ、リミッタ部4の下限値VL を低
くし、ランプ電流ILaの実効値が目標値よりも大きけれ
ば、リミッタ部4の上限値VH を低くする。このよう
に、ランプ電流ILaを検出してリミッタ部4 の上限値V
H 及び下限値VL を制御することにより、ランプ電流I
Laの変動を補正するとともに、クレストファクタの低減
を図ることができる。
That is, the limiter unit upper / lower limit setting circuit 4
c is detected the peak value and the effective value of the lamp current I La, as shown in Table 1, the larger the peak value than the target value of the lamp current I La, the lower limit V L of the limiter portion 4 If the effective value of the lamp current I La is larger than the target value, the upper limit value V H of the limiter unit 4 is reduced. Thus, the upper limit V of the limiter portion 4 detects the lamp current I La
By controlling H and the lower limit VL , the lamp current I
The variation of La can be corrected, and the crest factor can be reduced.

【0112】尚、リミッタ部4以外の構成は実施形態1
と同様であるので、その説明は省略する。
The structure other than the limiter unit 4 is the same as that of the first embodiment.
Therefore, the description is omitted.

【0113】[0113]

【表1】 [Table 1]

【0114】(実施形態15)本実施形態の電源装置の
回路図を図37に、各部の波形を図38に示す。この電
源装置では、実施形態1の電源装置において、検出部3
が全波整流器DBの脈流電圧V1 を抵抗R1 ,R2 で分
圧し、この分圧値に基づいてプログラマグル電源部8が
検出電圧V1 ’を発生する。リミッタ部4では、検出電
圧V1 ’を上限値VH 及び下限値VL で波形成形した電
圧V2 を出力する。そして、駆動周波数制御部5は電圧
2 に基づいてスイッチング素子Q1 ,Q2 の駆動周波
数を決定する。
(Embodiment 15) FIG. 37 is a circuit diagram of a power supply device according to the present embodiment, and FIG. 38 shows waveforms of respective parts. In this power supply device, the detection unit 3 is different from the power supply device of the first embodiment.
There dividing the pulsating voltage V 1 of the full-wave rectifier DB by resistors R 1, R 2, programmer glue supply unit 8 generates a detection voltages V 1 'on the basis of the partial pressure value. The limiter portion 4, and outputs the voltage V 2 obtained by waveform shaping the detection voltage V 1 'at the upper limit value V H and the lower limit value V L. Then, the drive frequency control unit 5 determines the drive frequency of the switching elements Q 1 and Q 2 based on the voltage V 2 .

【0115】ここで、図38に示すように、プログラマ
ブル電源部8はランプLaの負荷特性を考慮した電圧V
1 ’を出力する。すなわち、プログラマブル電源部8は
抵抗R1 ,R2 の分圧値が0Vとなるのを検出して、脈
流電圧V1 とリミッタ部4に出力する検出信号V1 ’と
を同期させる。なお、リミッタ部4より後段の制御回路
2の動作は実施形態1と同様であるので、その説明は省
略する。
Here, as shown in FIG. 38, the programmable power supply unit 8 supplies a voltage V in consideration of the load characteristic of the lamp La.
Outputs 1 '. That is, the programmable power supply unit 8 detects that the divided voltage value of the resistors R 1 and R 2 becomes 0 V, and synchronizes the pulsating voltage V 1 with the detection signal V 1 ′ output to the limiter unit 4. The operation of the control circuit 2 downstream of the limiter unit 4 is the same as that of the first embodiment, and a description thereof will be omitted.

【0116】このように、プログラマブル電源部8が予
め負荷特性を考慮した検出電圧V1’を出力することに
より、スイッチング素子Q1 ,Q2 の駆動周波数を補正
することができ、ランプ電流ILaのクレストファクタを
改善することができる。 (実施形態16)本実施形態の電源装置の回路図を図3
9に、各部の波形図を図40に示す。
As described above, since the programmable power supply unit 8 outputs the detection voltage V 1 ′ in consideration of the load characteristics in advance, the drive frequency of the switching elements Q 1 and Q 2 can be corrected, and the lamp current I La Can be improved. (Embodiment 16) FIG. 3 is a circuit diagram of a power supply device of this embodiment.
9 shows a waveform diagram of each part in FIG.

【0117】本実施形態では、実施形態1の電源装置に
おいて、ランプ電流検出回路9がランプLaの一方のフ
ィラメントに接続された電流検出手段9aを用いてラン
プ電流ILaを検出しており、ランプ電流検出回路9がラ
ンプ電流ILaが急激な増加を検出すると、スイッチング
素子Q1 ,Q2 の駆動周波数を一時的に高くして、ラン
プ電流ILaの暴走を防止している。
In the present embodiment, in the power supply device of the first embodiment, the lamp current detecting circuit 9 detects the lamp current I La by using the current detecting means 9a connected to one filament of the lamp La. When the current detection circuit 9 detects a sudden increase in the lamp current I La , the drive frequency of the switching elements Q 1 and Q 2 is temporarily increased to prevent runaway of the lamp current I La .

【0118】ランプ電流検出回路9には、ランプ電流I
Laの上限値Imax が予め設定されている。例えば、図4
0に示すように、制御回路2の誤動作等によってランプ
電流ILaが急激に増加して上限値Imax を越えると、ラ
ンプ電流検出回路9はランプ電流ILaが上限値Imax
越えたことを検出し、タイマー部6に所定期間Ta だけ
電流Iaを出力する。
The lamp current detection circuit 9 has a lamp current I
Limit I max of La is set in advance. For example, FIG.
As shown by 0, when the lamp current I La suddenly increases due to malfunction of the control circuit 2 and exceeds the upper limit I max , the lamp current detection circuit 9 determines that the lamp current I La has exceeded the upper limit I max. detects and outputs a predetermined period T a by current Ia to the timer unit 6.

【0119】タイマー部6では、ランプ電流検出回路9
から電流Iaが入力されると、トランジスタQ8 に流れ
る電流が(I3 +Ia)に増加するので、コンデンサC
5 の充電電流が大きくなり、充電期間が短くなる。した
がって、期間Ta において、スイッチング素子Q1 ,Q
2 の駆動周波数が一時的に高い値f1 に設定され、ラン
プLaに流れるランプ電流ILaが減少する。そして、所
定期間Ta が経過した後、ランプ電流検出回路9はタイ
マー部6に電流Iaを流すのを止めて、スイッチング素
子Q1 ,Q2 の駆動周波数を通常動作時の駆動周波数f
L に戻すことにより、ランプを正常に点灯させることが
できる。
In the timer section 6, the lamp current detection circuit 9
, The current flowing through the transistor Q 8 increases to (I 3 + Ia).
5, the charging current is increased, and the charging period is shortened. Accordingly, in the period T a, the switching elements Q 1, Q
The driving frequency of No. 2 is temporarily set to a high value f1, and the lamp current I La flowing through the lamp La decreases. After the predetermined time period T a has elapsed, the lamp current detection circuit 9 to stop the flow the current Ia to the timer section 6, the switching elements Q 1, Q 2 of the driving frequency f of the normal operation of the driving frequency
By returning to L , the lamp can be lit normally.

【0120】ところで、ランプ電流検出回路9がタイマ
ー部6に電流Iaを流す期間Ta は、ランプ電流ILa
上限値Imax と駆動周波数f1 と期間Ta においてラン
プ電流ILaが減少する度合とからランプ電流ILaが正常
点灯時の値に低減するまでの時間を概算し、その値を設
定してもよい。また、ランプ電流ILaの下限値を設定し
ておき、ランプ電流ILaが所定の下限値まで低減したと
きに、ランプ電流検出回路9がタイマー部6に電流Ia
を流すのを停止してもよい。また更に、ランプ電流検出
回路9からタイマー部6に流す電流Iaを、時間の経過
とともに除々に減少させて、スムーズに通常の制御に戻
してもよい。
[0120] Incidentally, the period T a lamp current detecting circuit 9 is flow a current Ia to the timer unit 6, the lamp current I La is decreased at the upper limit value I max and the driving frequency f 1 and the period T a of the lamp current I La From the degree, the time until the lamp current I La decreases to the value at the time of normal lighting may be roughly estimated, and the value may be set. Alternatively, it is acceptable to set the lower limit value of the lamp current I La, the lamp current when the I La is reduced to a predetermined lower limit value, the lamp current detecting circuit 9 is a current Ia to the timer section 6
May be stopped. Further, the current Ia flowing from the lamp current detection circuit 9 to the timer section 6 may be gradually reduced with the passage of time to smoothly return to the normal control.

【0121】なお、ランプ電流検出回路9以外の構成は
実施形態1と同様であるので、その説明は省略する。 (実施形態17)本実施形態の電源装置の回路図を図4
1に、各部の波形図を図42に示す。本実施形態では、
実施形態1の電源装置において、ランプ電流ILaが所定
値よりも減少するのをランプ電流検出回路9が検出する
と、インバータ回路1のスイッチング素子Q1 ,Q2
駆動周波数を一定期間低くして、ランプ電流ILaを増加
させることによって、ランプLaの立ち消えを防止して
いる。
The configuration other than the lamp current detection circuit 9 is the same as that of the first embodiment, and a description thereof will be omitted. (Embodiment 17) FIG. 4 is a circuit diagram of a power supply device according to this embodiment.
FIG. 42 shows a waveform diagram of each part. In this embodiment,
In the power supply device of the first embodiment, when the lamp current detection circuit 9 detects that the lamp current I La decreases below a predetermined value, the drive frequency of the switching elements Q 1 and Q 2 of the inverter circuit 1 is reduced for a certain period. By increasing the lamp current I La , the extinguishing of the lamp La is prevented.

【0122】ランプ電流検出回路9では予めランプ電流
Laの下限値Imin が設定されており、例えば、図42
に示すようにランプ電流ILaが除々に低下して、下限値
min に達すると、ランプ電流検出回路9はランプ電流
Laが下限値Imin まで低下したことを検出し、所定期
間Tb の間だけ、駆動周波数制御部5のトランジスタQ
18に電流Ibを出力する。
In the lamp current detection circuit 9, the lower limit value I min of the lamp current I La is set in advance.
When the lamp current I La gradually decreases and reaches the lower limit value I min as shown in FIG. 7, the lamp current detection circuit 9 detects that the lamp current I La has dropped to the lower limit value I min , and a predetermined period T b , The transistor Q of the drive frequency control unit 5
The current Ib is output to 18 .

【0123】トランジスタQ17,Q18はカレントミラー
回路を構成しており、トランジスタQ18に電流が流れる
と、駆動周波数制御部5からタイマー部6に流れる電流
の一部(=Ib)がトランジスタQ17に流れ、トランジ
スタQ8 に流れる電流は(I3 −Ib)となる。したが
って、トランジスタQ8 を流れる電流が通常時よりも電
流Ibだけ減少するので、コンデンサC5 の充電時間が
長くなり、スイッチング素子Q1 ,Q2 の駆動周波数が
L からf2 に低くなる(fL >f2 )。この間、ラン
プLaに流れるランプ電流ILaは一時的に大きくなり、
ランプ電流ILaが増加する。そして、所定期間Tb の経
過後に、ランプ電流検出回路9は駆動周波数制御部5に
電流Ibを流すのを止めて、通常の制御に戻すことによ
り、ランプLaを正常に点灯させることができる。
The transistors Q 17 and Q 18 constitute a current mirror circuit. When a current flows through the transistor Q 18 , a part of the current (= Ib) flowing from the drive frequency control unit 5 to the timer unit 6 is reduced by the transistor Q 18. flow 17, the current flowing through the transistor Q 8 becomes (I 3 -Ib). Thus, the current flowing through the transistor Q 8 is reduced by the current Ib than normal, the charging time of the capacitor C 5 is increased, the driving frequency of the switching elements Q 1, Q 2 decreases from f L to f 2 ( f L > f 2 ). During this time, the lamp current I La flowing through the lamp La temporarily increases,
The lamp current I La increases. Then, after a predetermined time period T b, lamp current detection circuit 9 to stop the flow the current Ib to the driving frequency control unit 5, by returning to the normal control, it is possible to light the lamp La normally.

【0124】ところで、ランプ電流ILaの下限値Imin
と、検出後の駆動周波数f2 と、ランプ電流ILaが増加
する度合いによって、ランプ電流ILaが正常点灯時の値
に達するまでの時間を概算し、その値を所定期間Tb
してもよい。また、ランプ電流ILaの上限値を設定し、
ランプ電流ILaが所定の上限値まで増加したときに、ラ
ンプ電流検出回路9が電流Ibを流すのを停止してもよ
い。また更に、電流Ibを時間の経過とともに徐々に減
少させることで、スムーズに通常の制御に戻すようにし
ても良い。
Incidentally, the lower limit value I min of the lamp current I La
When a drive frequency f 2 after the detection, the degree to which the lamp current I La increases, the lamp current I La is approximate the time to reach the value of the normal lighting, may be the value as a predetermined time period T b . Also, an upper limit value of the lamp current I La is set,
When the lamp current I La has increased to a predetermined upper limit, the lamp current detection circuit 9 may stop flowing the current Ib. Further, the control may be smoothly returned to the normal control by gradually decreasing the current Ib with the passage of time.

【0125】なお、ランプ電流検出回路9以外の構成は
実施形態1と同様であるので、その説明は省略する。 (実施形態18)本実施形態では、例えば実施形態16
又は17の電源装置などのように、脈流電圧V1 の山部
において、包絡線の極大点を持つようなランプ電流ILa
が得られる回路において、ランプ電流ILaのクレストフ
ァクタを改善している。
The configuration other than the lamp current detection circuit 9 is the same as that of the first embodiment, and a description thereof will be omitted. (Embodiment 18) In this embodiment, for example, Embodiment 16
Or the lamp current I La having the maximum point of the envelope at the peak of the pulsating voltage V 1 as in the power supply device of FIG.
Is obtained, the crest factor of the lamp current I La is improved.

【0126】このような電源装置の波形を図43に示
す。上述のようにスイッチング素子Q1 ,Q2 の駆動周
波数変調の下限値fL を略一定とすると、脈流電圧V1
の山部においてランプ電流ILaは更に増加し、クレスト
ファクタが悪化する。そこで、脈流電圧V1 の谷部付近
では、制御回路2が駆動周波数fを上限値fH にクラン
プして、ランプ電流ILaの増加を抑制する。次に、制御
回路2は駆動周波数fを上限値fH から除々に低下させ
ることによって、ランプ電流ILaを増加させる。そし
て、駆動周波数fが下限値fL に達すると、制御回路2
は再び駆動周波数fを増加させ、脈流電圧V1 の山部付
近でのランプ電流ILaを低減する。さらに、脈流電圧V
1 のピークを越えると、制御回路2は駆動周波数fを除
々に低下させて、駆動周波数fが下限値fL に達したと
ころで、再び、制御回路2は駆動周波数fを除々に高く
していき、駆動周波数fを上限値fH でクランプする。
以後、脈流電圧V1 に同期して制御回路2は上述の動作
を繰り返す。
FIG. 43 shows a waveform of such a power supply device. As described above, assuming that the lower limit f L of the driving frequency modulation of the switching elements Q 1 and Q 2 is substantially constant, the pulsating voltage V 1
The lamp current I La further increases at the peak of, and the crest factor deteriorates. Therefore, in the vicinity of the valley pulsating voltage V 1, the control circuit 2 clamps the driving frequency f to the upper limit value f H, suppressing an increase in the lamp current I La. Next, the control circuit 2 increases the lamp current I La by gradually lowering the drive frequency f from the upper limit value f H. When the drive frequency f reaches the lower limit value f L , the control circuit 2
Increases the driving frequency f again, and reduces the lamp current I La near the peak of the pulsating voltage V 1 . Further, the pulsating voltage V
When the peak exceeds 1 , the control circuit 2 gradually lowers the drive frequency f. When the drive frequency f reaches the lower limit value f L , the control circuit 2 gradually increases the drive frequency f again. clamps the driving frequency f at the upper limit value f H.
Thereafter, the control circuit 2 in synchronization with the pulsating voltage V 1 was the above-described operation is repeated.

【0127】このように、本実施形態では、脈流電圧V
1 の谷部と山部の間の、ランプ電流ILaの包絡線が最小
となる時に、スイッチング素子Q1 ,Q2 の駆動周波数
fを一番低くしてランプ電流ILaを増加するとともに、
ランプ電流ILaの包路線が最大となる時に、駆動周波数
fを高くしてランプ電流ILaを小さくすることにより、
ランプ電流ILaを補正して略一定の電流ILa’を得るこ
とができ、電流ILa’のクレストファクタを改善するこ
とができる。 (実施形態19)本実施形態では、実施形態10の電源
装置において、脈流電圧V1 の山部において、ランプL
aに流れるランプ電流ILaを検出し、その絶対値を用い
てフィードバック制御を行っている。
As described above, in the present embodiment, the pulsating voltage V
When the envelope of the lamp current I La between the valley and the peak of 1 is minimized, the driving frequency f of the switching elements Q 1 and Q 2 is made the lowest and the lamp current I La is increased.
When the envelope of the lamp current I La becomes maximum, the driving frequency f is increased to decrease the lamp current I La ,
By correcting the lamp current I La , a substantially constant current I La ′ can be obtained, and the crest factor of the current I La ′ can be improved. In (Embodiment 19) In this embodiment, a power supply device of embodiment 10, the crests of the pulsating voltage V 1, the lamp L
The lamp current I La flowing through a is detected, and feedback control is performed using the absolute value.

【0128】一般に、脈流電圧V1 の電圧変動や、ラン
プLaの周囲温度の変動等の影響により、ランプLaの
ランプ電流ILaが変動する。実施形態9の回路構成で放
電灯負荷を点灯した場合、図44(a)〜(c)に示す
ように、脈流電圧V1 の山部において特にランプ電流I
Laが大きく変動する。例えば、ランプ電流ILaが増加す
る場合は、図44(b)に示すように、主として脈流電
圧V1 の山部で増加し、ランプ電流ILaが低下する場合
も、図44(c)に示すように、主として脈流電圧V1
の山部で減少する傾向が見られる。
In general, the lamp current I La of the lamp La fluctuates due to the fluctuation of the pulsating voltage V 1 and the fluctuation of the ambient temperature of the lamp La. When lit the discharge lamp load circuit configuration of the embodiment 9, as shown in FIG. 44 (a) ~ (c) , in particular a lamp current I in the mountain portion of the pulsating voltages V 1
La fluctuates greatly. For example, when the lamp current I La is increased, as shown in FIG. 44 (b), an increase primarily in the mountains of the pulsating voltage V 1, even when the lamp current I La decreases, Fig 44 (c) as shown in, primarily pulsating voltages V 1
There is a tendency to decrease in the mountains.

【0129】したがって、本実施形態では、脈流電圧V
1 の山部においてランプ電流ILaを検出し、ランプ電流
Laが大きい場合は、スイッチング素子Q1 ,Q2 の駆
動周波数fを高くしてランプ電流ILaを低減し、ランプ
電流ILaが小さい場合は、スイッチング素子Q1 ,Q2
の駆動周波数fを低くしてランプ電流ILaを増加させて
いる。このように、電源電圧に比べて検出の容易な脈流
電圧V1 の山部におけるランプ電流ILaの変動を検出し
て、ランプ電流ILaが略一定となるように制御している
ので、ランプLaを安定的に点灯させることができる。
Therefore, in the present embodiment, the pulsating voltage V
Detecting a lamp current I La in one peak portion, when the lamp current I La is large, reducing the lamp current I La by increasing the driving frequency f of the switching element Q 1, Q 2, the lamp current I La is If smaller, the switching elements Q 1 , Q 2
Is lowered to increase the lamp current I La . As described above, since the fluctuation of the lamp current I La at the peak of the pulsating voltage V 1 which is easily detected as compared with the power supply voltage is detected and the lamp current I La is controlled to be substantially constant, The lamp La can be stably turned on.

【0130】なお、回路構成は実施形態10と同様であ
るので、その説明は省略する。 (実施形態20)本実施形態の電源装置の回路図を図4
5に、各部の波形図を図46に示す。本実施形態では、
実施形態1の電源装置において、ランプ電流検出回路9
を放電灯からなるランプLaと直列に接続し、制御回路
2のタイマー部6とドライバ部7との間に間引き制御部
10を設けており、間引き制御部10はタイマー部6の
出力電圧V6 に基づいて出力信号V8 をドライバ部7に
出力している。
Since the circuit configuration is the same as that of the tenth embodiment, the description is omitted. (Embodiment 20) FIG. 4 is a circuit diagram of a power supply device according to this embodiment.
FIG. 5 shows a waveform diagram of each part in FIG. In this embodiment,
In the power supply device according to the first embodiment, the lamp current detection circuit 9
Is connected in series with a lamp La composed of a discharge lamp, and a thinning control unit 10 is provided between the timer unit 6 and the driver unit 7 of the control circuit 2. The thinning control unit 10 outputs the output voltage V 6 of the timer unit 6. and it outputs an output signal V 8 to the driver section 7 based on.

【0131】図46(a)(b)に示すように、時刻t
1 において、ランプLaに所定のしきい値Im を越える
ランプ電流ILaが流れると、ランプ電流検出回路9の出
力V9 がオンとなる。出力V9 がオンになると、間引き
制御部10は、タイマー部6の出力信号V6 を所定の割
合で間引いた出力信号V8 をドライバ部7に出力し、ス
イッチング素子Q1 ,Q2 を間欠的に駆動して、ランプ
電流ILaの変動を抑制することができる。
As shown in FIGS. 46A and 46B, at time t
In 1, the lamp current I when La flows exceeds a predetermined threshold value I m to the lamp La, the output V 9 of the lamp current detecting circuit 9 is turned on. When the output V 9 is turned on, the thinning control unit 10 outputs an output signal V 8 obtained by thinning an output signal V 6 of the timer unit 6 at a predetermined ratio to the driver unit 7, an intermittent switching elements Q 1, Q 2 And the fluctuation of the lamp current I La can be suppressed.

【0132】そして、時刻t2 において、ランプ電流I
Laがしきい値Im よりも小さくなると、ランプ電流検出
回路9の出力V9 はオフとなり、間引き制御部10はタ
イマー部6の出力信号V6 をそのまま出力して、タイマ
ー部6の出力信号V6 によってスイッチング素子Q1
2 を駆動させる。このように、ランプ電流ILaを制御
回路2にフイードバックして、スイッチング素子Q1
2 の駆動信号を間引き制御することにより、放電灯を
安定点灯することを可能とする。 (実施形態21)本実施形態の電源装置の回路図を図4
7に示す。
At time t 2 , the lamp current I
When La is smaller than the threshold value I m, the output V 9 of the lamp current detecting circuit 9 is turned off, thinning control unit 10 outputs an output signal V 6 of the timer unit 6 as it is, the output signal of the timer section 6 the switching element Q 1 by V 6,
To drive the Q 2. As described above, the lamp current I La is fed back to the control circuit 2 so that the switching elements Q 1 ,
By controlling thinning a drive signal of Q 2, the discharge lamp makes it possible to stable lighting. (Embodiment 21) FIG. 4 is a circuit diagram of a power supply device according to this embodiment.
FIG.

【0133】この電源装置は、実施形態10の電源装置
と同様に、インダクタL1 及びコンデンサC2 からなる
第1の共振系と、インダクタL2 及びコンデンサC8
らなる第2の共振系の二つの共振系を有しており、コン
デンサC2 の両端電圧をダイオードD9 ,D10によって
コンデンサC1 の両端電圧或いはグランドレベルにクラ
ンプすることにより、コンデンサC1 の両端電圧VDC
異常に昇圧するのを防ぎ、各素子の耐圧を低く設定する
ことができる。
As in the power supply of the tenth embodiment, this power supply has a first resonance system including an inductor L 1 and a capacitor C 2 and a second resonance system including an inductor L 2 and a capacitor C 8. One of have a resonance system, by clamping the voltage across or the ground level of the capacitor C 1 the voltage across the capacitor C 2 by the diode D 9, D 10, the voltage across V DC of the capacitor C 1 is abnormally boost And the breakdown voltage of each element can be set low.

【0134】この回路では、コンデンサC2 の両端電圧
の振幅に応じて、瞬間的に入力電圧が電圧VDCより低い
場合が発生しても、コンデンサC4 から入力電流を取り
込むことができるが、放電灯等からなる負荷11に高周
波電力を供給するとともに、入力電流歪の補正を同時に
行い、さらに、負荷電流波形のクレストファクタを改善
するためには、スイッチング素子Q1 ,Q2 の駆動周波
数を入力電圧に応じて変調する必要がある。
[0134] In this circuit, according to the amplitude of the voltage across the capacitor C 2, even if momentary input voltage is lower than the voltage V DC is generated, it is possible to take the input current from the capacitor C 4, In order to supply high-frequency power to the load 11 composed of a discharge lamp or the like, simultaneously correct input current distortion, and further improve the crest factor of the load current waveform, the driving frequency of the switching elements Q 1 and Q 2 must be changed. It is necessary to modulate according to the input voltage.

【0135】ところで、一般に電源装置を商品化する際
には、使用部品がばらつきを有するために、使用部品の
ばらつきを補正したり、例えば出力を調整してから出荷
する必要がある。この電源装置においても、上述の機能
に加えて、使用部品のばらつきの補正や出力調整を行う
必要があるが、部品のばらつきの補正と出力の調整を、
例えばスイッチング素子Q1 ,Q2 の駆動周波数の周波
数変調のみで行う場合、出力の調整のみを周波数変調で
行った場合に比べて、調整範囲が狭くなることが予想さ
れる。
In general, when a power supply device is commercialized, it is necessary to correct the variation of the used components or to adjust the output, for example, before shipping because the used components have variations. In this power supply device as well, in addition to the above-described functions, it is necessary to correct the variation of the used components and adjust the output.
For example, when performing only the frequency modulation of the driving frequencies of the switching elements Q 1 and Q 2 , the adjustment range is expected to be narrower than when only the output adjustment is performed by the frequency modulation.

【0136】ここで、スイッチング素子Q1 ,Q2 のオ
ンデューティを調整することにより、出力を変化させる
こともできるが、各スイッチング素子Q1 ,Q2 のオン
時間が等しい50%で出力は最大となり、いずれかのス
イッチング素子Q1 ,Q2 のオン時間が長くなっても、
出力は減少する。本実施形態では、出力の調整を周波数
変調で行い、部品のばらつきの補正をスイッチング素子
1 ,Q2 のオンデューティ変調で行っているので、出
力の調整範囲を狭くすることなく、部品のばらつきを補
正することができる。ここで、部品のばらつきによっ
て、出力が増加する場合もあれば、出力が減少する場合
もあるので、設計時には、100%と50%の間か或い
は50%と0%の間のいずれかにオンデューティの中心
を定めて設計すればよい。
[0136] Here, the maximum output by adjusting the on-duty of the switching elements Q 1, Q 2, can also vary the output, 50% on time of the switching elements Q 1, Q 2 are equal And even if the on time of either of the switching elements Q 1 and Q 2 is long,
The output decreases. In the present embodiment, the output adjustment is performed by frequency modulation, and the variation of the components is corrected by the on-duty modulation of the switching elements Q 1 and Q 2 , so that the variation of the components can be reduced without narrowing the output adjustment range. Can be corrected. Here, the output may increase or decrease in some cases due to the variation of the components. Therefore, at the time of design, it is turned on between 100% and 50% or between 50% and 0%. What is necessary is just to determine the center of duty and design.

【0137】図48に、スイッチング素子Q1 ,Q2
駆動周波数fとスイッチング素子Q1 のオンデューティ
との関係を示す。ここで、部品のばらつきがなく設計通
りである場合、動作の中心を図48のe、又は、図48
のgに設定すれば、予熱、始動、全点灯、調光点灯のい
ずれの動作モードにおいても、同じオンデューティで制
御することができる。
[0137] Figure 48 shows the relationship between the switching elements Q 1, Q 2 of the drive frequency f and the on-duty switching element Q 1. Here, when there is no variation in components and the design is as designed, the center of the operation is set to e in FIG.
If g is set, control can be performed with the same on-duty in any of the operation modes of preheating, starting, full lighting, and dimming lighting.

【0138】例えば、各動作モードにおいて出力が最も
低くなるように、均等に部品がばらついた場合、各動作
モードにおいて出力を増加させるために、図48のaに
示すようにオンデューティを50%に調整することによ
って、部品のばらつきを補正しながら出力を制御するこ
とができる。また、各動作モードにおいて、それぞれ部
品のばらつきを補正する必要がある場合は、図48のb
に示すように、各動作モードにおいて所望の値にオンデ
ューティを設定することにより、部品のばらつきを吸収
することができる。また、図48のcに示すように、各
動作モードにおいてオンデューティが直線的に変化する
ようにオンデューティを設定してもよいし、図48のd
に示すように、各動作モード毎に、0〜50%の領域と
50〜100%の領域の両方でオンデューティを設定し
てもよく、同様に部品のばらつきを補正することができ
る。
For example, when the components are evenly distributed so that the output becomes lowest in each operation mode, the on-duty is reduced to 50% as shown in FIG. 48A in order to increase the output in each operation mode. By performing the adjustment, the output can be controlled while correcting the variation of the components. In each of the operation modes, when it is necessary to correct the variation of the parts, see FIG.
As shown in (1), by setting the on-duty to a desired value in each operation mode, it is possible to absorb component variations. Further, as shown in FIG. 48C, the on-duty may be set so that the on-duty changes linearly in each operation mode.
As shown in (1), the on-duty may be set in both the 0 to 50% region and the 50 to 100% region for each operation mode, and the variation of parts can be similarly corrected.

【0139】上述のように、負荷出力の調整や、負荷電
流のクレストファクタを改善するために周波数変調を行
うとともに、部品のばらつきの調整をオンデューティの
調整によって補正することにより、簡単な構成の制御回
路で上述の各機能を実現することができる。 (実施形態22)本実施形態の電源装置では、図49に
示すように、インバータ回路1が、主としてランプ電流
Laを供給する主インバータ1aと、主としてフィラメ
ント電流If を供給するフィラメントインバータbとか
ら構成され、両インバータ回路1a,1bはスイッチン
グ素子Q1 ,Q2 を共用し、別々の共振系を構成してい
る。
As described above, the frequency modulation is performed to adjust the load output and to improve the crest factor of the load current, and the adjustment of the component variation is corrected by adjusting the on-duty, so that a simple configuration can be realized. Each of the above functions can be realized by the control circuit. The power supply device (Embodiment 22) In this embodiment, as shown in FIG. 49, the inverter circuit 1 is mainly a main inverter 1a for supplying the lamp current I La, and mainly the filament inverter b for supplying a filament current I f The inverter circuits 1a and 1b share the switching elements Q 1 and Q 2 and constitute separate resonance systems.

【0140】主インバータ1aは実施形態1のインバー
タ回路1と同様であるので、その説明は省略する。一
方、フィラメントインバータ1bは、スイッチング素子
1 ,Q2 と、スイッチング素子Q1 ,Q2 からなる直
列回路の両端間に接続されたコンデンサC10及びトラン
スT1 から構成され、トランスT1 の2次側からランプ
Laの両フィラメントにフィラメント電流If を供給し
ている。フィラメントインバータ1bは、コンデンサC
10及びトランスT1 の1次巻線から構成される共振回路
の周波数特性を有しており、ランプ点灯周波数よりも高
い予熱周波数付近でフィラメント電流If が増大するよ
うな周波数特性を示している。
The main inverter 1a is the same as the inverter circuit 1 of the first embodiment, and a description thereof will be omitted. On the other hand, the filament inverter 1b includes a switching element Q 1, Q 2, is a capacitor C 10 and trans T 1 which is connected across the series circuit composed of switching elements Q 1, Q 2, 2 of the transformer T 1 The filament current If is supplied to both filaments of the lamp La from the next side. The filament inverter 1b includes a capacitor C
10 and has a frequency characteristic of the resonant circuit composed of the primary winding of the transformer T 1, shows a frequency characteristic as the filament current I f increases around higher preheat frequency than lamp operating frequency .

【0141】このように、主インバータ1aとフィラメ
ントインバータ1bの周波数特性を個々に設定すること
により、先行予熱時にフィラメント電流If を充分確保
するとともに、点灯時にはフィラメント電流If を低減
して、ランプLaのランプ寿命を伸ばすことができる。
ところで、近年、照明器具の小型化、ランプの高効率
化、省資源化のため蛍光ランプが細径化する傾向にあ
る。この種のランプの口金部を除く単位長さ当たりのラ
ンプインピーダンスは、同種のランプ(例えばFL20
SとFL20SS/18)で比較すると、管径が細くな
るほど大きくなる傾向にある。特に管径が16mmのT
5−14,T5−21,T5−28,T5−35等のT
5ランプ(あるいは、’TL’5:フィリップス社の商
品名)は、口金部を除く単位長さ当たりのランプインピ
ーダンスが8Ω/cm以上の値であり、管径が28mm
〜32.5mmのランプ(例えば、FL20S,FL2
0SS/18,FL30S,FL40S/38,FL4
0SS/37等)あるいは25.5mmの高周波点灯用
ランプ(例えば、FHF16,FHF16−23,FH
F32,FHF32−45等)のような従来のランプと
比べて大きなランプインピーダンスを有する。
As described above, by setting the frequency characteristics of the main inverter 1a and the filament inverter 1b individually, the filament current If is sufficiently secured at the time of preliminary preheating, and the filament current If is reduced at the time of lighting to reduce the lamp current. The lamp life of La can be extended.
By the way, in recent years, fluorescent lamps have tended to be reduced in diameter in order to reduce the size of lighting equipment, increase the efficiency of lamps, and save resources. The lamp impedance per unit length excluding the base of this type of lamp is the same type of lamp (for example, FL20).
S and FL20SS / 18) tend to be larger as the pipe diameter becomes smaller. In particular, T with a tube diameter of 16 mm
T such as 5-14, T5-21, T5-28, T5-35, etc.
5 lamps (or 'TL'5: a product name of Philips) have a lamp impedance per unit length of 8 Ω / cm or more excluding the base and a tube diameter of 28 mm.
~ 32.5 mm lamp (for example, FL20S, FL2
0SS / 18, FL30S, FL40S / 38, FL4
0SS / 37 etc.) or a 25.5 mm high frequency lighting lamp (eg, FHF16, FHF16-23, FH
F32, FHF32-45, etc.) have a larger lamp impedance than conventional lamps.

【0142】しかしながら、T5ランプ等の管径が細
く、フィラメントが細いランプにおいては、点灯中にフ
ィラメント電流If を流しすぎるとランプ寿命が大幅に
短くなるという問題がある。本実施形態の電源装置で
は、点灯中のフィラメント電流If を低減することがで
きるので、ランプLaにT5ランプを用いた場合にもラ
ンプ寿命を伸ばすことができる。尚、実施形態1乃至2
1の電源装置において、ランプLaにT5ランプを適用
してもよいことは言うまでもない。
However, in a lamp having a small tube diameter such as a T5 lamp and a thin filament, there is a problem that if the filament current If is passed too much during operation, the lamp life is greatly shortened. In the power supply device of the present embodiment, the filament current If during lighting can be reduced, so that the lamp life can be extended even when a T5 lamp is used as the lamp La. Embodiments 1 and 2
Needless to say, the T5 lamp may be applied to the lamp La in the one power supply device.

【0143】この電源装置の各部の波形を図50に示
す。制御回路2は実施形態1の制御回路2と同様の構成
を有しており、ランプ電流ILaのクレストファクタを改
善するために実施形態1と同様の動作を行う。制御回路
2は、脈流電圧V1 の検出電圧を上限値VH 又は下限値
L で波形成形した電圧V2 に応じて、スイッチング素
子Q1 ,Q2 の駆動周波数fを変調する。ここで、フィ
ラメントインバータ1bは、主インバータ1aと異なる
周波数特性を有しているので、フィラメントインバータ
1bによってランプLaの両フィラメントに流れるフィ
ラメント電流Ifは、駆動周波数fの変調によって大き
く変化する。特に、脈流電圧V1 の谷部において、スイ
ッチング素子Q1 ,Q2 の駆動周波数fが高い時に、フ
ィラメント電流If が増加する。一般に、ランプLa点
灯中のフィラメント電流If が大きくなると、フィラメ
ントの温度が上昇して、ランプ寿命が短くなる。したが
って、本実施形態では、ランプLa点灯中にフィラメン
ト電流If の実効値が所定の値以下になるように、スイ
ッチング素子Q1 ,Q2 の駆動周波数の上限値VH を設
定している。
FIG. 50 shows the waveform of each part of the power supply device. The control circuit 2 has a configuration similar to that of the control circuit 2 of Embodiment 1, performs the same operation as that of the embodiment 1 in order to improve the crest factor of the lamp current I La. The control circuit 2 modulates the drive frequency f of the switching elements Q 1 and Q 2 according to the voltage V 2 obtained by shaping the detected voltage of the pulsating voltage V 1 with the upper limit value V H or the lower limit value VL . Here, since the filament inverter 1b has a frequency characteristic different from that of the main inverter 1a, the filament current If flowing to both filaments of the lamp La by the filament inverter 1b greatly changes due to the modulation of the driving frequency f. In particular, when the driving frequency f of the switching elements Q 1 and Q 2 is high in the valley of the pulsating current V 1 , the filament current If increases. Generally, when the filament current If during the operation of the lamp La increases, the temperature of the filament increases, and the lamp life is shortened. Therefore, in the present embodiment, the upper limit value V H of the drive frequency of the switching elements Q 1 and Q 2 is set so that the effective value of the filament current If becomes less than or equal to the predetermined value during the lighting of the lamp La.

【0144】尚、インバータ回路1以外の構成は実施形
態1と同様であるので、その説明は省略する。なお、本
実施形態では、実施形態1の電源装置において、主イン
バータ1aとフィラメントインバータ1bとを設けてい
るが、実施形態1乃至21のいずれかの電源装置に本実
施形態を適用してもよいことは言うまでもない。 (実施形態23)本実施形態では、実施形態10の電源
装置において、インバータ回路1に上述した主インバー
タ1aとフィラメントインバータ1bとを設け、インバ
ータ回路1に放電灯からなるランプLa1 ,La2 を並
列に接続している。
Since the configuration other than the inverter circuit 1 is the same as that of the first embodiment, the description thereof is omitted. In the present embodiment, the main inverter 1a and the filament inverter 1b are provided in the power supply device of the first embodiment. However, the present embodiment may be applied to any one of the power supply devices of the first to twenty-first embodiments. Needless to say. (Embodiment 23) In the present embodiment, in the power supply device of Embodiment 10, the inverter circuit 1 is provided with the main inverter 1a and the filament inverter 1b, and the inverter circuit 1 is provided with the lamps La 1 and La 2 composed of discharge lamps. They are connected in parallel.

【0145】ランプLa1 ,La2 を並列点灯するとき
に、2灯のランプLa1 ,La2 の内いずれか1灯を外
しても、残りの1灯が点灯状態を維持する様に制御する
場合、外された側のランプ端子の両端電圧を下げるよう
に、制御回路2を構成するリミッタ部(図示せず)の下
限値を設定するものである。特に、一般の家庭用照明器
具においては、ランプを交換する場合等に、2灯のラン
プの内、いずれか1灯を外した時に残りの1灯が消灯す
ると部屋が暗くなり、交換作業が容易に行えない。そこ
で、2灯のランプの内、いずれか1灯を外した場合で
も、残りの1灯の点灯状態を維持する必要がある。
When the lamps La 1 and La 2 are turned on in parallel, even if one of the two lamps La 1 and La 2 is removed, control is performed so that the remaining one lamp maintains the lighting state. In this case, a lower limit value of a limiter unit (not shown) constituting the control circuit 2 is set so as to lower the voltage between both ends of the lamp terminal on the removed side. In particular, in the case of general home lighting equipment, when replacing one of the two lamps, if one of the two lamps is removed and the remaining one is turned off, the room becomes darker and replacement work becomes easier. Can not be done. Therefore, even if one of the two lamps is removed, it is necessary to maintain the lighting state of the remaining one lamp.

【0146】この電源装置では、コンデンサ予熱方式を
用いずに、フィラメントインバータ1bによりランプL
1 ,La2 のフィラメントにフィラメント電流を流し
て、フィラメントを予熱しているので、インダクタンス
2 及びコンデンサC8 からなる主インバータ1aの共
振回路が存在するために、ランプLa1 の両端間の電圧
La1 が上昇する。
In this power supply device, the lamp L is controlled by the filament inverter 1b without using the capacitor preheating method.
and a 1, La 2 filaments flowing filament current, since the preheating of the filaments, to the resonant circuit of the main inverter 1a consisting of an inductance L 2 and capacitor C 8 is present, the lamp La 1 across The voltage V La1 increases.

【0147】また、制御回路2が、脈流電圧V1 の変動
に応じて駆動周波数を変調させず、一定の駆動周波数で
スイッチング素子Q1 ,Q2 を駆動制御すると、図3に
示すような脈流電圧V1 と略逆相似形の無負荷二次電圧
が得られるが、負荷が軽いため脈流電圧V1 の谷部にお
いて、ランプLa1 の両端電圧VLa1 が上昇する。そこ
で本実施形態では、脈流電圧V1 の谷部においては、ス
イッチング素子Q1 ,Q2 の駆動周波数を高くして無負
荷二次電圧の上昇を抑制するように、2灯点灯時(通常
点灯時)に比べて、1灯取外し時はリミッタ部の下限値
を低く設定しているので、ランプLa1 ,La2 の内い
ずれか一方を取り外しても、取り外された側のインバー
タ出力を低減することができる。
When the control circuit 2 controls the driving of the switching elements Q 1 and Q 2 at a constant driving frequency without modulating the driving frequency in accordance with the fluctuation of the pulsating voltage V 1 , as shown in FIG. Although a no-load secondary voltage having a shape substantially similar to the pulsating voltage V 1 is obtained, the voltage V La1 across the lamp La 1 increases in the valley of the pulsating voltage V 1 because the load is light. In this embodiment, in the valleys of the pulsating voltage V 1, so as to suppress an increase in the high to the no-load secondary voltage driving frequency of the switching elements Q 1, Q 2, 2-lamp during lighting (usually Since the lower limit of the limiter is set lower when one lamp is removed compared to when the lamp is lit, even if one of the lamps La 1 or La 2 is removed, the inverter output on the removed side is reduced. can do.

【0148】上述のように、1灯取外し時は、2灯点灯
時に比べて、リミッタ部の下限値を低く設定することに
よって、無負荷二次電圧の上昇を低減することができ
る。尚、インバータ回路1以外の構成は実施形態1と同
様であるので、その説明は省略する。
As described above, the rise of the no-load secondary voltage can be reduced by setting the lower limit of the limiter portion lower when one lamp is removed than when two lamps are turned on. Note that the configuration other than the inverter circuit 1 is the same as that of the first embodiment, and a description thereof will be omitted.

【0149】[0149]

【発明の効果】請求項1の発明は、上述のように、交流
電源を全波整流する整流回路と、整流回路の出力を平滑
する平滑コンデンサと、平滑コンデンサの出力をスイッ
チングするスイッチング素子を備え平滑コンデンサの出
力を高周波に変換して負荷に供給するインバータ回路
と、整流回路の出力を検出する検出部と検出部の検出値
の上限値及び下限値を設定するリミッタ部とを備えスイ
ッチング素子に駆動信号を供給する制御回路とから構成
され、交流電源の電源電圧のピーク値近傍では、負荷に
供給される高周波電流の絶対値が減少するとともに、交
流電源の電源電圧のゼロクロス近傍では、負荷に供給さ
れる高周波電流の絶対値が増加するような低周波リップ
ルを負荷電流が有し、制御回路がリミッタ部の出力を周
波数変換してスイッチング素子の駆動信号を発生し、負
荷電流に発生する低周波リップルを低減するように、駆
動信号の周波数を上限値及び下限値にそれぞれ対応する
最小周波数と最大周波数との間で制御しており、請求項
2の発明は、上限値及び下限値の差の絶対値を大きくし
て、インバータ回路の出力を低減しているので、交流電
源の電圧波形に応じて、スイッチング素子の駆動周波数
を制御することができ、電圧波形の山谷において負荷電
流のリップルを低減し、クレストファクタを改善するこ
とができるという効果がある。
As described above, the first aspect of the present invention includes a rectifier circuit for full-wave rectifying an AC power supply, a smoothing capacitor for smoothing the output of the rectifier circuit, and a switching element for switching the output of the smoothing capacitor. The switching element includes an inverter circuit that converts the output of the smoothing capacitor to a high frequency and supplies the load to a load, a detection unit that detects the output of the rectifier circuit, and a limiter unit that sets an upper limit value and a lower limit value of the detection value of the detection unit. And a control circuit for supplying a drive signal.In the vicinity of the peak value of the power supply voltage of the AC power supply, the absolute value of the high-frequency current supplied to the load decreases. The load current has a low-frequency ripple that increases the absolute value of the supplied high-frequency current, and the control circuit converts the frequency of the output of the limiter unit to a switch. The drive signal frequency is controlled between the minimum and maximum frequencies corresponding to the upper and lower limits, respectively, so as to generate the drive signal of the switching element and reduce the low frequency ripple generated in the load current. According to the second aspect of the present invention, since the absolute value of the difference between the upper limit value and the lower limit value is increased to reduce the output of the inverter circuit, the drive frequency of the switching element is controlled according to the voltage waveform of the AC power supply. This has the effect of reducing the ripple of the load current at the peaks and valleys of the voltage waveform and improving the crest factor.

【0150】請求項3の発明は、交流電源の電源電圧の
実効値が大きくなると、上限値及び下限値の差の絶対値
を大きくするとともに、交流電源の電源電圧の実効値が
小さくなると、上限値及び下限値の差の絶対値を小さく
しており、請求項4の発明は、交流電源の電源電圧の実
効値が大きくなると、駆動信号の周波数が最大周波数で
クランプされる期間を長くするとともに、交流電源の電
源電圧の実効値が小さくなると、駆動信号の周波数が最
小周波数にクランプされる期間を長くしているので、交
流電源の電源電圧が変動してもインバータ回路の出力を
略一定に保持することができるという効果がある。
According to a third aspect of the present invention, when the effective value of the power supply voltage of the AC power supply increases, the absolute value of the difference between the upper and lower limits increases, and when the effective value of the power supply voltage of the AC power supply decreases, the upper limit increases. In the invention according to claim 4, when the effective value of the power supply voltage of the AC power supply increases, the period during which the frequency of the drive signal is clamped at the maximum frequency is increased. When the effective value of the power supply voltage of the AC power supply decreases, the period during which the frequency of the drive signal is clamped at the minimum frequency is lengthened, so that the output of the inverter circuit remains substantially constant even if the power supply voltage of the AC power supply fluctuates. There is an effect that it can be held.

【0151】請求項5の発明は、制御回路が、リミッタ
部の出力に応じて、リミッタ部の上限値及び下限値によ
って夫々決定される最大オンデューティと最小オンデュ
ーティとの間で、駆動信号のオンデューティを制御して
おり、請求項6の発明は、制御回路が、リミッタ部の出
力に応じて、上限値及び下限値にそれぞれ対応する最小
周波数と最大周波数との間で駆動信号の周波数を制御す
るとともに、上限値及び下限値によって夫々決定される
最大オンデューティと最小オンデューティとの間で駆動
信号のオンデューティを制御しているので、交流電源の
電圧波形に応じて、インバータ回路の駆動信号のオンデ
ューティを制御することができ、電圧波形の山谷におい
て負荷電流のリップルを低減し、クレストファクタを改
善することができるという効果がある。
According to a fifth aspect of the present invention, in accordance with the present invention, the control circuit changes the drive signal between the maximum on-duty and the minimum on-duty determined respectively by the upper limit value and the lower limit value of the limiter unit according to the output of the limiter unit. The on-duty is controlled, and the control circuit controls the frequency of the drive signal between the minimum frequency and the maximum frequency corresponding to the upper limit value and the lower limit value in accordance with the output of the limiter unit. Control, and the on-duty of the drive signal is controlled between the maximum on-duty and the minimum on-duty determined by the upper and lower limits, respectively. Signal on-duty can be controlled, load current ripple can be reduced at peaks and valleys of the voltage waveform, and crest factor can be improved. There is an effect that.

【0152】請求項7の発明は、スイッチング素子の駆
動信号のオンデューティが最大オンデューティに一定期
間クランプされており、請求項8の発明は、スイッチン
グ素子の駆動信号のオンデューティが最小オンデューテ
ィに一定期間クランプされており、請求項9の発明は、
負荷電流に発生する低周波リップルを低減するように、
制御回路がリミッタ部の上限値及び下限値の差の絶対値
を制御して、駆動信号の最大オンデューティと最小オン
デューティとの差の絶対値を制御しているので、請求項
5の発明と同様に、交流電源の電圧波形に応じて、イン
バータ回路の駆動信号のオンデューティを制御すること
ができ、電圧波形の山谷において負荷電流のリップルを
低減し、クレストファクタを改善することができるとい
う効果がある。
According to a seventh aspect of the present invention, the on-duty of the drive signal of the switching element is clamped to the maximum on-duty for a certain period of time, and the on-duty of the drive signal of the switching element is set to the minimum on-duty. Clamped for a certain period of time,
To reduce the low frequency ripple that occurs in the load current,
The invention according to claim 5, wherein the control circuit controls the absolute value of the difference between the upper limit value and the lower limit value of the limiter unit to control the absolute value of the difference between the maximum on-duty and the minimum on-duty of the drive signal. Similarly, the on-duty of the drive signal of the inverter circuit can be controlled according to the voltage waveform of the AC power supply, and the ripple of the load current can be reduced at the peaks and valleys of the voltage waveform, and the crest factor can be improved. There is.

【0153】請求項10の発明は、検出部の検出値が上
限値を越える範囲では、リミッタ部の出力を上限値にク
ランプするとともに、検出部の検出値が下限値を下回る
範囲では、リミッタ部が検出値の波形に比例した電圧を
出力しているので、交流電源の電圧波形に応じて、スイ
ッチング素子の駆動周波数を制御することができ、電圧
波形の山谷において負荷電流のリップルを低減し、クレ
ストファクタを改善することができるという効果があ
る。
According to a tenth aspect of the present invention, the output of the limiter is clamped to the upper limit in a range where the detection value of the detector exceeds the upper limit, and the limiter is output in a range where the detection value of the detector is lower than the lower limit. Outputs a voltage proportional to the waveform of the detected value, so that the drive frequency of the switching element can be controlled in accordance with the voltage waveform of the AC power supply, reducing the ripple of the load current at the peaks and valleys of the voltage waveform, There is an effect that the crest factor can be improved.

【0154】請求項11の発明は、平滑コンデンサの両
端電圧を検出し、平滑コンデンサの両端電圧が低いとき
には、制御回路がインバータ回路の出力を増加させてい
るので、入力電源の電源電圧が変動した時にも、インバ
ータ回路の出力を略一定に保つことができるという効果
がある。請求項12の発明は、負荷に流れる負荷電流を
検出し、負荷電流に含まれる低周波リップルを低減する
ように、リミッタ部の上限値及び下限値を調整してお
り、負荷電流のクレストファクタを改善することができ
るという効果がある。
According to the eleventh aspect, the voltage across the smoothing capacitor is detected, and when the voltage across the smoothing capacitor is low, the control circuit increases the output of the inverter circuit. In some cases, the output of the inverter circuit can be kept substantially constant. According to a twelfth aspect of the present invention, the load current flowing to the load is detected, and the upper limit and the lower limit of the limiter are adjusted so as to reduce low frequency ripple included in the load current. There is an effect that it can be improved.

【0155】請求項13の発明は、最小周波数がインバ
ータ回路の共振周波数よりも高い値に設定されているの
で、スイッチング素子の損失を低減できるという効果が
ある。請求項14の発明は、部品のばらつきを補正する
ように駆動信号のオンデューティを調整するとともに、
負荷出力や入力電流歪や負荷電流のクレストファクタを
改善するように駆動信号の周波数を制御しているので、
クレストファクタの改善を図るとともに、部品のばらつ
きによる出力のばらつきを補正できるという効果があ
る。
According to the thirteenth aspect, the minimum frequency is set to a value higher than the resonance frequency of the inverter circuit, so that there is an effect that the loss of the switching element can be reduced. According to a fourteenth aspect of the present invention, the on-duty of the drive signal is adjusted so as to correct the variation of components,
Since the frequency of the drive signal is controlled to improve the load output, input current distortion and the crest factor of the load current,
There is an effect that the crest factor can be improved and the output variation due to the component variation can be corrected.

【0156】請求項15の発明は、負荷電流を検出する
負荷電流検出回路と、負荷電流検出回路の検出値が所定
の基準値を越えると、スイッチング素子の駆動信号を間
引いて、スイッチング素子を間欠的に駆動させる間引き
制御回路とを設けているので、請求項12の発明と同様
に、負荷電流のクレストファクタを改善できるという効
果がある。
According to a fifteenth aspect of the present invention, a load current detecting circuit for detecting a load current, and when a detected value of the load current detecting circuit exceeds a predetermined reference value, a drive signal for the switching element is thinned out to intermittently switch the switching element. Since the thinning-out control circuit for driving the load is provided, the crest factor of the load current can be improved as in the twelfth aspect.

【0157】請求項16の発明は、リミッタ部の出力が
上限値及び下限値のみの2値であるので、請求項1の発
明と同様に、交流電源の電圧波形に応じて、スイッチン
グ素子の駆動周波数を制御することができる。請求項1
7の発明は、整流回路の出力の山部において、負荷に流
れる電流を検出して、制御回路がインバータ回路の出力
を制御しているので、電流の変動を抑制することによ
り、クレストファクタを改善することができる。
According to a sixteenth aspect of the present invention, the output of the limiter section is a binary value consisting of only an upper limit value and a lower limit value. The frequency can be controlled. Claim 1
In the invention of the seventh aspect, the crest factor is improved by detecting the current flowing to the load at the peak of the output of the rectifier circuit and controlling the output of the inverter circuit by suppressing the fluctuation of the current. can do.

【0158】請求項18の発明は、制御回路が、交流電
源の電圧波形に同期して予め設定された駆動信号を用い
てスイッチング素子を駆動しているので、簡単な構成で
電圧波形に応じて、スイッチング素子の駆動信号を変調
することができ、電圧波形の山谷において負荷電流のリ
ップルを低減し、クレストファクタを改善することがで
きるという効果がある。
According to the eighteenth aspect of the present invention, since the control circuit drives the switching element using a preset drive signal in synchronization with the voltage waveform of the AC power supply, the control circuit can respond to the voltage waveform with a simple configuration. In addition, it is possible to modulate the drive signal of the switching element, reduce the ripple of the load current at the peak and the valley of the voltage waveform, and improve the crest factor.

【0159】請求項19の発明は、負荷が放電灯からな
り、請求項20の発明では、制御回路が放電灯に流れる
負荷電流に応じてインバータ回路の出力を制御するの
で、放電灯に流れるランプ電流のクレストファクタを改
善することができ、放電灯のちらつきを無くすことがで
きるという効果がある。請求項21の発明は、放電灯及
びインバータ回路を複数組備え、複数のインバータ回路
がスイッチング素子を共用するとともに、インバータ回
路の共振回路が並列に接続されて構成される電源装置に
おいて、いずれかの放電灯が外されても、制御回路は残
りの放電灯を点灯させるとともに、外された放電灯が接
続されていたインバータ回路の出力間の電圧を低減する
ように、リミッタ部の上限値を抑制しているので、放電
灯が外されたインバータ回路の出力を低減することがで
き、ランプ交換時にも他のランプを点灯させることがで
き、ランプ交換が安全に行えるという効果がある。
According to a nineteenth aspect of the present invention, the load comprises a discharge lamp. In the twentieth aspect of the present invention, the control circuit controls the output of the inverter circuit according to the load current flowing through the discharge lamp. This has the effect of improving the crest factor of the current and eliminating flickering of the discharge lamp. According to a twenty-first aspect of the present invention, in the power supply device including a plurality of sets of a discharge lamp and an inverter circuit, the plurality of inverter circuits share a switching element, and the resonance circuit of the inverter circuit is connected in parallel. Even if the discharge lamp is removed, the control circuit turns on the remaining discharge lamps and suppresses the upper limit of the limiter so that the voltage between the outputs of the inverter circuit to which the removed discharge lamp was connected is reduced. As a result, the output of the inverter circuit from which the discharge lamp has been removed can be reduced, another lamp can be turned on even when the lamp is replaced, and the lamp can be replaced safely.

【0160】請求項22の発明は、負荷が口金部を除く
ランプの単位長さ当たりのランプインピーダンスが略8
Ω/cm以上の蛍光灯からなっているので、負荷にT5
ランプを用いることができるという効果がある。請求項
23の発明は、インバータ回路がコンデンサ及びインダ
クタからなる第1の共振系を有し、整流回路及び平滑コ
ンデンサの接続点と共振系の一端との間にインバータ回
路の高周波電力の一部を帰還するためのインピーダンス
素子を接続し、インピーダンス素子がインダクタと第2
の共振系を構成しているので、入力電源の高調波成分を
低減することにより、負荷電流のリップル成分をさらに
低減でき、クレストファクタを改善できるという効果が
ある。
According to a twenty-second aspect of the present invention, when the load is such that the lamp impedance per unit length of the lamp excluding the base is approximately 8
Since it is composed of fluorescent lamps of Ω / cm or more,
There is an effect that a lamp can be used. According to a twenty-third aspect of the present invention, the inverter circuit has a first resonance system including a capacitor and an inductor, and a part of the high-frequency power of the inverter circuit is provided between a connection point of the rectification circuit and the smoothing capacitor and one end of the resonance system. An impedance element for feedback is connected, and the impedance element is connected to the inductor and the second
Since the above-described resonance system is configured, it is possible to further reduce the ripple component of the load current and reduce the crest factor by reducing the harmonic component of the input power.

【図面の簡単な説明】[Brief description of the drawings]

【図1】実施形態1の電源装置を示す回路図である。FIG. 1 is a circuit diagram illustrating a power supply device according to a first embodiment.

【図2】同上の各部の動作を示す波形図である。FIG. 2 is a waveform chart showing the operation of each unit of the above.

【図3】同上の各部の動作を示し、(a)は全点灯時の
波形図であり、(b)は調光点灯時の波形図である。
FIGS. 3A and 3B show the operation of each of the above-described parts, in which FIG. 3A is a waveform diagram at the time of full lighting and FIG. 3B is a waveform diagram at the time of dimming lighting.

【図4】同上の各部の動作を示し、(a)は全点灯時の
波形図であり、(b)は調光点灯時の波形図である。
4A and 4B show the operation of each section of the above, wherein FIG. 4A is a waveform diagram at the time of full lighting, and FIG. 4B is a waveform diagram at the time of dimming lighting.

【図5】実施形態2の電源装置を示す回路図である。FIG. 5 is a circuit diagram illustrating a power supply device according to a second embodiment.

【図6】同上の各部の動作を示す波形図である。FIG. 6 is a waveform chart showing the operation of each unit of the above.

【図7】同上のゲインを大きくした場合の波形図であ
る。
FIG. 7 is a waveform diagram when the gain is increased.

【図8】同上のリミッタ部の上下限値を変化させて場合
の波形図である。
FIG. 8 is a waveform chart in a case where upper and lower limits of the limiter unit are changed.

【図9】同上のリミッタ部の下限値のみが動作した場合
の波形図である。
FIG. 9 is a waveform diagram when only the lower limit of the limiter unit operates.

【図10】同上のリミッタ部の上限値のみが動作した場
合の波形図である。
FIG. 10 is a waveform chart when only the upper limit of the limiter unit operates.

【図11】実施形態3の電源装置を示す回路図である。FIG. 11 is a circuit diagram illustrating a power supply device according to a third embodiment.

【図12】同上のオンデューティを50%以下の領域で
変調した場合の各部の波形図である。
FIG. 12 is a waveform diagram of each part when the on-duty is modulated in an area of 50% or less.

【図13】同上のオンデューティを50%以上の領域で
変調した場合の各部の波形図である。
FIG. 13 is a waveform chart of each part when the on-duty is modulated in a region of 50% or more.

【図14】実施形態4の電源装置を示す回路図である。FIG. 14 is a circuit diagram showing a power supply device according to a fourth embodiment.

【図15】同上のインバータ回路の駆動周波数とランプ
電流の関係を示す図である。
FIG. 15 is a diagram showing a relationship between a driving frequency of the inverter circuit and a lamp current.

【図16】同上の各部の動作を示す波形図である。FIG. 16 is a waveform chart showing the operation of each unit of the above.

【図17】同上の各部の動作を示す別の波形図である。FIG. 17 is another waveform chart showing the operation of each unit of the above.

【図18】実施形態5の電源装置の各部の動作を示す波
形図である。
FIG. 18 is a waveform chart showing the operation of each part of the power supply device according to the fifth embodiment.

【図19】同上の各部の動作を示す別の波形図である。FIG. 19 is another waveform chart showing the operation of each unit of the above.

【図20】同上の各部の動作を示すまた別の波形図であ
る。
FIG. 20 is another waveform chart showing the operation of each unit of the above.

【図21】同上の各部の動作を示す更に別の波形図であ
る。
FIG. 21 is still another waveform chart showing the operation of each unit of the above.

【図22】(a)(b)は実施形態1の電源装置の動作
を説明する波形図である。
FIGS. 22A and 22B are waveform diagrams illustrating the operation of the power supply device according to the first embodiment.

【図23】(a)(b)は実施形態6の電源装置の動作
を説明する波形図である。
FIGS. 23A and 23B are waveform diagrams illustrating the operation of the power supply device according to the sixth embodiment.

【図24】実施形態7の電源装置を示す回路図である。FIG. 24 is a circuit diagram showing a power supply device according to a seventh embodiment.

【図25】(a)(b)は実施形態1の電源装置の動作
を説明する波形図である。
FIGS. 25A and 25B are waveform diagrams illustrating the operation of the power supply device according to the first embodiment.

【図26】(a)(b)は実施形態7の電源装置の動作
を説明する波形図である。
FIGS. 26A and 26B are waveform diagrams illustrating the operation of the power supply device according to the seventh embodiment.

【図27】(a)(b)は同上の電源装置の動作を説明
する別の波形図である。
FIGS. 27 (a) and 27 (b) are other waveform diagrams for explaining the operation of the above power supply device.

【図28】実施形態8の電源装置を示す回路図である。FIG. 28 is a circuit diagram showing a power supply device according to an eighth embodiment.

【図29】実施形態9の電源装置を示す回路図である。FIG. 29 is a circuit diagram showing a power supply device according to a ninth embodiment.

【図30】実施形態10の電源装置を示す回路図であ
る。
FIG. 30 is a circuit diagram showing a power supply device according to a tenth embodiment.

【図31】(a)(b)は同上の動作を説明する波形図
である。
FIGS. 31 (a) and 31 (b) are waveform diagrams for explaining the above operation.

【図32】実施形態11の電源装置を示す回路図であ
る。
FIG. 32 is a circuit diagram showing a power supply device according to an eleventh embodiment.

【図33】実施形態12の電源装置を示す回路図であ
る。
FIG. 33 is a circuit diagram showing a power supply device according to a twelfth embodiment.

【図34】実施形態13の電源装置を示す回路図であ
る。
FIG. 34 is a circuit diagram showing a power supply device according to a thirteenth embodiment.

【図35】同上の各部の動作を示す波形図である。FIG. 35 is a waveform chart showing the operation of each unit of the above.

【図36】実施形態14の電源装置を示す回路図であ
る。
FIG. 36 is a circuit diagram showing a power supply device according to a fourteenth embodiment.

【図37】実施形態15の電源装置を示す回路図であ
る。
FIG. 37 is a circuit diagram showing a power supply device according to Embodiment 15.

【図38】同上の各部の動作を示す波形図である。FIG. 38 is a waveform chart showing the operation of each unit of the above.

【図39】実施形態16の電源装置を示す回路図であ
る。
FIG. 39 is a circuit diagram showing a power supply device according to a sixteenth embodiment.

【図40】同上の各部の動作を示す波形図である。FIG. 40 is a waveform chart showing the operation of each unit of the above.

【図41】実施形態17の電源装置を示す回路図であ
る。
FIG. 41 is a circuit diagram showing a power supply device according to a seventeenth embodiment.

【図42】同上の各部の動作を示す波形図である。FIG. 42 is a waveform chart showing the operation of each unit of the above.

【図43】実施形態18の電源装置の各部の動作を示す
波形図である。
FIG. 43 is a waveform chart showing the operation of each part of the power supply device according to the eighteenth embodiment.

【図44】(a)〜(c)は実施形態19の電源装置の
各部の動作を示す波形図である。
FIGS. 44 (a) to (c) are waveform diagrams showing the operation of each part of the power supply device according to the nineteenth embodiment.

【図45】実施形態20の電源装置を示す回路図であ
る。
FIG. 45 is a circuit diagram showing a power supply device according to a twentieth embodiment.

【図46】(a)は同上の電源装置の各部の動作を示す
波形図であり、(b)は時間軸を拡大した波形図であ
る。
FIG. 46A is a waveform diagram showing the operation of each unit of the power supply device of the above, and FIG. 46B is a waveform diagram with an enlarged time axis.

【図47】実施形態21の電源装置を示す回路図であ
る。
FIG. 47 is a circuit diagram showing a power supply device according to a twenty-first embodiment.

【図48】同上の各動作モードにおける駆動周波数とオ
ンデューティの関係を説明する図である。
FIG. 48 is a diagram illustrating a relationship between a drive frequency and an on-duty in each operation mode of the above.

【図49】実施形態22の電源装置を示す回路図であ
る。
FIG. 49 is a circuit diagram showing a power supply device according to a twenty-second embodiment.

【図50】同上の各部の動作を示す波形図である。FIG. 50 is a waveform chart showing the operation of each unit of the above.

【図51】実施形態23の電源装置を示す回路図であ
る。
FIG. 51 is a circuit diagram showing a power supply device according to Embodiment 23.

【図52】従来の電源装置を示す回路図である。FIG. 52 is a circuit diagram showing a conventional power supply device.

【図53】同上の別の電源装置を示す回路図である。FIG. 53 is a circuit diagram showing another power supply device of the above power supply system;

【図54】同上のまた別の電源装置を示す回路図であ
る。
FIG. 54 is a circuit diagram showing another power supply device of the above power supply device;

【図55】同上の更に別の電源装置を示す回路図であ
る。
FIG. 55 is a circuit diagram showing still another power supply device according to the above.

【図56】同上の駆動周波数と出力の関係を説明する図
である。
FIG. 56 is a diagram for explaining a relationship between a driving frequency and an output according to the embodiment.

【図57】同上のまた更に別の電源装置を示す回路図で
ある。
FIG. 57 is a circuit diagram showing still another power supply device of the above.

【図58】(a)(b)は同上の各部の波形を示す波形
図である。
FIGS. 58 (a) and (b) are waveform diagrams showing waveforms of respective parts of the above.

【符号の説明】[Explanation of symbols]

1 インバータ回路 2 制御回路 3 検出回路 4 リミッタ部 AC 交流電源 DB 整流回路 F1 入力フィルタ V2 電圧 V3 下限値 V4 上限値 Q1 ,Q2 スイッチング素子First inverter circuit 2 control circuit 3 detecting circuit 4 limiter unit AC AC power DB rectifying circuit F 1 input filter V 2 voltage V 3 lower limit V 4 upper limit Q 1, Q 2 switching elements

───────────────────────────────────────────────────── フロントページの続き (72)発明者 鳴尾 誠浩 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 堀 和宇 大阪府門真市大字門真1048番地松下電工株 式会社内 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor: Masahiro Naroo 1048, Kazuma Kadoma, Kadoma, Osaka Prefecture Inside the Matsushita Electric Works Co., Ltd. Inside

Claims (23)

【特許請求の範囲】[Claims] 【請求項1】交流電源を全波整流する整流回路と、前記
整流回路の出力を平滑する平滑コンデンサと、前記平滑
コンデンサの出力をスイッチングするスイッチング素子
を備えるとともに前記平滑コンデンサの出力を高周波に
変換して負荷に供給するインバータ回路と、前記整流回
路の出力を検出する検出部及び前記検出部の検出値の上
限値及び下限値を設定するリミッタ部を備えるとともに
前記スイッチング素子に駆動信号を供給する制御回路と
から構成され、交流電源の電源電圧のピーク値近傍で
は、前記負荷に供給される高周波電流の絶対値が減少す
るとともに、交流電源の電源電圧のゼロクロス近傍で
は、前記負荷に供給される高周波電流の絶対値が増加す
るような低周波リップルを負荷電流が有し、前記制御回
路が前記リミッタ部の出力を周波数変換して前記スイッ
チング素子の駆動信号を発生し、前記負荷電流に発生す
る低周波リップルを低減するように、前記駆動信号の周
波数を前記上限値及び前記下限値にそれぞれ対応する最
小周波数と最大周波数との間で制御することを特徴とす
る電源装置。
1. A rectifying circuit for full-wave rectifying an AC power supply, a smoothing capacitor for smoothing an output of the rectifying circuit, a switching element for switching an output of the smoothing capacitor, and converting an output of the smoothing capacitor to a high frequency. An inverter circuit for supplying an output to the load, a detection unit for detecting an output of the rectifier circuit, and a limiter unit for setting an upper limit value and a lower limit value of a detection value of the detection unit, and supplying a drive signal to the switching element. The absolute value of the high-frequency current supplied to the load decreases near the peak value of the power supply voltage of the AC power supply, and is supplied to the load near the zero crossing of the power supply voltage of the AC power supply. The load current has low frequency ripple such that the absolute value of the high frequency current increases, and the control circuit The frequency of the drive signal is converted to a minimum frequency corresponding to the upper limit value and the lower limit value, respectively, so as to generate a drive signal for the switching element by frequency conversion, and reduce a low frequency ripple generated in the load current. And a maximum frequency.
【請求項2】前記上限値及び前記下限値の差の絶対値を
大きくして、インバータ回路の出力を低減することを特
徴とする請求項1記載の電源装置。
2. The power supply device according to claim 1, wherein the output of the inverter circuit is reduced by increasing the absolute value of the difference between the upper limit value and the lower limit value.
【請求項3】交流電源の電源電圧の実効値が大きくなる
と、前記上限値及び前記下限値の差の絶対値を大きくす
るとともに、交流電源の電源電圧の実効値が小さくなる
と、前記上限値及び前記下限値の差の絶対値を小さくす
ることを特徴とする請求項1記載の電源装置。
3. When the effective value of the power supply voltage of the AC power supply increases, the absolute value of the difference between the upper limit value and the lower limit value increases, and when the effective value of the power supply voltage of the AC power supply decreases, the upper limit value and the upper limit value increase. The power supply device according to claim 1, wherein an absolute value of the difference between the lower limit values is reduced.
【請求項4】交流電源の電源電圧の実効値が大きくなる
と、前記駆動信号の周波数が前記最大周波数でクランプ
される期間を長くするとともに、交流電源の電源電圧の
実効値が小さくなると、前記駆動信号の周波数が前記最
小周波数にクランプされる期間を長くすることを特徴と
する請求項1記載の電源装置。
4. When the effective value of the power supply voltage of the AC power supply increases, the period during which the frequency of the drive signal is clamped at the maximum frequency increases, and when the effective value of the power supply voltage of the AC power supply decreases, the drive voltage decreases. 2. The power supply device according to claim 1, wherein a period during which the frequency of the signal is clamped at the minimum frequency is lengthened.
【請求項5】前記制御回路が、前記リミッタ部の出力に
応じて、前記リミッタ部の前記上限値及び前記下限値に
よって夫々決定される最大オンデューティと最小オンデ
ューティとの間で、前記駆動信号のオンデューティを制
御することを特徴とする請求項1乃至4記載の電源装
置。
5. The control signal according to an output of the limiter unit, wherein the drive signal is set between a maximum on-duty and a minimum on-duty respectively determined by the upper limit value and the lower limit value of the limiter unit. 5. The power supply device according to claim 1, wherein the on-duty of the power supply is controlled.
【請求項6】前記制御回路が、前記リミッタ部の出力に
応じて、前記上限値及び前記下限値にそれぞれ対応する
最小周波数と最大周波数との間で駆動信号の周波数を制
御するとともに、前記上限値及び前記下限値によって夫
々決定される最大オンデューティと最小オンデューティ
との間で前記駆動信号のオンデューティを制御すること
を特徴とする請求項1乃至5記載の電源装置。
6. The control circuit controls a frequency of a drive signal between a minimum frequency and a maximum frequency corresponding to the upper limit value and the lower limit value, respectively, in accordance with an output of the limiter unit. The power supply device according to claim 1, wherein the on-duty of the drive signal is controlled between a maximum on-duty and a minimum on-duty determined respectively by a value and the lower limit.
【請求項7】前記スイッチング素子の前記駆動信号のオ
ンデューティが前記最大オンデューティに一定期間クラ
ンプされることを特徴とする請求項5又は6記載の電源
装置。
7. The power supply device according to claim 5, wherein an on-duty of the drive signal of the switching element is clamped at the maximum on-duty for a certain period.
【請求項8】前記スイッチング素子の前記駆動信号のオ
ンデューティが前記最小オンデューティに一定期間クラ
ンプされることを特徴とする請求項5又は6記載の電源
装置。
8. The power supply device according to claim 5, wherein the on-duty of the drive signal of the switching element is clamped at the minimum on-duty for a certain period.
【請求項9】前記負荷電流に発生する前記低周波リップ
ルを低減するように、前記制御回路が前記リミッタ部の
前記上限値及び前記下限値の差の絶対値を制御して、前
記駆動信号の前記最大オンデューティと前記最小オンデ
ューティとの差の絶対値を制御することを特徴とする請
求項5乃至8記載の電源装置。
9. The control circuit controls an absolute value of a difference between the upper limit value and the lower limit value of the limiter unit so as to reduce the low frequency ripple generated in the load current. 9. The power supply device according to claim 5, wherein an absolute value of a difference between the maximum on-duty and the minimum on-duty is controlled.
【請求項10】前記検出部の検出値が前記上限値を越え
る範囲では、前記リミッタ部の出力を前記上限値にクラ
ンプするとともに、前記検出部の検出値が前記下限値を
下回る範囲では、前記リミッタ部が前記検出値の波形に
比例した電圧を出力することを特徴とする請求項1乃至
9記載の電源装置。
10. The output of the limiter is clamped to the upper limit in a range where the detection value of the detector exceeds the upper limit, and the output of the limiter is clamped to the upper limit in a range where the detection value is lower than the lower limit. 10. The power supply device according to claim 1, wherein the limiter outputs a voltage proportional to the waveform of the detected value.
【請求項11】前記平滑コンデンサの両端電圧を検出
し、前記平滑コンデンサの両端電圧が低いときには、前
記制御回路が前記インバータ回路の出力を増加させるこ
とを特徴とする請求項1乃至9記載の電源装置。
11. The power supply according to claim 1, wherein a voltage across the smoothing capacitor is detected, and when the voltage across the smoothing capacitor is low, the control circuit increases the output of the inverter circuit. apparatus.
【請求項12】前記負荷に流れる前記負荷電流を検出
し、前記負荷電流に含まれる低周波リップルを低減する
ように、前記リミッタ部の前記上限値及び前記下限値を
調整することを特徴とする請求項1乃至9記載の電源装
置。
12. The method according to claim 11, wherein the load current flowing through the load is detected, and the upper limit value and the lower limit value of the limiter are adjusted so as to reduce a low frequency ripple included in the load current. The power supply device according to claim 1.
【請求項13】前記最小周波数が前記インバータ回路の
共振周波数よりも高い値に設定されることを特徴とする
請求項1乃至9記載の電源装置。
13. The power supply device according to claim 1, wherein said minimum frequency is set to a value higher than a resonance frequency of said inverter circuit.
【請求項14】部品のばらつきを補正するように前記駆
動信号のオンデューティを調整するとともに、負荷出力
や入力電流歪や負荷電流のクレストファクタを改善する
ように前記駆動信号の周波数を制御することを特徴とす
る請求項1乃至9記載の電源装置。
14. An on-duty adjustment of the drive signal so as to correct a variation in parts, and a frequency of the drive signal is controlled so as to improve a load output, an input current distortion and a crest factor of a load current. The power supply device according to claim 1, wherein:
【請求項15】前記負荷電流を検出する負荷電流検出回
路と、前記負荷電流検出回路の検出値が所定の基準値を
越えると、前記スイッチング素子の駆動信号を間引い
て、前記スイッチング素子を間欠的に駆動させる間引き
制御回路とを設けて成ることを特徴とする請求項1乃至
9記載の電源装置。
15. A load current detection circuit for detecting the load current, and when a detection value of the load current detection circuit exceeds a predetermined reference value, a drive signal for the switching element is thinned out to intermittently switch the switching element. 10. A power supply device according to claim 1, further comprising a thinning control circuit for driving the power supply.
【請求項16】前記リミッタ部の出力が前記上限値及び
前記下限値のみの2値であることを特徴とする請求項1
乃至9記載の電源装置。
16. The apparatus according to claim 1, wherein an output of said limiter section is a binary value consisting of only said upper limit value and said lower limit value.
10. The power supply according to any one of claims 9 to 9.
【請求項17】前記整流回路の出力の山部において、前
記負荷に流れる電流を検出して、前記制御回路が前記イ
ンバータ回路の出力を制御することを特徴とする請求項
1乃至9記載の電源装置。
17. The power supply according to claim 1, wherein the control circuit controls an output of the inverter circuit by detecting a current flowing through the load at a peak of an output of the rectifier circuit. apparatus.
【請求項18】前記制御回路が、交流電源の電圧波形に
同期して予め設定された駆動信号を用いて前記スイッチ
ング素子を駆動することを特徴とする請求項1乃至9記
載の電源装置。
18. The power supply device according to claim 1, wherein the control circuit drives the switching element using a drive signal set in advance in synchronization with a voltage waveform of an AC power supply.
【請求項19】前記負荷が放電灯であることを特徴とす
る請求項1乃至18記載の電源装置。
19. The power supply device according to claim 1, wherein said load is a discharge lamp.
【請求項20】前記制御回路が前記放電灯に流れる負荷
電流に応じて前記インバータ回路の出力を制御すること
を特徴とする請求項19記載の電源装置。
20. The power supply device according to claim 19, wherein said control circuit controls an output of said inverter circuit according to a load current flowing through said discharge lamp.
【請求項21】前記放電灯及び前記インバータ回路を複
数組備え、複数の前記インバータ回路が前記スイッチン
グ素子を共用するとともに、前記インバータ回路の共振
回路が並列に接続されて構成される電源装置において、
いずれかの前記放電灯が外されても、前記制御回路は残
りの前記放電灯を点灯させるとともに、外された前記放
電灯が接続されていた前記インバータ回路の出力電圧を
低減するように、前記リミッタ部の前記上限値を抑制す
ることを特徴とする請求項19又は20記載の電源装
置。
21. A power supply device comprising a plurality of sets of the discharge lamp and the inverter circuit, wherein the plurality of inverter circuits share the switching element, and a resonance circuit of the inverter circuit is connected in parallel.
Even if any of the discharge lamps is removed, the control circuit turns on the remaining discharge lamps and reduces the output voltage of the inverter circuit to which the removed discharge lamps are connected, 21. The power supply device according to claim 19, wherein the upper limit of the limiter unit is suppressed.
【請求項22】前記放電灯が口金部を除くランプの単位
長さ当たりのランプインピーダンスが略8Ω/cm以上
の蛍光灯であることを特徴とする請求項19乃至21記
載の電源装置。
22. A power supply unit according to claim 19, wherein said discharge lamp is a fluorescent lamp having a lamp impedance per unit length of about 8 Ω / cm or more excluding a base.
【請求項23】前記インバータ回路がコンデンサ及びイ
ンダクタからなる第1の共振系を有し、前記整流回路及
び前記平滑コンデンサの接続点と前記共振系の一端との
間に前記インバータ回路の高周波電力の一部を帰還する
ためのインピーダンス素子を接続し、前記インピーダン
ス素子が前記インダクタと第2の共振系を構成すること
を特徴とする請求項1乃至22記載の電源装置。
23. The inverter circuit has a first resonance system including a capacitor and an inductor, and a high frequency power of the inverter circuit is provided between a connection point of the rectification circuit and the smoothing capacitor and one end of the resonance system. 23. The power supply device according to claim 1, wherein an impedance element for partially feeding back is connected, and the impedance element forms a second resonance system with the inductor.
JP33158096A 1996-11-26 1996-11-26 Power supply Expired - Fee Related JP3475681B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33158096A JP3475681B2 (en) 1996-11-26 1996-11-26 Power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33158096A JP3475681B2 (en) 1996-11-26 1996-11-26 Power supply

Publications (2)

Publication Number Publication Date
JPH10164851A true JPH10164851A (en) 1998-06-19
JP3475681B2 JP3475681B2 (en) 2003-12-08

Family

ID=18245249

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33158096A Expired - Fee Related JP3475681B2 (en) 1996-11-26 1996-11-26 Power supply

Country Status (1)

Country Link
JP (1) JP3475681B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001339956A (en) * 2000-05-26 2001-12-07 Matsushita Electric Works Ltd Power supply
JP2005078928A (en) * 2003-08-29 2005-03-24 Ushio Inc Excimer discharge lamp dimmer
JP2010062157A (en) * 2009-11-10 2010-03-18 Ushio Inc Excimer discharge lamp dimmer
JP2011018556A (en) * 2009-07-09 2011-01-27 Mitsubishi Electric Corp Discharge lamp lighting device, luminaire, and lighting control system
CN114825901A (en) * 2022-06-30 2022-07-29 深圳市高斯宝电气技术有限公司 Control method for working frequency of CRM mode PFC circuit

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001339956A (en) * 2000-05-26 2001-12-07 Matsushita Electric Works Ltd Power supply
JP2005078928A (en) * 2003-08-29 2005-03-24 Ushio Inc Excimer discharge lamp dimmer
JP4556396B2 (en) * 2003-08-29 2010-10-06 ウシオ電機株式会社 Excimer discharge lamp dimmer
JP2011018556A (en) * 2009-07-09 2011-01-27 Mitsubishi Electric Corp Discharge lamp lighting device, luminaire, and lighting control system
JP2010062157A (en) * 2009-11-10 2010-03-18 Ushio Inc Excimer discharge lamp dimmer
CN114825901A (en) * 2022-06-30 2022-07-29 深圳市高斯宝电气技术有限公司 Control method for working frequency of CRM mode PFC circuit
CN114825901B (en) * 2022-06-30 2022-12-30 深圳市高斯宝电气技术有限公司 Control method for working frequency of CRM mode PFC circuit

Also Published As

Publication number Publication date
JP3475681B2 (en) 2003-12-08

Similar Documents

Publication Publication Date Title
JPS61500045A (en) Power-operated solid-state power source to drive fluorescent lamps
JPH10164851A (en) Power supply
JPH076889A (en) Discharge lamp lighting device
JP2001128457A (en) Power supply
JPH09251896A (en) Electric discharge lamp lighting device and illumination device
JP3834892B2 (en) Discharge lamp lighting device
JP3493943B2 (en) Power supply
KR100716562B1 (en) Electronic stabilizer for the use of high pressure discharge lamp
JP3494036B2 (en) Power supply
JP3319839B2 (en) Discharge lamp lighting device
JP2919046B2 (en) Discharge lamp lighting device
JP2571524Y2 (en) Lighting load control device
JP3858407B2 (en) Discharge lamp lighting device
JP3493647B2 (en) Power supply device, discharge lamp lighting device and lighting device
JP2619370B2 (en) Discharge lamp lighting device
JP2783844B2 (en) Inverter device
JPH11235042A (en) Power device
JP3261706B2 (en) Inverter device
JP3016831B2 (en) Inverter device
JP2831028B2 (en) Lighting equipment for multiple lights
JPH10271846A (en) Power device
JP3747524B2 (en) Discharge lamp lighting device
JPH08279396A (en) High power-factor fluorescent lamp lighting device
JP2000188872A (en) Inverter device
JPS6359770A (en) Power source device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030826

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080926

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080926

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090926

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090926

Year of fee payment: 6

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090926

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090926

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100926

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110926

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110926

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120926

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130926

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees