JPH10160757A - プローブピンおよびそれを用いたプロービング方法 - Google Patents
プローブピンおよびそれを用いたプロービング方法Info
- Publication number
- JPH10160757A JPH10160757A JP31613796A JP31613796A JPH10160757A JP H10160757 A JPH10160757 A JP H10160757A JP 31613796 A JP31613796 A JP 31613796A JP 31613796 A JP31613796 A JP 31613796A JP H10160757 A JPH10160757 A JP H10160757A
- Authority
- JP
- Japan
- Prior art keywords
- probe pin
- single crystal
- conductive film
- probe
- needle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】 （修正有）
【課題】プローブピンの先端の位置精度が数十万回〜数
百万回にも及ぶプローピングを受けても、プローピング
前の位置精度を維持し、その結果導通不良が生じ難く長
寿命のプローブカードを提供する。 【解決手段】針状単結晶３の表面に導電膜５を設けてな
るプローブピンであって、前記針状単結晶３の長さＬ
（μｍ）と直径Ｄ（μｍ）並びに該針状単結晶表面に設
けられた導電膜５の厚さｔ（μｍ）が、ｔ・Ｌ3／Ｄ4≦
５．３×１０4の関係を満たすプローブピン、好ましく
は、針状単結晶がＳｉであり、更に好ましくは導電膜５
がＡｕであるプローブピンである。加えて、前記プロー
ブピンを用いてオーバードライブ量を５０μｍ以下で被
検査体に接触させるプロービング方法である。
百万回にも及ぶプローピングを受けても、プローピング
前の位置精度を維持し、その結果導通不良が生じ難く長
寿命のプローブカードを提供する。 【解決手段】針状単結晶３の表面に導電膜５を設けてな
るプローブピンであって、前記針状単結晶３の長さＬ
（μｍ）と直径Ｄ（μｍ）並びに該針状単結晶表面に設
けられた導電膜５の厚さｔ（μｍ）が、ｔ・Ｌ3／Ｄ4≦
５．３×１０4の関係を満たすプローブピン、好ましく
は、針状単結晶がＳｉであり、更に好ましくは導電膜５
がＡｕであるプローブピンである。加えて、前記プロー
ブピンを用いてオーバードライブ量を５０μｍ以下で被
検査体に接触させるプロービング方法である。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路を
検査するプローブカード等に用いられるプローブピンと
それを用いたプロービング方法に関する。
検査するプローブカード等に用いられるプローブピンと
それを用いたプロービング方法に関する。
【０００２】
【従来の技術】近年の半導体の微細化、高集積化はめざ
ましく、これに伴い半導体素子や半導体集積回路の電気
的諸特性を検査するためのプローブカードにも、狭ピッ
チ化が要求されている。プローブカードの狭ピッチ化を
少しでも有利に達成するために、より小さな直径を有す
るプローブピンを用いことが検討されている。
ましく、これに伴い半導体素子や半導体集積回路の電気
的諸特性を検査するためのプローブカードにも、狭ピッ
チ化が要求されている。プローブカードの狭ピッチ化を
少しでも有利に達成するために、より小さな直径を有す
るプローブピンを用いことが検討されている。
【０００３】例えば、ＶＬＳ成長で得た針状単結晶をプ
ローブピンに用いたプローブカード（特開平５−１９８
６３６号公報、特開平５−２１５７７４公報、特開平５
−２１８１５６参照）が提案されている。前記プローブ
カードは、基板に概ね垂直方向に成長した直径数十μｍ
の針状単結晶の表面を金属等の導電性物質で覆ったプロ
ーブピンが多数設けられていて、実使用においては前記
プローブピンが半導体ウエハ上にある評価用パッドに押
圧接触して用いられる。このとき、接触を確実にするこ
となどの目的で、プローブピンは前記パッドに接触した
位置よりも過剰に変位され押しつけられる。この過剰に
変位することをオーバードライブ（Ｏ／Ｄと略す）と呼
び、前記過剰の変位量を、オーバードライブ量（Ｏ／Ｄ
量と略す）と称す。
ローブピンに用いたプローブカード（特開平５−１９８
６３６号公報、特開平５−２１５７７４公報、特開平５
−２１８１５６参照）が提案されている。前記プローブ
カードは、基板に概ね垂直方向に成長した直径数十μｍ
の針状単結晶の表面を金属等の導電性物質で覆ったプロ
ーブピンが多数設けられていて、実使用においては前記
プローブピンが半導体ウエハ上にある評価用パッドに押
圧接触して用いられる。このとき、接触を確実にするこ
となどの目的で、プローブピンは前記パッドに接触した
位置よりも過剰に変位され押しつけられる。この過剰に
変位することをオーバードライブ（Ｏ／Ｄと略す）と呼
び、前記過剰の変位量を、オーバードライブ量（Ｏ／Ｄ
量と略す）と称す。
【０００４】表面に導電性膜を設けた針状単結晶からな
るプローブピンは、オーバードライブにおいて座屈変形
を受け金属等の導電性被膜が塑性変形を生じ、オーバー
ドライブ後にその先端の位置をズラすことがあるが、特
に数十万回以上もプロービングを繰り返し受ける実用条
件下では前記プローブピンの先端位置ズレは避け難く、
実用上の大きな問題となっている。即ち、プローブカー
ド中に多数設けられているプローブピンのうち若干数で
あっても、プローブピン先端の位置ズレが生じると、評
価パッドにプローブピンが接触せずに導通不良が発生し
て、正確に検査を行なうことが困難になるほか、異物を
介して隣接するピンとブリッジすることもある。
るプローブピンは、オーバードライブにおいて座屈変形
を受け金属等の導電性被膜が塑性変形を生じ、オーバー
ドライブ後にその先端の位置をズラすことがあるが、特
に数十万回以上もプロービングを繰り返し受ける実用条
件下では前記プローブピンの先端位置ズレは避け難く、
実用上の大きな問題となっている。即ち、プローブカー
ド中に多数設けられているプローブピンのうち若干数で
あっても、プローブピン先端の位置ズレが生じると、評
価パッドにプローブピンが接触せずに導通不良が発生し
て、正確に検査を行なうことが困難になるほか、異物を
介して隣接するピンとブリッジすることもある。
【０００５】
【発明が解決しようとする課題】本発明は、上記のよう
な従来の問題点に鑑みてなされたものであって、プロー
ブピンの先端の位置精度が数十万回〜数百万回にも及ぶ
プロービングを受けても、プロービング前の位置精度を
維持し、その結果導通不良が生じ難く長寿命のプローブ
カードを提供することを目的とする。
な従来の問題点に鑑みてなされたものであって、プロー
ブピンの先端の位置精度が数十万回〜数百万回にも及ぶ
プロービングを受けても、プロービング前の位置精度を
維持し、その結果導通不良が生じ難く長寿命のプローブ
カードを提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明は、針状単結晶の
表面に導電膜を設けてなるプローブピンであって、前記
針状単結晶の長さＬ（μｍ）と直径Ｄ（μｍ）並びに該
針状単結晶表面に設けられた導電膜の厚さｔ（μｍ）
が、ｔ・Ｌ3／Ｄ4≦５．３×１０4の関係を満たすこと
を特徴とするプローブピンであり、好ましくは、前記針
状単結晶がＳｉであり、更に好ましくは、前記導電膜が
Ａｕであることを特徴とする前記プローブピンである。
表面に導電膜を設けてなるプローブピンであって、前記
針状単結晶の長さＬ（μｍ）と直径Ｄ（μｍ）並びに該
針状単結晶表面に設けられた導電膜の厚さｔ（μｍ）
が、ｔ・Ｌ3／Ｄ4≦５．３×１０4の関係を満たすこと
を特徴とするプローブピンであり、好ましくは、前記針
状単結晶がＳｉであり、更に好ましくは、前記導電膜が
Ａｕであることを特徴とする前記プローブピンである。
【０００７】更に、本発明は、前記プローブピンを用い
オーバードライブ量を５０μｍ以下で被検査体に接触さ
せるプロービング方法である。
オーバードライブ量を５０μｍ以下で被検査体に接触さ
せるプロービング方法である。
【０００８】
【発明の実施形態】本発明者らは、上述のプローブピン
の先端位置精度が悪くなる原因とその改善方法について
検討し、プローブピンの位置精度の悪化はオーバードラ
イブを付加したときに発生する被覆導電膜（金属）の塑
性変形が根本的な原因であるが、一方でプローブピンの
基材となる針状単結晶の弾性変形に基づく反発力がピン
を本来の位置へ戻す方向へはたらくので、最終的には双
方の力がつりあった位置にプローブピンがとどまり、実
質的な位置ずれを示しているという知見を得て、本発明
に至ったものである。
の先端位置精度が悪くなる原因とその改善方法について
検討し、プローブピンの位置精度の悪化はオーバードラ
イブを付加したときに発生する被覆導電膜（金属）の塑
性変形が根本的な原因であるが、一方でプローブピンの
基材となる針状単結晶の弾性変形に基づく反発力がピン
を本来の位置へ戻す方向へはたらくので、最終的には双
方の力がつりあった位置にプローブピンがとどまり、実
質的な位置ずれを示しているという知見を得て、本発明
に至ったものである。
【０００９】プローブピン先端の位置ずれ量を決定する
２次的な因子として、オーバードライブ回数及び付加時
間、オーバードライブ量等がある。しかしながら、前二
者はプローブカードの寿命そのものであり、可能なかぎ
り長いことが好ましい。また後者もプローブカードの使
用においてはプローブピンの全てが被検査体に接触する
ことが前提となることから、プローブピン先端のプラナ
リティに基づいて決定される量である。従って、これら
の要因を位置ずれ量を制御するためのパラメータとして
取り上げることは得策でない。
２次的な因子として、オーバードライブ回数及び付加時
間、オーバードライブ量等がある。しかしながら、前二
者はプローブカードの寿命そのものであり、可能なかぎ
り長いことが好ましい。また後者もプローブカードの使
用においてはプローブピンの全てが被検査体に接触する
ことが前提となることから、プローブピン先端のプラナ
リティに基づいて決定される量である。従って、これら
の要因を位置ずれ量を制御するためのパラメータとして
取り上げることは得策でない。
【００１０】プローブピン先端の位置ずれ量を制御する
ためには、上述のとおり、金属膜の塑性変形の大きさを
決定する金属の種類及び膜厚、またプローブピンの反発
力を決定する単結晶素材及びプローブピン形状のプロー
ブピン先端の位置ずれへの影響を調べ、更に前記の要因
を制御してプローブピン先端の位置ずれ量が実使用上の
許容限度内になるようにすることが重要である。
ためには、上述のとおり、金属膜の塑性変形の大きさを
決定する金属の種類及び膜厚、またプローブピンの反発
力を決定する単結晶素材及びプローブピン形状のプロー
ブピン先端の位置ずれへの影響を調べ、更に前記の要因
を制御してプローブピン先端の位置ずれ量が実使用上の
許容限度内になるようにすることが重要である。
【００１１】まず、プローブピンの反発力Ｐはプローブ
ピンを片支持ばりとして、公知の次式で計算することが
できる。 Ｐ＝３ＥＩδ／Ｌ3 （１） なお、ここで、断面２次モーメントは Ｉ＝πＤ4／６
４ であり、 Ｅ：ヤング率、δ：たわみ量、Ｄ：ピン径、Ｌ：ピン長
である。
ピンを片支持ばりとして、公知の次式で計算することが
できる。 Ｐ＝３ＥＩδ／Ｌ3 （１） なお、ここで、断面２次モーメントは Ｉ＝πＤ4／６
４ であり、 Ｅ：ヤング率、δ：たわみ量、Ｄ：ピン径、Ｌ：ピン長
である。
【００１２】一方、導電膜の塑性変形に必要な応力と導
電膜厚さに関してはいかなる関係も知られていないが、
本発明者らは、導電膜の塑性変形に必要な応力は導電膜
厚ｔに依存するという事実から、プローブピン先端の位
置ずれ量Ｘは導電膜厚ｔ及びプローブピンの反発力Ｐに
より決定される量であり、Ｘと（ｔ／Ｐ）には相関があ
り、その関係を Ｘ＝ａ（ｔ／Ｐ）b （２） に整理することができものと推察した。ここで、ａ，ｂ
は金属及び単結晶素材の種類により決定される任意の定
数である。
電膜厚さに関してはいかなる関係も知られていないが、
本発明者らは、導電膜の塑性変形に必要な応力は導電膜
厚ｔに依存するという事実から、プローブピン先端の位
置ずれ量Ｘは導電膜厚ｔ及びプローブピンの反発力Ｐに
より決定される量であり、Ｘと（ｔ／Ｐ）には相関があ
り、その関係を Ｘ＝ａ（ｔ／Ｐ）b （２） に整理することができものと推察した。ここで、ａ，ｂ
は金属及び単結晶素材の種類により決定される任意の定
数である。
【００１３】前記（１）式及び（２）式から、 Ｘ＝ｃ（ｔ・Ｌ3／Ｄ4）b （３） （ここで、ｃ＝ａ（６４／３πＥδ）b）となり、位置
ずれ量Ｘは、ｔ・Ｌ3／Ｄ4の関数として表すことができ
る。
ずれ量Ｘは、ｔ・Ｌ3／Ｄ4の関数として表すことができ
る。
【００１４】従って、針状単結晶と導電膜の材質が定ま
れば、いくつかのプローブピンについてｔ・Ｌ3／Ｄ4値
を調べることにより定数ａ及びｂ（或いはｂ及びｃ）を
求めることができ、一旦（３）式を確定できれば、この
式に基づいてプローブピン先端の位置ずれ量Ｘを予測す
ることができ、位置ずれ量Ｘが目標値以下となるように
金属膜厚及びプローブピン形状（直径、長さ）を設計す
ることができる。
れば、いくつかのプローブピンについてｔ・Ｌ3／Ｄ4値
を調べることにより定数ａ及びｂ（或いはｂ及びｃ）を
求めることができ、一旦（３）式を確定できれば、この
式に基づいてプローブピン先端の位置ずれ量Ｘを予測す
ることができ、位置ずれ量Ｘが目標値以下となるように
金属膜厚及びプローブピン形状（直径、長さ）を設計す
ることができる。
【００１５】例えば、針状単結晶をＳｉ、該針状単結晶
表面に設ける導電膜をＡｕとする場合には、オーバード
ライブ量が４０μｍのときｂ＝１．２３、ｃ＝１．４８
×１０-5を得る。この場合、（３）式に基づきｔ・Ｌ3
／Ｄ4値が５．３×１０4以下であれば、プローブピン先
端の位置ずれ量は１０μｍ以下となり、実用上許容され
る程度とすることができる。尚、前記定数ｂ及びｃは、
針状単結晶体やその表面に設ける導電膜の材質、オーバ
ードライブ量により若干の変動を受けるが、本発明者ら
の検討によれば、後述する材質の相違はほとんど影響せ
ず、オーバードライブ量についても５０μｍ程度以下の
場合にもほとんど影響しない。
表面に設ける導電膜をＡｕとする場合には、オーバード
ライブ量が４０μｍのときｂ＝１．２３、ｃ＝１．４８
×１０-5を得る。この場合、（３）式に基づきｔ・Ｌ3
／Ｄ4値が５．３×１０4以下であれば、プローブピン先
端の位置ずれ量は１０μｍ以下となり、実用上許容され
る程度とすることができる。尚、前記定数ｂ及びｃは、
針状単結晶体やその表面に設ける導電膜の材質、オーバ
ードライブ量により若干の変動を受けるが、本発明者ら
の検討によれば、後述する材質の相違はほとんど影響せ
ず、オーバードライブ量についても５０μｍ程度以下の
場合にもほとんど影響しない。
【００１６】本発明において、針状単結晶の材質として
は、具体的には、Ｓｉ、ＬａＢ6、Ｇｅ、α-Ａｌ2Ｏ3、
ＧａＡｓ、ＧａＰ、ＭｇＯ、ＮｉＯ、ＳｉＣ、ＩｎＧａ
等があげられ、これらのうち、半導体と同じ材質のＳｉ
が熱膨張係数等の点から、プローブピンの位置精度を維
持するために好ましい。また、一般的に針状単結晶の寸
法は、径が数μｍ〜１００μｍであり、長さが数百μｍ
〜数ｍｍである。
は、具体的には、Ｓｉ、ＬａＢ6、Ｇｅ、α-Ａｌ2Ｏ3、
ＧａＡｓ、ＧａＰ、ＭｇＯ、ＮｉＯ、ＳｉＣ、ＩｎＧａ
等があげられ、これらのうち、半導体と同じ材質のＳｉ
が熱膨張係数等の点から、プローブピンの位置精度を維
持するために好ましい。また、一般的に針状単結晶の寸
法は、径が数μｍ〜１００μｍであり、長さが数百μｍ
〜数ｍｍである。
【００１７】前記針状単結晶の製造方法に関しては、例
えば、Ｒ．Ｓ．Ｗａｇｎｅｒ ａｎｄ Ｗ．Ｃ．Ｅｌｌ
ｉｓ：Ａｐｐｌ．Ｐｈｙｓ Ｌｅｔｔｅｒ，４（１９６
４）８９に説明されているＶＬＳ（Ｖａｐｏｒ−Ｌｉｑ
ｕｉｄ−Ｓｏｌｉｄ）法等が用いられる。表面に（１１
１）面をもつＳｉ単結晶基板の所定の位置にＡｕバンプ
を配置し、これをＳｉＣｌ4、Ｈ2等のガス雰囲気中でＡ
ｕ−Ｓｉ共晶点以上に加熱すると、Ａｕ−Ｓｉ合金中に
Ｓｉがとりこまれて基板と垂直方向にエピタキシャル成
長し、＜１１１＞軸方向に針状単結晶体が形成される。
えば、Ｒ．Ｓ．Ｗａｇｎｅｒ ａｎｄ Ｗ．Ｃ．Ｅｌｌ
ｉｓ：Ａｐｐｌ．Ｐｈｙｓ Ｌｅｔｔｅｒ，４（１９６
４）８９に説明されているＶＬＳ（Ｖａｐｏｒ−Ｌｉｑ
ｕｉｄ−Ｓｏｌｉｄ）法等が用いられる。表面に（１１
１）面をもつＳｉ単結晶基板の所定の位置にＡｕバンプ
を配置し、これをＳｉＣｌ4、Ｈ2等のガス雰囲気中でＡ
ｕ−Ｓｉ共晶点以上に加熱すると、Ａｕ−Ｓｉ合金中に
Ｓｉがとりこまれて基板と垂直方向にエピタキシャル成
長し、＜１１１＞軸方向に針状単結晶体が形成される。
【００１８】前記針状単結晶表面に導電化する目的で表
面に金属膜等の導電膜を設けるが、この導電膜はＡｕ、
Ｃｕ等の低電気抵抗の金属を、例えばめっき法、蒸着
法、スパッタ法等を用いて形成可能である。この場合、
オーバードライブ負荷による導電膜の塑性変形を抑える
目的で、延性材料であるＡｕを電解めっき法で形成する
ことが好ましく、また均一な導電膜を得るためのめっき
厚みは１．０〜３．０μｍが好ましい。
面に金属膜等の導電膜を設けるが、この導電膜はＡｕ、
Ｃｕ等の低電気抵抗の金属を、例えばめっき法、蒸着
法、スパッタ法等を用いて形成可能である。この場合、
オーバードライブ負荷による導電膜の塑性変形を抑える
目的で、延性材料であるＡｕを電解めっき法で形成する
ことが好ましく、また均一な導電膜を得るためのめっき
厚みは１．０〜３．０μｍが好ましい。
【００１９】また、プローブピンを被検査体に接触させ
る時のオーバードライブ量は５０μｍ以下であることが
望ましい。何故ならば、一つには針状単結晶の変形には
強度的な限界があって５０μｍ以上ではピンが欠損する
恐れがあるからであり、また位置ズレ量も増加し、前記
（３）式が成立しにくくなるからである。
る時のオーバードライブ量は５０μｍ以下であることが
望ましい。何故ならば、一つには針状単結晶の変形には
強度的な限界があって５０μｍ以上ではピンが欠損する
恐れがあるからであり、また位置ズレ量も増加し、前記
（３）式が成立しにくくなるからである。
【００２０】
【実施例】以下、実施例及び比較例を用いて、本発明を
更に詳細に説明する。 〔実施例１〜４、比較例１〜４〕ＳＯＩ（Ｓｉｌｉｃｏ
ｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）ウエハー上に電極ライ
ンをエッチング法で作成した後、前記電極ライン上の所
定の位置にＡｕバンプを作成した。ＡｕバンプにＳｉの
針状単結晶をＶＬＳ成長法にて形成させた後、前記針状
単結晶体の先端部を研磨し、所定の長さに揃えた。次に
前記針状単結晶体及び電極ラインの表面に無電解めっき
でＮｉメッキを下地膜として０．１μｍの厚さで形成し
てから、導電膜のＡｕ膜を電気めっき法で成膜した。上
記操作において、Ａｕバンプ径、研磨時の寸法、Ａｕ膜
厚を調整することで、針状単結晶体の直径が１５〜１８
μｍ、長さが１０００〜２０００μｍ、Ａｕ膜厚が１．
０〜３．０μｍのいろいろなプローブピンを作成した。
更に詳細に説明する。 〔実施例１〜４、比較例１〜４〕ＳＯＩ（Ｓｉｌｉｃｏ
ｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）ウエハー上に電極ライ
ンをエッチング法で作成した後、前記電極ライン上の所
定の位置にＡｕバンプを作成した。ＡｕバンプにＳｉの
針状単結晶をＶＬＳ成長法にて形成させた後、前記針状
単結晶体の先端部を研磨し、所定の長さに揃えた。次に
前記針状単結晶体及び電極ラインの表面に無電解めっき
でＮｉメッキを下地膜として０．１μｍの厚さで形成し
てから、導電膜のＡｕ膜を電気めっき法で成膜した。上
記操作において、Ａｕバンプ径、研磨時の寸法、Ａｕ膜
厚を調整することで、針状単結晶体の直径が１５〜１８
μｍ、長さが１０００〜２０００μｍ、Ａｕ膜厚が１．
０〜３．０μｍのいろいろなプローブピンを作成した。
【００２１】上記のいろいろなプローブピンから、ｔ・
Ｌ3／Ｄ4≦５．３×１０4となるｔ、Ｌ、Ｄの組み合わ
せしたものを選択し実施例１〜４とした。また、前記組
み合わせ以外のものを選択し比較例１〜４とした。前記
実施例１〜４並びに比較例１〜４として選択したプロー
ブピンについて、以下のプロービング耐久性試験を行
い、その前後のプローブピン先端の位置ずれ量を測定し
た。この結果を表１に示す。
Ｌ3／Ｄ4≦５．３×１０4となるｔ、Ｌ、Ｄの組み合わ
せしたものを選択し実施例１〜４とした。また、前記組
み合わせ以外のものを選択し比較例１〜４とした。前記
実施例１〜４並びに比較例１〜４として選択したプロー
ブピンについて、以下のプロービング耐久性試験を行
い、その前後のプローブピン先端の位置ずれ量を測定し
た。この結果を表１に示す。
【００２２】
【表１】
【００２３】＜プロービング耐久性試験＞全面にＡｕめ
っきしたＳｉウエハー上にプローブピンをオーバードラ
イブ４０μｍで負荷し、サイクルタイム１７５ｍｓｅ
ｃ、コンタクト時間１２５ｍｓｅｃの条件で１００万回
行なった。
っきしたＳｉウエハー上にプローブピンをオーバードラ
イブ４０μｍで負荷し、サイクルタイム１７５ｍｓｅ
ｃ、コンタクト時間１２５ｍｓｅｃの条件で１００万回
行なった。
【００２４】＜プローブピン先端の位置ずれ測定方法＞
プロービング耐久性試験前後のローブピン先端の位置座
標を、ＸＹステージ付きの工場顕微鏡を使用して２００
倍の倍率で測定することで求めた。
プロービング耐久性試験前後のローブピン先端の位置座
標を、ＸＹステージ付きの工場顕微鏡を使用して２００
倍の倍率で測定することで求めた。
【００２５】
【発明の効果】本発明のプローブピン並びに本発明の方
法を用いれば、１００万回のオーバードライブ負荷にお
いてもプローブピン先端の位置ずれを生じることなく初
期の精度を維持することができるので、これを用いた半
導体検査用プローブカードは長寿命で、しかも、近年の
半導体の微細化、高集積化にも対応可能である。
法を用いれば、１００万回のオーバードライブ負荷にお
いてもプローブピン先端の位置ずれを生じることなく初
期の精度を維持することができるので、これを用いた半
導体検査用プローブカードは長寿命で、しかも、近年の
半導体の微細化、高集積化にも対応可能である。
【図１】 本発明の実施例に係るプローブピンの正面断
面図。
面図。
【図２】 プロービング耐久性試験を示す説明図。
１； ＳＯＩウエハー ２； 電極ライン ３； 針状単結晶体 ４； 下地メッキ（Ｎｉ） ５； 導電膜（Ａｕ） ６； プローブピン ７； 全面ＡｕめっきＳｉウエハー ８； チャックテーブル
Claims (4)
- 【請求項１】針状単結晶の表面に導電膜を設けてなるプ
ローブピンであって、前記針状単結晶の長さＬ（μｍ）
と直径Ｄ（μｍ）並びに該針状単結晶表面に設けられた
導電膜の厚さｔ（μｍ）が、ｔ・Ｌ3／Ｄ4≦５．３×１
０4の関係を満たすことを特徴とするプローブピン。 - 【請求項２】前記針状単結晶がＳｉであることを特徴と
する請求項１記載のプローブピン。 - 【請求項３】前記導電膜がＡｕであることを特徴とする
請求項１又は請求項２記載のプローブピン。 - 【請求項４】請求項１、請求項２又は請求項３記載のプ
ローブピンを用いオーバードライブ量を５０μｍ以下で
被検査体に接触させるプロービング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31613796A JPH10160757A (ja) | 1996-11-27 | 1996-11-27 | プローブピンおよびそれを用いたプロービング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31613796A JPH10160757A (ja) | 1996-11-27 | 1996-11-27 | プローブピンおよびそれを用いたプロービング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10160757A true JPH10160757A (ja) | 1998-06-19 |
Family
ID=18073677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31613796A Pending JPH10160757A (ja) | 1996-11-27 | 1996-11-27 | プローブピンおよびそれを用いたプロービング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10160757A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011169772A (ja) * | 2010-02-19 | 2011-09-01 | Hioki Ee Corp | プローブユニットおよび回路基板検査装置 |
-
1996
- 1996-11-27 JP JP31613796A patent/JPH10160757A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011169772A (ja) * | 2010-02-19 | 2011-09-01 | Hioki Ee Corp | プローブユニットおよび回路基板検査装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1351060B1 (en) | Method of manufacturing a test probe for semiconductor devices | |
| JP4527267B2 (ja) | コンタクタの製造方法 | |
| US7126220B2 (en) | Miniaturized contact spring | |
| US5767691A (en) | Probe-oxide-semiconductor method and apparatus for measuring oxide charge on a semiconductor wafer | |
| US7393773B2 (en) | Method and apparatus for producing co-planar bonding pads on a substrate | |
| US20030210065A1 (en) | Method for fabricating microelectronic fabrication electrical test apparatus electrical probe tip | |
| JP2008510166A (ja) | Ｉｃを検査するための高弾力片持ちばねプローブ | |
| US5266895A (en) | Probe with contact portion including Au and Cu alloy | |
| JP2004093355A (ja) | Ｐｄ合金系プローブピンおよびそれを用いたプローブピン装置 | |
| JP2002082130A (ja) | 半導体素子検査装置及びその製造方法 | |
| Kataoka et al. | Electroplating Ni micro-cantilevers for low contact-force IC probing | |
| JP2000180506A (ja) | 半導体装置検査用コンタクト装置 | |
| US20120068726A1 (en) | Electrical test probe and probe assembly | |
| JPH10160757A (ja) | プローブピンおよびそれを用いたプロービング方法 | |
| US20050074910A1 (en) | Manufacturing method of semiconductor device | |
| US8305102B2 (en) | Probe card, method for manufacturing probe card, and prober apparatus | |
| JP3606685B2 (ja) | プローブピン及びそれを有するコンタクター | |
| JP2002139540A (ja) | プローブ構造体とその製造方法 | |
| KR100214162B1 (ko) | 마이크로 팁 상부에 수직형 프로브를 가지는 웨이퍼프로브카드 및 그 제조방법 | |
| JP4663040B2 (ja) | プローブカードとその使用方法 | |
| JP3587488B2 (ja) | コンタクター及びその製造方法 | |
| Marcus | A new coiled microspring contact technology | |
| JP2000171483A (ja) | 半導体検査装置の製造方法 | |
| JPH06281670A (ja) | 集積回路検査用コンタクトピン | |
| Itoh et al. | Contact properties of micromachined Ni probes |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20040422 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040601 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041012 |