JPH10154083A - プラッタ保守を可能とするコントローラ - Google Patents

プラッタ保守を可能とするコントローラ

Info

Publication number
JPH10154083A
JPH10154083A JP8312225A JP31222596A JPH10154083A JP H10154083 A JPH10154083 A JP H10154083A JP 8312225 A JP8312225 A JP 8312225A JP 31222596 A JP31222596 A JP 31222596A JP H10154083 A JPH10154083 A JP H10154083A
Authority
JP
Japan
Prior art keywords
plt
platter
shared bus
cache
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8312225A
Other languages
English (en)
Inventor
Tsunetaka Komachiya
常孝 小町谷
Hiroshi Kanazawa
広 金澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Software Engineering Co Ltd
Hitachi Ltd
Original Assignee
Hitachi Software Engineering Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Software Engineering Co Ltd, Hitachi Ltd filed Critical Hitachi Software Engineering Co Ltd
Priority to JP8312225A priority Critical patent/JPH10154083A/ja
Publication of JPH10154083A publication Critical patent/JPH10154083A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)

Abstract

(57)【要約】 【課題】 高い可用性と保守性が要求される大型記憶装
置のコンピュータシステムにおいて、プラッタ障害時に
も縮退・保守を可能にすること。 【解決手段】 二重化した共有バス110,109,1
08,111を備えた二つのプラッタ106,107が
存在し、二重化されたバスの一方110,111は一つ
のプラッタ上にのみ配線され、もう一方のバス108,
109は二つのプラッタ106,107に跨るように配
線される。片側プラッタに障害が発生し、縮退処置や保
守動作に伴って当該プラッタ上の共有バスの閉塞が発生
しても、他方のプラッタ上にのみ配線された共有バスに
対する障害の影響は無い。このため他方のプラッタが確
実に動作している装置無停止の状態で、障害プラッタの
交換が行える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、システムの部分的
な故障の発生時に故障部位の縮退処置によりシステムダ
ウンを防ぐ高い可用性と、システムを停止させること無
く故障部位の交換を行う高い保守性が要求されるディス
クコントローラまたはコンピュータシステムに関する。
【0002】
【従来の技術】銀行オンラインシステムにおける顧客情
報を保存する様な大型記憶装置には、故障発生時の縮退
動作によるシステムダウン防止や無停止保守による部品
交換といった高い可用性・保守性が要求される。
【0003】図4に従来の大型記憶装置の一構成例を示
す。ディスクコントローラ(以下DKCと略す。)(4
18)はチャネル(409,410)により、Host
Processor(101)に接続する。またDKC
(418)はドライブパス(416,417)によりディス
クユニット(以下DKUと略す。)(103)に接続す
る。DKC(418)内部のプラッタ(複数のパッケージ
またはボードと接続される、内部にバス配線された基板
であり、以下PLTと略す。)(413)上に配線された
共有バス(411,412)には、以下に述べる各種パッ
ケージが接続される。
【0004】ターミネータTM1(405)〜TM4(4
20)は共有バスの終端抵抗である。キャッシュCac
he1(406)〜Cache4(403)は、DKU(1
03)内に保存されたデータのコピーとHost Pr
ocessor(101)より転送され、これからDKU
(103)に保存されるデータが存在する半導体メモリで
ある。チャネルアダプタCHA1(408)、CHA2
(401)はチャネル(409,410)と接続し、Hos
t Processor(101)とCache1(40
6)〜Cache4(403)間のデータ転送制御を行
う。
【0005】ディスクアダプタDKA1(415)、DK
A2(414)はドライブパス(416,417)を介しD
KU(103)内のドライブ(134,135)と接続し、
Cache1(406)〜Cache4(403)とド
ライブ(134,135)間のデータ転送制御を行う。
Cache1(406)〜Cache4(403)には
CHA、DKAが行うデータ転送制御に必要となる制御
情報も保存される。共有バス(411,412)は、C
HA、DKAとCache1(406)〜Cache4
(403)間のデータ転送や制御情報アクセス、及びC
HA、DKA間の通信のためのパスとして用いられる。
【0006】DKC(418)では、PLT(413)
を除く全てのハードウェア部位が多重化されており、い
ずれの部分故障に対しても縮退処置を行うことでDKC
(418)全体の停止を防ぐことが可能である。
【0007】またDKC(418)では、パッケージの
活線交換等によりPLT(413)を除く全てのハード
ウェア部位について無停止交換が可能である。
【0008】特開平5−197448号公報では、バス
接続制御専用線をPLTに設け各パッケージをつなぐこ
とにより、装置を止めることなく各パッケージの交換を
可能とする方法が記載されている。
【0009】
【発明が解決しようとする課題】上記方法により実現さ
れたコンピュータシステムでは、PLT自体に断線等の
障害が発生した場合、PLTが多重化されていないため
無停止交換が不可能である。一つの解決手段として、特
開平7−295683号公報に記載されている様に、二
つに分けたPLT上の共有バス同士をコネクタにより互
いに接続する方法がある。前記方法を取ることで、片側
PLTで障害が発生した場合他方のPLTを動作させた
まま障害PLTの無停止交換を行える。
【0010】しかし特開平7−295683号公報で
は、片側PLT上で障害が発生した場合に、他PLTへ
の障害伝搬に起因する装置全体のダウンを防ぐ方法や縮
退・保守方法については言及されていない。また前記方
法を実現するに適した装置構成も示されていない。
【0011】本発明の目的は、高い可用性と保守性が要
求される大型記憶装置に代表されるコンピュータシステ
ムにおいて、PLT障害時にも縮退・保守が可能な装置
構成、及び縮退・保守の具体的方法を提供することにあ
る。
【0012】
【課題を解決するための手段】本発明によれば、二重化
した共有バスを備えた二つのプラッタPLTが存在し、
二重化されたバスの一方は一つのPLT上にのみ配線さ
れ、もう一方のバスは二つのPLTに跨る様に配線され
る。片側PLTに障害が発生し、縮退処置や保守動作に
伴って当該PLT上の共有バスの閉塞が発生しても、他
方のPLT上にのみ配線された共有バスに対する障害の
影響は無い。このため他方のPLTが確実に動作してい
る装置無停止の状態で、障害PLTの交換が行える。
【0013】
【発明の実施の形態】図1に実施形態の構成図を示す。
ここでは図4と同様の構成、同じ動作をする部分につい
ては説明を省略し、図4とは異なる部分についてのみ説
明する。
【0014】ディスクコントローラDKC(102)は
クラスタA(104)とクラスタB(105)より構成
される。クラスタA(104)はプラッタPLT A
(107)、チャネルアダプタCHA A−1(12
0)、ディスクアダプタDKAA−1(119)、キャ
ッシュCache A−1(115)、キャッシュCa
che A−2(116)、ターミネータTM A−1
(114)、ターミネータTM A−2(121)、タ
ーミネータTM A−3(116)、ターミネータTM
A−4(118)から成る。
【0015】クラスタB(105)はプラッタPLT
B(106)、チャネルアダプタCHA B−1(12
3)、ディスクアダプタDKA B−1(124)、キ
ャッシュCache B−1(128)、キャッシュC
ache B−2(127)、ターミネータTM B−
1(129)、ターミネータTM B−2(122)、
ターミネータTM B−3(126)、ターミネータT
M B−4(125)から成る。クラスタA(104)
とクラスタB(105)はコネクタA(113)及びコ
ネクタB(112)により互いに接続する。クラスタ間
を接続する配線長を最短にするためにPLTの背面にコ
ネクタを設けPLTを互いに背中合わせに接続する。
【0016】共有バスA−1(110)はPLT A
(107)上に配線され、TM A−1(114)、C
ache A−1(115)、Cache A−2(1
16)、DKA A−1(119)、CHA A−1
(120)、TM A−2(121)と接続する。
【0017】共有バスA−2(109)はPLT A
(107)とPLT B(106)に跨るように配線さ
れ、TM A−4(118)、DKA A−1(11
9)、CHA A−1(120)、Cache B−1
(128)、Cache B−2(127)、TM B
−3(126)と接続する。共有バスA−2(109)
がPLTを跨る箇所はコネクタA(113)により接続
される。
【0018】共有バスB−1(111)はPLT B
(106)上に配線され、TM B−1(129)、C
ache B−1(128)、Cache B−2(1
27)、DKA B−1(124)、CHA B−1
(123)、TM B−2(122)と接続する。
【0019】共有バスB−2(108)はPLT A
(107)とPLT B(106)に跨るように配線さ
れ、TM B−4(125)、DKA B−1(12
4)、CHA B−1(123)、Cache A−1
(115)、Cache A−2(116)、TM A
−3(117)と接続する。共有バスB−2(108)
がPLTを跨る箇所はコネクタB(112)により接続
される。
【0020】プラッタPLTを二つに分離したことで、
図4の構成に比べ一つの共有バスに接続するパッケージ
数が少なくなる(図4に示すターミネータ、キャッシ
ュ、チャネルアダプタ、ディスクアダプタは、それぞれ
パッケージとしてプラッタに接続される)。即ち、図4
の構成では1共有バス当り12パッケージ分の長さが必
要となる(図4は背中合わせの両面の図であるが、片面
でのみ接続すると12パッケージ分の長さが必要)。
【0021】本発明によれば図4と同規模の構成を取る
場合、図1に示すように、1共有バス当り8パッケージ
分の長さで済む(図1でプラッタ107には8個のパッ
ケージ(114,115,116,117,118,1
19,120,121)が接続されている。プラッタ1
06の共有バスについても同様)。このため、共有バス
の配線長も短くなり伝送路特性上有利である。この結
果、より高速なデータ転送が可能となる。
【0022】また、共有バスの使用率も軽減されるので
(図4の共有バスには8個のパッケージ(406,40
7,408,401,402,403,415,41
4)が接続されているのに対して、図1の共有バスには
4個のパッケージ(115,116,119,120)
が接続しているに過ぎない)、DKC(102)が共有
バスネックとなっていた場合、DKC(102)のシス
テム性能向上にもつながる。
【0023】共有バスA−2(109)はプラッタPL
T A(107)とB(106)に跨ってはいるが、共
有バスA−2(109)に接続するパッケージ数は6枚
であり、共有バスA−1(110)に接続するパッケー
ジ(114,115,116,119,120,12
1)と同数である。このため、共有バスA−1(11
0)と比較して共有バスA−2(109)の長さが極端
に長くなることは無い。換言すると、上述したように、
共有バス110は接続すべきパッケージが少なくなった
ことによりその長さを短くすることができることとなっ
たのであるが、一方、バス109を設けたことに伴って
このバス109に接続すべきパッケージ数が多くなって
はバス109の長さが、短くなった共有バス110の長
さを相殺することとなるが、前述したようにバス109
も長くはならないことが分かった。共有バスB−2(1
08)についても同様のことが言える。
【0024】CHA A−1(120)、DKA A−
1(119)から同一クラスタA(104)内のCac
he A−1(115)、Cache A−2(11
6)にアクセスする場合は共有バスA−1(110)を
介する。またCHA A−1(120)、DKA A−
1(119)から反対クラスタB(105)内のCac
he B−1(128)、Cache B−2(12
7)にアクセスする場合は共有バスA−2(109)を
介する。CHA B−1(123)、DKA B−1
(124)についても同様である。
【0025】本実施形態では対向クラスタへのアクセス
も単一の共有バスを介して行う。そのため対向クラスタ
へのアクセスに際して、ブリッジ(クラスタ間を相互に
接続するもの)を介して異なるバスを渡る様なアクセス
方法に比べて、同一クラスタ内でのアクセス時間にほぼ
等しい高速アクセスが可能となる(バス109で直結し
ているため)。
【0026】上記の構成を取ることでプラッタPLT
AとPLT Bを接続するコネクタも含めて装置の全て
のハードウェア部を多重化でき無停止保守による交換が
可能となる。また図4の方式ではPLTの無停止交換が
不可能であり(バスは411と412の2本があるので
どちらかのバス故障の際には残りのバスで縮退動作させ
ることができるが、プラッタは1個であるから故障の際
には停止せざるを得ない)、PLTの故障確率をなるべ
く下げる理由から、共有バスの終端抵抗をPLT上に実
装せず交換可能な別パッケージとして実現している。
【0027】しかし、本発明によれば、PLTが交換可
能となったことによりPLT上に終端抵抗を実装しても
耐故障性の上での問題は無くなる。このため終端抵抗用
のパッケージを無くしPLT上に終端抵抗を実装するこ
とも可能である。終端抵抗用パッケージを無くすことで
共有バス長を4パッケージ分に短くすることができる。
この結果装置コストの低減・データ転送の高速化を行え
る。
【0028】上記の構成において共有バスA−1(11
0)に障害が発生した場合の縮退・保守の方法について
以下に述べる。共有バスA−1(110)が障害により
閉塞するとCHA A−1(120)、DKA A−1
(119)からCacheA−1(115)、Cach
e A−2(116)へアクセスするパスが無くなる。
【0029】そこで共有バスA−1(110)が閉塞し
た場合はCache A−1(115)、Cache
A−2(116)も閉塞させ、残りの共有バスとCac
heB−1(128)、Cache B−2(127)
による縮退運転を行う。PLT A(107)を交換す
る場合、共有バスA−1(110)の他に共有バスA−
2(109)、共有バスB−2(108)も閉塞する。
しかしPLT B(106)内に閉じる共有バスB−1
(111)が存在するので、PLT B(106)の動
作を停止させることなくPLT A(107)の交換が
可能である。共有バスB−1(111)に障害が発生し
た場合の縮退・保守の方法も上記と同様である。
【0030】次に共有バスA−2(109)に障害が発
生した場合の縮退・保守の方法について以下に述べる。
共有バスA−2(109)が障害により閉塞するとCH
AA−1(120)、DKA A−1(119)からC
ache B−1(128)、Cache B−2(1
27)へアクセスするパスが無くなる。そこで共有バス
A−2(109)が閉塞した場合はCache B−1
(128)、Cache B−2(127) も閉塞さ
せ、残りの共有バスとCache A−1(115)、
Cache A−2(116)による縮退運転を行う。
共有バスA−2(109)はPLTを跨っているので故
障部位として、PLT A(107)、コネクタA(1
13)、PLT B(106)の三箇所が考えられる。
【0031】保守手順としては前記三箇所について、コ
ネクタA(113)、PLT B(106)、PLT
A(107)の順に交換し共有バスA−2(109)が
回復するか否かを確認していく。PLT B(106)
を交換し共有バスA−2(109)が回復しなかった時
点でPLT B(106)は正常と判断し、閉塞してい
たCache B−1(128)、Cache B−2
(127)を回復させ、PLT A(107)の交換に
入る。いずれの部位の交換時においてもPLT内に閉じ
る正常な共有バスが存在しているので無停止保守が可能
である。共有バスB−2(108)に障害が発生した場
合の縮退・保守の方法も上記と同様である。
【0032】図2に本発明の実施形態を筐体へ実装した
場合のイメージ図を示す。クラスタA(104)とクラ
スタB(105)は各パッケージ(114〜121)と
PLTを内蔵した箱として実現される。各クラスタの背
面にPLTとコネクタ(113)が実装され背中合わせ
に接続される。箱には車輪(205〜209)を備えて
おりDKC筐体(102)内に敷設されたレール(20
3,204)上を移動できる。DKC筐体(102)の
側面には窓(201,202)が設けられており、窓
(201,202)よりコネクタ(113)の着脱が可
能である。
【0033】図3に本実施形態の保守動作においてクラ
スタA(104)をDKC筐体(102)より抜去した
際の様子を示す。コネクタ(1131,1132,11
21)は離脱されクラスタA(104)はレール(20
3,204)上を移動しDKC筐体(102)全面に引
き出されている。
【0034】本実施形態ではクラスタ同士の接続をコネ
クタによるものとしたが、短い長さのケーブルによる接
続でも構わない。また本実施形態ではクラスタ当りのC
ache、CHA、DKAの数をそれぞれ2、1、1と
したがこれらのパッケージの数は任意であっても構わな
い。
【0035】更に、以上の説明では、記憶装置としてデ
ィスクを取り挙げたがテープ状、ドラム状の記憶媒体に
も本発明は適用できるものである。
【0036】また、以上の説明ではホストプロセッサと
ディスクユニットとの間のディスクコントローラを本発
明の対象としたが、これに限らず、情報を互いに伝達す
る上位装置と下位装置との間に介在する制御装置につい
ても、本発明は適用可能である。
【0037】更に、二重化バスを備えたプラッタについ
て説明したが、多重化バスにして一つのバスの使用率軽
減を図り、多重化バスの少なくとも一つのバスを複数の
プラッタに跨るように配線してもよいことは当然であ
る。
【0038】
【発明の効果】本発明によれば、二つのPLTそれぞれ
が備える二重化バスの一方を一つのPLT上にのみ配線
し、もう一方のバスを二つのPLTに跨るように配線す
ることにより、一方のPLTが障害・保守により動作不
可状態であっても他方のPLTはそのPLT内に閉じる
バスが存在するので動作可能となる。
【0039】またPLTを跨るバスの長さはPLT内に
閉じるバスの長さにほぼ等しくなるため伝送路を悪化さ
せないで済む。
【図面の簡単な説明】
【図1】本発明の実施形態の構成図である。
【図2】本発明の実施形態の実装イメージ図である。
【図3】本発明の実施形態の保守動作の様子を示す図で
ある。
【図4】従来のディスクコントローラの一構成例を示す
図である。
【符号の説明】
101 Host Processor 102 ディスクコントローラDKC 103 ディスクユニットDKU 104 クラスタA 105 クラスタB 106 プラッタPLT A 107 プラッタPLT B 110 共有バス A−1 109 共有バス A−2 111 共有バス B−1 108 共有バス B−2 113 コネクタ A 112 コネクタ B 114 ターミネータTM A−1 121 ターミネータTM A−2 129 ターミネータTM B−1 122 ターミネータTM B−2 118 ターミネータTM A−4 126 ターミネータTM B−3 125 ターミネータTM B−4 117 ターミネータTM A−3 115 キャッシュCache A−1 116 キャッシュCache A−2 128 キャッシュCache B−1 127 キャッシュCache B−2 120 チャネルアダプタCHA A−1 119 ディスクアダプタDKA A−1 123 チャネルアダプタCHA B−1 124 ディスクアダプタDKA B−1 130,131 チャネル 132,133 ドライブパス 134,135 ドライブ
フロントページの続き (72)発明者 金澤 広 神奈川県横浜市中区尾上町六丁目81番地 日立ソフトウェアエンジニアリング 株式 会社内

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 チャネルアダプタ、ディスクアダプタ、
    キャッシュ、多重化されたバスを有するプラッタ、をそ
    れぞれ備えた複数のクラスタから構成されるコントロー
    ラであって、 前記多重化されたバスの少なくとも一つのバスが一のク
    ラスタ内のプラッタに配線されるとともに、前記多重化
    されたバスの残りのバスが他のプラッタに跨って配線さ
    れる、 ことを特徴とするコントローラ。
  2. 【請求項2】 請求項1に記載のコントローラにおい
    て、 前記クラスタの背面に、プラッタと、プラッタ間に跨っ
    てバスを接続するコネクタと、を配設し、 前記クラスタを背中合わせに当接することにより、前記
    コネクタを介して対向するプラッタのバスを接続する、
    ことを特徴とするコントローラ。
  3. 【請求項3】 請求項1または2に記載のコントローラ
    において、 複数のプラッタの少なくとも一つに障害が発生した場
    合、障害発生のプラッタ上に配線されていないバスを動
    作させた状態で、障害発生のプラッタの交換を行うこと
    を特徴とするコントローラ。
JP8312225A 1996-11-22 1996-11-22 プラッタ保守を可能とするコントローラ Pending JPH10154083A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8312225A JPH10154083A (ja) 1996-11-22 1996-11-22 プラッタ保守を可能とするコントローラ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8312225A JPH10154083A (ja) 1996-11-22 1996-11-22 プラッタ保守を可能とするコントローラ

Publications (1)

Publication Number Publication Date
JPH10154083A true JPH10154083A (ja) 1998-06-09

Family

ID=18026698

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8312225A Pending JPH10154083A (ja) 1996-11-22 1996-11-22 プラッタ保守を可能とするコントローラ

Country Status (1)

Country Link
JP (1) JPH10154083A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006285602A (ja) * 2005-03-31 2006-10-19 Nec Corp メモリシステム、情報処理機器、データ転送方法、プログラム、記録媒体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006285602A (ja) * 2005-03-31 2006-10-19 Nec Corp メモリシステム、情報処理機器、データ転送方法、プログラム、記録媒体

Similar Documents

Publication Publication Date Title
US5812754A (en) Raid system with fibre channel arbitrated loop
JP3264465B2 (ja) 記憶システム
US7133967B2 (en) Storage system, controller, control method and program product therefor
US7911788B2 (en) Storage control device
KR100766356B1 (ko) 데이터 스토리지 시스템 및 데이터 스토리지 제어 장치
US7600152B2 (en) Configuring cache memory from a storage controller
US5737510A (en) Disc array system having disc storage devices dispersed on plural boards and accessible at withdrawal of part of the boards
KR100740080B1 (ko) 데이터 기억 시스템 및 데이터 기억 제어 장치
US6799224B1 (en) High speed fault tolerant mass storage network information server
US8032785B1 (en) Architecture for managing disk drives
US5398158A (en) Multiple disk drive module with standard from factor
US20140223097A1 (en) Data storage system and data storage control device
US6801983B2 (en) Disk control device and storage device using it
US7487293B2 (en) Data storage system and log data output method upon abnormality of storage control apparatus
JPH10154083A (ja) プラッタ保守を可能とするコントローラ
US20060218345A1 (en) Data storage system and log data equalization control method for storage control apparatus
JP3547411B2 (ja) 記憶システム
JP2001027972A (ja) ディスク制御装置
JP2003345530A (ja) 記憶システム
US7346674B1 (en) Configurable fibre channel loop system
US20070217141A1 (en) Modular, scalable storage controller midplane connector
GB2266615A (en) Disk drive module
JP2004303256A (ja) 記憶システム
JP4497963B2 (ja) ストレージ装置
JPH08221215A (ja) 外部記憶制御装置