JPH10150395A - Switch circuit, switch and radio equipment - Google Patents

Switch circuit, switch and radio equipment

Info

Publication number
JPH10150395A
JPH10150395A JP8309336A JP30933696A JPH10150395A JP H10150395 A JPH10150395 A JP H10150395A JP 8309336 A JP8309336 A JP 8309336A JP 30933696 A JP30933696 A JP 30933696A JP H10150395 A JPH10150395 A JP H10150395A
Authority
JP
Japan
Prior art keywords
terminal
electrode
transmission
fet
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8309336A
Other languages
Japanese (ja)
Inventor
Bunji Yasumura
文次 安村
Toru Fujioka
徹 藤岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP8309336A priority Critical patent/JPH10150395A/en
Publication of JPH10150395A publication Critical patent/JPH10150395A/en
Pending legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00Reducing energy consumption in communication networks
    • Y02D30/70Reducing energy consumption in communication networks in wireless communication networks

Abstract

PROBLEM TO BE SOLVED: To make a signal pass characteristic for two signal transmission system equal to each other by configuring a diversity switch with two single-pole double-throw switches and arranging the two signal systems in axial symmetry with respect to a prescribed line passing through a common terminal of the t' single-pole double-throw switches. SOLUTION: A diversity switch is a switch of a FET configuration having monolithic circuit integration of the two single-pole double-throw switches as one semiconductor chip, two antenna terminals A1, A2, two reception terminals RE1, RE2 and one transmission terminal (common terminal) TC. The circuit configuration of two signal transmission systems 1, 2 formed to be a semiconductor chip and the chip layout are arranged in axial symmetry by using a straight line M passing through the transmission terminal TC as an axis. Thus, the length of transmission lines 10, 11, 12 is equal to the length of transmission lines 13, 14, 15 with the same structure and the signal pass characteristic of the two signal transmission systems 1, 2 of the diversity switch is made equal.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、時分割マルチプル
アクセス(TDMA)方式における高周波信号の伝達経
路を切り替えるスイッチ回路およびスイッチならびに無
線装置に関し、特にダイバーシチ無線装置におけるダイ
バーシチ用スイッチに適用して有効な技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a switch circuit and a switch for switching a transmission path of a high-frequency signal in a time division multiple access (TDMA) system, and a radio device, and more particularly to a switch for diversity in a diversity radio device. About technology.

【0002】[0002]

【従来の技術】無線装置において、フェージング環境下
においても安定した無線特性を確保するために、ダイバ
ーシチ方式が用いられている。これは、指向特性が等し
い2個のアンテナをある間隔(一般には1/2波長以
上)だけ離して設置し、フェージングによる受信レベル
の時間的変動特性が個々のアンテナで違うことを利用し
て、個々のアンテナの受信レベルの強いものを選択する
ことで受信特性の劣化を軽減するものである。
2. Description of the Related Art In a radio apparatus, a diversity system is used to secure stable radio characteristics even in a fading environment. This is based on the fact that two antennas having the same directional characteristics are set apart by a certain interval (generally 1 / wavelength or more), and that the temporal variation characteristics of the reception level due to fading are different for each antenna. By selecting the antenna having the strong reception level of each antenna, the deterioration of the reception characteristic is reduced.

【0003】このダイバーシチの効果は受信時のみなら
ず送信時にも得ることができ、受信時に選択したアンテ
ナを送信時にも用いることでよい結果が得られ、対向す
る無線機が受信ダイバーシチを行っていない場合には特
に効果がある。
The effect of the diversity can be obtained not only at the time of reception but also at the time of transmission, and a good result can be obtained by using the antenna selected at the time of transmission at the time of transmission, and the opposing radio does not perform reception diversity. This is particularly effective in some cases.

【0004】このようなダイバーシチ方式を用いた無線
装置のアンテナと受信部、アンテナと送信部の接続は、
合計3個の単極双投(Single-Pole-Double-Throw:以下
SPDTと称する)スイッチを用いて切り替えている。
[0004] The connection between the antenna and the receiving unit and the connection between the antenna and the transmitting unit of a radio apparatus using such a diversity system are as follows.
Switching is performed using a total of three single-pole-double-throw (SPDT) switches.

【0005】単極双投スイッチ(SPDTスイッチ)に
ついては、電子情報通信学会発行「電子情報通信学会技
報MW83−118」、P71〜P78に記載されてい
る。この文献には、代表的なSPDTスイッチとして、
低電圧動作,低消費電力でかつ高集積化に優れたGaA
sFET(電界効果トランジスタ)で構成されたSPD
Tスイッチについて記載されている。
The single pole double throw switch (SPDT switch) is described in IEICE Technical Report MW83-118, published by the Institute of Electronics, Information and Communication Engineers, pp. 71-78. In this document, as a typical SPDT switch,
GaAs with low voltage operation, low power consumption and excellent integration
SPD composed of sFET (field effect transistor)
A T-switch is described.

【0006】前記SPDTスイッチの動作原理を説明す
る。
The principle of operation of the SPDT switch will be described.

【0007】SPDTスイッチは、図8に示すように、
アンテナ端子ANT,受信端子RX,送信端子TXの三
つの信号端子と、VC1,VC2の二つの制御端子があ
る。ANTはアンテナに接続され、RXは受信部(受信
機)に接続され、TXは送信部(送信機)に接続され
る。
[0007] As shown in FIG.
There are three signal terminals, an antenna terminal ANT, a reception terminal RX, and a transmission terminal TX, and two control terminals VC1 and VC2. ANT is connected to the antenna, RX is connected to the receiving unit (receiver), and TX is connected to the transmitting unit (transmitter).

【0008】前記受信端子RXとアンテナ端子ANTと
の間に電界効果トランジスタ2(FET2)がドレイ
ン,ソースを介して組み込まれ、前記アンテナ端子AN
Tと送信端子TXとの間にFET3がドレイン,ソース
を介して組み込まれている。また、制御端子VC1,V
C2は、FET2,FET3のゲート配線に接続されて
いる。
A field effect transistor 2 (FET2) is incorporated between the reception terminal RX and the antenna terminal ANT via a drain and a source, and the antenna terminal AN
An FET 3 is incorporated between T and the transmission terminal TX via a drain and a source. Also, control terminals VC1, V
C2 is connected to the gate wiring of FET2 and FET3.

【0009】前記受信端子RX側には、ソース,ドレイ
ンの一方がグランドGに接地されたFET1のソースま
たはドレインが接続されている。このFET1のゲート
電極は前記FET3のゲート配線に接続されている。
The source or the drain of the FET 1 whose one of the source and the drain is grounded to the ground G is connected to the receiving terminal RX side. The gate electrode of the FET1 is connected to the gate wiring of the FET3.

【0010】また、前記送信端子TX側には、ソース,
ドレインの一方がグランドGに接地されたFET4のソ
ースまたはドレインが接続されている。このFET4の
ゲート電極は前記FET2のゲート配線に接続されてい
る。
The transmission terminal TX has a source,
The source or the drain of the FET 4 whose one of the drains is grounded to the ground G is connected. The gate electrode of the FET 4 is connected to the gate wiring of the FET 2.

【0011】なお、前記FET1,FET2,FET
3,FET4の各ゲート電極側には負荷抵抗Rが設けら
れている。
The above FET1, FET2, FET
3, a load resistor R is provided on each gate electrode side of the FET4.

【0012】このようなSPDTスイッチにおいては、
制御バイアスとして二つの制御端子VC1,VC2に相
補的に0Vバイアス、またはFETのしきい電圧以下の
負バイアスVconが印加される。VC1に0V、VC
2にVconVを加えるとANTとRXが接続され、逆
にVC1にVconV、VC2に0Vを加えるとANT
とTXが接続される。
In such an SPDT switch,
As a control bias, a 0 V bias or a negative bias Vcon equal to or lower than the threshold voltage of the FET is applied complementarily to the two control terminals VC1 and VC2. 0V to VC1, VC
When VconV is applied to ANT2, ANT and RX are connected. Conversely, when VconV is applied to VC1 and 0V is applied to VC2, ANT is connected to ANT.
And TX are connected.

【0013】図9はアンテナが2本、送信部が1つ、受
信部が二つあるダイバーシチ移動無線装置において、3
個のSPDTスイッチを用いて構成した従来例である。
図9において、1は第1アンテナ、2は第2アンテナ、
3,4は時間で送信モードと受信モードを切り替えるS
PDTスイッチ、5は送信時に第1・第2アンテナ1,
2を切り替えるSPDTスイッチ、7は送信部、6は第
1受信部、8は第2受信部である。
FIG. 9 shows a diversity mobile radio apparatus having two antennas, one transmitting section and two receiving sections.
This is a conventional example configured using SPDT switches.
9, 1 is a first antenna, 2 is a second antenna,
3 and 4 switch S between transmission mode and reception mode by time S
The PDT switch 5 transmits and receives the first and second antennas 1 and 2 at the time of transmission.
An SPDT switch for switching 2; 7, a transmitting unit; 6, a first receiving unit; and 8, a second receiving unit.

【0014】第1・第2アンテナで受信された高周波信
号は、それぞれSPDTスイッチ3,4によって接続さ
れた第1・第2受信部6,8によって強度が比較され
る。送信時においては送信部7がSPDTスイッチ5お
よびSPDTスイッチ3,4によって、第1アンテナ1
または第2アンテナ2のいずれかに接続されて送信が行
われる。
The high-frequency signals received by the first and second antennas are compared in intensity by first and second receiving units 6 and 8 connected by SPDT switches 3 and 4, respectively. At the time of transmission, the transmitting unit 7 controls the first antenna 1 by the SPDT switch 5 and the SPDT switches 3 and 4.
Alternatively, transmission is performed by being connected to one of the second antennas 2.

【0015】なお、説明の便宜上、第1アンテナ1と第
1受信部6、第1アンテナ1と送信部7の接続を切り替
える系統を信号伝達系統1と呼び、第2アンテナ2と第
2受信部8、第2アンテナ2と送信部7の接続を切り替
える系統を信号伝達系統2と呼ぶことにする。
For convenience of explanation, a system for switching the connection between the first antenna 1 and the first receiving unit 6 and a connection between the first antenna 1 and the transmitting unit 7 will be referred to as a signal transmission system 1, and a system for switching the second antenna 2 and the second receiving unit. 8, a system that switches the connection between the second antenna 2 and the transmission unit 7 is referred to as a signal transmission system 2.

【0016】一方、特願平6−203190号(特開平
8−70245号)公報には、SPDTスイッチを含め
た低歪スイッチについて記載されている。この文献に
は、コントロール電圧を低くし、且つ挿入損失の小さな
スイッチを実現するために、送信信号通過用のFETや
受信信号通過用のFETを複数ゲート構成にしたり、あ
るいはカスケード接続構成にし、寄生容量の比を制御す
る構成が採用されている。
On the other hand, Japanese Patent Application No. 6-203190 (JP-A-8-70245) discloses a low distortion switch including an SPDT switch. In this document, in order to realize a switch having a low control voltage and a small insertion loss, a transmission signal passing FET and a reception signal passing FET are formed in a plurality of gates, or a cascade connection is employed. A configuration for controlling the capacity ratio is employed.

【0017】また、この文献には、送信信号通過用のF
ETや受信信号通過用のFETに並列にインダクタを接
続し、各インダクタをそれぞれのFETのOFF時のド
レイン,ソース間寄生容量と通過周波数に於いて共振す
るように選ぶことにより、OFF時のアイソレーション
特性を向上させる構成についても記載されている。
This document also discloses an F for transmitting a transmission signal.
Inductors are connected in parallel to the ET and received signal passing FETs, and each inductor is selected so as to resonate with the parasitic capacitance between the drain and source when the respective FETs are OFF and the passing frequency, thereby isolating the FETs when the FETs are OFF. It also describes a configuration for improving the translation characteristics.

【0018】[0018]

【発明が解決しようとする課題】従来のダイバーシチ用
スイッチは、合計3個のSPDTスイッチを使用するこ
とから、実装面積が大きくなる。また、部品点数が多い
ことから生産コストが高くなる。
Since the conventional diversity switch uses a total of three SPDT switches, the mounting area becomes large. In addition, the production cost increases due to the large number of parts.

【0019】従来のダイバーシチ用スイッチを組み込ん
だダイバーシチ移動無線装置においては、送信部7から
の出力信号が第1アンテナ1または第2アンテナ2に伝
達されるまでに2個のSPDTスイッチを通るため損失
が大きく、その損失分だけ送信部7の出力を大きくする
必要があり、消費電力が増大するという問題がある。
In a conventional diversity mobile radio device incorporating a diversity switch, the output signal from the transmission unit 7 passes through two SPDT switches until it is transmitted to the first antenna 1 or the second antenna 2, so that the loss is reduced. It is necessary to increase the output of the transmission unit 7 by the loss, and there is a problem that power consumption increases.

【0020】一方、本発明者は、部品点数の削減によっ
て小型化,低コスト化を図るとともに、ダイバーシチ移
動無線装置の低消費電力化が達成できるダイバーシチ用
スイッチとして、これは未だ公知とされたものではない
が、図10に示す構造のものを開発した。
On the other hand, the inventor of the present invention has proposed a diversity switch which can achieve miniaturization and cost reduction by reducing the number of components and can achieve low power consumption of a diversity mobile radio apparatus. However, the structure shown in FIG. 10 was developed.

【0021】すなわち、図10に示すダイバーシチ用ス
イッチは、送信信号の損失を低減するため、合計2個の
SPDTスイッチで図9に示す3個のSPDTスイッチ
による構成のダイバーシチ用スイッチの機能を実現す
る。
That is, the diversity switch shown in FIG. 10 realizes the function of the diversity switch composed of three SPDT switches shown in FIG. 9 with a total of two SPDT switches in order to reduce the loss of the transmission signal. .

【0022】SPDTスイッチ3,4として、図8の従
来のSPDTスイッチを用いるとすると、A1,A2は
ANTに対応し、RE1,RE2はRXに対応し、T
1,T2はTXに対応する。送信部7からの出力用伝送
線路9は途中の分岐点Tbで分岐され、伝送線路10,
11によってSPDTスイッチ3,4のT1,T2にそ
れぞれ接続されている。
Assuming that the conventional SPDT switches shown in FIG. 8 are used as the SPDT switches 3 and 4, A1 and A2 correspond to ANT, RE1 and RE2 correspond to RX, and T
1, T2 corresponds to TX. The transmission line 9 for output from the transmission unit 7 is branched at a branch point Tb in the middle, and the transmission lines 10 and
11 are connected to T1 and T2 of the SPDT switches 3 and 4, respectively.

【0023】伝送線路10,11の長さは、高周波信号
の波長をλとすると、λ/4に選ばれる。
The length of the transmission lines 10 and 11 is selected to be λ / 4, where λ is the wavelength of the high-frequency signal.

【0024】しかし、このようなSPDTスイッチで
は、以下のような不具合を生じることが本発明者によっ
てあきらかにされた。
However, it has been clarified by the present inventors that such an SPDT switch causes the following problems.

【0025】(1)単体のSPDTスイッチを基板に実
装する構造となることから、たとえば、高周波信号の周
波数を仮に2GHz とし、これらの回路を実装する基板
の比誘電率を4とすると、波長は7.5cmとなり、2
cm弱の線路を2本設ける必要があり、実装面積が大き
くなる。
(1) Since the structure is such that a single SPDT switch is mounted on a substrate, for example, if the frequency of a high-frequency signal is 2 GHz and the relative permittivity of the substrate on which these circuits are mounted is 4, the wavelength is 7.5 cm, 2
It is necessary to provide two lines of less than a few centimeters, which increases the mounting area.

【0026】(2)伝送線路の分岐点Tbから各SPD
Tスイッチの送信端までの伝送線路10,11を同一長
さにかつ短く設けることは、SPDTスイッチの実装上
の点から難しい。
(2) Each SPD from the branch point Tb of the transmission line
It is difficult to provide the transmission lines 10 and 11 having the same length and short length to the transmission end of the T switch from the viewpoint of mounting the SPDT switch.

【0027】(3)ダイバーシチ方式では、受信信号を
比較し、受信信号の強い方の信号伝達系統を送信時に選
択する。そのため、二つの信号伝達系統において、その
性能が同等であることが望ましい。仮に信号伝達系統1
の信号損失が信号伝達系統2のそれより劣っているとす
ると、受信時においては、両アンテナの受信信号強度が
等しくても、第1受信部6に比べ第2受信部8の信号強
度が常に低くなり、正しく強度比較ができず、ダイバー
シチ方式の効果が得られない。
(3) In the diversity system, received signals are compared and a signal transmission system having a stronger received signal is selected at the time of transmission. Therefore, it is desirable that the two signal transmission systems have the same performance. Suppose signal transmission system 1
Is less inferior to that of the signal transmission system 2, at the time of reception, the signal strength of the second receiver 8 is always higher than that of the first receiver 6 even if the received signal strengths of both antennas are equal. As a result, the strength cannot be properly compared, and the effect of the diversity system cannot be obtained.

【0028】すなわち、これは従来のダイバーシチ用ス
イッチについても言えることであるが、合計2個あるい
は3個のSPDTスイッチによるダイバーシチ用スイッ
チの構成では、実装する基板上の伝送線路の加工精度、
SPDTスイッチ実装の位置合せ精度によって、スイッ
チ間を結ぶ伝送線路の長さが変化しやすく、同一にする
ことが困難になり、インダクタンスに差が生じるため、
二つの信号伝達系統の信号通過特性、特にリターンロス
や挿入損失に偏差が生じ易い。
That is, this is also true of the conventional diversity switch. However, in the configuration of the diversity switch including two or three SPDT switches in total, the processing accuracy of the transmission line on the board to be mounted can be improved.
Due to the positioning accuracy of the SPDT switch mounting, the length of the transmission line connecting the switches is likely to change, making it difficult to make the same, and causing a difference in inductance.
Deviations are likely to occur in the signal passing characteristics of the two signal transmission systems, particularly in the return loss and the insertion loss.

【0029】また、同品種のSPDTスイッチによって
ダイバーシチ用スイッチ回路を構成しても、SPDTス
イッチの製品ばらつきがあり、二つの信号伝達系統の信
号通過特性に偏差が生じ易い。例えば、最小0.7d
B、最大1.2dBの挿入損失を保証しているSPDT
スイッチを2個用いてダイバーシチ用スイッチ回路を構
成した場合、二つの信号伝達系統の間で最大0.5dB
もの挿入損失偏差が生じる。
Further, even if a diversity switch circuit is constituted by SPDT switches of the same type, there is a variation in SPDT switch products, and a deviation easily occurs in the signal passing characteristics of the two signal transmission systems. For example, minimum 0.7d
B, SPDT that guarantees a maximum insertion loss of 1.2 dB
When a switch circuit for diversity is configured using two switches, a maximum of 0.5 dB is required between two signal transmission systems.
The insertion loss deviation occurs.

【0030】このように信号伝達系統によって損失分が
異なる場合、送信時においては、アンテナからの出力電
圧を一定にするため、その損失分の差だけ信号伝達系統
によって送信部の出力を変化させる必要があり、送信制
御が複雑になる。
As described above, when the loss differs depending on the signal transmission system, it is necessary to change the output of the transmission unit by the signal transmission system by the difference of the loss in order to keep the output voltage from the antenna constant during transmission. And transmission control becomes complicated.

【0031】本発明の目的は、二つの信号伝達系統の信
号通過特性が同等になるスイッチ回路およびスイッチな
らびに無線装置を提供することにある。
An object of the present invention is to provide a switch circuit, a switch, and a radio device in which the signal transmission characteristics of two signal transmission systems are equal.

【0032】本発明の他の目的は、集積回路化されたス
イッチ回路およびスイッチを提供することにある。
Another object of the present invention is to provide an integrated switch circuit and a switch.

【0033】本発明の他の目的は、消費電力の低減が達
成できるスイッチおよび無線装置を提供することにあ
る。
Another object of the present invention is to provide a switch and a radio device which can achieve a reduction in power consumption.

【0034】本発明の他の目的は、小型化,低コスト化
が達成できるスイッチ回路およびスイッチならびに無線
装置を提供することにある。
Another object of the present invention is to provide a switch circuit, a switch, and a wireless device that can achieve miniaturization and cost reduction.

【0035】本発明の前記ならびにそのほかの目的と新
規な特徴は、本明細書の記述および添付図面からあきら
かになるであろう。
The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.

【0036】[0036]

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。
The following is a brief description of an outline of typical inventions disclosed in the present application.

【0037】(1)第1アンテナ端子,第1受信端子お
よび送信端子を有する信号伝達系統1と、第2アンテナ
端子,第2受信端子および送信端子を有する信号伝達系
統2と、送信端子を有する接地回路を備え、前記信号伝
達系統1,信号伝達系統2および接地回路の送信端子は
同一の共用送信端子となるスイッチ回路であり、前記信
号伝達系統1は、ゲート電極が所定の制御端子に接続さ
れソース電極またはドレイン電極のいずれか一方の電極
が前記第1受信端子に接続され他方の電極が前記第1ア
ンテナ端子に接続される受信信号通過用の電界効果トラ
ンジスタ(FET)と、ゲート電極が所定の制御端子に
接続されソース電極またはドレイン電極のいずれか一方
の電極が前記第1アンテナ端子に接続され他方の電極が
前記共用送信端子に接続される送信信号通過用のFET
と、ゲート電極が前記送信信号通過用のFETのゲート
電極に接続されソース電極またはドレイン電極のいずれ
か一方の電極が前記第1受信端子に接続され他方の電極
が接地端子に接続される接地用のFETとで構成され、
前記信号伝達系統2は、ゲート電極が所定の制御端子に
接続されソース電極またはドレイン電極のいずれか一方
の電極が前記第2受信端子に接続され他方の電極が前記
第2アンテナ端子に接続される受信信号通過用のFET
と、ゲート電極が所定の制御端子に接続されソース電極
またはドレイン電極のいずれか一方の電極が前記第2ア
ンテナ端子に接続され他方の電極が前記共用送信端子に
接続される送信信号通過用のFETと、ゲート電極が前
記送信信号通過用のFETのゲート電極に接続されソー
ス電極またはドレイン電極のいずれか一方の電極が前記
第2受信端子に接続され他方の電極が接地端子に接続さ
れる接地用のFETとで構成され、前記接地回路はゲー
ト電極が所定の制御端子に接続されソース電極またはド
レイン電極のいずれか一方の電極が前記共用送信端子接
続され他方の電極が接地端子に接続される接地用のFE
Tによって構成されている。
(1) A signal transmission system 1 having a first antenna terminal, a first reception terminal and a transmission terminal, a signal transmission system 2 having a second antenna terminal, a second reception terminal and a transmission terminal, and a transmission terminal A transmission circuit including a ground circuit, wherein the transmission terminals of the signal transmission system 1, the signal transmission system 2 and the ground circuit are the same shared transmission terminal, and the signal transmission system 1 has a gate electrode connected to a predetermined control terminal. A field effect transistor (FET) for passing a received signal, wherein one of a source electrode and a drain electrode is connected to the first receiving terminal and the other electrode is connected to the first antenna terminal; One of a source electrode and a drain electrode is connected to a predetermined control terminal, the other electrode is connected to the first antenna terminal, and the other electrode is the common transmission terminal. FET for transmission signals pass to be connected
A ground electrode in which a gate electrode is connected to the gate electrode of the transmission signal passing FET, one of a source electrode and a drain electrode is connected to the first reception terminal, and the other electrode is connected to a ground terminal. FET and
In the signal transmission system 2, a gate electrode is connected to a predetermined control terminal, one of a source electrode and a drain electrode is connected to the second reception terminal, and the other electrode is connected to the second antenna terminal. FET for receiving signal passage
A transmission signal passing FET having a gate electrode connected to a predetermined control terminal, one of a source electrode and a drain electrode connected to the second antenna terminal, and the other electrode connected to the common transmission terminal. And a gate electrode connected to the gate electrode of the transmission signal passing FET, one of a source electrode and a drain electrode is connected to the second reception terminal, and the other electrode is connected to a ground terminal. And a ground circuit in which a gate electrode is connected to a predetermined control terminal, one of a source electrode and a drain electrode is connected to the common transmission terminal, and the other electrode is connected to a ground terminal. FE for
T.

【0038】前記受信信号通過用のFET,送信信号通
過用のFETおよび前記共用送信端子に接続される接地
用のFETは、それぞれ二つ以上の複数のゲート電極を
もつFETで構成されているとともに、前記FETにお
いてソース電極とソース電極に近いゲート電極との間に
は容量が設けられ、ドレイン電極とドレイン電極に近い
ゲート電極との間には容量が設けられ、少なくとも前記
受信信号通過用のFETおよび送信信号通過用のFET
のソース電極とドレイン電極間に並列にインダクタが設
けられている。
The reception signal passing FET, the transmission signal passing FET, and the grounding FET connected to the common transmission terminal are each constituted by an FET having two or more gate electrodes. A capacitance is provided between the source electrode and the gate electrode near the source electrode in the FET, and a capacitance is provided between the drain electrode and the gate electrode near the drain electrode, and at least the reception signal passing FET is provided. And FET for transmitting signal
An inductor is provided in parallel between the source electrode and the drain electrode.

【0039】前記スイッチ回路は半導体チップにモノリ
シックに形成されている。前記半導体チップにおいて、
前記共用送信端子を通る所定の線に対して前記二つの信
号伝達系統が線対称に配置されている。
The switch circuit is formed monolithically on a semiconductor chip. In the semiconductor chip,
The two signal transmission systems are arranged line-symmetrically with respect to a predetermined line passing through the common transmission terminal.

【0040】前記半導体チップは封止体内に封止されて
いるとともに、前記封止体にはその内外に亘って延在す
るリードが複数設けられ、かつ前記半導体チップの電極
端子と前記複数のリードは接続手段によって電気的に接
続されスイッチを構成している。
The semiconductor chip is sealed in a sealing body, and the sealing body is provided with a plurality of leads extending inside and outside thereof, and the electrode terminals of the semiconductor chip and the plurality of leads are provided. Are electrically connected by connection means to form a switch.

【0041】また、前記スイッチは二つのアンテナ,二
つの受信部および一つの送信部に接続されて無線装置
(ダイバーシチ無線装置)を構成している。
The switch is connected to two antennas, two receiving units, and one transmitting unit to constitute a wireless device (diversity wireless device).

【0042】(2)第1アンテナ端子,第1受信端子お
よび送信端子を有する信号伝達系統1と、第2アンテナ
端子,第2受信端子および送信端子を有する信号伝達系
統2とを備え、前記信号伝達系統1および信号伝達系統
2の送信端子は同一の共用送信端子となるスイッチ回路
であり、前記信号伝達系統1は、ゲート電極が所定の制
御端子に接続されソース電極またはドレイン電極のいず
れか一方の電極が前記第1受信端子に接続され他方の電
極が前記第1アンテナ端子に接続される受信信号通過用
の電界効果トランジスタ(FET)と、ゲート電極が所
定の制御端子に接続されソース電極またはドレイン電極
のいずれか一方の電極が前記第1アンテナ端子に接続さ
れ他方の電極が前記共用送信端子に接続される送信信号
通過用のFETと、ゲート電極が前記送信信号通過用の
FETのゲート電極に接続されソース電極またはドレイ
ン電極のいずれか一方の電極が前記第1受信端子に接続
され他方の電極が接地端子に接続される接地用のFET
と、ゲート電極が前記受信信号通過用のFETのゲート
電極に接続されソース電極またはドレイン電極のいずれ
か一方の電極が前記共用送信端子に接続され他方の電極
が接地端子に接続される接地用のFETとで構成され、
前記信号伝達系統2は、ゲート電極が所定の制御端子に
接続されソース電極またはドレイン電極のいずれか一方
の電極が前記第2受信端子に接続され他方の電極が前記
第2アンテナ端子に接続される受信信号通過用のFET
と、ゲート電極が所定の制御端子に接続されソース電極
またはドレイン電極のいずれか一方の電極が前記第2ア
ンテナ端子に接続され他方の電極が前記共用送信端子に
接続される送信信号通過用のFETと、ゲート電極が前
記送信信号通過用のFETのゲート電極に接続されソー
ス電極またはドレイン電極のいずれか一方の電極が前記
第2受信端子に接続され他方の電極が接地端子に接続さ
れる接地用のFETと、ゲート電極が前記受信信号通過
用のFETのゲート電極に接続されソース電極またはド
レイン電極のいずれか一方の電極が前記共用送信端子に
接続され他方の電極が接地端子に接続される接地用のF
ETとで構成されている。
(2) A signal transmission system 1 having a first antenna terminal, a first reception terminal, and a transmission terminal, and a signal transmission system 2 having a second antenna terminal, a second reception terminal, and a transmission terminal. The transmission terminals of the transmission system 1 and the signal transmission system 2 are switch circuits serving as the same common transmission terminal. The signal transmission system 1 has a gate electrode connected to a predetermined control terminal and one of a source electrode and a drain electrode. And an electrode is connected to the first receiving terminal and the other electrode is connected to the first antenna terminal. A field effect transistor (FET) for passing a received signal, a gate electrode is connected to a predetermined control terminal and a source electrode or A transmission signal passing FET in which one of the drain electrodes is connected to the first antenna terminal and the other electrode is connected to the common transmission terminal; FET for grounding the gate electrode either is one electrode connected to the first reception terminal and the other electrode of the transmitted signal is connected to the gate electrode of the FET for passing a source electrode and a drain electrode connected to the ground terminal
A gate electrode is connected to the gate electrode of the reception signal passing FET, one of a source electrode and a drain electrode is connected to the common transmission terminal, and the other electrode is connected to the ground terminal. FET and
In the signal transmission system 2, a gate electrode is connected to a predetermined control terminal, one of a source electrode and a drain electrode is connected to the second reception terminal, and the other electrode is connected to the second antenna terminal. FET for receiving signal passage
A transmission signal passing FET having a gate electrode connected to a predetermined control terminal, one of a source electrode and a drain electrode connected to the second antenna terminal, and the other electrode connected to the common transmission terminal. And a gate electrode connected to the gate electrode of the transmission signal passing FET, one of a source electrode and a drain electrode is connected to the second reception terminal, and the other electrode is connected to a ground terminal. And a ground having a gate electrode connected to the gate electrode of the reception signal passing FET, one of a source electrode and a drain electrode connected to the common transmission terminal, and the other electrode connected to the ground terminal. F for
It consists of ET.

【0043】(3)前記手段(1)または手段(2)の
構成において、前記受信信号通過用のFETおよび送信
信号通過用のFETはカスコード接続した二つのFET
で構成されている。
(3) In the configuration of the means (1) or (2), the FET for passing the reception signal and the FET for passing the transmission signal are two cascode-connected FETs.
It is composed of

【0044】前記(1)の手段によれば、(a)ダイバ
ーシチ用スイッチは2個のSPDTスイッチを使用する
ことから、部品点数の低減により、小型化が図れるとと
もに、製造コストの低減が達成できる。
According to the means (1), (a) the diversity switch uses two SPDT switches, so that the number of parts can be reduced, so that the size can be reduced and the manufacturing cost can be reduced. .

【0045】すなわち、従来のダイバーシチ用スイッチ
は単体のSPDTスイッチを3個基板に実装する構造と
なるため大型になるとともに、部品点数が多くかつ実装
等の組み立て作業コストも高くなり、高コストになる。
That is, the conventional diversity switch has a structure in which three single SPDT switches are mounted on a substrate, so that the size of the switch is large, and the number of components is large, and the assembly work cost for mounting and the like is high, resulting in high cost. .

【0046】これに対して、本発明の場合は、前記2個
のSPDTスイッチを始として他の回路も単一のシリコ
ン基板にモノリシックに形成し、半導体チップの周辺に
それぞれ所定の電極端子を配設した構造になっているこ
とから、ダイバーシチ用スイッチ回路が小型かつ安価に
なる。また、この半導体チップを組み込み且つ封止した
半導体装置であるダイバーシチ用スイッチもより小型か
つ安価になる。さらに、前記ダイバーシチ用スイッチを
組み込んだダイバーシチ無線装置も小型となる。この結
果、ダイバーシチ移動無線装置の小型・低廉化も図れ、
取扱いも便利となる。
On the other hand, in the case of the present invention, other circuits including the two SPDT switches are monolithically formed on a single silicon substrate, and predetermined electrode terminals are arranged around the semiconductor chip. With this structure, the diversity switch circuit is small and inexpensive. Also, a diversity switch, which is a semiconductor device in which this semiconductor chip is incorporated and sealed, is smaller and less expensive. Further, the diversity wireless device incorporating the diversity switch also becomes small. As a result, the diversity mobile radio device can be reduced in size and cost,
Handling is also convenient.

【0047】また、ダイバーシチ用スイッチ回路におい
てもSPDTスイッチ回路部分が二つとなる構成から、
回路の単純化,小型化も達成される。
Also, in the diversity switch circuit, since there are two SPDT switch circuit portions,
Circuit simplification and miniaturization are also achieved.

【0048】(b)ダイバーシチ移動無線装置におい
て、出力信号は送信部から第1アンテナまたは第2アン
テナに至る間に配設された単一のSPDTスイッチ回路
を通るだけであり、従来のように2個のSPDTスイッ
チを通ることがなく、損失が小さくなり、送信部の出力
を大きくする必要もなくなる。したがって、ダイバーシ
チ無線において、送信部出力の低減化が達成できるダイ
バーシチ用スイッチ回路およびダイバーシチ用スイッチ
ともなる。
(B) In the diversity mobile radio apparatus, the output signal only passes through a single SPDT switch circuit provided between the transmitting section and the first antenna or the second antenna. Since the signal does not pass through the SPDT switches, the loss is reduced, and the output of the transmission unit does not need to be increased. Therefore, in the diversity radio, a diversity switch circuit and a diversity switch that can achieve a reduction in the output of the transmitting unit are also provided.

【0049】(c)ダイバーシチ用スイッチ回路を単一
の半導体チップに組み込む構造となることから、伝送線
路を短くできる。特に送信端子から2つのSPDTスイ
ッチ回路(実際にはFET)の端子(FETのドレイン
又はソース)までの伝送線路は一部共用化でき短縮され
る。したがって、ダイバーシチ用スイッチ回路,ダイバ
ーシチ用スイッチおよびダイバーシチ移動無線装置での
伝送線路の短縮化が図れ、伝送損失の低下が達成でき
る。
(C) Since the diversity switch circuit is built in a single semiconductor chip, the transmission line can be shortened. In particular, the transmission line from the transmission terminal to the terminal (drain or source of the FET) of the two SPDT switch circuits (actually, the FET) can be partially shared and shortened. Therefore, the transmission line in the diversity switch circuit, the diversity switch, and the diversity mobile radio device can be shortened, and the transmission loss can be reduced.

【0050】(d)半導体チップにおける2つの信号伝
達系統の配線パターンを対称に配設したことから、2つ
の信号伝達系統の信号通過特性性能が同じになり、正確
なダイバーシチの効果が得られる。
(D) Since the wiring patterns of the two signal transmission systems in the semiconductor chip are arranged symmetrically, the signal transmission characteristics of the two signal transmission systems become the same, and an accurate diversity effect can be obtained.

【0051】すなわち、従来のダイバーシチ用スイッチ
は3個の単体SPDTスイッチを組み合わせる構成にな
っていることから、SPDTスイッチを実装する基板上
の伝送線路の加工精度、SPDTスイッチ実装の位置合
せ精度によって、スイッチ間を結ぶ伝送線路の長さが変
化しやすく、同一にすることが困難になり、インダクタ
ンスに差が生じるため、二つの信号伝達系統の信号通過
特性、特にリターンロスや挿入損失に偏差が生じ易くな
るが、本発明の場合は二つのSPDTスイッチ回路を単
一の半導体チップにモノリシックに形成していることか
ら、二つの信号伝達系統の信号通過特性性能を同じにす
ることができる。
That is, since the conventional diversity switch has a configuration in which three single SPDT switches are combined, the processing accuracy of the transmission line on the substrate on which the SPDT switch is mounted and the positioning accuracy of the SPDT switch mounting require: The length of the transmission line connecting the switches is likely to change, making it difficult to make them the same, and causing a difference in inductance, causing a deviation in the signal passing characteristics of the two signal transmission systems, especially return loss and insertion loss. In the case of the present invention, since the two SPDT switch circuits are formed monolithically on a single semiconductor chip, the signal transmission characteristics of the two signal transmission systems can be the same.

【0052】(e)二つの信号伝達系統の信号通過特性
が同じになることから、ダイバーシチ移動無線装置にお
ける送信制御が容易になる。すなわち、二つの信号伝達
系統の信号通過特性に偏差(挿入損失偏差)が生じる
と、送信時においては、アンテナからの出力電圧を一定
にするため、その損失分の差だけ信号伝達系統によって
送信部の出力を変化させる必要があり、送信制御が複雑
になるが、本発明の場合は二つの信号伝達系統の信号通
過特性が同じとなるため送信制御を簡素化できるように
なる。
(E) Since the signal transmission characteristics of the two signal transmission systems are the same, transmission control in the diversity mobile radio apparatus becomes easy. In other words, when a deviation (insertion loss deviation) occurs in the signal passing characteristics of the two signal transmission systems, the transmission section is controlled by the signal transmission system by the difference of the loss in order to keep the output voltage from the antenna constant during transmission. Needs to be changed, which complicates the transmission control. In the case of the present invention, the signal transmission characteristics of the two signal transmission systems are the same, so that the transmission control can be simplified.

【0053】(f)受信信号通過用のFETおよび送信
信号通過用のFETにおいて、ドレイン電極に近いゲー
ト電極とドレイン間に容量を入れることでドレイン電極
に近いゲート電極に発生するAC信号振幅を増加させ、
信号が負に振れた場合にFETがオンすることを防止
し、ソース電極に近いゲート電極とソース間に容量を入
れることでソース電極に近いゲート電極に発生するAC
信号振幅を減少させ、信号が正に振れた場合にFETが
オンすることを防止し、耐信号電圧特性の向上を図って
いる。前記接地回路のFETにも容量が入れられ、耐信
号電圧特性の向上が図られている。
(F) In the reception signal passing FET and the transmission signal passing FET, the capacitance between the gate electrode and the drain near the drain electrode increases the amplitude of the AC signal generated at the gate electrode near the drain electrode. Let
Prevents the FET from turning on when the signal swings negatively, and inserts a capacitance between the gate electrode near the source electrode and the source to generate AC at the gate electrode near the source electrode.
The signal amplitude is reduced to prevent the FET from turning on when the signal swings positively, thereby improving the signal withstand voltage characteristics. A capacitance is also provided in the FET of the ground circuit to improve signal withstand voltage characteristics.

【0054】(g)受信信号通過用のFETおよび送信
信号通過用のFETに並列にインダクタを接続し、各イ
ンダクタをそれぞれのFETのオフ時のドレイン、ソー
ス間寄生容量と通過周波数において共振するように選ぶ
ことにより、オフ時のアイソレーション特性を向上させ
ている。
(G) Inductors are connected in parallel to the reception signal passing FET and the transmission signal passing FET, and each of the inductors resonates at the passing frequency with the parasitic capacitance between the drain and source when the FET is off. In this case, the isolation characteristics at the time of off-state are improved.

【0055】前記(2)の手段によれば、前記手段
(1)の場合と同様に前記(a)〜(e)の効果を奏す
る。
According to the means (2), the effects (a) to (e) are exhibited as in the case of the means (1).

【0056】前記(3)の手段によれば、前記受信信号
通過用のFETおよび送信信号通過用のFETをカスコ
ード接続した二つのFETで構成しても、前記手段
(1)の場合と同様に前記(a)〜(g)の効果を奏す
る。
According to the means of the above (3), even if the reception signal passing FET and the transmission signal passing FET are constituted by two cascode-connected FETs, the same as in the case of the means (1). The effects (a) to (g) are exhibited.

【0057】[0057]

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。なお、発明の実施の形態を
説明するための全図において、同一機能を有するものは
同一符号を付け、その繰り返しの説明は省略する。
Embodiments of the present invention will be described below in detail with reference to the drawings. In all the drawings for describing the embodiments of the present invention, components having the same functions are denoted by the same reference numerals, and their repeated description will be omitted.

【0058】(実施形態1)図1は本発明の実施形態1
であるダイバーシチ用スイッチを構成した半導体チップ
を示す平面図、図2は半導体チップの表面に形成された
デュアルゲートFETのパターン例を示す模式的平面
図、図3は本実施形態1のダイバーシチ用スイッチ回路
図である。
(Embodiment 1) FIG. 1 shows Embodiment 1 of the present invention.
FIG. 2 is a plan view showing a semiconductor chip constituting a diversity switch, FIG. 2 is a schematic plan view showing a pattern example of a dual gate FET formed on the surface of the semiconductor chip, and FIG. 3 is a diversity switch of the first embodiment. It is a circuit diagram.

【0059】本実施形態1のダイバーシチ移動無線装置
は図6に示すような概略構成になっている。ダイバーシ
チ用スイッチは、二つのSPDTスイッチ(回路)と伝
送線路9、10、11を、図1に示すように、一つの半
導体チップ50にモノリシックに集積化し、二つのアン
テナ端子A1,A2と、二つの受信端子RE1,RE2
と、一つの送信端子(共用送信端子)TCを持つFET
構成のスイッチとする。これにより、外部に他のスイッ
チや分岐用の伝送線路が不要となり実装面積を小さくで
きる。
The diversity mobile radio apparatus according to the first embodiment has a schematic configuration as shown in FIG. In the diversity switch, two SPDT switches (circuits) and transmission lines 9, 10, and 11 are monolithically integrated on one semiconductor chip 50 as shown in FIG. 1, and two antenna terminals A1, A2 and two Receiving terminals RE1 and RE2
And a FET having one transmission terminal (shared transmission terminal) TC
A switch with a configuration. This eliminates the need for another switch or a transmission line for branching outside, and can reduce the mounting area.

【0060】また、半導体チップ50の表層部分に形成
する二つの信号伝達系統(信号伝達系統1・2)の送信
端子とアンテナ端子間、アンテナ端子と受信端子間の回
路構成およびチップレイアウトを、送信端子TC上を通
る直線Mを軸として線対称に配置する。これにより、伝
送線路10と伝送線路11、伝送線路12と伝送線路1
3、伝送線路14と伝送線路15がそれぞれ同一構造で
同一の長さになる。
The circuit configuration and the chip layout between the transmitting terminal and the antenna terminal and between the antenna terminal and the receiving terminal of the two signal transmission systems (signal transmission systems 1 and 2) formed on the surface layer of the semiconductor chip 50 are shown in FIG. They are arranged symmetrically about a straight line M passing over the terminal TC. Thereby, the transmission line 10 and the transmission line 11, and the transmission line 12 and the transmission line 1
3. The transmission lines 14 and 15 have the same structure and the same length.

【0061】また、前記伝送線路10と伝送線路14の
間に接続されたFETと、伝送線路11と伝送線路15
の間に接続されたFETが同一構造のFETとなり、伝
送線路12と14の間に接続されたFETと、伝送線路
13と15の間に接続されたFETが同一構造のFET
となる。そのため、信号が通過する送信端子とアンテナ
端子間、アンテナ端子と受信端子間が同一構造になり、
ダイバーシチ用スイッチの二つの信号伝達系統の信号通
過特性を同等にすることができる。
An FET connected between the transmission line 10 and the transmission line 14, a transmission line 11 and a transmission line 15
The FET connected between the transmission lines 12 and 14 has the same structure, and the FET connected between the transmission lines 13 and 15 has the same structure as the FET connected between the transmission lines 13 and 15.
Becomes Therefore, the structure between the transmitting terminal and the antenna terminal through which the signal passes, between the antenna terminal and the receiving terminal becomes the same,
The signal passing characteristics of the two signal transmission systems of the diversity switch can be made equal.

【0062】また、前記アンテナ端子A1は第1アンテ
ナ1に接続され、アンテナ端子A2は第2アンテナ2に
接続され、受信端子RE1は第1受信部6に接続され、
受信端子RE2は第2受信部8に接続され、共用送信端
子TCは送信部7に接続され、さらには他の端子が図示
しない制御端装置等に接続されることによってダイバー
シチ移動無線装置が構成される。
The antenna terminal A1 is connected to the first antenna 1, the antenna terminal A2 is connected to the second antenna 2, the reception terminal RE1 is connected to the first reception unit 6,
The receiving terminal RE2 is connected to the second receiving unit 8, the shared transmitting terminal TC is connected to the transmitting unit 7, and the other terminals are connected to a control terminal device or the like (not shown) to constitute a diversity mobile radio device. You.

【0063】図6のダイバーシチ用スイッチは回路およ
び半導体チップを意味するとともに、半導体装置構造の
ダイバーシチ用スイッチをも意味している。
The diversity switch of FIG. 6 means not only a circuit and a semiconductor chip but also a diversity switch having a semiconductor device structure.

【0064】半導体チップ50は所定の封止体に封止さ
れて半導体装置51とされ、半導体装置51の形態とな
ったダイバーシチ用スイッチはダイバーシチ移動無線装
置に組み込まれる。
The semiconductor chip 50 is sealed in a predetermined sealing body to form a semiconductor device 51, and the diversity switch in the form of the semiconductor device 51 is incorporated in the diversity mobile radio device.

【0065】半導体装置51の形態となったダイバーシ
チ用スイッチは、図4および図5に示すように、外観的
には、たとえば、樹脂製の封止体(パッケージ)52の
両側から複数の外部電極端子としてのリード53を突出
させた形状になっている。リード53は、たとえば、片
側7本ずつの合計14本となっている。また、前記リー
ド53は、表面実装ができるガルウィング型となってい
る。
As shown in FIGS. 4 and 5, the diversity switch in the form of the semiconductor device 51 has a plurality of external electrodes from both sides of a resin sealing body (package) 52, for example. The lead 53 as a terminal has a protruding shape. The number of leads 53 is, for example, seven on each side, for a total of 14 leads. The lead 53 is a gull-wing type that can be surface-mounted.

【0066】前記封止体52内には金属製の支持板54
が封止され、この支持板54の上面中央には前記半導体
チップ50が固定されている。前記支持板54はその両
側からそれぞれ二本ずつリード53が突出している。こ
れらのリード53は接地用リード(グランドリード)を
構成している。
A metal support plate 54 is provided in the sealing body 52.
The semiconductor chip 50 is fixed at the center of the upper surface of the support plate 54. The support plate 54 has two leads 53 projecting from both sides thereof. These leads 53 constitute a ground lead (ground lead).

【0067】また、前記半導体チップ50の電極と、封
止体52内のリード53の先端部分は導電性のワイヤ5
5で接続されている。半導体チップ50の接地端子と前
記支持板54は導電性のワイヤ55で接続されている。
The electrodes of the semiconductor chip 50 and the tips of the leads 53 in the sealing body 52 are electrically conductive wires 5
5 is connected. The ground terminal of the semiconductor chip 50 and the support plate 54 are connected by a conductive wire 55.

【0068】つぎに、ダイバーシチ用スイッチ回路およ
びその回路が組み込まれた半導体チップ50について説
明する。
Next, a description will be given of the diversity switch circuit and the semiconductor chip 50 in which the circuit is incorporated.

【0069】本実施形態1の回路構成を図3に示す。共
用送信端子TC上を通る直線Mを対称軸として、送信側
の接地回路60を除いて回路構成は対称である。すなわ
ち、前記直線Mの左側が信号伝達系統1となり、右側が
信号伝達系統2となる。また、この回路を組み込んだ半
導体チップ50は、図1に示すように、接地回路60を
除いてパターンは対称になる。
FIG. 3 shows a circuit configuration of the first embodiment. The circuit configuration is symmetric except for the ground circuit 60 on the transmission side, with the straight line M passing over the shared transmission terminal TC as the axis of symmetry. That is, the left side of the straight line M is the signal transmission system 1, and the right side is the signal transmission system 2. Further, as shown in FIG. 1, the pattern of the semiconductor chip 50 incorporating this circuit is symmetric except for the ground circuit 60.

【0070】各記号の下1桁目の数字は信号伝達系統を
表わし、左側の信号伝達系統を1、右側の信号伝達系統
を2で表わす。下2桁目の数字が同一であればそのFE
Tは同一の作用,構造であることを示している。例えば
FET11は信号伝達系統1中のFET1であり、FE
T12は信号伝達系統2中のFET1であることを示
し、同一のFET(この場合は接地用のFET)である
ことを表わす。
The last digit of each symbol represents the signal transmission system, the left signal transmission system is represented by 1, and the right signal transmission system is represented by 2. If the last two digits are the same, the FE
T indicates the same action and structure. For example, FET11 is FET1 in the signal transmission system 1, and FE
T12 indicates the FET 1 in the signal transmission system 2 and indicates the same FET (in this case, a ground FET).

【0071】本実施形態1では、信号伝達系統1と信号
伝達系統2において、対称位置にある各FETが同一構
造であるため、信号通過特性が同等になり、対称位置に
ある各FETを接続する伝送線路が同一の長さで同一構
造となるため、インダクタンスに差が生じない。そのた
め、2つの信号伝達系統の信号通過特性、特にリターン
ロスや挿入損失に偏差が生じないことを特長とする。
In the first embodiment, in the signal transmission system 1 and the signal transmission system 2, since the FETs located at the symmetric positions have the same structure, the signal passing characteristics are equal, and the FETs located at the symmetric positions are connected. Since the transmission lines have the same length and the same structure, there is no difference in inductance. Therefore, the signal transmission characteristics of the two signal transmission systems, particularly the return loss and the insertion loss, are characterized in that no deviation occurs.

【0072】前述した図10のダイバーシチ用スイッチ
回路において、たとえば、最小0.7dB、最大1.2
dBの挿入損失を保証している同品種の単体SPDTス
イッチを2個用いた場合、二つの信号伝達系統の間で挿
入損失は最大0.5dBの偏差を生じる。しかし、本実
施形態1では面積的には高々2平方mm程度の単一の半
導体チップ上にダイバーシチ用の2つの信号伝達系統が
集積されているため、伝送線路のばらつきは高々2平方
mmの面内ばらつきの影響しか受けないため、2つの信
号伝達系統の信号通過特性に偏差はほとんど生じない。
In the diversity switch circuit of FIG. 10 described above, for example, a minimum of 0.7 dB and a maximum of 1.2 dB are used.
When two single SPDT switches of the same type that guarantee the insertion loss of dB are used, the insertion loss between the two signal transmission systems has a maximum deviation of 0.5 dB. However, in the first embodiment, two signal transmission systems for diversity are integrated on a single semiconductor chip having an area of at most about 2 square mm. Since there is only the influence of internal variation, there is almost no deviation in the signal passing characteristics of the two signal transmission systems.

【0073】また、前記図10のダイバーシチ用スイッ
チ回路において、SPDTスイッチ3,4に5.0×
6.3mmの8ピンパッケージを用い、2cm弱の長さ
の伝送線路2本で接続すると、実装面積は2〜4平方c
m程度になるが、本実施形態1では、パッケージは5.
2×5.5mm(14ピンパッケージ)となり、実装面
積は大幅に縮小できる。
In the diversity switch circuit of FIG. 10, the SPDT switches 3 and 4 have 5.0 ×
When using a 6.3 mm 8-pin package and connecting with two transmission lines each having a length of less than 2 cm, the mounting area is 2 to 4 square c.
m, but in the first embodiment, the package is set to 5.
The size is 2 × 5.5 mm (14-pin package), and the mounting area can be greatly reduced.

【0074】また、この場合、2つの信号伝達系統間の
挿入損失、アイソレーションの偏差はそれぞれ5%以内
であった。このうち挿入損失の偏差の最大値は0.05
dBであり、測定精度を考慮するとほとんど偏差がない
ものと言える。
In this case, the insertion loss and the deviation of the isolation between the two signal transmission systems were within 5%, respectively. The maximum deviation of the insertion loss is 0.05
dB, and it can be said that there is almost no deviation in consideration of measurement accuracy.

【0075】つぎに、ダイバーシチ用スイッチ回路につ
いて説明する。この回路は図1に示すように、半導体チ
ップ50にモノリシックに構成されている。
Next, the diversity switch circuit will be described. This circuit is monolithically formed on a semiconductor chip 50 as shown in FIG.

【0076】本実施形態1のダイバーシチ用スイッチ回
路は、図3に示すように、大別して第1アンテナ端子A
1,第1受信端子RE1および送信端子を有する信号伝
達系統1と、第2アンテナ端子A2,第2受信端子RE
2および送信端子を有する信号伝達系統2と、送信端子
を有する接地回路(送信側の接地回路60)を備え、前
記信号伝達系統1,信号伝達系統2および送信側の接地
回路60の送信端子は同一の共用送信端子TCとなるス
イッチ回路である。
As shown in FIG. 3, the diversity switch circuit of the first embodiment is roughly divided into first antenna terminals A
1, a signal transmission system 1 having a first reception terminal RE1 and a transmission terminal, a second antenna terminal A2, a second reception terminal RE1.
2 and a signal transmission system 2 having a transmission terminal, and a grounding circuit having a transmission terminal (transmission-side grounding circuit 60). The transmission terminals of the signal transmission system 1, the signal transmission system 2 and the transmission-side grounding circuit 60 are This is a switch circuit that becomes the same shared transmission terminal TC.

【0077】前記信号伝達系統1は、ゲート電極が所定
の制御端子VC11に接続され、ソース電極またはドレ
イン電極のいずれか一方の電極が前記第1受信端子RE
1に接続され、他方の電極が前記第1アンテナ端子A1
に接続される受信信号通過用の電界効果トランジスタ
(FET21)を有する。
The signal transmission system 1 has a gate electrode connected to a predetermined control terminal VC11, and one of a source electrode and a drain electrode connected to the first reception terminal RE.
1 and the other electrode is connected to the first antenna terminal A1.
And a field-effect transistor (FET21) for passing a received signal connected to the power supply.

【0078】また、ゲート電極が所定の制御端子VC2
1に接続され、ソース電極またはドレイン電極のいずれ
か一方の電極が前記第1アンテナ端子A1に接続され、
他方の電極が前記共用送信端子TCに接続される送信信
号通過用のFET31を有する。
The gate electrode is connected to a predetermined control terminal VC2.
1, one of a source electrode and a drain electrode is connected to the first antenna terminal A1,
The other electrode has a transmission signal passing FET 31 connected to the common transmission terminal TC.

【0079】また、ゲート電極が前記送信信号通過用の
FET31のゲート電極に接続され、ソース電極または
ドレイン電極のいずれか一方の電極が前記第1受信端子
RE1に接続され、他方の電極が接地端子G1に接続さ
れる接地用のFET11を有する。
A gate electrode is connected to the gate electrode of the transmission signal passing FET 31, one of a source electrode and a drain electrode is connected to the first reception terminal RE1, and the other electrode is connected to a ground terminal. It has a grounded FET 11 connected to G1.

【0080】前記信号伝達系統2は、ゲート電極が所定
の制御端子VC12に接続され、ソース電極またはドレ
イン電極のいずれか一方の電極が前記第2受信端子RE
2に接続され、他方の電極が前記第2アンテナ端子A2
に接続される受信信号通過用のFET22を有する。
The signal transmission system 2 has a gate electrode connected to a predetermined control terminal VC12, and one of a source electrode and a drain electrode connected to the second reception terminal RE12.
2 and the other electrode is connected to the second antenna terminal A2.
And a FET 22 for receiving a signal passing therethrough.

【0081】また、ゲート電極が所定の制御端子VC2
2に接続され、ソース電極またはドレイン電極のいずれ
か一方の電極が前記第2アンテナ端子A2に接続され、
他方の電極が前記共用送信端子TCに接続される送信信
号通過用のFET32を有する。
The gate electrode is connected to a predetermined control terminal VC2.
2, one of a source electrode and a drain electrode is connected to the second antenna terminal A2,
The other electrode has a transmission signal passing FET 32 connected to the common transmission terminal TC.

【0082】また、ゲート電極が前記送信信号通過用の
FET32のゲート電極に接続され、ソース電極または
ドレイン電極のいずれか一方の電極が前記第2受信端子
RE2に接続され、他方の電極が接地端子G2に接続さ
れる接地用のFET12を有する。
A gate electrode is connected to the gate electrode of the transmission signal passing FET 32, one of a source electrode and a drain electrode is connected to the second reception terminal RE2, and the other electrode is connected to a ground terminal. It has a grounding FET 12 connected to G2.

【0083】前記送信側の接地回路60は、ゲート電極
が所定の制御端子VC3に接続され、ソース電極または
ドレイン電極のいずれか一方の電極が前記共用送信端子
TCに接続され、他方の電極が接地端子G3に接続され
る接地用のFET4によって構成されている。なお、接
地端子G3は、図1に示す半導体チップ50の場合には
複数設けることから、たとえば、2つの接地端子G3
1,G32として表示してある。
The transmission-side grounding circuit 60 has a gate electrode connected to a predetermined control terminal VC3, one of a source electrode and a drain electrode connected to the common transmission terminal TC, and the other electrode grounded. It is composed of a grounding FET 4 connected to the terminal G3. In the case of the semiconductor chip 50 shown in FIG. 1, a plurality of ground terminals G3 are provided.
1 and G32.

【0084】前記受信信号通過用のFET21,FET
22、送信信号通過用のFET31,FET32および
前記共用送信端子TCに接続される接地用のFET4
は、それぞれ二つ以上の複数のゲート電極をもつFE
T、この実施形態ではデュアルゲートのFETで構成さ
れている。
The receiving signal passing FET 21 and FET
22, FETs 31 and 32 for transmitting a transmission signal and a grounding FET 4 connected to the common transmission terminal TC
Is a FE having two or more gate electrodes.
T: In this embodiment, the device is constituted by a dual-gate FET.

【0085】デュアルゲートFETを用い、各ゲートに
対して信号電圧を分割することによって、低電圧動作で
高線形性を持つダイバーシチ用スイッチを実現する。
By using a dual-gate FET and dividing the signal voltage for each gate, a diversity switch having a low voltage operation and a high linearity is realized.

【0086】デュアルゲートFETはシングルゲートF
ETに比べ、動作層の抵抗とゲート間寄生抵抗が余分に
付加され、オン時の直列寄生抵抗が増加し、挿入損失の
増加を招く。このため本実施形態1では、耐電圧性に大
きく寄与しないFET11、FET12はシングルゲー
トを用いている。FET11,FET12は、耐電圧性
を向上させたFETを用いてもよい。
A dual gate FET is a single gate F
As compared with the ET, the resistance of the operation layer and the parasitic resistance between the gates are additionally added, and the series parasitic resistance at the time of ON increases, which causes an increase in insertion loss. Therefore, in the first embodiment, a single gate is used for the FETs 11 and 12 that do not significantly contribute to the withstand voltage. For the FETs 11 and 12, FETs with improved withstand voltage may be used.

【0087】図2は半導体チップ50の表面に形成され
たデュアルゲートFETのパターン例を示すものであ
る。図2において、61は第1ゲート、62は第2ゲー
ト、63はソース電極、64はドレイン電極である。
FIG. 2 shows an example of a pattern of a dual gate FET formed on the surface of the semiconductor chip 50. In FIG. 2, 61 is a first gate, 62 is a second gate, 63 is a source electrode, and 64 is a drain electrode.

【0088】また、各FETのゲート配線部分には、そ
れぞれ負荷抵抗R1〜R12が設けられている。
Further, load resistors R1 to R12 are provided in the gate wiring portion of each FET, respectively.

【0089】一方、前記受信信号通過用のFET21,
FET22および送信信号通過用のFET31,FET
32ならびに送信側の接地用のFET4において、第1
ゲート(ソース側ゲート)とソース間、第2ゲートとド
レイン間に容量C1〜C10が設けられ、耐信号電圧特
性の向上を図っている。
On the other hand, the FET 21 for passing the received signal,
FET22 and FET31, FET for transmission signal passage
32 and the transmission side grounding FET 4
Capacitors C1 to C10 are provided between the gate (gate on the source side) and the source, and between the second gate and the drain, to improve signal withstand voltage characteristics.

【0090】第2ゲートとドレイン間に容量を設けるこ
とで第2ゲートに発生するAC信号振幅を増加させ、信
号が負に振れた場合にFETがオンすることを防止し、
第1ゲート(ソース側ゲート)とソース間に容量を設け
ることで第1ゲートに発生するAC信号振幅を減少さ
せ、信号が正に振れた場合にFETがオンすることを防
止し、耐信号電圧特性の向上を図っている。
By providing a capacitor between the second gate and the drain, the amplitude of the AC signal generated at the second gate is increased to prevent the FET from turning on when the signal swings negatively.
By providing a capacitor between the first gate (source side gate) and the source, the amplitude of the AC signal generated at the first gate is reduced, and when the signal swings positively, the FET is prevented from turning on, and the signal withstand voltage is reduced. The characteristics are improved.

【0091】なお、本実施形態1の場合はデュアルゲー
トFETを用いているが、さらに多くのゲート電極を有
するFETを用いる場合は、ソース電極とソース電極に
近いゲート電極との間と、ドレイン電極とドレイン電極
に近いゲート電極との間にそれぞれ容量を設けるように
すれば良い。
In the first embodiment, a dual gate FET is used. However, when an FET having more gate electrodes is used, a gate between a source electrode and a gate electrode near the source electrode and a drain electrode A capacitor may be provided between the gate electrode and the gate electrode near the drain electrode.

【0092】他方、本実施形態1では受信,送信それぞ
れの信号が通過する受信信号通過用のFET21,2
2、送信信号通過用のFET31,FET32に並列に
インダクタL11,L21,L12,L22を接続し
た。各インダクタをそれぞれのFETのオフ時のドレイ
ン・ソース間寄生容量と通過周波数において共振するよ
うに選ぶことにより、オフ時のアイソレーション特性を
向上させている。
On the other hand, in the first embodiment, the reception signal passing FETs 21 and 21 through which the reception and transmission signals pass.
2. Inductors L11, L21, L12 and L22 are connected in parallel with the transmission signal passing FETs 31 and 32. By selecting each inductor so as to resonate with the parasitic capacitance between the drain and source when the FET is off and the passing frequency, the isolation characteristics when off are improved.

【0093】つぎに、本実施形態1のダイバーシチ用ス
イッチの動作原理を図3を用いて説明する。
Next, the operation principle of the diversity switch according to the first embodiment will be described with reference to FIG.

【0094】信号伝達系統1のアンテナ端子A1からF
ET21を通過して、受信端子RE1に信号を受信する
には、制御端子VC11に0Vを加え、制御端子VC2
1にVconVを加え、それ以外の3つの制御端子には
0VまたはVconVを印加する。信号伝達系統2を使
用しないため、制御端子VC12,VC22,VC3は
0V,VconVのどちらでもよいが、信号伝達系統2
の不要信号の混入を防ぐため制御端子VC12と制御端
子VC22はVconVが望ましく、制御端子VC3は
0Vが望ましい。
The antenna terminals A1 to F of the signal transmission system 1
To pass a signal to the receiving terminal RE1 after passing through the ET21, 0 V is applied to the control terminal VC11 and the control terminal VC2
VconV is added to 1, and 0V or VconV is applied to the other three control terminals. Since the signal transmission system 2 is not used, the control terminals VC12, VC22, and VC3 may be either 0V or VconV.
VconV is desirable for the control terminal VC12 and the control terminal VC22, and 0 V is desirable for the control terminal VC3 in order to prevent mixing of unnecessary signals.

【0095】信号伝達系統2のアンテナ端子A2からF
ET22を通過して、受信端子RE2に信号を受信する
には、制御端子VC12に0Vを加え、制御端子VC2
2にVconVを加え、それ以外の3つの制御端子には
0VまたはVconVを印加する。信号伝達系統1を使
用しないため、制御端子VC11,VC21,VC3は
0V,VconVのどちらでもよいが、信号伝達系統1
の不要信号の混入を防ぐため制御端子VC11と制御端
子VC21はVconVが望ましく、制御端子VC3は
0Vが望ましい。
The antenna terminals A2 to F of the signal transmission system 2
To receive a signal at the receiving terminal RE2 through the ET22, 0 V is applied to the control terminal VC12, and the control terminal VC2
VconV is added to 2 and 0V or VconV is applied to the other three control terminals. Since the signal transmission system 1 is not used, the control terminals VC11, VC21, and VC3 may be either 0V or VconV.
VconV is desirable for the control terminal VC11 and the control terminal VC21, and 0V is desirable for the control terminal VC3 in order to prevent mixing of unnecessary signals.

【0096】もちろん、端子A1と端子RE1、端子A
2と端子RE2を同時に接続することができ、その場合
には端子VC11と端子VC12に0Vを加え、制御端
子VC21と制御端子VC22にVconVを加え、制
御端子VC3は0VまたはVconVを印加する。共用
送信端子TCからの不要信号の混入を防ぐためには、制
御端子VC3は0Vが望ましい。
Of course, terminal A1, terminal RE1, terminal A
2 and the terminal RE2 can be simultaneously connected. In this case, 0V is applied to the terminals VC11 and VC12, VconV is applied to the control terminals VC21 and VC22, and 0V or VconV is applied to the control terminal VC3. In order to prevent mixing of an unnecessary signal from the common transmission terminal TC, the control terminal VC3 is desirably 0V.

【0097】信号伝達系統1の共用送信端子TCからF
ET31を通過して、アンテナ端子A1に信号を送信す
るには、制御端子VC21に0Vを加え、制御端子VC
11、制御端子VC22にはVconVを加え、制御端
子VC12には0VまたはVconVを印加する。受信
端子RE2からの不要信号の混入を防ぐためには、制御
端子VC12をVconVとすることが望ましい。
[0097] From the common transmission terminals TC to F of the signal transmission system 1
To transmit a signal to the antenna terminal A1 through the ET31, 0 V is applied to the control terminal VC21 and the control terminal VC1 is applied.
11, VconV is applied to the control terminal VC22, and 0V or VconV is applied to the control terminal VC12. In order to prevent mixing of an unnecessary signal from the receiving terminal RE2, it is desirable that the control terminal VC12 be set to VconV.

【0098】信号伝達系統2の共用送信端子TCからF
ET32を通過して、アンテナ端子A2に信号を送信す
るには、制御端子VC22に0Vを加え、制御端子VC
12、制御端子VC21にはVconVを加え、制御端
子VC11には0VまたはVconVを印加する。受信
端子RE1からの不要信号の混入を防ぐためには、制御
端子VC11をVconVとすることが望ましい。
[0098] From the common transmission terminal TC of the signal transmission system 2 to F
To transmit a signal to the antenna terminal A2 through the ET 32, 0 V is applied to the control terminal VC22 and the control terminal VC
12. VconV is applied to the control terminal VC21, and 0V or VconV is applied to the control terminal VC11. In order to prevent mixing of an unnecessary signal from the receiving terminal RE1, it is desirable that the control terminal VC11 be set to VconV.

【0099】FET11,FET12およびFET4
は、それぞれ受信,送信端の接地用FETであり、受信
時には送信端の接地用FETのオン抵抗で終端され、送
信時には受信端の接地用FETのオン抵抗で終端され
る。これらを設けない場合、端子が開放となり、入力波
が全反射するので無線装置にとって不都合を生ずる場合
があるので、これらのFETを接続している。これらの
FETおよび接続に用いられる伝送線路は、スイッチの
信号通過特性、特にリターンロスや挿入損失に影響を与
えるのでこの部分の回路構成およびチップレイアウトも
端子TC上を通る直線Mを軸として、線対称とする必要
がある。
FET11, FET12 and FET4
Are grounding FETs at the receiving and transmitting ends, respectively, and are terminated by the on-resistance of the grounding FET at the transmitting end during reception, and terminated by the on-resistance of the grounding FET at the receiving end during transmission. If these are not provided, the terminals are open and the input wave is totally reflected, which may cause inconvenience for the wireless device. Therefore, these FETs are connected. The transmission lines used for these FETs and the connection affect the signal passing characteristics of the switch, particularly the return loss and the insertion loss. Therefore, the circuit configuration and the chip layout of this portion also take a line around the straight line M passing over the terminal TC. Must be symmetric.

【0100】また、一般に無線装置では送信信号が中か
ら大電力であり、FETで構成したスイッチでは、線形
性を維持できる送信電力が主にFETの耐信号電圧性で
制限される。
In general, in a radio device, a transmission signal has a medium to high power, and in a switch constituted by an FET, transmission power capable of maintaining linearity is limited mainly by the signal withstand voltage of the FET.

【0101】本実施形態1の場合、共用送信端子TCと
アンテナ端子A2が接続され、共用送信端子TCから大
信号が送信されている際、信号伝達系統2を構成してい
るFET22とFET4のドレイン(またはソース)端
に大電圧が加わるのは明らかであるが、さらに信号伝達
系統1を構成しているFET31のドレイン(またはソ
ース)端にも大電圧が加わる。これは2つのSPDTス
イッチを接続し、ダイバーシチ用スイッチとしたことに
よって発生した点である。
In the case of the first embodiment, when the common transmission terminal TC and the antenna terminal A2 are connected and a large signal is transmitted from the common transmission terminal TC, the drains of the FET 22 and the FET 4 constituting the signal transmission system 2 are connected. Obviously, a large voltage is applied to the (or source) end, but a large voltage is also applied to the drain (or source) end of the FET 31 constituting the signal transmission system 1. This is caused by connecting two SPDT switches to form a diversity switch.

【0102】共用送信端子TCとアンテナ端子A1が接
続されている際にも同様にFET21、FET4および
FET32のドレイン(またはソース)端にも大電圧が
加わる。このため本実施形態1では、FET21,FE
T31,FET22,FET32,FET4にデュアル
ゲートFETを用い、各ゲートに対して信号電圧を分割
することによって、低電圧動作で高線形性を持つダイバ
ーシチ用スイッチを実現している。
Similarly, when the common transmission terminal TC and the antenna terminal A1 are connected, a large voltage is applied to the drain (or source) terminals of the FET21, FET4 and FET32. Therefore, in the first embodiment, the FET 21 and the FE
A dual-gate FET is used for T31, FET22, FET32, and FET4, and a signal voltage is divided for each gate, thereby realizing a diversity switch having low voltage operation and high linearity.

【0103】デュアルゲートFETはシングルゲートF
ETに比べ、動作層の抵抗とゲート間寄生抵抗が余分に
付加され、オン時の直列寄生抵抗が増加し、挿入損失の
増加を招く。このため本実施形態1では、耐信号電圧性
に大きく寄与しないFET11、FET12はシングル
ゲートを用いている。もちろん、耐信号電圧性を向上さ
せたFETをもちいてもよい。
The dual gate FET is a single gate F
As compared with the ET, the resistance of the operation layer and the parasitic resistance between the gates are additionally added, and the series parasitic resistance at the time of ON increases, which causes an increase in insertion loss. For this reason, in the first embodiment, a single gate is used for the FETs 11 and 12 that do not significantly contribute to the signal voltage resistance. Of course, an FET with improved signal voltage resistance may be used.

【0104】また、信号電圧を分割する方法として、本
実施形態1ではデュアルゲートFETを用いているが、
二つ以上の複数のゲート電極を持つFETや複数のFE
Tをカスコード接続したFETに置き換えても有効であ
る。
As a method of dividing a signal voltage, a dual gate FET is used in the first embodiment.
FETs and FEs with two or more gate electrodes
It is effective to replace T with a cascode-connected FET.

【0105】本実施形態1のダイバーシチ用スイッチ回
路,ダイバーシチ用スイッチおよびダイバーシチ無線装
置は以下の効果を奏する。
The diversity switch circuit, the diversity switch, and the diversity wireless device of the first embodiment have the following advantages.

【0106】(1)従来のダイバーシチ用スイッチは単
体のSPDTスイッチを3個基板に実装する構造となる
が、本実施形態1のダイバーシチ用スイッチは2個のS
PDTスイッチを使用することから、部品点数の低減に
より、小型化が図れるとともに、製造コストの低減が達
成できる。
(1) The conventional diversity switch has a structure in which three single SPDT switches are mounted on a board. The diversity switch of the first embodiment has two SDT switches.
Since the PDT switch is used, the number of parts can be reduced, so that the size can be reduced and the manufacturing cost can be reduced.

【0107】特に本実施形態1の場合は、前記2個のS
PDTスイッチを始として他の回路を単一のシリコン基
板にモノリシックに形成し、半導体チップの周辺にそれ
ぞれ所定の電極端子を配設した構造になっていることか
ら、ダイバーシチ用スイッチ回路が小型かつ安価にな
る。また、この半導体チップを組み込んだ半導体装置で
あるダイバーシチ用スイッチもより小型かつ安価にな
る。さらに、前記ダイバーシチ用スイッチを組み込んだ
ダイバーシチ無線装置も小型となる。この結果、ダイバ
ーシチ移動無線装置の小型・低廉化が図れ、取扱いも便
利となる。
In particular, in the case of the first embodiment, the two S
Since the PDT switch and other circuits are monolithically formed on a single silicon substrate, and the predetermined electrode terminals are arranged around the semiconductor chip, the diversity switch circuit is small and inexpensive. become. Also, a diversity switch, which is a semiconductor device incorporating this semiconductor chip, becomes smaller and less expensive. Further, the diversity wireless device incorporating the diversity switch also becomes small. As a result, the size and cost of the diversity mobile radio apparatus can be reduced, and the handling becomes convenient.

【0108】(2)信号伝達系統1および信号伝達系統
2の送信側の接地用のFETを一つにまとめた構造にな
っていることから、チップ面積縮小化が図れる。
(2) Since the grounding FETs on the transmission side of the signal transmission system 1 and the signal transmission system 2 are integrated into one, the chip area can be reduced.

【0109】(3)従来のダイバーシチ移動無線装置で
は、送信部からの出力信号は第1アンテナまたは第2ア
ンテナに伝達されるまでに2個のSPDTスイッチを通
るため損失が大きく、その損失分だけ送信部の出力を大
きくする必要があったが、本実施形態1のダイバーシチ
移動無線装置の場合は、モノリシックに形成されたSP
DTスイッチの1つとなり、送信損失の低下が図れるた
め送信部の出力を大きくする必要がなく、消費電力の低
減を図ることができる。
(3) In the conventional diversity mobile radio apparatus, since the output signal from the transmitting unit passes through two SPDT switches before being transmitted to the first antenna or the second antenna, the loss is large, and the loss is large. Although it was necessary to increase the output of the transmission unit, in the case of the diversity mobile radio apparatus according to the first embodiment, the SP formed monolithically was used.
As one of the DT switches, transmission loss can be reduced, so that it is not necessary to increase the output of the transmission unit, and power consumption can be reduced.

【0110】(4)ダイバーシチ用スイッチ回路を単一
の半導体チップに対称に組み込む構造となることから、
半導体チップ内の受動素子および能動素子間の伝送線路
の長さ,形状が二つの信号伝達系統間で等しくなるた
め、インダクタンス成分の偏差が生じ難く、信号通過特
性の偏差もほとんど無くなる。
(4) Since the diversity switch circuit is symmetrically incorporated into a single semiconductor chip,
Since the length and shape of the transmission line between the passive element and the active element in the semiconductor chip are equal between the two signal transmission systems, the deviation of the inductance component hardly occurs, and the deviation of the signal passing characteristic hardly occurs.

【0111】すなわち、従来のダイバーシチ用スイッチ
は3個の単体SPDTスイッチを組み合わせる構成にな
っていることから、SPDTスイッチを実装する基板上
の伝送線路の加工精度、SPDTスイッチ実装の位置合
せ精度によって、スイッチ間を結ぶ伝送線路の長さが変
化しやすく、同一にすることが困難になり、インダクタ
ンスに差が生じるため、二つの信号伝達系統の信号通過
特性、特にリターンロスや挿入損失に偏差が生じ易くな
るが、本実施形態1の場合は二つのSPDTスイッチ回
路を単一の半導体チップに対称に組み込んでいることか
ら、二つの信号伝達系統の信号通過特性性能を同じにす
ることができる。
That is, since the conventional diversity switch has a configuration in which three single SPDT switches are combined, the processing accuracy of the transmission line on the substrate on which the SPDT switch is mounted and the positioning accuracy of the SPDT switch mounting are different. The length of the transmission line connecting the switches is likely to change, making it difficult to make them the same, and causing a difference in inductance, causing a deviation in the signal passing characteristics of the two signal transmission systems, especially return loss and insertion loss. In the case of the first embodiment, since the two SPDT switch circuits are symmetrically assembled on a single semiconductor chip, the signal transmission characteristics of the two signal transmission systems can be the same.

【0112】これにより、正確なダイバーシチの効果が
得られる。
Thus, an accurate diversity effect can be obtained.

【0113】(5)ダイバーシチ用スイッチ回路を単一
の半導体チップにモノリシックに組み込んだ結果、伝送
線路も短くできる。特に送信端子から2つのSPDTス
イッチ回路(実際にはFET)の端子(FETのドレイ
ン又はソース)までの伝送線路は一部共用化でき短縮さ
れる。
(5) As a result of incorporating the diversity switch circuit monolithically in a single semiconductor chip, the transmission line can be shortened. In particular, the transmission line from the transmission terminal to the terminal (drain or source of the FET) of the two SPDT switch circuits (actually, the FET) can be partially shared and shortened.

【0114】(6)二つの信号伝達系統の信号通過特性
に偏差(挿入損失偏差)が生じると、送信時において
は、アンテナからの出力電圧を一定にするため、その損
失分の差だけ信号伝達系統によって送信部の出力を変化
させる必要があり、送信制御が複雑になるが、本実施形
態1のダイバーシチ移動無線装置によれば、送信制御が
容易(簡素)になる。
(6) If there is a deviation (insertion loss deviation) in the signal passing characteristics of the two signal transmission systems, the signal transmission is performed by the difference of the loss to keep the output voltage from the antenna constant during transmission. Although it is necessary to change the output of the transmission unit depending on the system, the transmission control becomes complicated. However, according to the diversity mobile radio apparatus of the first embodiment, the transmission control becomes easy (simplified).

【0115】(7)受信信号通過用のFETおよび送信
信号通過用のFETにおいて、ドレイン電極に近いゲー
ト電極とドレイン間に容量を入れることでドレイン電極
に近いゲート電極に発生するAC信号振幅を増加させ、
信号が負に振れた場合にFETがオンすることを防止
し、ソース電極に近いゲート電極とソース間に容量を入
れることでソース電極に近いゲート電極に発生するAC
信号振幅を減少させ、信号が正に振れた場合にFETが
オンすることを防止し、耐信号電圧特性の向上を図って
いる。前記接地回路のFETにも容量が入れられ、耐信
号電圧特性の向上が図られている。
(7) In a reception signal passing FET and a transmission signal passing FET, the capacitance between the gate electrode and the drain near the drain electrode increases the AC signal amplitude generated at the gate electrode near the drain electrode. Let
Prevents the FET from turning on when the signal swings negatively, and inserts a capacitance between the gate electrode near the source electrode and the source to generate AC at the gate electrode near the source electrode.
The signal amplitude is reduced to prevent the FET from turning on when the signal swings positively, thereby improving the signal withstand voltage characteristics. A capacitance is also provided in the FET of the ground circuit to improve signal withstand voltage characteristics.

【0116】(8)受信信号通過用のFETおよび送信
信号通過用のFETに並列にインダクタを接続し、各イ
ンダクタをそれぞれのFETのオフ時のドレイン、ソー
ス間寄生容量と通過周波数において共振するように選ぶ
ことにより、オフ時のアイソレーション特性を向上させ
ている。
(8) An inductor is connected in parallel to the reception signal passing FET and the transmission signal passing FET, and each inductor is resonated at the passing frequency with the parasitic capacitance between the drain and source when the FET is off. In this case, the isolation characteristics at the time of off-state are improved.

【0117】(9)ダイバーシチ用スイッチを14ピン
パッケージ(5.2×5.5mm)に組み立て試作した
ところ、2つの信号伝達系統間の挿入損失、アイソレー
ションの偏差はそれぞれ5%以内であった。このうち挿
入損失の偏差の最大値は0.05dBであり、測定精度
を考慮するとほとんど偏差がないものと言える。
(9) A diversity switch was assembled in a 14-pin package (5.2 × 5.5 mm) and prototyped. As a result, the insertion loss and isolation deviation between the two signal transmission systems were within 5%, respectively. . Among them, the maximum value of the deviation of the insertion loss is 0.05 dB, and it can be said that there is almost no deviation in consideration of the measurement accuracy.

【0118】(10)レイアウトの影響を両信号伝達系
統で同等に見積ることができるのでスイッチの設計も簡
便になる。
(10) Since the influence of the layout can be estimated equally for both signal transmission systems, the switch design can be simplified.

【0119】(実施形態2)図7は本発明の実施形態2
であるスイッチ回路図である。前記実施形態1では、送
信側の接地回路60を信号伝達系統1および信号伝達系
統2で共用させる構成であるが、本実施形態2の場合
は、送信側の接地回路60を除き、代わりに信号伝達系
統1および信号伝達系統2にそれぞれ独立した送信側の
接地回路を設けた例である。
(Embodiment 2) FIG. 7 shows Embodiment 2 of the present invention.
FIG. In the first embodiment, the ground circuit 60 on the transmission side is shared by the signal transmission system 1 and the signal transmission system 2. However, in the second embodiment, the ground circuit 60 on the transmission side is removed, and This is an example in which the transmission system 1 and the signal transmission system 2 are provided with independent ground circuits on the transmission side.

【0120】すなわち、信号伝達系統1においては、ゲ
ート電極が前記受信信号通過用のFET21のゲート電
極に接続され、ソース電極またはドレイン電極のいずれ
か一方の電極が前記共用送信端子TCに接続され、他方
の電極が接地端子G6に接続される接地用のFET41
を設け、信号伝達系統2においては、ゲート電極が前記
受信信号通過用のFET22のゲート電極に接続され、
ソース電極またはドレイン電極のいずれか一方の電極が
前記共用送信端子TCに接続され、他方の電極が接地端
子G7に接続される接地用のFET42を設けたもので
ある。
That is, in the signal transmission system 1, a gate electrode is connected to the gate electrode of the reception signal passing FET 21 and one of a source electrode and a drain electrode is connected to the common transmission terminal TC. FET 41 for grounding whose other electrode is connected to ground terminal G6
In the signal transmission system 2, a gate electrode is connected to a gate electrode of the reception signal passing FET 22;
One of a source electrode and a drain electrode is connected to the common transmission terminal TC, and the other electrode is provided with a ground FET 42 connected to the ground terminal G7.

【0121】本実施形態2では、受信信号通過用のFE
T21,FET22および送信信号通過用のFET3
1,FET32ならびに接地用のFET41,FET4
2は、デュアルゲートFETである。しかし、前記実施
形態1のように、耐信号電圧特性の向上のための容量や
オフ時のアイソレーション特性向上のためのインダクタ
は設けてない。
In the second embodiment, the FE for passing the received signal
T21, FET22 and transmission signal transmission FET3
1, FET32 and grounding FET41, FET4
2 is a dual gate FET. However, unlike the first embodiment, no capacitor for improving the signal withstand voltage characteristic or an inductor for improving the isolation characteristic at the time of OFF is provided.

【0122】その他の回路部分は前記実施形態1と同様
である。
The other circuit parts are the same as in the first embodiment.

【0123】また、前記図10のダイバーシチ用スイッ
チ回路において、SPDTスイッチ3,4に5.0×
6.3mmの8ピンパッケージを用い、2cm弱の長さ
の伝送線路2本で接続すると、実装面積は2〜4平方c
m程度になるが、本実施形態1では、そのスイッチの2
倍の大きさの10.0×6.3mmの16ピンパッケー
ジを用いても実装面積は高々1平方cmになり、1/4
から1/2に縮小できる。
In the diversity switch circuit shown in FIG. 10, the SPDT switches 3 and 4 have 5.0 ×
When using a 6.3 mm 8-pin package and connecting with two transmission lines each having a length of less than 2 cm, the mounting area is 2 to 4 square c.
m, but in the first embodiment, 2
Even if a double size 10.0 × 6.3 mm 16-pin package is used, the mounting area will be at most 1 cm 2, and
Can be reduced to 1/2.

【0124】つぎに、本実施形態2のダイバーシチ用ス
イッチの動作原理を説明する。
Next, the operation principle of the diversity switch according to the second embodiment will be described.

【0125】信号伝達系統1のアンテナ端子A1からF
ET21を通過して、受信端子RE1に信号を受信する
には、制御端子VC11に0Vを加え、制御端子VC2
1にVconVを加え、それ以外の2つの制御端子には
0VまたはVconVを印加する(VconVが望まし
い)。
The antenna terminals A1 to F of the signal transmission system 1
To pass a signal to the receiving terminal RE1 after passing through the ET21, 0 V is applied to the control terminal VC11 and the control terminal VC2
VconV is added to 1 and 0V or VconV is applied to the other two control terminals (preferably VconV).

【0126】信号伝達系統2のアンテナ端子A2からF
ET22を通過して、受信端子RE2に信号を受信する
には、制御端子VC12に0Vを加え、制御端子VC2
2にVconVを加え、それ以外の2つの制御端子には
0VまたはVconVを印加する(VconVが望まし
い)。もちろん、アンテナ端子A1と受信端子RE1、
アンテナ端子A2と受信端子RE2を同時に接続するこ
とができ、その場合には制御端子VC11と制御端子V
C12に0Vを加え、残りの2つの制御端子にVcon
Vを印加する。
The antenna terminals A2 to F of the signal transmission system 2
To receive a signal at the receiving terminal RE2 through the ET22, 0 V is applied to the control terminal VC12, and the control terminal VC2
2, VconV is applied to the other two control terminals, and 0V or VconV is applied (preferably VconV). Of course, the antenna terminal A1 and the receiving terminal RE1,
The antenna terminal A2 and the receiving terminal RE2 can be connected simultaneously, in which case the control terminal VC11 and the control terminal V
0V is applied to C12, and Vcon is connected to the remaining two control terminals.
V is applied.

【0127】信号伝達系統1の共用送信端子TCからF
ET31を通過して、アンテナ端子A1に信号を送信す
るには、制御端子VC21に0Vを加え、それ以外の制
御端子にはVconVを加える。
From the common transmission terminals TC to F of the signal transmission system 1
To transmit a signal to the antenna terminal A1 through the ET31, 0V is applied to the control terminal VC21, and VconV is applied to the other control terminals.

【0128】信号伝達系統2の共用送信端子TCからF
ET32を通過して、アンテナ端子A2に信号を送信す
るには、制御端子VC22に0Vを加え、それ以外の制
御端子にはVconVを加える。
The common transmission terminals TC to F of the signal transmission system 2
To transmit a signal to the antenna terminal A2 through the ET 32, 0V is applied to the control terminal VC22, and VconV is applied to the other control terminals.

【0129】本実施形態2の場合は、信号伝達系統1と
信号伝達系統2の接地用のFETを別々にしてあること
から、若干接地用のFETのための面積が前記実施形態
1よりは大きくなる嫌いがある。
In the second embodiment, since the grounding FETs of the signal transmission system 1 and the signal transmission system 2 are separated, the area for the grounding FET is slightly larger than that of the first embodiment. I hate it.

【0130】すなわち、本実施形態2では、信号伝達系
統1の受信時にはFET41によって送信端子を接地
し、信号伝達系統2の受信時にはFET42によって送
信端子を接地している。しかし、受信時に送信端子を接
地する機能としてFET41とFET42は重複してい
る。そこで、前記実施形態1の場合には、送信端子を接
地するFETを一つにまとめたことからチップ面積縮小
化が図れる。
That is, in the second embodiment, the transmission terminal is grounded by the FET 41 when the signal transmission system 1 is received, and the transmission terminal is grounded by the FET 42 when the signal transmission system 2 is received. However, the FET 41 and the FET 42 overlap as a function of grounding the transmission terminal during reception. Therefore, in the case of the first embodiment, since the FETs for grounding the transmission terminals are combined into one, the chip area can be reduced.

【0131】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は上記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。
Although the invention made by the inventor has been specifically described based on the embodiment, the invention is not limited to the above embodiment, and various modifications can be made without departing from the gist of the invention. Needless to say.

【0132】[0132]

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
The effects obtained by the representative ones of the inventions disclosed in the present application will be briefly described as follows.

【0133】(1)本発明のダイバーシチ用スイッチ
は、従来のように単体のSPDTスイッチを組み込むこ
となく、SPDTスイッチ回路を始として他の回路も単
体の半導体チップにモノリシックに組み込んであるた
め、外部に他のスイッチや分岐用の伝送線路が不要とな
り、部品点数の低減が図れるとともに、小型化が達成で
きる。
(1) Since the diversity switch of the present invention does not incorporate a single SPDT switch as in the prior art, but also incorporates other circuits including the SPDT switch circuit into a single semiconductor chip in a monolithic manner. In addition, other switches and transmission lines for branching are not required, so that the number of parts can be reduced and the size can be reduced.

【0134】(2)ダイバーシチ用スイッチ(回路)
は、SPDTスイッチの数が従来の三つから二つと少な
くなっていることから、回路の簡素化および回路面積の
縮小化が達成できる。
(2) Diversity switch (circuit)
Since the number of SPDT switches is reduced from three in the prior art to two, the circuit can be simplified and the circuit area can be reduced.

【0135】(3)封止体内にダイバーシチ用スイッチ
回路が構成された半導体チップを組み込んだ半導体装置
(ダイバーシチ用スイッチ)も小型になる。
(3) A semiconductor device (diversity switch) in which a semiconductor chip having a diversity switch circuit configured in a sealed body is also reduced in size.

【0136】(4)したがって、前記半導体装置を組み
込んだダイバーシチ移動無線装置も小型となる。この結
果、ダイバーシチ移動無線装置の小型・低廉化が図れ、
取扱いも便利となる。
(4) Therefore, the diversity mobile radio device incorporating the semiconductor device is also reduced in size. As a result, the diversity mobile radio device can be reduced in size and cost,
Handling is also convenient.

【0137】(5)ダイバーシチ用スイッチ回路のモノ
リシック化によって、伝送線路の短縮が図れる。
(5) The transmission line can be shortened by making the diversity switch circuit monolithic.

【0138】(6)ダイバーシチ用スイッチにおける二
つの信号伝達系統は、単体の半導体チップに対称に形成
されていることから、二つの信号伝達系統の伝送線路構
造は同じとなり、両者の信号通過特性の偏差がほとんど
なくなり、優れたダイバーシチ効果を得ることができ
る。
(6) Since the two signal transmission systems in the diversity switch are formed symmetrically on a single semiconductor chip, the transmission line structures of the two signal transmission systems are the same, and the signal transmission characteristics of the two systems are the same. There is almost no deviation, and an excellent diversity effect can be obtained.

【0139】(7)前記(6)により、二つの信号伝達
系統の信号通過特性に偏差(挿入損失偏差)が生じない
ことから、二つの信号伝達系統の出力電圧を一定にする
ための制御も不要になり、ダイバーシチ移動無線装置に
おける送信制御回路が簡素にできる。
(7) According to (6), since there is no deviation (insertion loss deviation) in the signal passing characteristics of the two signal transmission systems, control for keeping the output voltages of the two signal transmission systems constant is also performed. This is unnecessary, and the transmission control circuit in the diversity mobile radio apparatus can be simplified.

【0140】(8)従来のダイバーシチ移動無線装置で
は、送信部からの出力信号は第1アンテナまたは第2ア
ンテナに伝達されるまでに2個のSPDTスイッチを通
るため損失が大きく、その損失分だけ送信部の出力を大
きくする必要があったが、本発明のダイバーシチ移動無
線装置の場合は、SPDTスイッチは1つであり、送信
損失の低下が図れるため送信部の出力を大きくする必要
がなく、消費電力の低減を図ることができる。
(8) In the conventional diversity mobile radio apparatus, since the output signal from the transmitting unit passes through two SPDT switches before being transmitted to the first antenna or the second antenna, the loss is large, and the loss is large. Although it was necessary to increase the output of the transmission unit, in the case of the diversity mobile radio apparatus of the present invention, there is only one SPDT switch, and it is not necessary to increase the output of the transmission unit because transmission loss can be reduced. Power consumption can be reduced.

【0141】(9)信号伝達系統1および信号伝達系統
2の送信側の接地用のFETを一つにまとめた構造にな
っていることから、チップ面積縮小化がさらに図れる。
(9) Since the grounding FETs on the transmission side of the signal transmission system 1 and the signal transmission system 2 are integrated into one, the chip area can be further reduced.

【0142】(10)受信・送信信号通過用および接地
用のFETのドレイン又はソースの一方の電極と第1ゲ
ート間および他の電極と第2ゲート間に容量を設けられ
ていることから、耐信号電圧特性が向上が図れる。
(10) Since capacitance is provided between one of the drain or source electrodes and the first gate and between the other electrode and the second gate of the FET for receiving / transmitting a signal and for grounding, the resistance is high. The signal voltage characteristics can be improved.

【0143】(11)受信・送信信号通過用のFETに
並列にインダクタを接続し、各インダクタをそれぞれの
FETのオフ時のドレイン、ソース間寄生容量と通過周
波数において共振するように選んであることから、オフ
時のアイソレーション特性の向上が図れる。
(11) Inductors are connected in parallel to the reception / transmission signal passing FETs, and each inductor is selected so as to resonate with the parasitic capacitance between the drain and source when the respective FETs are off and the passing frequency. Therefore, the isolation characteristics in the off state can be improved.

【0144】(12)上記(1)〜(11)により、ダ
イバーシチ効果が高い信頼性の高いダイバーシチ用スイ
ッチ回路,ダイバーシチ用スイッチおよびダイバーシチ
移動無線装置(ダイバーシチ無線装置)を提供すること
ができる。
(12) According to the above (1) to (11), it is possible to provide a highly reliable diversity switch circuit, a diversity switch, and a diversity mobile radio device (diversity radio device).

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施形態1であるスイッチ回路を構成
した半導体チップを示す平面図である。
FIG. 1 is a plan view showing a semiconductor chip constituting a switch circuit according to a first embodiment of the present invention.

【図2】本実施形態1の半導体チップの表面に形成され
たデュアルゲートFETのパターン例を示す模式的平面
図である。
FIG. 2 is a schematic plan view showing a pattern example of a dual gate FET formed on the surface of the semiconductor chip of the first embodiment.

【図3】本実施形態1のスイッチ回路図である。FIG. 3 is a switch circuit diagram of the first embodiment.

【図4】本実施形態1であるスイッチを示す平面図であ
る。
FIG. 4 is a plan view showing the switch according to the first embodiment.

【図5】本実施形態1であるスイッチを示す断面図であ
る。
FIG. 5 is a cross-sectional view illustrating the switch according to the first embodiment.

【図6】本実施形態1のスイッチを組み込んだ無線装置
のブロック図である。
FIG. 6 is a block diagram of a wireless device incorporating the switch of the first embodiment.

【図7】本発明の実施形態2であるスイッチ回路図であ
る。
FIG. 7 is a switch circuit diagram according to a second embodiment of the present invention.

【図8】従来のSPDTスイッチを示す回路図である。FIG. 8 is a circuit diagram showing a conventional SPDT switch.

【図9】従来のダイバーシチ用スイッチを組み込んだ無
線装置のブロック図である。
FIG. 9 is a block diagram of a wireless device incorporating a conventional diversity switch.

【図10】本発明者の開発によるダイバーシチ用スイッ
チを組み込んだ無線装置のブロック図である。
FIG. 10 is a block diagram of a wireless device incorporating a diversity switch developed by the present inventors.

【符号の説明】[Explanation of symbols]

1…第1アンテナ、2…第2アンテナ、3,4,5…S
PDTスイッチ(単極双投スイッチ)、6…第1受信
部、7…送信部、8…第2受信部、9…出力用伝送線
路、10,11,12,13,14,15…伝送線路、
50…半導体チップ、51…半導体装置、52…封止
体、53…リード、54…支持板、55…ワイヤ、60
…送信側の接地回路、61…第1ゲート、62…第2ゲ
ート、63…ソース電極、64…ドレイン電極、AN
T,A1,A2…アンテナ端子、C1〜C10…容量、
FET1,FET2,FET3,FET4,FET1
1,FET12,FET21,FET22,FET3
1,FET32,FET41,FET42…電界効果ト
ランジスタ、L11,L21,L12,L22…インダ
クタ、RX,RE1,RE2…受信端子、R1〜R12
…抵抗、TX,T1,T2,TC…送信端子、VC1,
VC2,VC3,VC11,VC12,VC21,VC
22…制御端子。
1 ... first antenna, 2 ... second antenna, 3, 4, 5 ... S
PDT switch (single-pole double-throw switch), 6 first receiving unit, 7 transmitting unit, 8 second receiving unit, 9 transmission line for output, 10, 11, 12, 13, 14, 15, 15 transmission line ,
50 semiconductor chip, 51 semiconductor device, 52 sealing body, 53 lead, 54 support plate, 55 wire, 60
... Ground circuit on the transmission side, 61... First gate, 62... Second gate, 63... Source electrode, 64.
T, A1, A2: antenna terminals, C1 to C10: capacitance,
FET1, FET2, FET3, FET4, FET1
1, FET12, FET21, FET22, FET3
1, FET32, FET41, FET42 ... field effect transistor, L11, L21, L12, L22 ... inductor, RX, RE1, RE2 ... reception terminal, R1 to R12
... Resistance, TX, T1, T2, TC ... Transmission terminal, VC1,
VC2, VC3, VC11, VC12, VC21, VC
22 ... Control terminal.

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 第1アンテナ端子,第1受信端子および
送信端子を有する信号伝達系統1と、第2アンテナ端
子,第2受信端子および送信端子を有する信号伝達系統
2とを備え、前記信号伝達系統1および信号伝達系統2
の送信端子は同一の共用送信端子となるスイッチ回路で
あり、 前記信号伝達系統1は、ゲート電極が所定の制御端子に
接続されソース電極またはドレイン電極のいずれか一方
の電極が前記第1受信端子に接続され他方の電極が前記
第1アンテナ端子に接続される受信信号通過用の電界効
果トランジスタ(FET)と、ゲート電極が所定の制御
端子に接続されソース電極またはドレイン電極のいずれ
か一方の電極が前記第1アンテナ端子に接続され他方の
電極が前記共用送信端子に接続される送信信号通過用の
FETと、ゲート電極が前記送信信号通過用のFETの
ゲート電極に接続されソース電極またはドレイン電極の
いずれか一方の電極が前記第1受信端子に接続され他方
の電極が接地端子に接続される接地用のFETと、ゲー
ト電極が前記受信信号通過用のFETのゲート電極に接
続されソース電極またはドレイン電極のいずれか一方の
電極が前記共用送信端子に接続され他方の電極が接地端
子に接続される接地用のFETとで構成され、 前記信号伝達系統2は、ゲート電極が所定の制御端子に
接続されソース電極またはドレイン電極のいずれか一方
の電極が前記第2受信端子に接続され他方の電極が前記
第2アンテナ端子に接続される受信信号通過用のFET
と、ゲート電極が所定の制御端子に接続されソース電極
またはドレイン電極のいずれか一方の電極が前記第2ア
ンテナ端子に接続され他方の電極が前記共用送信端子に
接続される送信信号通過用のFETと、ゲート電極が前
記送信信号通過用のFETのゲート電極に接続されソー
ス電極またはドレイン電極のいずれか一方の電極が前記
第2受信端子に接続され他方の電極が接地端子に接続さ
れる接地用のFETと、ゲート電極が前記受信信号通過
用のFETのゲート電極に接続されソース電極またはド
レイン電極のいずれか一方の電極が前記共用送信端子に
接続され他方の電極が接地端子に接続される接地用のF
ETとで構成されていることを特徴とするスイッチ回
路。
A signal transmission system having a first antenna terminal, a first reception terminal, and a transmission terminal; and a signal transmission system having a second antenna terminal, a second reception terminal, and a transmission terminal. System 1 and signal transmission system 2
The signal transmission system 1 has a gate electrode connected to a predetermined control terminal, and one of a source electrode and a drain electrode connected to the first reception terminal. A field effect transistor (FET) for passing a received signal, the other electrode being connected to the first antenna terminal, and one of a source electrode and a drain electrode having a gate electrode connected to a predetermined control terminal Are connected to the first antenna terminal, and the other electrode is connected to the common transmission terminal. A transmission signal passing FET, and a gate electrode is connected to a gate electrode of the transmission signal passing FET and a source electrode or a drain electrode. One of the electrodes is connected to the first receiving terminal and the other electrode is connected to the ground terminal; And a grounding FET connected to the gate electrode of the reception signal passing FET, one of a source electrode and a drain electrode is connected to the common transmission terminal, and the other electrode is connected to the ground terminal. In the signal transmission system 2, a gate electrode is connected to a predetermined control terminal, one of a source electrode and a drain electrode is connected to the second reception terminal, and the other electrode is connected to the second antenna terminal. FET for passing the received signal
A transmission signal passing FET having a gate electrode connected to a predetermined control terminal, one of a source electrode and a drain electrode connected to the second antenna terminal, and the other electrode connected to the common transmission terminal. And a gate electrode connected to the gate electrode of the transmission signal passing FET, one of a source electrode and a drain electrode is connected to the second reception terminal, and the other electrode is connected to a ground terminal. And a ground having a gate electrode connected to the gate electrode of the reception signal passing FET, one of a source electrode and a drain electrode connected to the common transmission terminal, and the other electrode connected to the ground terminal. F for
A switch circuit comprising an ET.
【請求項2】 第1アンテナ端子,第1受信端子および
送信端子を有する信号伝達系統1と、第2アンテナ端
子,第2受信端子および送信端子を有する信号伝達系統
2と、送信端子を有する接地回路を備え、前記信号伝達
系統1,信号伝達系統2および接地回路の送信端子は同
一の共用送信端子となるスイッチ回路であり、 前記信号伝達系統1は、ゲート電極が所定の制御端子に
接続されソース電極またはドレイン電極のいずれか一方
の電極が前記第1受信端子に接続され他方の電極が前記
第1アンテナ端子に接続される受信信号通過用の電界効
果トランジスタ(FET)と、ゲート電極が所定の制御
端子に接続されソース電極またはドレイン電極のいずれ
か一方の電極が前記第1アンテナ端子に接続され他方の
電極が前記共用送信端子に接続される送信信号通過用の
FETと、ゲート電極が前記送信信号通過用のFETの
ゲート電極に接続されソース電極またはドレイン電極の
いずれか一方の電極が前記第1受信端子に接続され他方
の電極が接地端子に接続される接地用のFETとで構成
され、 前記信号伝達系統2は、ゲート電極が所定の制御端子に
接続されソース電極またはドレイン電極のいずれか一方
の電極が前記第2受信端子に接続され他方の電極が前記
第2アンテナ端子に接続される受信信号通過用のFET
と、ゲート電極が所定の制御端子に接続されソース電極
またはドレイン電極のいずれか一方の電極が前記第2ア
ンテナ端子に接続され他方の電極が前記共用送信端子に
接続される送信信号通過用のFETと、ゲート電極が前
記送信信号通過用のFETのゲート電極に接続されソー
ス電極またはドレイン電極のいずれか一方の電極が前記
第2受信端子に接続され他方の電極が接地端子に接続さ
れる接地用のFETとで構成され、 前記接地回路はゲート電極が所定の制御端子に接続され
ソース電極またはドレイン電極のいずれか一方の電極が
前記共用送信端子に接続され他方の電極が接地端子に接
続される接地用のFETによって構成されていることを
特徴とするスイッチ回路。
2. A signal transmission system 1 having a first antenna terminal, a first reception terminal and a transmission terminal, a signal transmission system 2 having a second antenna terminal, a second reception terminal and a transmission terminal, and a ground having a transmission terminal. And a transmission circuit of the signal transmission system 1, the signal transmission system 2, and the ground circuit. The transmission terminal of the signal transmission system 1 has a gate electrode connected to a predetermined control terminal. One of a source electrode and a drain electrode is connected to the first receiving terminal, and the other electrode is connected to the first antenna terminal. One of a source electrode and a drain electrode is connected to the first antenna terminal, and the other electrode is connected to the common transmission terminal. A transmission signal passing FET, and a gate electrode connected to the transmission signal passing FET gate electrode, one of a source electrode and a drain electrode is connected to the first reception terminal, and the other electrode is connected to the transmission signal passing FET. A grounding FET connected to a ground terminal, wherein the signal transmission system 2 has a gate electrode connected to a predetermined control terminal, and one of a source electrode and a drain electrode connected to the second reception terminal. A FET for passing a received signal, the other electrode of which is connected to the second antenna terminal
A transmission signal passing FET having a gate electrode connected to a predetermined control terminal, one of a source electrode and a drain electrode connected to the second antenna terminal, and the other electrode connected to the common transmission terminal. And a gate electrode connected to the gate electrode of the transmission signal passing FET, one of a source electrode and a drain electrode is connected to the second reception terminal, and the other electrode is connected to a ground terminal. The grounding circuit has a gate electrode connected to a predetermined control terminal, one of a source electrode and a drain electrode connected to the common transmission terminal, and the other electrode connected to a ground terminal. A switch circuit comprising a grounding FET.
【請求項3】 前記受信信号通過用のFET,送信信号
通過用のFETおよび前記共用送信端子に接続される接
地用のFETは、それぞれ二つ以上の複数のゲート電極
をもつFETで構成されているとともに、前記FETに
おいてソース電極とソース電極に近いゲート電極との間
には容量が設けられ、ドレイン電極とドレイン電極に近
いゲート電極との間には容量が設けられ、少なくとも前
記受信信号通過用のFETおよび送信信号通過用のFE
Tのソース電極とドレイン電極間に並列にインダクタが
設けられていることを特徴とする請求項1または請求項
2に記載のスイッチ回路。
3. The FET for passing a reception signal, the FET for passing a transmission signal, and the FET for grounding connected to the common transmission terminal are each constituted by an FET having two or more gate electrodes. In the FET, a capacitance is provided between the source electrode and the gate electrode near the source electrode, and a capacitance is provided between the drain electrode and the gate electrode near the drain electrode. FET and FE for transmitting signal
3. The switch circuit according to claim 1, wherein an inductor is provided in parallel between the source electrode and the drain electrode of T.
【請求項4】 前記受信信号通過用のFETおよび送信
信号通過用のFETはカスコード接続した二つのFET
で構成されていることを特徴とする請求項2または請求
項3に記載のスイッチ回路。
4. The cascode-connected two FETs for passing the reception signal FET and the transmission signal FET.
The switch circuit according to claim 2, wherein the switch circuit comprises:
【請求項5】 前記スイッチ回路は半導体チップにモノ
リシックに形成されていることを特徴とする請求項1乃
至請求項4のいずれか1項に記載のスイッチ回路。
5. The switch circuit according to claim 1, wherein the switch circuit is formed monolithically on a semiconductor chip.
【請求項6】 前記半導体チップにおいて、前記共用送
信端子を通る所定の線に対して前記二つの信号伝達系統
が線対称に配置されていることを特徴とする請求項5に
記載のスイッチ回路。
6. The switch circuit according to claim 5, wherein in the semiconductor chip, the two signal transmission systems are arranged line-symmetrically with respect to a predetermined line passing through the common transmission terminal.
【請求項7】 前記請求項5または請求項6記載の半導
体チップを封止体内に封止するとともに、前記封止体に
その内外に亘って延在するリードを複数設け、かつ前記
半導体チップの電極端子と前記複数のリードを接続手段
によって電気的に接続してなることを特徴とするスイッ
チ。
7. The semiconductor chip according to claim 5 or 6, wherein the semiconductor chip is sealed in a sealing body, and a plurality of leads extending inside and outside the sealing chip are provided on the sealing body. A switch comprising an electrode terminal and said plurality of leads electrically connected by connection means.
【請求項8】 前記請求項1乃至請求項7記載のスイッ
チ回路に接続される二つのアンテナ,二つの受信部およ
び一つの送信部を有することを特徴とする無線装置。
8. A wireless device comprising two antennas, two receiving units, and one transmitting unit connected to the switch circuit according to claim 1.
JP8309336A 1996-11-20 1996-11-20 Switch circuit, switch and radio equipment Pending JPH10150395A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8309336A JPH10150395A (en) 1996-11-20 1996-11-20 Switch circuit, switch and radio equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8309336A JPH10150395A (en) 1996-11-20 1996-11-20 Switch circuit, switch and radio equipment

Publications (1)

Publication Number Publication Date
JPH10150395A true JPH10150395A (en) 1998-06-02

Family

ID=17991791

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8309336A Pending JPH10150395A (en) 1996-11-20 1996-11-20 Switch circuit, switch and radio equipment

Country Status (1)

Country Link
JP (1) JPH10150395A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006114928A1 (en) * 2005-04-18 2006-11-02 Murata Manufacturing Co., Ltd. High frequency module
US7253513B2 (en) 2002-03-28 2007-08-07 Fujitsu Quantum Devices Limited High-frequency switch device and electronic device using the same
KR100749071B1 (en) 2006-04-11 2007-08-13 엘아이지넥스원 주식회사 Pre filter
WO2008056747A1 (en) * 2006-11-09 2008-05-15 Renesas Technology Corp. Semiconductor integrated circuit, rf module using the same, and radio communication terminal device using the same
US7391282B2 (en) 2004-11-17 2008-06-24 Matsushita Electric Industrial Co., Ltd. Radio-frequency switch circuit and semiconductor device
US9252819B2 (en) 2009-11-20 2016-02-02 Hitachi Metals, Ltd. High frequency circuit, high frequency circuit component, and communication apparatus
JP2020150510A (en) * 2019-03-15 2020-09-17 株式会社村田製作所 Switch circuit, high-frequency module, and communication apparatus
WO2023167032A1 (en) * 2022-03-04 2023-09-07 パナソニックIpマネジメント株式会社 Estimation system, estimation method, and program

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7253513B2 (en) 2002-03-28 2007-08-07 Fujitsu Quantum Devices Limited High-frequency switch device and electronic device using the same
US7391282B2 (en) 2004-11-17 2008-06-24 Matsushita Electric Industrial Co., Ltd. Radio-frequency switch circuit and semiconductor device
US7579930B2 (en) 2005-04-18 2009-08-25 Murata Manufacturing Co., Ltd. High-frequency module
WO2006114928A1 (en) * 2005-04-18 2006-11-02 Murata Manufacturing Co., Ltd. High frequency module
KR100749071B1 (en) 2006-04-11 2007-08-13 엘아이지넥스원 주식회사 Pre filter
JPWO2008056747A1 (en) * 2006-11-09 2010-02-25 株式会社ルネサステクノロジ Semiconductor integrated circuit, RF module incorporating the same, and wireless communication terminal device incorporating the same
WO2008056747A1 (en) * 2006-11-09 2008-05-15 Renesas Technology Corp. Semiconductor integrated circuit, rf module using the same, and radio communication terminal device using the same
JP4524478B2 (en) * 2006-11-09 2010-08-18 ルネサスエレクトロニクス株式会社 Semiconductor integrated circuit, RF module incorporating the same, and wireless communication terminal device incorporating the same
US8200167B2 (en) 2006-11-09 2012-06-12 Renesas Electronics Corporation Semiconductor integrated circuit, RF module using the same, and radio communication terminal device using the same
US8335479B2 (en) 2006-11-09 2012-12-18 Renesas Electronics Corporation Semiconductor integrated circuit, RF module using the same, and radio communication terminal device using the same
US8676132B2 (en) 2006-11-09 2014-03-18 Renesas Electronics Corporation Semiconductor integrated circuit, RF module using the same, and radio communication terminal device using the same
US9252819B2 (en) 2009-11-20 2016-02-02 Hitachi Metals, Ltd. High frequency circuit, high frequency circuit component, and communication apparatus
JP2020150510A (en) * 2019-03-15 2020-09-17 株式会社村田製作所 Switch circuit, high-frequency module, and communication apparatus
WO2023167032A1 (en) * 2022-03-04 2023-09-07 パナソニックIpマネジメント株式会社 Estimation system, estimation method, and program

Similar Documents

Publication Publication Date Title
JP3616343B2 (en) High frequency switch circuit and communication terminal device using the same
EP0723338B1 (en) Switching circuit
JP3332194B2 (en) Switch semiconductor integrated circuit and communication terminal device
CN1638186B (en) High frequency switch device
US5917362A (en) Switching circuit
US9324512B2 (en) SPST switch, SPDT switch, SPMT switch and communication device using the same
US6496684B2 (en) SPST switch, SPDT switch, and communication apparatus using the SPDT switch
KR100325087B1 (en) Semiconductor device and antenna switch circuit
US9065164B2 (en) High frequency switch
KR100624554B1 (en) Antenna switch circuit, and composite high frequency part and mobile communication device using the same
WO2006013471A2 (en) An asymmetric radio-frequency switch
US20060119451A1 (en) Switching circuits
JPH05299995A (en) Micro wave semiconductor switch
KR20090060901A (en) Switching circuit for millimeter wave band applications
US6518855B1 (en) Integrated circuit for mobile radio and mobile telephone installations
JPH10150395A (en) Switch circuit, switch and radio equipment
US20050030084A1 (en) Semiconductor device
JPH098501A (en) High frequency switch
US7869770B2 (en) Apparatus, methods and articles of manufacture for a multi-band switch
JPH09107203A (en) Switching element and semiconductor device
US6765454B2 (en) Semiconductor device
KR102195772B1 (en) High isolation and low return loss RF switch
CN217957053U (en) Double-pole multi-throw radio frequency switch and radio frequency chip
JPH0774185A (en) Semiconductor device
JP2002026268A (en) Ic switch