JPH05299995A - Micro wave semiconductor switch - Google Patents

Micro wave semiconductor switch

Info

Publication number
JPH05299995A
JPH05299995A JP10647292A JP10647292A JPH05299995A JP H05299995 A JPH05299995 A JP H05299995A JP 10647292 A JP10647292 A JP 10647292A JP 10647292 A JP10647292 A JP 10647292A JP H05299995 A JPH05299995 A JP H05299995A
Authority
JP
Japan
Prior art keywords
semiconductor switch
switch
terminals
inductor
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10647292A
Other languages
Japanese (ja)
Other versions
JP2848502B2 (en
Inventor
Tsuneo Tokumitsu
恒雄 徳満
Masayoshi Aikawa
正義 相川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP10647292A priority Critical patent/JP2848502B2/en
Publication of JPH05299995A publication Critical patent/JPH05299995A/en
Application granted granted Critical
Publication of JP2848502B2 publication Critical patent/JP2848502B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Waveguide Switches, Polarizers, And Phase Shifters (AREA)
  • Electronic Switches (AREA)

Abstract

PURPOSE:To improve an isolation characteristic between terminals, and a processable transmission power by specifying the values of an inductor and a capacitor loaded on or serially connected with plural semiconductor switches, and specifying an operational frequency. CONSTITUTION:A circuit in which a semiconductor switch element 20a is serially connected with an inductor L, is connected in parallel with a circuit in which a semiconductor switch element 20b on whose both edges an inductor L' is loaded is serially connected with a capacitor C. The switch elements 20a and 20b are interlocked so that one can be turned-on when the other is turned on. Then, when a parasitic capacitor between both the terminals 100 and 101 of the switch elements 20a and 20b is defined as Cs, the values of the inductors L and L', and the capacitor C are set so that an expression I can be fulfilled, and an expression II is fulfilled for an operational frequency (f). Thus, the switching of a conduction/opening can be attained by the same frequency, and a high isolation can be realized in a micro wave area.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、信号の伝搬経路を導通
/開放するマイクロ波半導体スイッチに関するものであ
り、電波(信号)の受信あるいは送信に応じて伝達経路
を切り替えるマイクロ波回路に利用できるものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a microwave semiconductor switch that conducts / opens a signal propagation path, and can be used in a microwave circuit that switches a transmission path according to reception or transmission of a radio wave (signal). It is a thing.

【0002】[0002]

【従来の技術】図8は従来の信号経路切り替えマイクロ
波半導体スイッチの基本構成を示すブロック図であっ
て、直列スイッチ21(SW1)と23(SW3)、お
よび並列スイッチ22(SW2)と24(SW4)で構
成されている。このようなスイッチは、接続すべき端子
の選択を可能とする端子切り替えスイッチ(以下、SP
DTスイッチともいう)や、レーダ、移動通信用基地局
/携帯機、等において受信時/送信時の経路切り替えス
イッチ(以下、T/Rスイッチともいう)として使用さ
れる。
2. Description of the Related Art FIG. 8 is a block diagram showing a basic structure of a conventional signal path switching microwave semiconductor switch, which includes series switches 21 (SW1) and 23 (SW3) and parallel switches 22 (SW2) and 24 ( It is composed of SW4). Such a switch is a terminal changeover switch (hereinafter, SP) that enables selection of terminals to be connected.
It is also used as a route changeover switch (hereinafter also referred to as a T / R switch) at the time of reception / transmission in a radar, a mobile communication base station / portable device, and the like.

【0003】T/Rスイッチの場合、端子25はアンテ
ナ給電端子、端子26は低雑音増幅器(LNA)あるい
は周波数変換ミクサへの接続端子、端子27は高出力増
幅器への接続端子である。31〜34はスイッチ素子制
御端子である。
In the case of a T / R switch, terminal 25 is an antenna feeding terminal, terminal 26 is a connection terminal to a low noise amplifier (LNA) or a frequency conversion mixer, and terminal 27 is a connection terminal to a high power amplifier. 31 to 34 are switch element control terminals.

【0004】同図において、SW1およびSW4が導通
で、SW2およびSW3が開放となるように制御端子3
1、32、33、34にそれぞれ所定の直流電圧を印加
すると、端子25と端子26との間の経路は導通し、端
子25と端子27との間の経路は開放となって、端子2
5と端子26との間にのみ信号が伝達される。
In the figure, the control terminal 3 is set so that SW1 and SW4 are conductive and SW2 and SW3 are open.
When a predetermined DC voltage is applied to each of 1, 32, 33, and 34, the path between the terminals 25 and 26 becomes conductive, the path between the terminals 25 and 27 becomes open, and the terminal 2
The signal is transmitted only between 5 and the terminal 26.

【0005】一方SW1およびSW4が開放となり、S
W2およびSW3が導通するように各制御端子に上記と
異なる直流電圧を印加すると、端子25と端子27との
間の経路は導通し、端子25と端子26との間の経路は
開放となって、端子27と端子25の間にのみ信号が伝
達される。
On the other hand, SW1 and SW4 are opened, and S
When a DC voltage different from the above is applied to each control terminal so that W2 and SW3 become conductive, the path between the terminals 25 and 27 becomes conductive and the path between the terminals 25 and 26 becomes open. , The signal is transmitted only between the terminals 27 and 25.

【0006】このように、いずれの経路が導通している
場合においても端子26と端子27との間は分離され、
接続端子あるいは信号経路の切り替えが可能となる。半
導体スイッチ素子としては、二端子素子で、電圧により
電流を制御してスイッチング動作させるPINダイオー
ドや、三端子素子で、一端子に与える電圧により他の二
端子間の抵抗を制御してスイッチング動作させる電界効
果トランジスタ(以下、FETともいう)が一般に用い
られている。集積回路では製造が比較的簡易で電圧制御
により高速切り替えが可能なFETを用いたスイッチが
主流となっている。また、移動通信用携帯機では小型・
軽量かつ低消費電力が重要な項目であるため、電力を消
費しないFETを用いるスイッチICが不可欠である。
In this way, the terminals 26 and 27 are separated from each other regardless of which path is conducting,
The connection terminal or the signal path can be switched. The semiconductor switch element is a two-terminal element that is a PIN diode that controls a current by voltage to perform a switching operation, or a three-terminal element that is a terminal that controls a resistance between two other terminals to perform a switching operation. A field effect transistor (hereinafter, also referred to as FET) is generally used. In an integrated circuit, a switch using an FET, which is relatively easy to manufacture and is capable of high-speed switching by voltage control, is the mainstream. In addition, it is small in the portable device for mobile communication.
Since lightweight and low power consumption are important items, a switch IC using an FET that does not consume power is indispensable.

【0007】図9はスイッチ素子としてFETを用いた
場合の従来のT/Rスイッチ(SPDTスイッチも同
様)の構成を示す。対応する部分は図8と同じ番号を付
している。各FETのドレインおよびソース電極は接地
電位にバイアスされており、ゲート端子31、32、3
3、34に対し0Vあるいはピンチオフ電圧以下の、互
いに異なる制御電圧1、2を印加してFETのドレイン
−ソース間抵抗を変化させスイッチとして動作させる。
尚、FETを用いる場合、ゲート端子電圧0Vの時導
通、ピンチオフ電圧以下の時開放である。
FIG. 9 shows the structure of a conventional T / R switch (the same applies to SPDT switches) when an FET is used as a switch element. Corresponding parts are given the same numbers as in FIG. The drain and source electrodes of each FET are biased to ground potential and the gate terminals 31, 32, 3
Control voltages 1 and 2 different from each other, which are 0 V or less than the pinch-off voltage, are applied to 3 and 34 to change the drain-source resistance of the FET to operate as a switch.
When an FET is used, it is conductive when the gate terminal voltage is 0 V, and open when the voltage is below the pinch-off voltage.

【0008】[0008]

【発明が解決しようとする課題】上述したような従来の
技術においては、FETをスイッチ素子として用いる場
合に、開放状態の時のドレイン−ソース両端子間の寄生
容量の影響により、周波数が高くなるにしたがって両端
子間のアイソレーション特性が劣化するという問題があ
った。
In the prior art as described above, when the FET is used as a switch element, the frequency becomes high due to the influence of the parasitic capacitance between the drain and source terminals in the open state. Accordingly, there is a problem that the isolation characteristic between both terminals deteriorates.

【0009】また、FETをスイッチ素子として用いる
場合に処理可能な最大電力Pmaxには限界があり、そ
のため、高出力増幅器側(端子25−端子27)が導通
した時の最大送信電力が制約を受ける。
Further, there is a limit to the maximum power Pmax that can be processed when the FET is used as a switch element, and therefore, the maximum transmission power when the high output amplifier side (terminal 25-terminal 27) becomes conductive is restricted. ..

【0010】この制約は開放状態のSW1およびSW4
により生じており、これが高抵抗であることから、送信
電力の1/2乗に比例した大きな電圧が印加されるため
である。上記最大電力Pmaxは“数2”で表される。
This restriction applies to SW1 and SW4 in the open state.
This is because of the high resistance, and a large voltage proportional to the 1/2 power of the transmission power is applied. The maximum power Pmax is represented by "Equation 2".

【0011】[0011]

【数2】 [Equation 2]

【0012】ここで、Vc、Vp、Zoはそれぞれゲー
ト端子制御電圧、ピンチオフ電圧、負荷インピーダンス
であり、|Vc−Vp|は最大送信信号電圧である。最
大電力Pmaxを向上するためには制御電圧Vcを大き
くすることが必要であるが、Vcはドレイン−ゲート間
またはソース−ゲート間に印加可能な最大許容電圧以上
には大きくできず、さらにドレイン(ソース)に印加さ
れる信号電圧分だけ小さくする必要があるため、自ずと
送信電力を制限せざるを得なかった。
Here, Vc, Vp, and Zo are the gate terminal control voltage, the pinch-off voltage, and the load impedance, respectively, and | Vc-Vp | is the maximum transmission signal voltage. In order to improve the maximum power Pmax, it is necessary to increase the control voltage Vc, but Vc cannot be higher than the maximum allowable voltage that can be applied between the drain and the gate or between the source and the gate. Since it is necessary to reduce the signal voltage applied to the source), the transmission power must be limited.

【0013】また、携帯機等では、極力、小形の電池を
用いることにより、小型化・軽量化を図ることが重要で
あり、したがって、制御電圧を大きくできないために更
に送信電力が制限されることになる。
In a portable device or the like, it is important to reduce the size and weight by using a small battery as much as possible. Therefore, since the control voltage cannot be increased, the transmission power is further limited. become.

【0014】本発明は、このような従来の問題点を解決
するために成されたもので両端子間アイソレーション特
性が優れたスイッチ構成を提供すると共に、スイッチ制
御の極性が従来構成のものに対して反転していることを
利用して、開放時にスイッチ素子(FET)に印加され
る高周波信号電圧を微小に保ち、処理可能な送信電力を
大幅に向上させ得るマイクロ波半導体スイッチを提供す
ることを目的としている。
The present invention has been made in order to solve the above-mentioned conventional problems, and provides a switch structure having excellent isolation characteristics between both terminals, and the polarity of switch control is the same as that of the conventional structure. To provide a microwave semiconductor switch capable of maintaining a minute high frequency signal voltage applied to a switch element (FET) when opened and greatly improving processable transmission power by utilizing the fact that it is inverted. It is an object.

【0015】[0015]

【課題を解決するための手段】本発明によれば上記目的
は前記特許請求の範囲に記載された手段により達成され
る。
According to the invention, the above object is achieved by means of the patent claims.

【0016】すなわち、請求項1の発明は、第1の半導
体スイッチとインダクタ(L)を直列接続した回路と、
両端子間にインダクタ(L′)を装荷した第2の半導体
スイッチとキャパシタ(C)を直列接続した回路とを並
列接続すると共に、上記第1の半導体スイッチと第2の
半導体スイッチの内の一方がオンであるときには他方も
オンであるように連動して動作する如く構成し、第1の
半導体スイッチおよび第2の半導体スイッチそれぞれの
両端子間の寄生容量をCsとするときL′(C+Cs)
=LCとなるようにL、L′、Cの値を設定し、動作周
波数fにおいて前記請求項1に記載の“数1”を満足す
る如く成したマイクロ波半導体スイッチである。
That is, the invention of claim 1 is a circuit in which a first semiconductor switch and an inductor (L) are connected in series,
A second semiconductor switch loaded with an inductor (L ') between both terminals and a circuit in which a capacitor (C) is connected in series are connected in parallel, and one of the first semiconductor switch and the second semiconductor switch is connected. When the switch is ON, the other is also operated so that the other switch is ON, and when the parasitic capacitance between both terminals of the first semiconductor switch and the second semiconductor switch is Cs, L '(C + Cs)
This is a microwave semiconductor switch in which the values of L, L'and C are set so that = LC and the "equation 1" described in claim 1 is satisfied at the operating frequency f.

【0017】また、請求項2の発明は、第1の半導体ス
イッチとキャパシタ(C)を直列接続した回路と、両端
子間にキャパシタ(C′)を装荷した第2の半導体スイ
ッチとインダクタ(L)を直列接続した回路とを並列接
続すると共に、上記第1の半導体スイッチと第2の半導
体スイッチの内の一方がオンであるときには他方もオン
であるように連動して動作する如く構成し、第1の半導
体スイッチおよび第2の半導体スイッチそれぞれの両端
子間の寄生容量をCsとするときC′+Cs=Cとなる
ようにCおよびC′の値を設定し、動作周波数fにおい
て前記請求項1に記載の“数1”を満足する如く成した
ことを特徴とするマイクロ波半導体スイッチである。
Further, the invention of claim 2 is a circuit in which a first semiconductor switch and a capacitor (C) are connected in series, a second semiconductor switch in which a capacitor (C ') is loaded between both terminals, and an inductor (L). ) Are connected in parallel with each other, and when one of the first semiconductor switch and the second semiconductor switch is turned on, the other is also turned on so as to operate in conjunction with each other. The values of C and C'are set such that C '+ Cs = C, where Cs is the parasitic capacitance between both terminals of the first semiconductor switch and the second semiconductor switch, and the operating frequency f is set at the operating frequency f. The microwave semiconductor switch is characterized by being formed so as to satisfy "Equation 1" described in 1.

【0018】また、請求項3の発明は、第1の半導体ス
イッチとキャパシタ(C)を直列接続した回路の両端子
間にインダクタ(L)を装荷した回路と、第2の半導体
スイッチの両端子間にキャパシタ(C′)を装荷した回
路とを直列接続すると共に、上記第1の半導体スイッチ
と第2の半導体スイッチの内の一方がオンであるときに
は他方もオンであるように連動して動作する如く構成
し、第1の半導体スイッチおよび第2の半導体スイッチ
それぞれの両端子間の寄生容量をCsとするときC′+
Cs+CCs/(C+Cs)=CとなるようにCおよび
C′の値を設定し、動作周波数fにおいて前記請求項1
に記載の“数1”を満足する如く成したマイクロ波半導
体スイッチである。
According to a third aspect of the invention, a circuit in which an inductor (L) is loaded between both terminals of a circuit in which the first semiconductor switch and the capacitor (C) are connected in series, and both terminals of the second semiconductor switch. A circuit loaded with a capacitor (C ′) is connected in series, and when one of the first semiconductor switch and the second semiconductor switch is ON, the other is ON so that the other operates. When the parasitic capacitance between both terminals of the first semiconductor switch and the second semiconductor switch is Cs, C '+
The values of C and C'are set such that Cs + CCs / (C + Cs) = C, and the operating frequency f is set at the above-mentioned value.
The microwave semiconductor switch is formed so as to satisfy "Equation 1" described in 1 above.

【0019】また、請求項4の発明は、第1の半導体ス
イッチとインダクタ(L)を直列接続した回路の両端子
間にキャパシタ(C)を装荷した回路と、第2の半導体
スイッチの両端子間にインダクタL′を装荷した回路と
を直列接続してなり、第1の半導体スイッチおよび第2
の半導体スイッチそれぞれの両端子間の寄生容量をCs
とするときL′・〔Cs+C2 /(C−Cs)〕=LC
となるようにLとL′およびCの値を設定し、動作周波
数fにおいて前記請求項1に記載の“数1”を満足する
如く成したマイクロ波半導体スイッチである。
According to a fourth aspect of the invention, a circuit in which a capacitor (C) is loaded between both terminals of a circuit in which the first semiconductor switch and the inductor (L) are connected in series, and both terminals of the second semiconductor switch. A circuit loaded with an inductor L'is connected in series between the first semiconductor switch and the second semiconductor switch.
The parasitic capacitance between both terminals of each semiconductor switch is
When the L '· [Cs + C 2 / (C- Cs) ] = LC
The microwave semiconductor switch is configured such that the values of L, L'and C are set so as to satisfy the above condition, and the "equation 1" described in claim 1 is satisfied at the operating frequency f.

【0020】[0020]

【作用】上述の手段によれば、スイッチ素子を全て導通
にすればLC並列(反)共振回路となって、寄生容量の
有無にかかわらず該共振周波数foで開放となり、アイソ
レーション特性の優れたマイクロ波半導体スイッチが実
現できる。
According to the above-mentioned means, when all the switching elements are made conductive, an LC parallel (anti) resonance circuit is formed, which is opened at the resonance frequency fo regardless of the presence or absence of parasitic capacitance, and the isolation characteristic is excellent. A microwave semiconductor switch can be realized.

【0021】また、後述の実施例の項で述べるように、
スイッチ素子を全て開放にした場合に該共振周波数foで
導通となるようにできる。このような共振/反共振モー
ド切り替えによるスイッチ回路を、以下の説明では、共
振モード切替回路とも言う。
Further, as will be described in the embodiment section below,
When all the switching elements are opened, it can be made conductive at the resonance frequency fo. In the following description, such a switching circuit that switches the resonance / anti-resonance mode is also referred to as a resonance mode switching circuit.

【0022】本発明の共振モード切替回路を大きな信号
電圧が印加される箇所(図8,9ではSW1およびSW
4)に用いると、高出力増幅器からの出力信号電圧が上
記の共振モード切替回路に印加される時、該共振モード
切替回路内のスイッチは導通状態であり、その両端子に
は電位差が生じないから、送信電力にかかわらずドレイ
ン(ソース)−ゲート間の電位差をほぼ0V一定に保持
できる。
In the resonance mode switching circuit of the present invention, a portion to which a large signal voltage is applied (SW1 and SW in FIGS. 8 and 9).
When used in 4), when the output signal voltage from the high-power amplifier is applied to the resonance mode switching circuit, the switch in the resonance mode switching circuit is in a conductive state, and no potential difference occurs between both terminals. Therefore, the potential difference between the drain (source) and the gate can be kept constant at approximately 0 V regardless of the transmission power.

【0023】すなわち、FET単体をスイッチとして用
いた従来の場合に生じていた送信電力増加に伴うドレイ
ン(ソース)−ゲート間の電位差の増加を解消すること
ができるため、印加信号電圧制限が無くなり、処理可能
な送信電力を大幅に向上させることができる。
That is, since the increase in the potential difference between the drain (source) and the gate due to the increase in the transmission power, which has occurred in the conventional case where the FET alone is used as a switch, can be eliminated, the applied signal voltage limitation is eliminated, The processable transmission power can be greatly improved.

【0024】言い換えれば、スイッチ素子(あるいは回
路)に対する要求条件を耐電圧性から耐電流性に置き換
えることによって送信可能な電力を向上している。すな
わち、高出力FETの出力に限界があるのと同じ理由に
より、耐電圧性の高いFETの開発は非常に高度なプロ
セス技術と長い開発期間とを必要とし、その上、限界が
あるが、耐電流性は複数のFETを並列接続しゲート幅
を増加することにより向上させることができるので、従
来のFETを用いて容易に実現できる。
In other words, the electric power that can be transmitted is improved by replacing the withstand voltage requirement with respect to the switch element (or circuit) with the withstand voltage characteristic. That is, for the same reason that the output of a high-power FET has a limit, the development of a FET having a high withstand voltage requires a very advanced process technology and a long development period, and further, there is a limit, but Since the current characteristic can be improved by connecting a plurality of FETs in parallel and increasing the gate width, it can be easily realized by using the conventional FET.

【0025】[0025]

【実施例】図1は、本発明のマイクロ波半導体スイッチ
の第1の実施例を示す図である。本実施例はスイッチ素
子20aおよび20bと、インダクタ50(L)および
50′(L′)、キャパシタ60(C)を図のように組
み合わせて構成している。端子10および10′は制御
電圧印加のための端子を表わしている。
1 is a diagram showing a first embodiment of a microwave semiconductor switch of the present invention. In this embodiment, switch elements 20a and 20b, inductors 50 (L) and 50 '(L'), and a capacitor 60 (C) are combined as shown in the figure. Terminals 10 and 10 'represent terminals for applying a control voltage.

【0026】スイッチ素子20aとスイッチ素子20b
とはその一方がオンのときは他方もオンとなるように連
動して動作する。スイッチ素子の両端子間に寄生容量が
なく、該スイッチ素子が理想的に動作するとすれば、両
スイッチ素子が導通の時インダクタ50(L)とキャパ
シタ60(C)とが並列(反)共振し、本スイッチの両
端子間100−101は開放となる。また、両スイッチ
素子が開放の時インダクタ50′(L′)とキャパシタ
60(C)とが直列共振し、本スイッチの両端子間10
0−101は導通となる。
Switch element 20a and switch element 20b
And operate so that when one of them is on, the other is also on. If there is no parasitic capacitance between both terminals of the switch element and the switch element operates ideally, the inductor 50 (L) and the capacitor 60 (C) resonate in parallel (anti) when both switch elements are conducting. , 100-101 between both terminals of this switch is open. Further, when both switch elements are open, the inductor 50 '(L') and the capacitor 60 (C) resonate in series, and the voltage between both terminals of this switch is 10
0-101 becomes conductive.

【0027】ここで、スイッチ素子の両端子間にCsな
る寄生容量が存在する場合、直列共振周波数fo〔s〕は
“数3”のようになり並列共振周波数fo〔p〕は“数
4”のようになる。
Here, when a parasitic capacitance of Cs exists between both terminals of the switch element, the series resonance frequency fo [s] becomes as shown in "Equation 3" and the parallel resonance frequency fo [p] becomes "Equation 4". become that way.

【0028】[0028]

【数3】 [Equation 3]

【0029】[0029]

【数4】 [Equation 4]

【0030】“数3”はスイッチ素子がオフのときであ
り、図1の端子100〜101間は導通状態となる。ま
た“数4”はスイッチ素子がオンのときであり、図1の
端子100〜101間は開放状態となる。
"Equation 3" is when the switch element is off, and the terminals 100 to 101 in FIG. 1 are in a conductive state. Further, "Equation 4" is when the switch element is on, and the terminals 100 to 101 in FIG. 1 are in an open state.

【0031】したがって、L′(C+Cs)=LCを満
たすようにL、L′の値を設定することにより、同一周
波数で導通/開放のスイッチングが可能となり、スイッ
チ素子の寄生容量の有無にかかわらず、マイクロ波領域
において高いアイソレーションを実現できる。また、従
来のFETなどを用いるスイッチに対し、制御の極性を
反転している。この特徴は後述する第5の実施例である
T/Rスイッチの耐電力性向上に大変効果がある。この
ことは、第2および第3の実施例においても同様であ
る。
Therefore, by setting the values of L and L'to satisfy L '(C + Cs) = LC, conduction / open switching can be performed at the same frequency, regardless of the presence or absence of the parasitic capacitance of the switch element. High isolation can be realized in the microwave region. Moreover, the polarity of control is reversed with respect to the switch using the conventional FET or the like. This feature is very effective in improving the power resistance of the T / R switch according to the fifth embodiment described later. This also applies to the second and third embodiments.

【0032】図2は、本発明のマイクロ波半導体スイッ
チの第2の実施例を示す図である。本実施例はスイッチ
素子20aおよび20bと、インダクタ50(L)、キ
ャパシタ60(C)および60′(C′)を図のように
組み合わせて構成している。端子10および10′は制
御電圧印加のための端子である。
FIG. 2 is a diagram showing a second embodiment of the microwave semiconductor switch of the present invention. In this embodiment, the switch elements 20a and 20b, the inductor 50 (L), and the capacitors 60 (C) and 60 '(C') are combined as shown in the figure. Terminals 10 and 10 'are terminals for applying a control voltage.

【0033】スイッチ素子の両端子間に寄生容量がな
く、該スイッチ素子が理想的に動作するとすれば、両ス
イッチ素子が導通の時インダクタ50(L)とキャパシ
タ60(C)とが並列(反)共振し、本スイッチの両端
子間100−101は開放となる。また、両スイッチ素
子が開放の時インダクタ50(L)とキャパシタ60′
(C′)とが直列共振し、本スイッチの両端子間100
−101は導通となる。
Assuming that there is no parasitic capacitance between both terminals of the switch element and that the switch element operates ideally, the inductor 50 (L) and the capacitor 60 (C) are connected in parallel (reversed) when both switch elements are conducting. ) It resonates, and 100-101 between both terminals of this switch becomes open. Also, when both switch elements are open, the inductor 50 (L) and the capacitor 60 'are
(C ') resonates in series, and there is 100 between both terminals of this switch.
-101 becomes conductive.

【0034】ここで、スイッチ素子の両端にCsなる寄
生容量が存在する場合の直列共振周波数fo〔s〕は“数
5”のように、また、並列共振周波数fo〔p〕は前記
“数4”で示すようになる。
Here, the series resonance frequency fo [s] when there is a parasitic capacitance Cs at both ends of the switch element is as shown in "Equation 5", and the parallel resonance frequency fo [p] is as shown in "Equation 4". It becomes as shown in ".

【0035】[0035]

【数5】 [Equation 5]

【0036】したがって、C′+Cs=Cを満たすよう
にC、C′の値を設定することにより、同一周波数で導
通/開放のスイッチングが可能となり、スイッチ素子の
寄生容量の有無にかかわらず、マイクロ波領域において
高いアイソレーションを実現できる。
Therefore, by setting the values of C and C'to satisfy C '+ Cs = C, conduction / open switching can be performed at the same frequency, and the micro element can be used regardless of the presence or absence of the parasitic capacitance of the switch element. High isolation can be achieved in the wave region.

【0037】図3は、本発明のマイクロ波スイッチの第
3の実施例を示す図である。本実施例はスイッチ素子2
0aおよび20bと、インダクタ50(L)、キャパシ
タ60(C)および60′(C′)を図のように組み合
わせて構成している。端子10および10′は制御電圧
印加のための端子である。
FIG. 3 is a diagram showing a third embodiment of the microwave switch of the present invention. In this embodiment, the switch element 2
0a and 20b, an inductor 50 (L), and capacitors 60 (C) and 60 '(C') are combined as shown in the figure. Terminals 10 and 10 'are terminals for applying a control voltage.

【0038】スイッチ素子の両端子間に寄生容量がな
く、該スイッチ素子が理想的に動作するとすれば、両ス
イッチ素子が導通の時インダクタ50(L)とキャパシ
タ60(C)とが並列(反)共振し、本スイッチの両端
子間100−101は開放となる。また、両スイッチ素
子が開放の時インダクタ50(L)とキャパシタ60′
(C′)とが直列共振し、本スイッチの両端子間100
−101は導通となる。
Assuming that there is no parasitic capacitance between both terminals of the switch element and that the switch element operates ideally, the inductor 50 (L) and the capacitor 60 (C) are connected in parallel (reversed) when both switch elements are conducting. ) It resonates, and 100-101 between both terminals of this switch becomes open. Also, when both switch elements are open, the inductor 50 (L) and the capacitor 60 'are
(C ') resonates in series, and there is 100 between both terminals of this switch.
-101 becomes conductive.

【0039】ここで、スイッチ素子の両端にCsなる寄
生容量が存在する場合、直列共振周波数fo〔s〕は“数
6”に示すようになり、並列共振周波数fo〔p〕は前記
“数4”に示すようになる。
When a parasitic capacitance of Cs exists at both ends of the switch element, the series resonance frequency fo [s] becomes as shown in "Equation 6", and the parallel resonance frequency fo [p] becomes "Equation 4". It becomes as shown in ".

【0040】[0040]

【数6】 [Equation 6]

【0041】したがって、C′+Cs+CCs/(C+
Cs)=Cを満たすようにC、C′の値を設定することに
より、同一周波数で導通/開放のスイッチングが可能と
なり、スイッチ素子の寄生容量の有無にかかわらず、マ
イクロ波領域において高いアイソレーションを実現でき
る。
Therefore, C '+ Cs + CCs / (C +
By setting the values of C and C'to satisfy Cs) = C, conduction / open switching can be performed at the same frequency, and high isolation is achieved in the microwave region regardless of the parasitic capacitance of the switch element. Can be realized.

【0042】尚、実施例1と実施例2との関係と同様
に、実施例3のインダクタとキャパシタを入れ替えた構
成においても同様な効果を得ることができる。図4は、
上記のいずれかのスイッチ(図では共振モード切替回路
30a、30bとして表示している)を組み合わせた端
子切り替えを行なうSPDTスイッチの構成を示す図で
あって、第1の端子25と第2の端子26との間および
第1の端子25と第3の端子27との間にそれぞれ直列
にスイッチを接続している。
Similar to the relationship between the first embodiment and the second embodiment, the same effect can be obtained in the third embodiment in which the inductor and the capacitor are replaced. Figure 4
It is a figure which shows the structure of the SPDT switch which carries out the terminal switching which combined the switch (it is shown as the resonance mode switching circuits 30a and 30b in the figure) of either of the above, Comprising: The 1st terminal 25 and the 2nd terminal. 26 and the first terminal 25 and the third terminal 27 are connected in series respectively.

【0043】各スイッチのアイソレーション特性がスイ
ッチ素子の寄生容量の影響により劣化しないため、共振
周波数付近のマイクロ波帯において良好な端子切り替え
特性を実現できる。SPDTスイッチは本実施例に限ら
ず、スイッチを直列/並列に組み合わせてさらにアイソ
レーション特性を向上させることができる。
Since the isolation characteristic of each switch is not deteriorated by the influence of the parasitic capacitance of the switch element, a good terminal switching characteristic can be realized in the microwave band near the resonance frequency. The SPDT switch is not limited to this embodiment, but the switch can be combined in series / parallel to further improve the isolation characteristic.

【0044】図5は、上記のいずれかの共振モード切替
回路を組み合わせたT/Rスイッチの基本構成を示す図
である。ここで、共振モード切替回路として第1の実施
例のものを用いているが、第2および第3の実施例のも
のを用いても同様である。
FIG. 5 is a diagram showing a basic structure of a T / R switch in which any one of the above resonance mode switching circuits is combined. Although the resonance mode switching circuit of the first embodiment is used here, the same applies to the resonance mode switching circuits of the second and third embodiments.

【0045】図において、本発明のT/Rスイッチは、
インダクタ51、52(L1)、キャパシタ61(C1
および、スイッチ素子1a、1bを組み合わせて構成し
た共振モード切替回路1(SW1)、インダクタ54、
55(L2)、キャパシタ56(C2)およびスイッチ素
子4a、4bを組み合わせて構成した共振モード切替回
路4(SW4)と、スイッチ素子2(SW2)、3(S
W3)とで構成される。SW1とSW3はそれぞれ経路
25−26、経路25−27に対して直列に接続され
る。SW2とSW4はそれぞれ経路25−26、経路2
5−27と接地との間に並列に接続される。
In the figure, the T / R switch of the present invention is
Inductors 51, 52 (L 1 ) and capacitor 61 (C 1 )
And a resonance mode switching circuit 1 (SW1) configured by combining the switch elements 1a and 1b, an inductor 54,
55 (L 2 ), the capacitor 56 (C 2 ) and the switching elements 4a and 4b are combined to form a resonance mode switching circuit 4 (SW4), and switching elements 2 (SW2) and 3 (S
W3) and. SW1 and SW3 are connected in series to the paths 25-26 and 25-27, respectively. SW2 and SW4 are route 25-26 and route 2 respectively.
It is connected in parallel between 5-27 and the ground.

【0046】ここで、11、11′、12、13、1
4、14′は各スイッチ素子のON/OFF制御端子で
あり、1aと1b、および4aと4bがそれぞれ同種の
スイッチ素子である場合、11と11′および14と1
4′には同一の制御電圧を印加する。以下、各スイッチ
素子が寄生容量を持たないとして動作を説明する。
Here, 11, 11 ', 12, 13, 1
Reference numerals 4 and 14 'denote ON / OFF control terminals of the respective switch elements, and 11 and 11' and 14 and 1 when 1a and 1b and 4a and 4b are the same type of switch elements, respectively.
The same control voltage is applied to 4 '. The operation will be described below assuming that each switch element has no parasitic capacitance.

【0047】まず、SW1およびSW4における共振モ
ード切替機能を説明する。SW1において、1aおよび
1bが導通となるように制御電圧11および11′に電
圧を印加すると、インダクタ52の両端は短絡し、イン
ダクタ51とキャパシタ61は電気的に両端で接続され
るので、インダクタ51(L1)とキャパシタ61
(C1)との並列回路が経路25−26に対して直列に
接続される。
First, the resonance mode switching function of SW1 and SW4 will be described. In SW1, when a voltage is applied to control voltages 11 and 11 'so that 1a and 1b become conductive, both ends of inductor 52 are short-circuited and inductor 51 and capacitor 61 are electrically connected at both ends. (L 1 ) and capacitor 61
A parallel circuit with (C 1 ) is connected in series to paths 25-26.

【0048】この時、該L11並列回路の共振周波数と
その近傍において経路25−26は開放となる。また、
1aおよび1bが開放となるように制御電圧11および
11′に電圧を印加すると、インダクタ51とキャパシ
タ61の接続およびインダクタ52の両端の短絡は解除
され、インダクタ52(L1)とキャパシタ61(C1
との直列回路が経路25−26に対して直列に接続され
る。
At this time, the paths 25-26 are opened at the resonance frequency of the L 1 C 1 parallel circuit and its vicinity. Also,
When a voltage is applied to the control voltages 11 and 11 'so that 1a and 1b are opened, the connection between the inductor 51 and the capacitor 61 and the short circuit between both ends of the inductor 52 are released, and the inductor 52 (L 1 ) and the capacitor 61 (C 1 )
A series circuit of and is connected in series to paths 25-26.

【0049】この時、該L11直列回路の共振周波数と
その近傍において経路25−26は導通となりうる。こ
こで、上記の直列共振および並列共振の周波数は同一で
あり、“数7”に示す同一周波数の信号に対してスイッ
チとして動作する。
At this time, the paths 25-26 can become conductive at and near the resonance frequency of the L 1 C 1 series circuit. Here, the frequencies of the series resonance and the parallel resonance are the same, and they operate as a switch for the signals of the same frequency shown in "Equation 7".

【0050】[0050]

【数7】 [Equation 7]

【0051】SW4において、4aおよび4bが導通と
なるように、制御電圧14、および14′に電圧を印加
すると、インダクタ55の両端は短絡し、インダクタ5
4とキャパシタ62は電気的に両端で接続されるので、
インダクタ54(L2)とキャパシタ62(C2)との並
列回路が経路25−27と接地との間に並列に接続され
る。
In SW4, when a voltage is applied to control voltages 14 and 14 'so that 4a and 4b become conductive, both ends of inductor 55 are short-circuited and inductor 5
4 and the capacitor 62 are electrically connected at both ends,
A parallel circuit of inductor 54 (L 2 ) and capacitor 62 (C 2 ) is connected in parallel between paths 25-27 and ground.

【0052】この時、該L22並列回路の共振周波数と
その近傍においてSW4は高インピーダンスとなり、S
W3が導通の時経路25−27は導通となる。また、4
aおよび4bが開放となるように制御電圧14および1
4′に電圧を印加すると、インダクタ54とキャパシタ
62の接続およびインダクタ55の両端の短絡は解除さ
れ、インダクタ55(L2)とキャパシタ62(C2)と
の直列回路が経路25−27と接地との間に並列に接続
される。
At this time, SW4 has a high impedance at and near the resonance frequency of the L 2 C 2 parallel circuit, and S4
When W3 is conductive, the path 25-27 is conductive. Also, 4
Control voltages 14 and 1 so that a and 4b are opened.
When a voltage is applied to the 4 ', short of both ends of the connection and the inductor 55 of the inductor 54 and the capacitor 62 is released, the inductor 55 and (L 2) a series circuit of a capacitor 62 (C 2) is a path 25-27 ground And are connected in parallel.

【0053】この時、該L22直列回路の共振周波数と
その近傍において経路25−26は接地電位に短絡され
る。ここで、上記の直列共振および並列共振の周波数は
同一であり、“数8”に示す同一周波数の信号に対して
スイッチとして動作する。
At this time, the paths 25-26 are short-circuited to the ground potential at and near the resonance frequency of the L 2 C 2 series circuit. Here, the frequencies of the series resonance and the parallel resonance are the same, and they operate as a switch for the signals of the same frequency shown in "Equation 8".

【0054】[0054]

【数8】 [Equation 8]

【0055】次に、図5において、SW1とSW4の共
振周波数が同一となるようにL1、L2、C1、C2の値を
設定した場合の動作を説明する。 (1) スイッチ素子1a、1b、2が開放となるよう
に制御端子11、11′、12に電圧を印加し、かつス
イッチ素子4a、4b、3も開放となるように制御端子
14,14′、13に電圧を印加すると、 ・SW1が導通 ・SW2が開放 ・SW3が開放 ・SW4が導通 となるので、経路25−26が導通し、経路25−27
が開放となる。
Next, the operation when the values of L 1 , L 2 , C 1 and C 2 are set so that the resonance frequencies of SW1 and SW4 are the same in FIG. 5 will be described. (1) A voltage is applied to the control terminals 11, 11 ', 12 so that the switch elements 1a, 1b, 2 are opened, and the control terminals 14, 14' are also opened so that the switch elements 4a, 4b, 3 are also opened. , 13 is turned on. SW2 is opened. SW3 is opened. Since SW4 is turned on, the route 25-26 is conducted and the route 25-27 is conducted.
Is open.

【0056】したがって、端子25からの入力信号は端
子26に伝達し(または、端子26からの入力信号が端
子25に伝達し)、端子27には伝達されない。 (2) スイッチ素子1a、1b、2が導通となるよう
に制御端子11、11′、12に電圧を印加し、かつス
イッチ素子4a、4b、3も導通となるように制御端子
14、14′、13に電圧を印加すると、 ・SW1が開放 ・SW2が導通 ・SW3が導通 ・SW4が開放 となるので、経路25−26が開放となり、経路25−
27が導通する。したがって、端子25からの入力信号
は端子27に伝達し(または、端子27からの入力信号
が端子25に伝達し)、端子26には伝達されない。
Therefore, the input signal from the terminal 25 is transmitted to the terminal 26 (or the input signal from the terminal 26 is transmitted to the terminal 25) and is not transmitted to the terminal 27. (2) A voltage is applied to the control terminals 11, 11 ', 12 so that the switch elements 1a, 1b, 2 become conductive, and control terminals 14, 14' so that the switch elements 4a, 4b, 3 also become conductive. , SW13 is open. SW2 is open. SW3 is open. Therefore, the path 25-26 is opened and the path 25-26 is opened.
27 becomes conductive. Therefore, the input signal from the terminal 25 is transmitted to the terminal 27 (or the input signal from the terminal 27 is transmitted to the terminal 25) and is not transmitted to the terminal 26.

【0057】したがって、T/Rスイッチとして動作す
る。ここで、端子25を送・受信共用アンテナ端子、端
子26を低雑音増幅・周波数変換器接続端子、端子27
を高出力増幅器接続端子とし、微弱電波をアンテナから
低雑音増幅器に伝達する受信経路25−26と、高出力
増幅器出力をアンテナに伝達する送信経路25−27を
有するT/Rスイッチを考える。
Therefore, it operates as a T / R switch. Here, the terminal 25 is an antenna terminal for both transmission and reception, the terminal 26 is a low noise amplification / frequency converter connection terminal, and the terminal 27.
Consider a T / R switch having a reception path 25-26 for transmitting a weak radio wave from the antenna to the low noise amplifier and a transmission path 25-27 for transmitting the output of the high power amplifier to the antenna.

【0058】また、受信経路25−26が導通の時(送
信経路25−27が開放の時)高出力増幅器は出力停止
または出力抑制されるものとする(消費電力を削減し通
話および待時間を延長することが重要な携帯機では周知
の事項である)。
Further, when the receiving path 25-26 is conductive (when the transmitting path 25-27 is open), the output of the high power amplifier is stopped or suppressed (the power consumption is reduced and the call and the waiting time are reduced). It is a well-known matter in mobile devices that it is important to extend).

【0059】上記の(1)および(2)で説明したよう
に、送信経路25−27が導通している場合、SW1お
よびSW4は開放であり、これらを構成するスイッチ素
子1a、1b、4a、4bは全て導通である。また、S
W2およびSW3も導通である。SW1およびSW4は
送信経路25−27と接地との間に接続され、かつ開放
(高インピーダンス)であるから、その両端子には送信
出力が大きい程高い電圧が印加される。
As described in (1) and (2) above, when the transmission paths 25-27 are conducting, SW1 and SW4 are open, and the switch elements 1a, 1b, 4a, which constitute them, are open. All 4b are conductive. Also, S
W2 and SW3 are also conductive. Since SW1 and SW4 are connected between the transmission paths 25-27 and the ground and are open (high impedance), a higher voltage is applied to both terminals as the transmission output is larger.

【0060】しかし、SW1およびSW4を構成するス
イッチ素子1a、1b、4a、4bは全て導通であるか
ら、これらのスイッチ素子には電圧が印加されず、両端
子の電位は送信出力の大きさによらずおおむね接地電位
となる。したがって、接地されたスイッチ素子を開放に
して送信経路を導通としていた従来のT/Rスイッチに
比べて大幅に送信電力を向上させることができる。尚、
SW3は導通であるから両端子に電圧差が生じないの
で、負荷インピーダンスの1/2乗に反比例した電流が
流れる。また、SW2も導通しているが、高インピーダ
ンスのSW1を介して信号電圧が印加されているので、
電流は流れない。
However, since the switch elements 1a, 1b, 4a, 4b forming SW1 and SW4 are all conductive, no voltage is applied to these switch elements, and the potentials of both terminals are set to the magnitude of the transmission output. Regardless, it will be ground potential. Therefore, the transmission power can be greatly improved as compared with the conventional T / R switch in which the grounded switch element is opened and the transmission path is made conductive. still,
Since SW3 is conductive, there is no voltage difference between both terminals, so a current that is inversely proportional to the 1/2 power of the load impedance flows. Also, SW2 is conducting, but since the signal voltage is applied through SW1 having high impedance,
No current flows.

【0061】受信経路25−26が導通している場合、
SW1およびSW4は導通であり、これらを構成するス
イッチ素子1a、1b、4a、4bは全て開放である。
また、SW2およびSW3も開放である。ここで、受信
信号は微弱であるから、これに対してどのスイッチ素子
においても電圧および電流について十分に許容範囲内に
ある。更に、高出力増幅器が出力停止または出力抑圧の
状態にある。
If the receiving paths 25-26 are conducting,
SW1 and SW4 are conductive, and all the switch elements 1a, 1b, 4a, 4b constituting them are open.
Also, SW2 and SW3 are open. Here, since the received signal is weak, the voltage and current are sufficiently within the permissible range in any switch element. Furthermore, the high-power amplifier is in the output stop or output suppression state.

【0062】したがって、信号電流の通路となるSW4
においてインダクタ55と並列に接続されたスイッチ素
子4bの両端子にかかる電圧は非常に小さくすることが
できる。以上述べたように、共振モード切替回路を受信
経路に直列に、かつ送信経路と接地との間に並列に接続
することにより従来に比べ最大処理電力を大幅に向上さ
せることができる。
Therefore, SW4 serving as a path for the signal current
In, the voltage applied to both terminals of the switch element 4b connected in parallel with the inductor 55 can be made very small. As described above, by connecting the resonance mode switching circuit in series to the reception path and in parallel between the transmission path and the ground, the maximum processing power can be greatly improved as compared with the conventional case.

【0063】図6は、図1に示した実施例のスイッチ素
子1a、1b、2、3、4a、4bを全てFETで置き
換えたものである。対応するものは図1と同じ番号およ
び記号を付している。制御端子は各FETのゲートに接
続している。
FIG. 6 shows the switch elements 1a, 1b, 2, 3, 4a, 4b of the embodiment shown in FIG. 1 replaced with FETs. Corresponding parts have the same numbers and symbols as in FIG. The control terminal is connected to the gate of each FET.

【0064】FETのドレイン−ソース間抵抗は、これ
ら両電極が同電位(図では接地電位)にバイアスされて
いる場合、ゲート電位が0Vの時数オーム以下で、ゲー
ト電位がピンチオフ電圧Vp(<0)以下の時数十キロ
オームないし数メガオームとなり、FETをスイッチ素
子として用いることにより高い抵抗比を実現できる。
The drain-source resistance of the FET is several ohms or less when the gate potential is 0 V when these electrodes are biased to the same potential (ground potential in the figure), and the gate potential is the pinch-off voltage Vp (< When it is 0) or less, it becomes several tens of kilo-ohms to several mega-ohms, and a high resistance ratio can be realized by using the FET as a switch element.

【0065】このスイッチング特性を利用し、図5につ
いて述べた動作原理に基づいたT/Rスイッチを実現で
きる。ここで、送信経路25−27が導通の時、つま
り、SW1およびSW4に大きな電圧が印加される時、
FET4a、4bは導通であるから、送信電力にかかわ
らず、ドレインおよびソースは接地電位にバイアスされ
る。したがって、最大送信電力を大幅に向上させること
ができる。
By utilizing this switching characteristic, a T / R switch based on the operation principle described with reference to FIG. 5 can be realized. Here, when the transmission paths 25-27 are conductive, that is, when a large voltage is applied to SW1 and SW4,
Since the FETs 4a and 4b are conductive, the drain and the source are biased to the ground potential regardless of the transmission power. Therefore, the maximum transmission power can be significantly improved.

【0066】この最大送信電力は、インダクタL1(5
1)およびL2(54)に流れる高周波電流により制限
される。しかし、該高周波電流に見合うゲート幅のFE
Tを1aおよび1bに採用することにより、最大送信電
力を高めることができる。ここで、最大送信電力をPm
ax、最大高周波電流をImax、共振周波数をfoとす
れば、Imaxは“数9”で与えられる。
The maximum transmission power is the inductor L 1 (5
1) and limited by the high frequency current flowing in L 2 (54). However, the FE having a gate width commensurate with the high frequency current
The maximum transmission power can be increased by adopting T for 1a and 1b. Where the maximum transmission power is Pm
Letting ax be the maximum high-frequency current be Imax and the resonance frequency be fo, Imax is given by "Equation 9".

【0067】[0067]

【数9】 [Equation 9]

【0068】ゲート幅1mm程度のFETを使用すれ
ば、200mA程度の電流を流すことができるから、2
πfoLが40程度の場合30W以上の送信電力に耐えう
る。図7は、図6と同一のT/Rスイッチにおいて、各
制御端子を一つにまとめた例である。図中で一部の番号
は省略した。図1で説明したように、送信あるいは受信
経路が導通の状態において各FETに対する制御電圧は
それぞれ同一であるから、各制御端子は共通の端子に接
続することができる。これを図中の破線で示している。
If an FET with a gate width of about 1 mm is used, a current of about 200 mA can flow, so
When πfoL is about 40, it can withstand a transmission power of 30 W or more. FIG. 7 is an example in which each control terminal is integrated into one in the same T / R switch as in FIG. Some numbers are omitted in the figure. As described with reference to FIG. 1, the control voltage for each FET is the same when the transmission or reception path is in the conductive state, so that each control terminal can be connected to a common terminal. This is indicated by the broken line in the figure.

【0069】[0069]

【発明の効果】以上説明したように本発明は、スイッチ
素子を導通/開放状態にスイッチングすることにより並
列(反)共振/直列共振状態にスイッチングするスイッ
チであるため、マイクロ波などの高周波領域において、
スイッチ素子の寄生容量に影響されない良好なアイソレ
ーション特性を有する。また、開放時において、スイッ
チ素子に印加される高周波信号電圧を微小に保つ効果が
あるので、T/Rスイッチにおける処理可能な送信電力
を大幅に向上させることができる。
As described above, the present invention is a switch that switches to a parallel (anti) resonance / series resonance state by switching a switching element to a conducting / opening state, and therefore, in a high frequency region such as microwaves. ,
It has good isolation characteristics that are not affected by the parasitic capacitance of the switch element. In addition, since the high frequency signal voltage applied to the switch element is kept minute when opened, the transmittable power of the T / R switch can be greatly improved.

【0070】また、本発明はFETに限らず、PINダ
イオードなどの種々の半導体スイッチ素子を用いても構
成することができ、それぞれの半導体スイッチによる従
来のT/Rスイッチに比べ送信電力を大にすることがで
きる。また、制御端子の系統を共通にできるため、制御
回路を簡潔なものと成し得る利点がある。
Further, the present invention can be constructed not only by FET but also by using various semiconductor switch elements such as PIN diodes, and the transmission power is increased as compared with the conventional T / R switch by each semiconductor switch. can do. Further, since the system of control terminals can be made common, there is an advantage that the control circuit can be simplified.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例の構成を示す図である。FIG. 1 is a diagram showing a configuration of a first exemplary embodiment of the present invention.

【図2】本発明の第2の実施例の構成を示す図である。FIG. 2 is a diagram showing a configuration of a second exemplary embodiment of the present invention.

【図3】本発明の第3の実施例の構成を示す図である。FIG. 3 is a diagram showing a configuration of a third exemplary embodiment of the present invention.

【図4】本発明のマイクロ波半導体スイッチを適用した
SPDTスイッチの実施例の構成を示す図である。
FIG. 4 is a diagram showing a configuration of an embodiment of an SPDT switch to which the microwave semiconductor switch of the present invention is applied.

【図5】本発明のマイクロ波半導体スイッチを適用した
T/Rスイッチの実施例の構成を示す図である。
FIG. 5 is a diagram showing a configuration of an embodiment of a T / R switch to which the microwave semiconductor switch of the present invention is applied.

【図6】図1の実施例の構成において、スイッチ素子を
FETとした場合の回路図である。
FIG. 6 is a circuit diagram in the case where the switch element is an FET in the configuration of the embodiment of FIG.

【図7】図6の構成において、スイッチ素子の制御端子
を共通にした例を示す図である。
7 is a diagram showing an example in which the control terminals of the switch elements are made common in the configuration of FIG.

【図8】従来のマイクロ波半導体スイッチの基本構成を
示す図である。
FIG. 8 is a diagram showing a basic configuration of a conventional microwave semiconductor switch.

【図9】従来のマイクロ波半導体スイッチの一例を示す
図である。
FIG. 9 is a diagram showing an example of a conventional microwave semiconductor switch.

【符号の説明】[Explanation of symbols]

1、4 共振動モード切替回路 1a、1b、2、3、4a、4b、20a、20b
スイッチ素子 10、10′、11、11′、12、13、14、1
4′ スイッチ素子の制御端子 21〜24 スイッチ素子 31〜34 上記スイッチ素子の制御端子 25 マイクロ波半導体スイッチの端子(アンテナ接
続端子) 26 マイクロ波半導体スイッチの端子(低雑音増幅
器・周波数変換器接続端子) 27 マイクロ波半導体スイッチの端子(高出力増幅
器接続端子) 30a、30b 共振モード切替回路 50 インダクタ(L) 50′ インダクタ(L′) 51 インダクタ(L1) 54,55 インダクタ(L2) 60 キャパシタ(C) 60′ キャパシタ(C′) 61 キャパシタ(C1) 62 キャパシタ(C2) 100、101 マイクロ波半導体スイッチの端子
1, 4 Co-vibration mode switching circuit 1a, 1b, 2, 3, 4a, 4b, 20a, 20b
Switch elements 10, 10 ', 11, 11', 12, 13, 14, 1
4'Switch element control terminal 21-24 Switch element 31-34 Control terminal of the above switch element 25 Microwave semiconductor switch terminal (antenna connection terminal) 26 Microwave semiconductor switch terminal (low noise amplifier / frequency converter connection terminal) ) 27 microwave semiconductor switch terminals (high-power amplifier connection terminals) 30a, 30b resonance mode switching circuit 50 inductor (L) 50 'inductor (L') 51 inductor (L 1 ) 54, 55 inductor (L 2 ) 60 capacitor (C) 60 'capacitor (C') 61 capacitor (C 1 ) 62 capacitor (C 2 ) 100, 101 terminals of microwave semiconductor switch

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 第1の半導体スイッチとインダクタ
(L)を直列接続した回路と、 両端子間にインダクタ(L′)を装荷した第2の半導体
スイッチとキャパシタ(C)を直列接続した回路とを並
列接続すると共に、 上記第1の半導体スイッチと第2の半導体スイッチの内
の一方がオンであるときには他方もオンであるように連
動して動作する如く構成し、 第1の半導体スイッチおよび第2の半導体スイッチそれ
ぞれの両端子間の寄生容量をCsとするときL′(C+
Cs)=LCとなるようにLおよびL′およびCの値を
設定し、 動作周波数fにおいて“数1”を満足する如く成したこ
とを特徴とするマイクロ波半導体スイッチ。 【数1】
1. A circuit in which a first semiconductor switch and an inductor (L) are connected in series, and a circuit in which a second semiconductor switch in which an inductor (L ') is loaded between both terminals and a capacitor (C) are connected in series. Are connected in parallel, and when one of the first semiconductor switch and the second semiconductor switch is turned on, the other is also turned on so as to operate in an interlocking manner. When the parasitic capacitance between both terminals of each of the two semiconductor switches is Cs, L '(C +
A microwave semiconductor switch characterized in that the values of L, L'and C are set so that Cs) = LC, and "Equation 1" is satisfied at the operating frequency f. [Equation 1]
【請求項2】 第1の半導体スイッチとキャパシタ
(C)を直列接続した回路と、 両端子間にキャパシタ(C′)を装荷した第2の半導体
スイッチとインダクタ(L)を直列接続した回路とを並
列接続すると共に、 上記第1の半導体スイッチと第2の半導体スイッチの内
の一方がオンであるときには他方もオンであるように連
動して動作する如く構成し、 第1の半導体スイッチおよび第2の半導体スイッチそれ
ぞれの両端子間の寄生容量をCsとするときC′+Cs
=CとなるようにCおよびC′の値を設定し、 動作周波数fにおいて請求項1に記載の“数1”を満足
する如く成したことを特徴とするマイクロ波半導体スイ
ッチ。
2. A circuit in which a first semiconductor switch and a capacitor (C) are connected in series, and a circuit in which a second semiconductor switch in which a capacitor (C ′) is loaded between both terminals and an inductor (L) are connected in series. Are connected in parallel, and when one of the first semiconductor switch and the second semiconductor switch is turned on, the other is also turned on so as to operate in an interlocking manner. When the parasitic capacitance between both terminals of each of the two semiconductor switches is Cs, C '+ Cs
A microwave semiconductor switch characterized in that the values of C and C'are set such that = C, and that the operating frequency f satisfies "Equation 1" according to claim 1.
【請求項3】 第1の半導体スイッチとキャパシタ
(C)を直列接続した回路の両端子間にインダクタ
(L)を装荷した回路と、 第2の半導体スイッチの両端子間にキャパシタ(C′)
を装荷した回路とを直列接続すると共に、 上記第1の半導体スイッチと第2の半導体スイッチの内
の一方がオンであるときには他方もオンであるように連
動して動作する如く構成し、 第1の半導体スイッチおよび第2の半導体スイッチそれ
ぞれの両端子間の寄生容量をCsとするときC′+Cs
+CCs/(C+Cs)=CとなるようにCおよびC′
の値を設定し、 動作周波数fにおいて請求項1に記載の“数1”を満足
する如く成したことを特徴とするマイクロ波半導体スイ
ッチ。
3. A circuit in which an inductor (L) is loaded between both terminals of a circuit in which a first semiconductor switch and a capacitor (C) are connected in series, and a capacitor (C ′) between both terminals of a second semiconductor switch.
And a circuit in which the first semiconductor switch and the second semiconductor switch are turned on, the two circuits are connected in series, and when one of the first semiconductor switch and the second semiconductor switch is turned on, the other is turned on. C '+ Cs, where Cs is the parasitic capacitance between both terminals of the semiconductor switch and the second semiconductor switch.
C and C'so that + CCs / (C + Cs) = C
The microwave semiconductor switch is characterized in that the value is set to satisfy the "Equation 1" described in claim 1 at the operating frequency f.
【請求項4】 第1の半導体スイッチとインダクタ
(L)を直列接続した回路の両端子間にキャパシタ
(C)を装荷した回路と、 第2の半導体スイッチの両端子間にインダクタL′を装
荷した回路とを直列接続してなり、 第1の半導体スイッチおよび第2の半導体スイッチそれ
ぞれの両端子間の寄生容量をCsとするときL′・〔C
s+C2 /(C−Cs)〕=LCとなるようにLおよび
L′およびCの値を設定し、 動作周波数fにおいて請求項1に記載の“数1”を満足
する如く成したことを特徴とするマイクロ波半導体スイ
ッチ。
4. A circuit in which a capacitor (C) is loaded between both terminals of a circuit in which a first semiconductor switch and an inductor (L) are connected in series, and an inductor L ′ is loaded between both terminals of a second semiconductor switch. When the parasitic capacitance between the two terminals of the first semiconductor switch and the second semiconductor switch is Cs, L '. [C
The values of L, L ′ and C are set so that s + C 2 / (C−Cs)] = LC, and the operation frequency f is set to satisfy “Equation 1” described in claim 1. And microwave semiconductor switch.
JP10647292A 1992-04-24 1992-04-24 Microwave semiconductor switch Expired - Lifetime JP2848502B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10647292A JP2848502B2 (en) 1992-04-24 1992-04-24 Microwave semiconductor switch

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10647292A JP2848502B2 (en) 1992-04-24 1992-04-24 Microwave semiconductor switch

Publications (2)

Publication Number Publication Date
JPH05299995A true JPH05299995A (en) 1993-11-12
JP2848502B2 JP2848502B2 (en) 1999-01-20

Family

ID=14434471

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10647292A Expired - Lifetime JP2848502B2 (en) 1992-04-24 1992-04-24 Microwave semiconductor switch

Country Status (1)

Country Link
JP (1) JP2848502B2 (en)

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11205188A (en) * 1998-01-16 1999-07-30 Mitsubishi Electric Corp Transmission/reception switching circuit
WO2004013927A1 (en) * 2002-08-06 2004-02-12 Sony Corporation High frequency circuit
WO2004019493A1 (en) * 2002-06-20 2004-03-04 Matsushita Electric Industrial Co., Ltd. Switch device
EP1519483A2 (en) * 2003-09-24 2005-03-30 Seiko Epson Corporation Impedance circuit, and filter circuit, amplifier circuit, semiconductor integrated circuit, electronic component, and wireless communications device using the same
WO2005093894A1 (en) * 2004-03-24 2005-10-06 Mitsubishi Denki Kabushiki Kaisha Single pole single throw switch, single pole double throw switch and multipole multithrow switch
JP2007019696A (en) * 2005-07-06 2007-01-25 Nippon Telegr & Teleph Corp <Ntt> High-frequency switching circuit, radio equipment, and signal path switching unit
US7298215B2 (en) 2002-12-04 2007-11-20 Nec Corporation Amplifying circuit
WO2012105534A1 (en) * 2011-02-02 2012-08-09 株式会社村田製作所 Power amplification circuit
US9608619B2 (en) 2005-07-11 2017-03-28 Peregrine Semiconductor Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
US9680416B2 (en) 2004-06-23 2017-06-13 Peregrine Semiconductor Corporation Integrated RF front end with stacked transistor switch
US9831857B2 (en) 2015-03-11 2017-11-28 Peregrine Semiconductor Corporation Power splitter with programmable output phase shift
US9948281B2 (en) 2016-09-02 2018-04-17 Peregrine Semiconductor Corporation Positive logic digitally tunable capacitor
US10236872B1 (en) 2018-03-28 2019-03-19 Psemi Corporation AC coupling modules for bias ladders
WO2019159705A1 (en) * 2018-02-15 2019-08-22 株式会社村田製作所 Switch circuit, high-frequency front-end circuit, and communication device
US10622990B2 (en) 2005-07-11 2020-04-14 Psemi Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink
US10622993B2 (en) 2001-10-10 2020-04-14 Psemi Corporation Switch circuit and method of switching radio frequency signals
US10790390B2 (en) 2005-07-11 2020-09-29 Psemi Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
US10804892B2 (en) 2005-07-11 2020-10-13 Psemi Corporation Circuit and method for controlling charge injection in radio frequency switches
US10862473B2 (en) 2018-03-28 2020-12-08 Psemi Corporation Positive logic switch with selectable DC blocking circuit
US10886911B2 (en) 2018-03-28 2021-01-05 Psemi Corporation Stacked FET switch bias ladders
US10951210B2 (en) 2007-04-26 2021-03-16 Psemi Corporation Tuning capacitance to enhance FET stack voltage withstand
USRE48965E1 (en) 2005-07-11 2022-03-08 Psemi Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
WO2023008255A1 (en) * 2021-07-28 2023-02-02 株式会社村田製作所 High frequency circuit and communication apparatus

Cited By (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11205188A (en) * 1998-01-16 1999-07-30 Mitsubishi Electric Corp Transmission/reception switching circuit
US10812068B2 (en) 2001-10-10 2020-10-20 Psemi Corporation Switch circuit and method of switching radio frequency signals
US10622993B2 (en) 2001-10-10 2020-04-14 Psemi Corporation Switch circuit and method of switching radio frequency signals
US10790820B2 (en) 2001-10-10 2020-09-29 Psemi Corporation Switch circuit and method of switching radio frequency signals
US10797694B2 (en) 2001-10-10 2020-10-06 Psemi Corporation Switch circuit and method of switching radio frequency signals
WO2004019493A1 (en) * 2002-06-20 2004-03-04 Matsushita Electric Industrial Co., Ltd. Switch device
US6967517B2 (en) 2002-06-20 2005-11-22 Matsushita Electric Industrial Co., Ltd. Switching device
WO2004013927A1 (en) * 2002-08-06 2004-02-12 Sony Corporation High frequency circuit
US7298215B2 (en) 2002-12-04 2007-11-20 Nec Corporation Amplifying circuit
EP1519483A2 (en) * 2003-09-24 2005-03-30 Seiko Epson Corporation Impedance circuit, and filter circuit, amplifier circuit, semiconductor integrated circuit, electronic component, and wireless communications device using the same
EP1519483A3 (en) * 2003-09-24 2006-04-26 Seiko Epson Corporation Impedance circuit, and filter circuit, amplifier circuit, semiconductor integrated circuit, electronic component, and wireless communications device using the same
WO2005093894A1 (en) * 2004-03-24 2005-10-06 Mitsubishi Denki Kabushiki Kaisha Single pole single throw switch, single pole double throw switch and multipole multithrow switch
JP4672652B2 (en) * 2004-03-24 2011-04-20 三菱電機株式会社 Single pole single throw switch, single pole double throw switch and multipole multi throw switch
US7633357B2 (en) 2004-03-24 2009-12-15 Mitsubishi Electric Corporation SPST switch, SPDT switch and MPMT switch
JPWO2005093894A1 (en) * 2004-03-24 2008-02-14 三菱電機株式会社 Single pole single throw switch, single pole double throw switch and multipole multi throw switch
US9680416B2 (en) 2004-06-23 2017-06-13 Peregrine Semiconductor Corporation Integrated RF front end with stacked transistor switch
JP4642570B2 (en) * 2005-07-06 2011-03-02 日本電信電話株式会社 High frequency switch circuit, wireless device and signal path switcher
JP2007019696A (en) * 2005-07-06 2007-01-25 Nippon Telegr & Teleph Corp <Ntt> High-frequency switching circuit, radio equipment, and signal path switching unit
US10804892B2 (en) 2005-07-11 2020-10-13 Psemi Corporation Circuit and method for controlling charge injection in radio frequency switches
US10797172B2 (en) 2005-07-11 2020-10-06 Psemi Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
USRE48965E1 (en) 2005-07-11 2022-03-08 Psemi Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
USRE48944E1 (en) 2005-07-11 2022-02-22 Psemi Corporation Method and apparatus for use in improving linearity of MOSFETS using an accumulated charge sink
US10622990B2 (en) 2005-07-11 2020-04-14 Psemi Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink
US10818796B2 (en) 2005-07-11 2020-10-27 Psemi Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
US10680600B2 (en) 2005-07-11 2020-06-09 Psemi Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink
US10790390B2 (en) 2005-07-11 2020-09-29 Psemi Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
US9608619B2 (en) 2005-07-11 2017-03-28 Peregrine Semiconductor Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
US10797691B1 (en) 2005-07-11 2020-10-06 Psemi Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink
US10951210B2 (en) 2007-04-26 2021-03-16 Psemi Corporation Tuning capacitance to enhance FET stack voltage withstand
JP5609996B2 (en) * 2011-02-02 2014-10-22 株式会社村田製作所 Power amplifier circuit
US8766727B2 (en) 2011-02-02 2014-07-01 Murata Manufacturing Co., Ltd. Power amplification circuit
WO2012105534A1 (en) * 2011-02-02 2012-08-09 株式会社村田製作所 Power amplification circuit
US9831857B2 (en) 2015-03-11 2017-11-28 Peregrine Semiconductor Corporation Power splitter with programmable output phase shift
US9948281B2 (en) 2016-09-02 2018-04-17 Peregrine Semiconductor Corporation Positive logic digitally tunable capacitor
WO2019159705A1 (en) * 2018-02-15 2019-08-22 株式会社村田製作所 Switch circuit, high-frequency front-end circuit, and communication device
US10862473B2 (en) 2018-03-28 2020-12-08 Psemi Corporation Positive logic switch with selectable DC blocking circuit
US10886911B2 (en) 2018-03-28 2021-01-05 Psemi Corporation Stacked FET switch bias ladders
US11018662B2 (en) 2018-03-28 2021-05-25 Psemi Corporation AC coupling modules for bias ladders
US10236872B1 (en) 2018-03-28 2019-03-19 Psemi Corporation AC coupling modules for bias ladders
WO2023008255A1 (en) * 2021-07-28 2023-02-02 株式会社村田製作所 High frequency circuit and communication apparatus

Also Published As

Publication number Publication date
JP2848502B2 (en) 1999-01-20

Similar Documents

Publication Publication Date Title
JP2848502B2 (en) Microwave semiconductor switch
US5594394A (en) Antenna diversity switching device with switching circuits between the receiver terminal and each antenna
JP3332194B2 (en) Switch semiconductor integrated circuit and communication terminal device
JP2964975B2 (en) High frequency switch circuit
US9548731B2 (en) High performance radio frequency switch
US7391283B2 (en) RF switch
US20010040479A1 (en) Electronic switch
US8451044B2 (en) Switching circuit
US7847655B2 (en) Switching circuit
JPH08204530A (en) Switch circuit
US5821813A (en) Bidirectional amplifier
JPH1146101A (en) High frequency switch device
US11967977B2 (en) Switch circuit, radio frequency front-end circuit, and communication device
US20090184747A1 (en) Switch circuit
US8390395B2 (en) High power RF switch with active device size tapering
US7511592B2 (en) Switch circuit and integrated circuit
JPH10308602A (en) High frequency switch circuit
US7633357B2 (en) SPST switch, SPDT switch and MPMT switch
US5856713A (en) N-way MMIC switch
JPH07303001A (en) High frequency switch
JP4870644B2 (en) High isolation switch element for millimeter wave band control circuit
US5697092A (en) Floating fet mixer
JP3473790B2 (en) Signal switching device and composite signal switching device
JPH098501A (en) High frequency switch
US20080106353A1 (en) High-frequency switch

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071106

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20081106

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091106

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 12

Free format text: PAYMENT UNTIL: 20101106

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101106

Year of fee payment: 12

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 13

Free format text: PAYMENT UNTIL: 20111106

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111106

Year of fee payment: 13

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 14

Free format text: PAYMENT UNTIL: 20121106

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 14

Free format text: PAYMENT UNTIL: 20121106