JPH10149940A - Layered ceramic electronic part and manufacture thereof - Google Patents
Layered ceramic electronic part and manufacture thereofInfo
- Publication number
- JPH10149940A JPH10149940A JP30529496A JP30529496A JPH10149940A JP H10149940 A JPH10149940 A JP H10149940A JP 30529496 A JP30529496 A JP 30529496A JP 30529496 A JP30529496 A JP 30529496A JP H10149940 A JPH10149940 A JP H10149940A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- internal electrode
- electronic component
- green sheet
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、例えば積層セラミ
ックコンデンサ、積層圧電アクチュエータや積層圧電ト
ランス等の積層セラミック電子部品とその製造方法に関
し、特に内部電極とそれに接するセラミックシートの積
層構造およびその形成方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer ceramic electronic component such as a multilayer ceramic capacitor, a multilayer piezoelectric actuator and a multilayer piezoelectric transformer, and a method of manufacturing the same. It is about.
【０００２】[0002]
【従来の技術】積層型圧電セラミックアクチュエータや
積層型圧電セラミックトランス等、従来一般の積層セラ
ミック電子部品は、図２に示すように、複数のセラミッ
クシート２１、２１、…を積層するとともに、各セラミ
ックシート２１間に内部電極２３を介在させた構造を有
している。通常、セラミックシート２１はチタン酸バリ
ウム等のセラミック材料で、内部電極２３は銀−パラジ
ウム、白金等の金属材料で形成され、その製造過程で焼
成工程を経てもこれら材料が化学的に反応することはな
い。したがって、セラミックシート２１と内部電極２３
は、セラミックシート２１表面の微細な凹凸の中に内部
電極２３の金属が入り込むという物理的接触のみで密着
している。したがって、場合によってはセラミックシー
ト２１と内部電極２３の界面が剥離してしまう（この現
象をデラミネーションと称する）こともあり、特に、積
層型圧電セラミックアクチュエータや積層型圧電セラミ
ックトランスのように素子自体が振動するものは駆動中
にデラミネーションが発生する恐れがあった。2. Description of the Related Art As shown in FIG. 2, a conventional general multilayer ceramic electronic component such as a multilayer piezoelectric ceramic actuator and a multilayer piezoelectric ceramic transformer has a plurality of ceramic sheets 21, 21,. It has a structure in which internal electrodes 23 are interposed between the sheets 21. Normally, the ceramic sheet 21 is formed of a ceramic material such as barium titanate, and the internal electrode 23 is formed of a metal material such as silver-palladium or platinum. These materials are chemically reacted even after a firing process in the manufacturing process. There is no. Therefore, the ceramic sheet 21 and the internal electrode 23
Are in close contact with each other only by physical contact in which the metal of the internal electrode 23 enters the fine irregularities on the surface of the ceramic sheet 21. Therefore, in some cases, the interface between the ceramic sheet 21 and the internal electrode 23 may be separated (this phenomenon is referred to as delamination). In particular, the element itself such as a laminated piezoelectric ceramic actuator or a laminated piezoelectric ceramic transformer may be used. For those that vibrate, delamination may occur during driving.
【０００３】そこで、このデラミネーションを防止する
手段として以下に示すような技術が提案されている。特
開昭６０−２２３１０９号公報には、セラミック素体の
表面を粗面化し、その上に無電解メッキにより金属被膜
を形成するセラミックコンデンサの電極形成方法が開示
されている。また、特開平２−１１７１１４、特開平２
−１１７１１５号公報には、図３に示すように、ベース
フィルム３４の表面が凹凸状になっている面上に内部電
極３３を印刷法等で形成した後、内部電極３３をベース
フィルム３４からセラミックシート３１に転写する積層
磁気コンデンサの製造方法が開示されている。さらに、
特開平７−２０１６４２号公報には、図４に示すよう
に、金属膜を内部電極４３とする積層セラミック電子部
品の製造にあたって、セラミックシート４１上に金属膜
を形成した後にその金属膜の表面を粗面化して内部電極
４３とする方法が開示されている。Therefore, the following techniques have been proposed as means for preventing the delamination. Japanese Patent Application Laid-Open No. Sho 60-223109 discloses a method for forming an electrode of a ceramic capacitor in which the surface of a ceramic body is roughened and a metal film is formed thereon by electroless plating. Further, Japanese Patent Application Laid-Open Nos.
JP-A-117115 discloses that an internal electrode 33 is formed on a surface of a base film 34 having an uneven surface by a printing method or the like, as shown in FIG. A method for manufacturing a laminated magnetic capacitor to be transferred to a sheet 31 is disclosed. further,
Japanese Patent Application Laid-Open No. 7-201642 discloses that as shown in FIG. 4, when manufacturing a multilayer ceramic electronic component using a metal film as an internal electrode 43, the surface of the metal film is formed after forming the metal film on a ceramic sheet 41. A method is disclosed in which the internal electrode 43 is roughened.
【０００４】[0004]
【発明が解決しようとする課題】ところで、積層セラミ
ック電子部品に要求される性能としては、デラミネーシ
ョン等が発生することなく充分な機械的強度を持つこと
と同時に、例えば電極間の耐電圧等の電気的特性を維持
することが重要なことである。その観点から、上記公報
に記載の従来の積層セラミック電子部品およびその製造
方法は以下のような問題点を有していた。The performance required of a multilayer ceramic electronic component is to have sufficient mechanical strength without delamination and the like, and at the same time, for example, a withstand voltage between electrodes. It is important to maintain the electrical characteristics. From this viewpoint, the conventional multilayer ceramic electronic component and the method for manufacturing the same described in the above publication have the following problems.
【０００５】例えば図３、図４に示した方法では、内部
電極のうち、ベースフィルムに接した側の面や粗面化を
施した側の面には確かに凹凸が形成されるものの、他方
の面には凹凸が形成されない。したがって、セラミック
シートと接する内部電極の上下２面のうち、片面のみの
接着強度しか補強されず、素子の積層方向に対する引っ
張り強度が弱く安定しないという問題がある。For example, in the method shown in FIGS. 3 and 4, among the internal electrodes, the surface on the side in contact with the base film or the surface on the roughened surface is certainly formed with irregularities. No irregularities are formed on the surface. Therefore, only the adhesive strength of one of the two upper and lower surfaces of the internal electrode in contact with the ceramic sheet is reinforced, and the tensile strength in the element stacking direction is weak and unstable.
【０００６】また、セラミックシートと内部電極の密着
性を上げるためには凹凸をある程度大きくする必要があ
る。ところが、図３に示すように内部電極に凹凸を設け
た場合、内部電極間のセラミック層の厚みに対して凹凸
が大きくなり過ぎると有効セラミック層厚が薄くなり、
耐電圧低下等の問題が生じるため、凹凸を大きくするに
も限界があった。Further, in order to increase the adhesion between the ceramic sheet and the internal electrodes, it is necessary to increase the irregularities to some extent. However, as shown in FIG. 3, when the unevenness is provided on the internal electrode, if the unevenness becomes too large with respect to the thickness of the ceramic layer between the internal electrodes, the effective ceramic layer thickness becomes thin,
Since problems such as a decrease in withstand voltage occur, there is a limit in increasing the unevenness.
【０００７】このように上記いずれの方法にしても、デ
ラミネーションの防止と耐電圧の確保という２つの利点
が同時に得られるものではなく、そのような積層セラミ
ック電子部品およびその製造方法の提供が望まれてい
た。In any of the above methods, the two advantages of preventing delamination and ensuring a withstand voltage cannot be simultaneously obtained, and it is desired to provide such a multilayer ceramic electronic component and a method of manufacturing the same. Was rare.
【０００８】本発明は、上記の課題を解決するためにな
されたものであって、デラミネーションの防止と耐電圧
の確保の双方を同時に満足し得る積層セラミック電子部
品とその製造方法を提供することを目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and it is an object of the present invention to provide a multilayer ceramic electronic component capable of simultaneously preventing both delamination and ensuring a withstand voltage, and a method of manufacturing the same. With the goal.
【０００９】[0009]
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の請求項１に記載の積層セラミック電子部
品は、複数のセラミック層と内部電極層が積層されてな
る積層セラミック電子部品において、各セラミック層と
各内部電極層との界面が凹凸状であり、２つの内部電極
層間のセラミック層の両面の凹部間の距離が一定である
ことを特徴とするものである。According to a first aspect of the present invention, there is provided a multilayer ceramic electronic component in which a plurality of ceramic layers and internal electrode layers are stacked. Wherein the interface between each ceramic layer and each internal electrode layer is uneven, and the distance between the concave portions on both surfaces of the ceramic layer between the two internal electrode layers is constant.
【００１０】また、請求項２に記載の積層セラミック電
子部品は、複数のセラミック層と内部電極層が積層され
てなる積層セラミック電子部品において、各内部電極層
が表面が凹凸状の第１のセラミック層で挟まれ、２つの
内部電極層間に位置する２つの第１のセラミック層の間
に表面が平滑で前記第１のセラミックグリーンシートよ
り緻密な第２のセラミック層が挿入されたことを特徴と
するものである。According to a second aspect of the present invention, there is provided a multilayer ceramic electronic component in which a plurality of ceramic layers and an internal electrode layer are laminated, wherein each of the internal electrode layers has an uneven surface. And a second ceramic layer having a smooth surface and being denser than the first ceramic green sheet is inserted between two first ceramic layers located between the two internal electrode layers. Is what you do.
【００１１】本発明の請求項３に記載の積層セラミック
電子部品の製造方法は、複数のセラミックグリーンシー
トと内部電極層が交互に積層されてなる積層セラミック
電子部品の製造方法において、表面が凹凸状の第１のセ
ラミックグリーンシートを形成する工程と、前記第１の
セラミックグリーンシート上に内部電極層を形成する工
程と、表面が平滑で前記第１のセラミックグリーンシー
トより緻密な第２のセラミックグリーンシートを形成す
る工程と、前記内部電極層を形成した第１のセラミック
グリーンシート上に内部電極層を形成していない第１の
セラミックグリーンシートを配置するとともに２つの内
部電極層間に位置する２つの第１のセラミックグリーン
シートの間に前記第２のセラミックグリーンシートを挿
入するように、これらセラミックグリーンシートを順に
積層する工程、とを含むことを特徴とするものである。According to a third aspect of the present invention, there is provided a method for manufacturing a multilayer ceramic electronic component in which a plurality of ceramic green sheets and internal electrode layers are alternately stacked. Forming a first ceramic green sheet, forming an internal electrode layer on the first ceramic green sheet, and forming a second ceramic green sheet having a smooth surface and denser than the first ceramic green sheet. Forming a sheet, disposing a first ceramic green sheet on which no internal electrode layer is formed on the first ceramic green sheet on which the internal electrode layer is formed, and placing two first ceramic green sheets between two internal electrode layers. The second ceramic green sheet is inserted between the first ceramic green sheets. Laminating a Luo ceramic green sheet in this order and is characterized in that it comprises a city.
【００１２】また、請求項４に記載の積層セラミック電
子部品の製造方法は、請求項３に記載の積層セラミック
電子部品の製造方法において、粒子径が２．０μｍ以上
のセラミック粉末を用いて前記第１のセラミックグリー
ンシートを形成することを特徴とするものである。According to a fourth aspect of the present invention, there is provided a method of manufacturing a multilayer ceramic electronic component according to the third aspect of the present invention, wherein the ceramic powder having a particle diameter of 2.0 μm or more is used. The method is characterized in that one ceramic green sheet is formed.
【００１３】また、請求項５に記載の積層セラミック電
子部品の製造方法は、請求項３または４に記載の積層セ
ラミック電子部品の製造方法において、粒子径が１．０
μｍ〜１．５μｍのセラミック粉末を用いて前記第２の
セラミックグリーンシートを形成することを特徴とする
ものである。According to a fifth aspect of the present invention, there is provided a method of manufacturing a multilayer ceramic electronic component as set forth in the third or fourth aspect, wherein the particle diameter is 1.0.
The second ceramic green sheet is formed using a ceramic powder of μm to 1.5 μm.
【００１４】また、請求項６に記載の積層セラミック電
子部品の製造方法は、請求項３に記載の積層セラミック
電子部品の製造方法において、表面が凹凸状のベースフ
ィルムを用いて前記第１のセラミックグリーンシートを
形成することを特徴とするものである。According to a sixth aspect of the present invention, there is provided a method of manufacturing a multilayer ceramic electronic component according to the third aspect, wherein the first ceramic is formed using a base film having an uneven surface. It is characterized by forming a green sheet.
【００１５】また、請求項７に記載の積層セラミック電
子部品の製造方法は、請求項３記載の積層セラミック電
子部品の製造方法において、表面が凹凸状のローラを用
いて前記第１のセラミックグリーンシートを形成するこ
とを特徴とするものである。According to a seventh aspect of the present invention, in the method for manufacturing a multilayer ceramic electronic component according to the third aspect, the first ceramic green sheet is formed by using a roller having an uneven surface. Is formed.
【００１６】本発明の積層セラミック電子部品の特徴点
は、「各セラミック層と各内部電極層との界面が凹凸状
であり、２つの内部電極層間のセラミック層の両面の凹
部間の距離が一定である」という点であり、これを構造
的に言い換えれば、「各内部電極層が表面が凹凸状の第
１のセラミック層で挟まれ、２つの内部電極層間に位置
する２つの第１のセラミック層の間に表面が平滑で緻密
な第２のセラミック層が挿入された」という点である。The feature of the multilayer ceramic electronic component of the present invention is that the interface between each ceramic layer and each internal electrode layer is uneven, and the distance between the concave portions on both surfaces of the ceramic layer between the two internal electrode layers is constant. In other words, structurally in other words, "each of the internal electrode layers is sandwiched between the first ceramic layers having an uneven surface, and two first ceramic layers located between the two internal electrode layers. A dense second ceramic layer having a smooth surface was inserted between the layers. "
【００１７】すなわち、各セラミック層と各内部電極層
との界面が凹凸状であるため、セラミック層と内部電極
層の実質的な接触面積が増大し、セラミック層の凹部の
中に内部電極層の金属が染み込むことでこれらの密着性
が向上する。また、各セラミック層と各内部電極層との
界面を凹凸状にしただけでは、例えば局所的にセラミッ
ク層の両面の凹部同士が異常に接近したような場合、そ
の箇所では凹部に染み込んだ内部電極層同士が極めて接
近した状態となるので、耐電圧が低下してしまう。とこ
ろが、本発明の場合、２つの内部電極層間のセラミック
層の両面の凹部間の距離を一定にした、つまり表面が凹
凸状の２つの第１のセラミック層の間に表面が平滑で緻
密な第２のセラミック層を挿入したことで、２つの内部
電極層間の耐電圧が安定して確保される。That is, since the interface between each ceramic layer and each internal electrode layer is uneven, a substantial contact area between the ceramic layer and the internal electrode layer increases, and the internal electrode layer These adhesions are improved by penetration of the metal. In addition, if the interface between each ceramic layer and each internal electrode layer is simply made uneven, for example, when the concave portions on both surfaces of the ceramic layer are abnormally close to each other, the internal electrode permeated into the concave portion at that location Since the layers are extremely close to each other, the withstand voltage is reduced. However, in the case of the present invention, the distance between the concave portions on both surfaces of the ceramic layer between the two internal electrode layers is made constant, that is, the surface is smooth and dense between the two first ceramic layers having an uneven surface. By inserting the two ceramic layers, the withstand voltage between the two internal electrode layers is stably ensured.
【００１８】また、本発明の積層セラミック電子部品の
製造方法によれば、上記特徴点を有する積層セラミック
電子部品を容易に得ることができる。さらに、上記セラ
ミック層を構成するセラミックグリーンシートの形成法
には、セラミック粉末を用いたキャスティング法等の方
法、表面が凹凸状のベースフィルムを用いる方法、表面
が凹凸状のローラを用いる方法、の３種類が挙げられ
る。特に、セラミック粉末を用いる場合には、粒子径が
２．０μｍ以上のセラミック粉末を用いて第１のセラミ
ックグリーンシートを形成し、粒子径が１．０μｍ〜
１．５μｍのセラミック粉末を用いて第２のセラミック
グリーンシートを形成すると、本発明にとって好適なセ
ラミックグリーンシートとなる。なお、セラミックグリ
ーンシートとは、セラミックシートを内部電極層ととも
に積層して焼成する前の状態のシートのことであり、生
シートともいう。Further, according to the method for manufacturing a multilayer ceramic electronic component of the present invention, it is possible to easily obtain a multilayer ceramic electronic component having the above characteristics. Further, the method of forming the ceramic green sheet constituting the ceramic layer includes a method such as a casting method using ceramic powder, a method using a base film having an uneven surface, and a method using a roller having an uneven surface. There are three types. In particular, when a ceramic powder is used, the first ceramic green sheet is formed using a ceramic powder having a particle diameter of 2.0 μm or more, and the particle diameter is 1.0 μm to
When the second ceramic green sheet is formed using 1.5 μm ceramic powder, the ceramic green sheet is suitable for the present invention. In addition, the ceramic green sheet is a sheet in a state before the ceramic sheet is laminated with the internal electrode layer and fired, and is also referred to as a raw sheet.
【００１９】[0019]
【発明の実施の形態】以下、本発明の一実施の形態を図
１を参照して説明する。図１は本実施の形態の積層セラ
ミック電子部品の積層構造を示す断面図であって、図中
符号１１は第１のセラミック層、１２は第２のセラミッ
ク層、１３は内部電極層、である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to FIG. FIG. 1 is a cross-sectional view showing a laminated structure of the multilayer ceramic electronic component of the present embodiment. In the figure, reference numeral 11 denotes a first ceramic layer, 12 denotes a second ceramic layer, and 13 denotes an internal electrode layer. .
【００２０】図１に示すように、各内部電極層１３が、
表面が凹凸状で粗い第１のセラミック層１１によって挟
まれ、これらの層が、表面が平滑で第１のセラミック層
１１よりも緻密な第２のセラミック層１２によってさら
に挟まれた構造となっている。なお、図面では２つの内
部電極層１３の部分のみを示すが、実際の積層セラミッ
ク電子部品はより多くの層を積層したものであり、全体
は図示した積層構造の繰り返しで構成されている。この
ような構造としたことにより、第１のセラミック層１１
と内部電極層１３との界面が凹凸状で、かつ２つの内部
電極層１３、１３間のセラミック層１１、１２の両面の
凹部間の距離ｔが、セラミック層の表面粗度（凹凸）に
よらず一定な積層セラミック電子部品が構成されてい
る。As shown in FIG. 1, each internal electrode layer 13
A structure in which the surface is sandwiched between first and second ceramic layers 11 which are rough and rough and which are further sandwiched by a second ceramic layer 12 which has a smooth surface and is denser than the first ceramic layer 11. I have. Although only two internal electrode layers 13 are shown in the drawing, an actual multilayer ceramic electronic component is formed by laminating more layers, and the whole is configured by repeating the illustrated laminated structure. With such a structure, the first ceramic layer 11
The interface between the inner electrode layer 13 and the inner electrode layer 13 is uneven, and the distance t between the concave portions on both surfaces of the ceramic layers 11 and 12 between the two inner electrode layers 13 and 13 depends on the surface roughness (irregularities) of the ceramic layer. Thus, a constant multilayer ceramic electronic component is formed.
【００２１】また、内部電極層１３は一例としてＡｇ−
Ｐｄ（銀−パラジウム）等の材料で形成され、各セラミ
ック層１１、１２は一例としてＰＺＴ（チタン酸ジルコ
ン酸鉛）系材料、チタン酸バリウム系材料等で形成され
ている。本実施の形態の積層セラミック電子部品を構成
するこれらの材料は従来一般のものである。The internal electrode layer 13 is made of, for example, Ag-
The ceramic layers 11 and 12 are made of, for example, a PZT (lead zirconate titanate) -based material, a barium titanate-based material, or the like. These materials constituting the multilayer ceramic electronic component of the present embodiment are conventional ones.
【００２２】また、上記構造の積層セラミック電子部品
の製造方法は、第１のセラミック層１１を構成する表面
が凹凸状の第１のセラミックグリーンシートを形成する
工程と、第１のセラミックグリーンシート上に内部電極
層１３を形成する工程と、第２のセラミック層１２を構
成する表面が平滑で緻密な第２のセラミックグリーンシ
ートを形成する工程と、内部電極層１３を形成した第１
のセラミックグリーンシート上に内部電極層１３を形成
していない第１のセラミックグリーンシートを配置する
とともに第１のセラミックグリーンシートの間に第２の
セラミックグリーンシートを挿入するようにこれらセラ
ミックグリーンシートを順に積層する工程、を含むもの
である。なお、セラミックグリーンシートの形成法に
は、セラミック粉末を用いたキャスティング法等の方
法、表面が凹凸状のベースフィルムを用いる方法、表面
が凹凸状のローラを用いる方法、の３種類が挙げられ
る。In the method of manufacturing a laminated ceramic electronic component having the above structure, a step of forming a first ceramic green sheet having an uneven surface constituting the first ceramic layer 11 is provided. Forming an internal electrode layer 13, forming a second ceramic green sheet having a smooth and dense surface constituting a second ceramic layer 12, and forming a first ceramic green sheet
The first ceramic green sheet on which the internal electrode layer 13 is not formed is arranged on the ceramic green sheet of the above, and these ceramic green sheets are inserted such that the second ceramic green sheet is inserted between the first ceramic green sheets. Laminating in order. The method for forming the ceramic green sheet includes three methods: a method such as a casting method using ceramic powder, a method using a base film having an uneven surface, and a method using a roller having an uneven surface.
【００２３】本実施の形態の積層セラミック電子部品に
おいては、第１のセラミック層１１と内部電極層１３と
の界面が凹凸状であるため、第１のセラミック層１１と
内部電極層１３の実質的な接触面積が増大し、第１のセ
ラミック層１１の凹部の中に内部電極層１３の金属が染
み込むことでこれらの密着性が向上する。また、表面が
凹凸状の粗い第１のセラミック層１１、１１間に表面が
平滑で緻密な第２のセラミック層１２を挿入したことで
２つの内部電極層１３、１３間の耐電圧が安定して確保
される。したがって、本実施の形態によれば、デラミネ
ーションの防止と耐電圧の確保の双方を同時に満足し得
る積層セラミック電子部品を実現することができる。In the multilayer ceramic electronic component of the present embodiment, since the interface between the first ceramic layer 11 and the internal electrode layer 13 is uneven, the first ceramic layer 11 and the internal electrode layer 13 are substantially formed. The contact area increases, and the metal of the internal electrode layer 13 penetrates into the recesses of the first ceramic layer 11, thereby improving the adhesion between them. In addition, since the second ceramic layer 12, which has a smooth surface and is dense, is inserted between the first ceramic layers 11, 11 having a rough surface, the withstand voltage between the two internal electrode layers 13, 13 is stabilized. Is secured. Therefore, according to the present embodiment, it is possible to realize a multilayer ceramic electronic component that can simultaneously prevent both delamination and ensure withstand voltage.
【００２４】なお、本発明の技術範囲は上記実施の形態
に限定されるものではなく、本発明の趣旨を逸脱しない
範囲において種々の変更を加えることが可能である。例
えば第１、第２のセラミック層の表面粗度や積層する層
の数等に関しては適宜決定することができる。また、本
発明を積層セラミックコンデンサ、積層圧電アクチュエ
ータや積層圧電トランス等、種々の積層セラミック電子
部品に適用することができ、その用途に合わせてセラミ
ック層、内部電極層に種々の材料を用いることができ
る。The technical scope of the present invention is not limited to the above embodiment, and various changes can be made without departing from the spirit of the present invention. For example, the surface roughness of the first and second ceramic layers, the number of layers to be laminated, and the like can be appropriately determined. Further, the present invention can be applied to various multilayer ceramic electronic components such as multilayer ceramic capacitors, multilayer piezoelectric actuators and multilayer piezoelectric transformers, and various materials can be used for ceramic layers and internal electrode layers in accordance with the application. it can.
【００２５】[0025]
【実施例】以下、上記構造の積層セラミック電子部品の
効果を実証するために行った実験の結果について説明す
る。 ［実施例１］実験に用いた各サンプルの作製方法に関し
ては、まず最初にセラミックグリーンシートを形成する
ための前段階として、同一組成で配合されたＰＺＴ系の
粉末を粉砕する際の粉砕条件を変えることで平均粒径の
異なる３種類の粉末（平均粒径０．９μｍ、１．５μ
ｍ、２．１μｍ）を得た。次に、これらの各粉末に有機
バインダ、有機溶剤、可塑剤を加え、泥漿状態とした
後、キャスティング法により厚さ１５μｍのセラミック
グリーンシートを作製した。これらのうち、一部のシー
トにＡｇ−Ｐｄペーストによるスクリーン印刷法を用い
て内部電極層１３を形成することにより、第１、第２の
セラミックグリーンシートを得た。そして、図１に示す
構成で内部電極層１３を表面に形成した第１のセラミッ
クグリーンシート１１を１０枚含むように積層し、熱プ
レスにより一体化した。各セラミックグリーンシートの
形成条件は表１の通りである。DESCRIPTION OF THE PREFERRED EMBODIMENTS The results of experiments conducted to demonstrate the effects of the multilayer ceramic electronic component having the above structure will be described below. [Example 1] Regarding the preparation method of each sample used in the experiment, first, as a pre-stage for forming a ceramic green sheet, the pulverization conditions for pulverizing PZT-based powder mixed with the same composition were set. By changing, three kinds of powders with different average particle diameters (average particle diameter 0.9 μm, 1.5 μm
m, 2.1 μm). Next, an organic binder, an organic solvent, and a plasticizer were added to each of these powders to form a slurry, and then a ceramic green sheet having a thickness of 15 μm was produced by a casting method. Among these, the first and second ceramic green sheets were obtained by forming the internal electrode layers 13 on some of the sheets using a screen printing method using an Ag-Pd paste. Then, the first ceramic green sheets 11 having the internal electrode layer 13 formed on the surface thereof in the configuration shown in FIG. 1 were laminated so as to include ten sheets, and integrated by hot pressing. Table 1 shows the conditions for forming each ceramic green sheet.
【００２６】[0026]
【表１】 [Table 1]
【００２７】表１において、水準１および水準２は従来
例のサンプルを示すものであり、第１、第２のセラミッ
クグリーンシート１１、１２を区別することなく、セラ
ミックグリーンシートを構成する粒子が双方のシートで
同一のものである。それに対して、水準３は第１、第２
のセラミックグリーンシート１１、１２を構成する粒子
径を変えてはいるが、各シートを構成する粒子径を本発
明の請求範囲外とした比較例のサンプルを示すものであ
る。また、水準４は第１、第２のセラミックグリーンシ
ート１１、１２を構成する粒子径を変え、各シートを構
成する粒子径を本発明の請求範囲内とした本実施例のサ
ンプルを示すものである。なお、表面粗度Ｒmax は凹凸
の最大値を示す。In Table 1, Level 1 and Level 2 show the samples of the conventional example, and the particles constituting the ceramic green sheets are both distinguished without distinguishing the first and second ceramic green sheets 11 and 12. Sheets are the same. In contrast, Level 3 is the first and second
Although the particle diameters of the ceramic green sheets 11 and 12 are changed, a sample of a comparative example in which the particle diameters of the respective sheets are outside the claims of the present invention is shown. Level 4 indicates a sample of this example in which the particle diameters of the first and second ceramic green sheets 11 and 12 were changed and the particle diameters of each sheet were within the scope of the present invention. is there. The surface roughness Rmax indicates the maximum value of the irregularities.
【００２８】そして、これらのシート１１、１２を一体
化した積層体を全面電極構造になるように切断した後、
１１００℃、２時間キープで焼成し、５ｍｍ×５ｍｍの
寸法の試験片を得た。そして、各試験片の評価に関して
は、機械的強度の評価としてこの試験片の上下に引っ張
り試験用の保持具を接着剤で固定した後、試験片の厚さ
方向の引っ張り強度を測定した。また、電気的特性の評
価として内部電極層１３に接続される外部電極を各試験
片に設けた後、耐電圧を測定した。サンプル数としては
各水準で１０個とした。上記各測定結果の平均値を表２
に示す。Then, after laminating the laminate in which these sheets 11 and 12 are integrated so as to form an entire electrode structure,
It was fired at 1100 ° C. for 2 hours to obtain a test piece having a size of 5 mm × 5 mm. As for the evaluation of each test piece, as a mechanical strength evaluation, a tensile test holder was fixed above and below the test piece with an adhesive, and then the tensile strength in the thickness direction of the test piece was measured. In addition, as an evaluation of electrical characteristics, after an external electrode connected to the internal electrode layer 13 was provided on each test piece, withstand voltage was measured. The number of samples was 10 for each level. Table 2 shows the average value of the above measurement results.
Shown in
【００２９】[0029]
【表２】 [Table 2]
【００３０】表２の結果から明らかなように、双方のセ
ラミックシート１１、１２ともに細かい粒子で形成した
水準１の場合、引っ張り強度が低く、耐電圧が高い結果
となっている。また、双方のセラミックシート１１、１
２ともに粗い粒子で形成した水準２の場合、引っ張り強
度が高く、耐電圧が低い結果となっている。また、セラ
ミックシート１１、１２を構成する粒子径を本発明の請
求範囲外とした水準３の場合、耐電圧は満足できるが、
引っ張り強度が不充分なものとなっている。これに対し
て、本発明の実施例である水準４の場合、引っ張り強
度、耐電圧ともに充分に高い結果となっている。As is clear from the results shown in Table 2, when both ceramic sheets 11 and 12 are formed of fine particles at level 1, the tensile strength is low and the withstand voltage is high. In addition, both ceramic sheets 11, 1
In the case of Level 2 where both of them are formed of coarse particles, the result is that the tensile strength is high and the withstand voltage is low. In the case where the particle diameters of the ceramic sheets 11 and 12 are outside the scope of the present invention, the level 3 is satisfied, but the withstand voltage can be satisfied.
The tensile strength is insufficient. On the other hand, in the case of level 4 which is an embodiment of the present invention, both the tensile strength and the withstand voltage are sufficiently high.
【００３１】［実施例２］実施例２が実施例１と異なる
のは、表面が凹凸状の第１のセラミックグリーンシート
１１の形成方法のみであるため、その部分のみを説明し
他の説明は省略する。本実施例において、第１のセラミ
ックグリーンシート１１は表面が凹凸状のベースフィル
ム上に形成することで得た。ベースフィルムは例えば合
成樹脂等の材料で形成したものである。凸部の分布数は
５０ｐ／cm2 とした。Example 2 Example 2 is different from Example 1 only in the method of forming the first ceramic green sheet 11 having an uneven surface. Therefore, only that part will be described, and the other description will be omitted. Omitted. In this example, the first ceramic green sheet 11 was obtained by forming the surface on a base film having an uneven surface. The base film is formed of a material such as a synthetic resin. The number of projections was 50 p / cm 2 .
【００３２】第１、第２のセラミックシート１１、１２
の組み合わせは表３に示す通りとし、その他の部分の試
作方法および評価方法は実施例１に同じである。水準１
および水準２は双方のセラミックシート１１、１２とも
に表面が平滑、または凹凸状とした従来例のサンプルで
あり、水準３は第１のセラミックシート１１を凹凸状、
第２のセラミックシート１２を平滑とした本実施例のサ
ンプルである。表４に評価結果を示す。First and second ceramic sheets 11 and 12
Are as shown in Table 3, and the trial production method and the evaluation method of the other parts are the same as in the first embodiment. Level 1
Level 2 is a conventional sample in which both ceramic sheets 11 and 12 have a smooth or uneven surface, and level 3 is a sample in which the first ceramic sheet 11 is uneven.
This is a sample of the present embodiment in which the second ceramic sheet 12 is smoothed. Table 4 shows the evaluation results.
【００３３】[0033]
【表３】 [Table 3]
【００３４】[0034]
【表４】 [Table 4]
【００３５】表４の結果から明らかなように、本実施例
の場合、引っ張り強度、耐電圧ともに従来例と比べて優
れていることがわかった。As is clear from the results shown in Table 4, in the case of the present embodiment, it was found that both the tensile strength and the withstand voltage were superior to the conventional example.
【００３６】［実施例３］実施例３が実施例１、２と異
なるのは、表面が凹凸状の第１のセラミックグリーンシ
ート１１の形成方法のみであるため、その部分のみを説
明し他の説明は省略する。本実施例において、第１のセ
ラミックグリーンシート１１は表面が凹凸状のローラを
用いたプレス成形を行うことで得た。この時のプレス条
件としては、予熱温度１００℃、圧力３０ｋｇ／cm2と
した。そして、凸部の分布数は５０ｐ／cm2とした。Embodiment 3 Embodiment 3 is different from Embodiments 1 and 2 only in the method of forming the first ceramic green sheet 11 having an uneven surface. Description is omitted. In this example, the first ceramic green sheet 11 was obtained by performing press molding using a roller having an uneven surface. The pressing conditions at this time were a preheating temperature of 100 ° C. and a pressure of 30 kg / cm 2 . The number of distributions of the convex portions was set to 50 p / cm 2 .
【００３７】第１、第２のセラミックシート１１、１２
の組み合わせは表５に示す通りとし、その他の部分の試
作方法および評価方法は実施例１、２に同じである。水
準１および水準２は双方のセラミックシート１１、１２
ともに表面が平滑、または凹凸状とした従来例のサンプ
ルであり、水準３は第１のセラミックシート１１を凹凸
状、第２のセラミックシート１２を平滑とした本実施例
のサンプルである。表６に評価結果を示す。First and second ceramic sheets 11 and 12
Are as shown in Table 5, and the trial production method and the evaluation method of the other parts are the same as those of the first and second embodiments. Levels 1 and 2 correspond to both ceramic sheets 11, 12
Both are samples of the conventional example having a smooth or uneven surface, and level 3 is a sample of the present embodiment in which the first ceramic sheet 11 is uneven and the second ceramic sheet 12 is smooth. Table 6 shows the evaluation results.
【００３８】[0038]
【表５】 [Table 5]
【００３９】[0039]
【表６】 [Table 6]
【００４０】表６の結果から明らかなように、本実施例
の場合、引っ張り強度、耐電圧ともに従来例と比べて優
れていることがわかった。As is clear from the results shown in Table 6, in the case of this embodiment, it was found that both the tensile strength and the withstand voltage were superior to those of the conventional example.
【００４１】[0041]
【発明の効果】以上、詳細に説明したように、本発明の
積層セラミック電子部品によれば、第１のセラミック層
と内部電極層との界面が凹凸状であるため、第１のセラ
ミック層と内部電極層の実質的な接触面積が増大し、第
１のセラミック層の凹部の中に内部電極層の金属が染み
込むことでこれらの密着性が向上する。また、表面が凹
凸状の粗い第１のセラミック層間に表面が平滑で緻密な
第２のセラミック層を挿入したことで２つの内部電極層
間の耐電圧が安定して確保される。したがって、本実施
の形態によれば、デラミネーションの防止と耐電圧の確
保の双方を同時に満足し得る積層セラミック電子部品を
実現することができる。また、本発明の積層セラミック
電子部品の製造方法によれば、上記特徴点を有する積層
セラミック電子部品を容易に得ることができる。As described in detail above, according to the multilayer ceramic electronic component of the present invention, since the interface between the first ceramic layer and the internal electrode layer is uneven, The substantial contact area of the internal electrode layer increases, and the metal of the internal electrode layer penetrates into the recesses of the first ceramic layer, thereby improving the adhesion between them. Further, by inserting the second ceramic layer having a smooth and dense surface between the first ceramic layers having a rough surface, the withstand voltage between the two internal electrode layers is stably secured. Therefore, according to the present embodiment, it is possible to realize a multilayer ceramic electronic component that can simultaneously prevent both delamination and ensure withstand voltage. Further, according to the method for manufacturing a multilayer ceramic electronic component of the present invention, it is possible to easily obtain a multilayer ceramic electronic component having the above features.
【図１】 本発明の一実施の形態である積層セラミック
電子部品の積層構造を示す断面図である。FIG. 1 is a cross-sectional view showing a multilayer structure of a multilayer ceramic electronic component according to an embodiment of the present invention.
【図２】 従来の一例である積層セラミック電子部品の
積層構造を示す断面図である。FIG. 2 is a cross-sectional view showing a laminated structure of a conventional multilayer ceramic electronic component.
【図３】 ベースフィルムを用いた従来の積層セラミッ
ク電子部品の作製方法を示す図である。FIG. 3 is a view showing a method for manufacturing a conventional multilayer ceramic electronic component using a base film.
【図４】 内部電極を粗面化する従来の積層セラミック
電子部品の作製方法を示す図である。FIG. 4 is a view illustrating a method of manufacturing a conventional multilayer ceramic electronic component for roughening an internal electrode.
１１ 第１のセラミック層（第１のセラミックグリーン
シート） １２ 第２のセラミック層（第２のセラミックグリーン
シート） １３ 内部電極層Reference Signs List 11 first ceramic layer (first ceramic green sheet) 12 second ceramic layer (second ceramic green sheet) 13 internal electrode layer
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 41/083 Ｈ０１Ｌ 41/08 Ｓ 41/22 41/22 Ｚ ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 6 Identification code FI H01L 41/083 H01L 41/08 S 41/22 41/22 Z
Claims (7)
されてなる積層セラミック電子部品において、 各セラミック層と各内部電極層との界面が凹凸状であ
り、２つの内部電極層間に位置するセラミック層の両面
の凹部間の距離が一定であることを特徴とする積層セラ
ミック電子部品。1. A multilayer ceramic electronic component in which a plurality of ceramic layers and internal electrode layers are laminated, wherein an interface between each ceramic layer and each internal electrode layer is uneven, and a ceramic positioned between two internal electrode layers is provided. A multilayer ceramic electronic component, wherein the distance between the concave portions on both surfaces of the layer is constant.
されてなる積層セラミック電子部品において、 各内部電極層が表面が凹凸状の第１のセラミック層で挟
まれ、２つの内部電極層間に位置する２つの第１のセラ
ミック層の間に表面が平滑で前記第１のセラミックグリ
ーンシートより緻密な第２のセラミック層が挿入された
ことを特徴とする積層セラミック電子部品。2. A multilayer ceramic electronic component in which a plurality of ceramic layers and internal electrode layers are laminated, wherein each internal electrode layer is sandwiched by a first ceramic layer having an uneven surface and located between two internal electrode layers. A multilayer ceramic electronic component, wherein a second ceramic layer having a smooth surface and denser than the first ceramic green sheet is inserted between the two first ceramic layers.
電極層が積層されてなる積層セラミック電子部品の製造
方法において、 表面が凹凸状の第１のセラミックグリーンシートを形成
する工程と、 前記第１のセラミックグリーンシート上に内部電極層を
形成する工程と、 表面が平滑で前記第１のセラミックグリーンシートより
緻密な第２のセラミックグリーンシートを形成する工程
と、 前記内部電極層を形成した第１のセラミックグリーンシ
ート上に内部電極層を形成していない第１のセラミック
グリーンシートを配置するとともに２つの内部電極層間
に位置する２つの第１のセラミックグリーンシートの間
に前記第２のセラミックグリーンシートを挿入するよう
に、これらセラミックグリーンシートを順に積層する工
程、とを含むことを特徴とする積層セラミック電子部品
の製造方法。3. A method for manufacturing a multilayer ceramic electronic component in which a plurality of ceramic green sheets and an internal electrode layer are laminated, wherein a step of forming a first ceramic green sheet having an uneven surface is provided; A step of forming an internal electrode layer on the green sheet; a step of forming a second ceramic green sheet having a smoother surface and denser than the first ceramic green sheet; and a first ceramic having the internal electrode layer formed thereon. A first ceramic green sheet having no internal electrode layer formed thereon is disposed on the green sheet, and the second ceramic green sheet is inserted between two first ceramic green sheets located between the two internal electrode layers. And laminating these ceramic green sheets in order. Method of manufacturing a multilayer ceramic electronic component according to symptoms.
品の製造方法において、 粒子径が２．０μｍ以上のセラミック粉末を用いて前記
第１のセラミックグリーンシートを形成することを特徴
とする積層セラミック電子部品の製造方法。4. The multilayer ceramic electronic component manufacturing method according to claim 3, wherein the first ceramic green sheet is formed using a ceramic powder having a particle diameter of 2.0 μm or more. Manufacturing method of electronic components.
ク電子部品の製造方法において、 粒子径が１．０μｍ〜１．５μｍのセラミック粉末を用
いて前記第２のセラミックグリーンシートを形成するこ
とを特徴とする積層セラミック電子部品の製造方法。5. The method for manufacturing a multilayer ceramic electronic component according to claim 3, wherein the second ceramic green sheet is formed using a ceramic powder having a particle size of 1.0 μm to 1.5 μm. A method for manufacturing a multilayer ceramic electronic component.
品の製造方法において、 表面が凹凸状のベースフィルムを用いて前記第１のセラ
ミックグリーンシートを形成することを特徴とする積層
セラミック電子部品の製造方法。6. The method for manufacturing a multilayer ceramic electronic component according to claim 3, wherein the first ceramic green sheet is formed using a base film having an uneven surface. Production method.
品の製造方法において、 表面が凹凸状のローラを用いて前記第１のセラミックグ
リーンシートを形成することを特徴とする積層セラミッ
ク電子部品の製造方法。7. The method for manufacturing a multilayer ceramic electronic component according to claim 3, wherein the first ceramic green sheet is formed using a roller having an uneven surface. Method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30529496A JP3006518B2 (en) | 1996-11-15 | 1996-11-15 | Multilayer ceramic electronic component and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30529496A JP3006518B2 (en) | 1996-11-15 | 1996-11-15 | Multilayer ceramic electronic component and method of manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10149940A true JPH10149940A (en) | 1998-06-02 |
| JP3006518B2 JP3006518B2 (en) | 2000-02-07 |
Family
ID=17943376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30529496A Expired - Lifetime JP3006518B2 (en) | 1996-11-15 | 1996-11-15 | Multilayer ceramic electronic component and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3006518B2 (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001110673A (en) * | 1999-10-14 | 2001-04-20 | Taiyo Yuden Co Ltd | Lamianted ceramic capacitor and method of manufacturing the same |
| JP2006324518A (en) * | 2005-05-19 | 2006-11-30 | Taiyo Yuden Co Ltd | Piezoelectric laminate, method for manufacturing same, piezoelectric loudspeaker, and electronic device |
| JP2008305844A (en) * | 2007-06-05 | 2008-12-18 | Taiyo Yuden Co Ltd | Laminated ceramic capacitor and manufacturing method therefor |
| WO2014003132A1 (en) * | 2012-06-29 | 2014-01-03 | 京セラ株式会社 | Laminated piezoelectric element |
| WO2014017635A1 (en) * | 2012-07-26 | 2014-01-30 | 株式会社村田製作所 | Ceramic electronic component and method for producing ceramic electronic component |
| JP2015126008A (en) * | 2013-12-25 | 2015-07-06 | 京セラ株式会社 | Laminated electronic component and manufacturing method thereof |
| CN109119529A (en) * | 2017-06-22 | 2019-01-01 | 太阳诱电株式会社 | Laminated piezoelectric element, piezoelectric vibrating device and electronic equipment |
-
1996
- 1996-11-15 JP JP30529496A patent/JP3006518B2/en not_active Expired - Lifetime
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001110673A (en) * | 1999-10-14 | 2001-04-20 | Taiyo Yuden Co Ltd | Lamianted ceramic capacitor and method of manufacturing the same |
| JP2006324518A (en) * | 2005-05-19 | 2006-11-30 | Taiyo Yuden Co Ltd | Piezoelectric laminate, method for manufacturing same, piezoelectric loudspeaker, and electronic device |
| JP2008305844A (en) * | 2007-06-05 | 2008-12-18 | Taiyo Yuden Co Ltd | Laminated ceramic capacitor and manufacturing method therefor |
| WO2014003132A1 (en) * | 2012-06-29 | 2014-01-03 | 京セラ株式会社 | Laminated piezoelectric element |
| JPWO2014003132A1 (en) * | 2012-06-29 | 2016-06-02 | 京セラ株式会社 | Multilayer piezoelectric element |
| WO2014017635A1 (en) * | 2012-07-26 | 2014-01-30 | 株式会社村田製作所 | Ceramic electronic component and method for producing ceramic electronic component |
| JPWO2014017635A1 (en) * | 2012-07-26 | 2016-07-11 | 株式会社村田製作所 | Ceramic electronic components |
| JP2015126008A (en) * | 2013-12-25 | 2015-07-06 | 京セラ株式会社 | Laminated electronic component and manufacturing method thereof |
| CN109119529A (en) * | 2017-06-22 | 2019-01-01 | 太阳诱电株式会社 | Laminated piezoelectric element, piezoelectric vibrating device and electronic equipment |
| CN109119529B (en) * | 2017-06-22 | 2022-06-17 | 太阳诱电株式会社 | Laminated piezoelectric element, piezoelectric vibration device, and electronic apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3006518B2 (en) | 2000-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6668437B1 (en) | Method for producing a stacked piezoelectric element | |
| JP3527899B2 (en) | Laminated electronic component and method of manufacturing the same | |
| CN110828163A (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
| JP3006518B2 (en) | Multilayer ceramic electronic component and method of manufacturing the same | |
| JP3466524B2 (en) | Multilayer electronic component and manufacturing method thereof | |
| JP2006041268A (en) | Laminated electronic component and manufacturing method thereof | |
| JP2002075771A (en) | Laminated electronic component and conductive paste | |
| US7638010B2 (en) | Multilayer ceramic device and the production method thereof | |
| JPH1012475A (en) | Layer-built ceramic electronic component | |
| JP4688326B2 (en) | Ceramic laminate and manufacturing method thereof | |
| KR102126205B1 (en) | Method of manufacturing multilayer electronic component | |
| JPH09190947A (en) | Laminated ceramic electronic component | |
| JP4577951B2 (en) | Multilayer electronic components | |
| JPH0935985A (en) | Ceramic laminated electronic component | |
| US20080127469A1 (en) | Method for Forming Internal Electrode Pattern and Method for Manufacturing Multilayer Ceramic Electronic Component Using Same | |
| JP4702972B2 (en) | Multilayer electronic component and manufacturing method thereof | |
| JP2005136046A (en) | Laminated ceramic capacitor and its manufacturing method | |
| JP4345324B2 (en) | Manufacturing method of multilayer ceramic capacitor | |
| JPH10199752A (en) | Multilayer ceramic electronic part | |
| JP3367184B2 (en) | Manufacturing method of multilayer ceramic electronic component | |
| JP6189742B2 (en) | Multilayer electronic component and manufacturing method thereof | |
| JP3523548B2 (en) | Multilayer electronic component and manufacturing method thereof | |
| JPH08181032A (en) | Laminated ceramic capacitor | |
| JP4737948B2 (en) | Manufacturing method of multilayer piezoelectric element | |
| JP2003249416A (en) | Manufacturing method of laminated ceramic capacitor and laminated ceramic capacitor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991026 |