JPH10149439A - 画像表示制御装置および方法 - Google Patents

画像表示制御装置および方法

Info

Publication number
JPH10149439A
JPH10149439A JP8310308A JP31030896A JPH10149439A JP H10149439 A JPH10149439 A JP H10149439A JP 8310308 A JP8310308 A JP 8310308A JP 31030896 A JP31030896 A JP 31030896A JP H10149439 A JPH10149439 A JP H10149439A
Authority
JP
Japan
Prior art keywords
pixels
image data
picture
block
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8310308A
Other languages
English (en)
Inventor
Satoru Matsushita
哲 松下
Toshihiko Hamamatsu
俊彦 浜松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP8310308A priority Critical patent/JPH10149439A/ja
Publication of JPH10149439A publication Critical patent/JPH10149439A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)
  • Facsimile Image Signal Circuits (AREA)

Abstract

(57)【要約】 【課題】 画像データの表示画素数を任意の値に柔軟に
変えられるようにする。 【解決手段】 横方向に3画素、縦方向に1.5画素で
ブロックを構成し、ブロック内の黒の画素数を計算す
る。0.5画素分の黒の画素数は、0.5個とする。各
ブロックを、ブロック内の黒の画素数に対応する階調の
1個の画素に変換する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、画像表示制御装置
および方法に関し、特に、2値の画素データで構成され
る画像データを、横方向および縦方向が所定のサイズの
複数のブロックに分解し、そのブロック毎に階調変換し
て画素圧縮を行う際、ブロックの横方向および縦方向の
少なくとも一方を、n+α個(0<α<1)の画素とす
ることにより、階調変換後の画像データの表示画素数を
柔軟に変えることを可能にした画像表示制御装置および
方法に関する。
【0002】
【従来の技術】ファクシミリが受信した2値の画素デー
タで構成されている画像データの横方向および縦方向の
画素数が、例えば、VGA(Video Graphics Array)等
の画像表示装置の表示可能画素数を超えてしまう場合、
画像表示装置の表示可能画素数に応じて、画素圧縮を行
う必要がある。画素圧縮を行う際に画質劣化の少ない方
法の1つとして、階調変換による画素圧縮が知られてい
る。
【0003】通常、ファクシミリは、その機能の違いに
より国際規格でグループ1(G1)乃至グループ4(G
4)まで分類されている。そして、現在、市場で使用さ
れているファクシミリは、グループ3(G3)のものが
主流である。
【0004】図6は、従来の画像表示制御装置の構成例
を示すブロック図である。例えば、ファクシミリ等の受
信装置1により受信された2値の画素データで構成され
る画像データのうち、ファクシミリ用紙1枚分(1画面
分)の画像データが、バッファ2に記憶される。バッフ
ァ2に記憶される画像データから、横方向が1ライン、
縦方向が整数個の画素で構成される画像データが、制御
部8により読み出され、バッファ3へ書き込むようにな
されている。次に、バッファ3に記憶されている画像デ
ータから、横方向が整数個の画素で構成される画像デー
タが、制御部8により読み出され、バッファ4に書き込
まれる。すなわち、バッファ4には、横方向および縦方
向が整数個の画素で構成される画像データが記憶され
る。
【0005】バッファ4に記憶されている画像データか
ら、演算部5により、2値の一方の値の画素数(例えば
黒色の画素数)が計算された後、記憶部9に記憶されて
いる階調変換テーブルに従い、演算部5の計算結果の数
値(例えば黒色の画素数)が対応する1画素多階調の画
素データへ変換されるようになされている。1画素多階
調の画素データは、制御部8により記憶部6の指定座標
に書き込まれる。そして、バッファ2に記憶されている
画像データが全て階調変換され、記憶部6の指定座標に
1画素多階調の画素データの書き込みが終了すると、記
憶部6に記憶されている複数の画素データは、制御部8
によりモニタ7へ出力され、画像として表示されるよう
になされている。
【0006】次に、図7のフローチャートを参照して、
図6の画像表示制御装置の具体的な処理動作について説
明する。
【0007】制御部8は、ステップS1において、受信
装置1が受信した画像データのうち、ファクシミリ用紙
1枚分の画像データを読み出し、バッファ2に書き込
む。そして、次の、ステップS2において、制御部8
は、モニタ7に表示する画素数から、バッファ2に記憶
されている画像データを圧縮する比率を計算し、横方向
および縦方向、それぞれ階調変換するブロック数を算出
する。その後、ステップS3において、制御部8が有す
る横方向と縦方向の階調変換が終了したブロック数(階
調変換後の画素数)を計算する横方向ブロックカウンタ
と、縦方向ブロックカウンタの数値をそれぞれ0にリセ
ットする。ステップS4において、制御部8は、縦方向
ブロックカウンタの数値に基づき、縦方向の全てのブロ
ックを階調変換したか否かを判断する。
【0008】ステップS4において、制御部8が縦方向
の全てのブロックの階調変換をまだ終了していないと判
断した場合、制御部8は、ステップS5において、バッ
ファ2に記憶されている画像データから横方向が1ライ
ン、縦方向が1ブロックの画像データを読み出し、バッ
ファ3に書き込む。続く、ステップS6において、横方
向ブロックカウンタの数値に基づき、横方向の全てのブ
ロックを階調変換したか否かを判断する。
【0009】ステップS6において、制御部8が横方向
の全てのブロック(横方向1ライン分)の階調変換をま
だ終了していないと判断した場合、制御部8は、ステッ
プS7において、バッファ3に記憶されている画像デー
タから、横方向および縦方向が1ブロックの画像データ
を読み出し、バッファ4に書き込む。ステップS8にお
いて、演算部5は、バッファ4に記憶されている画像デ
ータから、2値の一方の値の画素数(例えば黒色の画素
数)を計算する。そして、ステップS9において、記憶
部9に記憶されている階調変換データテーブルに従い、
演算部5の計算結果の数値(例えば黒色の画素数)に対
応する1画素多階調の画素データを生成する。
【0010】制御部8は、ステップ10において、1画
素多階調のデータを記憶部6の指定座標に書き込み、ス
テップ11において、横方向ブロックカウンタの数値に
1を加算する。さらに、横方向ブロックカウンタの数値
が所定の数値(1ライン分)に達するまで、ステップS
6乃至ステップS11の処理が繰り返し行われる。
【0011】ステップS6において、制御部8が、横方
向の全てのブロック(横方向1ライン分)の階調変換を
終了したと判断した場合、ステップS6から分岐するス
テップS12において、制御部8は、横方向ブロックカ
ウンタの数値を0にリセットし、ステップS13におい
て、縦方向ブロックカウンタの数値に1を加算する。さ
らに、縦方向ブロックカウンタの数値が所定の数値(全
ライン数)に達するまで、ステップS4乃至ステップS
13の処理が繰り返し行われる。
【0012】ステップ4において、制御部8が、縦方向
の全てのブロックの階調変換を終了した、すなわち、バ
ッファ2に記憶されている画像データを、全て階調変換
したと判断した場合、ステップS4から分岐するステッ
プS14において、制御部8は、記憶部6に記憶されて
いる複数の画素データをモニタ7へ出力し、画像を表示
させる。
【0013】図8は、G3ファクシミリのA4サイズの
標準モードの画素構成を示すものであり、横方向が17
28画素、縦方向が1144画素で構成されている。こ
こで、1画素を1ビットとするならば、横方向が172
8ビット(216バイト)、縦方向が1144ビット
(143バイト)となる。
【0014】標準モードのG3ファクシミリデータは、
1画素の大きさの横方向と縦方向の比が2:1であり、
例えば、1画素の大きさの横方向と縦方向の比が1:1
の画素で構成されている画像表示装置に表示する場合
は、階調変換するブロックサイズの横方向と縦方向の比
を2:1にする必要がある。
【0015】図9は、横方向が2画素、縦方向が1画素
で構成される2値の画像データの階調変換処理の例を示
す。
【0016】図9においては、2画素2階調の画像デー
タが、ブロックを構成している2画素のうち、2画素が
白ならば白色、どちらか一方の画素が黒ならば中間調
(灰色)、2画素が黒ならば黒色に対応するデータ、す
なわち、1画素3階調の画素データに変換されている。
【0017】図10は、横方向が4画素、縦方向が2画
素で構成される2値の画像データの階調変換処理の例を
示す。
【0018】図10においては、8画素2階調の画像デ
ータが、ブロックを構成している8画素のうち、8画素
が白ならば白色、8画素が黒ならば黒色、そして、黒画
素の数が1乃至7ならば中間調(黒色の画素数が多くな
るにつれて黒色に近づく)に対応するデータ、すなわ
ち、1画素9階調の画素データに変換されている。
【0019】図9および図10に示すように、階調変換
による画素圧縮は、画像データを圧縮する比率に応じ
て、画素データの階調数が決定される。
【0020】図11は、G3ファクシミリデータを、横
方向が2画素、縦方向が1画素のブロックと、横方向が
4画素、縦方向が2画素のブロックで階調変換を行った
時の、階調変換前と階調変換後の、横方向と縦方向の画
素数の変化を示す。
【0021】階調変換前の画素数は、A4サイズの用紙
の寸法と、G3ファクシミリデータのA4サイズの標準
モードの解像度から算出したものである。
【0022】横方向が2画素、縦方向が1画素のブロッ
クサイズで階調変換した場合、横方向が864画素、縦
方向が1144画素で構成される画像データに圧縮され
ている。また、横方向が4画素、縦方向が2画素のブロ
ックサイズで階調変換した場合、横方向が432画素、
縦方向が572画素で構成される画像データに圧縮され
ている。
【0023】例えば、表示可能画素数の横方向が640
画素、縦方向が480画素の画像表示装置に、図8に示
すサイズの画像データを圧縮して表示する場合、階調変
換時のブロックサイズを横方向が2画素、縦方向が1画
素とすると、階調変換後の横方向および縦方向の画素数
が、図11に示す数値となるため、表示可能画素数を超
えてしまい、全体の画像を見るためには、画像データの
横スクロールおよび縦スクロールの操作が必要となる。
また、横方向が4画素、縦方向が2画素のブロックサイ
ズの場合、階調変換後の画像データのサイズが必要以上
に小さくなり、画像を認識することが困難になる。その
うえ、画像を表示しない部分が画像表示範囲の1/3以
上を占めるので、ユーザに違和感を与える。
【0024】
【発明が解決しようとする課題】このように、従来の画
像表示制御装置では、階調変換時のブロックサイズの横
方向および縦方向が、整数個の画素で構成されているた
め、階調変換後の画像データの表示画素数によっては、
画像データをスクロールする操作を必要としたり、また
は画像表示装置の表示能力以上の画像劣化が生じてしま
い、高画質な画像を得ることが困難となってしまう課題
があった。
【0025】本発明はこのような状況に鑑みてなされた
ものであり、階調変換後の画像データの表示画素数を柔
軟に変えることができるようにするものである。
【0026】
【課題を解決するための手段】請求項1に記載の画像表
示制御装置は、第1の画像データを記憶する記憶手段
と、第1の画像データから、水平方向と垂直方向の少な
くとも一方が、n+α個(0<α<1)の画素で構成さ
れるブロックに分解する分解手段と、第1の画像データ
のブロック内の画素データから、整数個の第2の画像デ
ータの画素データを演算する演算手段とを備えることを
特徴とする。
【0027】請求項5に記載の画像表示制御方法は、第
1の画像データを記憶し、第1の画像データから、その
水平方向または垂直方向の少なくとも一方が、実質的に
非整数個の画素で構成されるブロックに分解し、第1の
画像データのブロック内の画素データから、整数個の第
2の画像データの画素データを演算することを特徴とす
る。
【0028】請求項1に記載の画像表示制御装置および
請求項5に記載の画像表示制御方法においては、1画面
が第1の画素数で構成される第1の画像データを、1画
面が第2の画素数で構成される第2の画像データに変換
する際、第1の画像データから、水平方向と垂直方向の
少なくとも一方が、n+α個(0<α<1)の画素で構
成されるブロックに分解し、第1の画像データのブロッ
ク内の画素データから、整数個の第2の画像データの画
素データを演算する。従って、階調変換後の画像データ
の表示画素数を柔軟に変えることができる。
【0029】
【発明の実施の形態】以下に本発明の実施の形態を説明
するが、特許請求の範囲に記載の発明の各手段と以下の
実施の形態との対応関係を明らかにするために、各手段
の後の括弧内に、対応する実施の形態(但し一例)を付
加して本発明の特徴を記述すると、次のようになる。但
し勿論この記載は、各手段を記載したものに限定するこ
とを意味するものではない。
【0030】請求項1に記載の画像表示制御装置は、第
1の画像データを記憶する記憶手段(例えば図2のバッ
ファ2)と、第1の画像データから、水平方向と垂直方
向の少なくとも一方が、n+α個(0<α<1)の画素
で構成されるブロックに分解する分解手段(例えば図2
の制御部28)と、第1の画像データのブロック内の画
素データから、整数個の第2の画像データの画素データ
を演算する演算手段(例えば図2の演算部25)とを備
えることを特徴とする。
【0031】図1は、横方向が3画素、縦方向が1.5
画素でブロックを構成し、そのブロックの2値の画像デ
ータを階調変換処理する原理を示す。
【0032】図1(A)は、2値の画素データで構成さ
れる画像データの一部分を示すものであり、この画像デ
ータを、図1(B)および図1(C)に示す横方向が3
画素、縦方向が1.5画素のブロックの4.5画素2階
調の画像データに分解し、そのブロック毎に階調変換を
行う。図1(B)および図1(C)の破線内の黒色の画
素数は、0.5個と数えられるため、それぞれのブロッ
ク内の黒色の画素数は、図1(B)の場合が1.5個、
図1(C)の場合が2.5個となる。そして、それぞれ
のブロックが、黒色の画素数に対応する1画素多階調の
画素データ、例えば、図1(D)または図1(E)に示
す画素データに変換される。ここでは、ブロック内の黒
色の画素数が0個乃至4.5個まで、0.5個間隔で計
算することが可能であるので、階調変換後の画素データ
は、1画素10階調で表現される。
【0033】図2は、本発明の画像表示制御装置の構成
例を示すブロック図である。この構成例においては、図
1を参照して前述した横方向が3画素、縦方向が1.5
画素のブロックサイズで階調変換が行われる。そして、
1画面の横方向が1728画素、縦方向が1144画素
で構成される画像データを、横方向が576画素、縦方
向が763画素で構成される画像データに圧縮し、横方
向が640画素、縦方向が480画素の表示能力を有す
るモニタ7に表示する。
【0034】ファクシミリ等の受信装置1により受信さ
れた2値の画素データで構成される画像データのうち、
ファクシミリ用紙1枚分(1画面分)の画像データが、
バッファ2に記憶される。バッファ2に記憶されている
画像データから、横方向が1728画素(1ライン)、
縦方向が2画素で構成される画像データが、制御部28
により読み出され、バッファ23へ書き込まれるように
なされている。図11に示すブロックの縦方向は1.5
画素であるが、0.5画素のデータを読み出すことはで
きないので、2ライン分の画像データが読み込まれる。
次に、バッファ23に記憶されている画像データから、
横方向が3画素、縦方向が2画素で構成される画像デー
タが、制御部28により読み出され、バッファ24に書
き込まれる。
【0035】バッファ24に記憶されている画像データ
は、演算部25により1ライン目の黒色の画素数が計算
され、次に2ライン目の黒色の画素数が計算される。
【0036】例えば、図1(B)に示すブロックの画像
データを階調変換する場合、バッファ24には、図1
(A)に示す1ライン目と2ライン目の画像データが記
憶されるため、縦方向の画素数が、図1(B)に示す
1.5画素より多くなる。そこで、乗算部30により、
演算部25が計算した2ライン目の黒色の画素数に対し
て、0.5が乗算(重みづけ)される。その後、演算部
25により1ライン目の黒色の画素数と、乗算部30の
乗算結果の数値が加算され、その加算結果の数値(ブロ
ック内の黒色の画素数)が、対応する1画素多階調の画
素データへ、記憶部29に記憶されている階調変換テー
ブルに従い変換されるようになされている。
【0037】また、図1(C)に示すブロックの画像デ
ータを階調変換する場合、バッファ24には、図1
(A)に示す2ライン目と3ライン目の画像データが記
憶される。そのため、乗算部30により、演算部25が
計算した1ライン目の黒色の画素数に対して、0.5が
乗算(重みづけ)された後、演算部25により乗算部3
0の乗算結果の数値と、2ライン目の黒色の画素数が加
算され、その加算結果の数値(ブロック内の黒色の画素
数)が、対応する1画素多階調の画素データへ、記憶部
29に記憶されている階調変換テーブルに従い変換され
るようになされている。
【0038】1画素多階調の画素データは、制御部28
により記憶部26の指定座標に書き込まれる。その後、
バッファ2に記憶されている画像データが全て階調変換
され、記憶部26の指定座標に1画素多階調の画素デー
タの書き込みが終了すると、記憶部26に記憶されてい
る複数の画素データは、制御部28によりモニタ7へ出
力され、画像が表示されるようになされている。
【0039】次に、図3のフローチャートを参照して、
図2に示す画像表示制御装置の具体的な処理動作につい
て説明する。制御部28は、ステップS21において、
受信装置1が受信した画像データのうち、ファクシミリ
用紙1枚分の画像データを読み出し、バッファ2に書き
込む。そして、次のステップS22において、制御部2
8は、モニタ7の表示可能画素数から、バッファ2に記
憶されている画像データを圧縮する比率を計算し、横方
向および縦方向、それぞれ階調変換するブロック数を算
出する。ここでは、上述したように、横方向が576ブ
ロック、縦方向が480ブロックとされる。その後、ス
テップS23において、制御部28は、横方向と縦方向
の階調変換が終了したブロック数(階調変換後の画素
数)を計算する横方向ブロックカウンタと、縦方向ブロ
ックカウンタの数値をそれぞれ0にリセットし、ステッ
プS24において、縦方向ブロックカウンタの数値に基
づき、縦方向のブロック数分だけ階調変換したか否かを
判断する。
【0040】この時点では、縦方向ブロックカウンタの
数値が480に達していないため、制御部28は、ステ
ップS24において、縦方向のブロック数分階調変換を
まだ終了していないと判断し、続く、ステップS25に
おいて、バッファ2に記憶されている画像データから、
横方向が1728画素(1ライン)、縦方向が2画素の
画像データ(第1ラインと第2ラインの2ライン分の画
像データ)を読み出し、バッファ23に書き込む。次
の、ステップS26において、制御部28は、横方向ブ
ロックカウンタの数値に基づき、横方向のブロック数分
だけ階調変換したか否かを判断する。
【0041】制御部28は、横方向ブロックカウンタの
数値が640に達していないため、ステップS26にお
いて、横方向のブロック数分の階調変換をまだ終了して
いないと判断し、ステップS27において、バッファ2
3に記憶されている画像データから、横方向が3画素、
縦方向が2画素で構成される画像データ(例えば、図1
(A)に示す第1ライン目と第2ライン目の画像デー
タ)を読み出し、バッファ24に書き込む。次の、ステ
ップS28において、演算部25が、バッファ24に記
憶されている画像データの1ライン目の黒色の画素数を
計算する。その後、ステップS29において、制御部2
8が、縦方向ブロックカウンタの数値が奇数か否かを判
断する。
【0042】いまの場合、縦方向ブロックカウンタの数
値が0のため、ステップS29において、制御部28
は、縦方向ブロックカウンタの数値が奇数でないと判断
する。その場合、ステップS31において、演算部25
が、バッファ24に記憶されている画像データの2ライ
ン目の黒色の画素の個数を計算する。続く、ステップS
32において、制御部28は、縦方向ブロックカウンタ
の数値が偶数か否かを判断する。
【0043】縦方向ブロックカウンタの数値は変化して
いないので、ステップS32において、制御部28が、
縦方向ブロックカウンタの数値が偶数(0も偶数とす
る)であると判断し、分岐するステップS33におい
て、乗算部30は、2ライン目の黒色の画素数に対し
て、0.5の重みづけを行う(乗算する)。これは、バ
ッファ24に記憶されている画像データの2ライン目の
サイズを、図1(B)に示す画像データの2ライン目の
サイズにあわせるためである。
【0044】ステップS34において、演算部25は、
1ライン目の黒色の画素数と、2ライン目の黒色の画素
数に重みづけを行った数値を加算し、ステップS35に
おいて、加算結果の数値(ブロック内の黒色の画素数)
を、対応する1画素多階調の画素データへ、記憶部29
に記憶されているテーブルに従い階調変換する。続く、
ステップS36において、制御部28は、1画素多階調
の画素データを記憶部26の指定座標に書き込み、ステ
ップS37において、横方向ブロックカウンタの数値に
1を加算する。さらに、横方向ブロックカウンタの数値
が576に達するまで、ステップS26乃至ステップS
37の処理が繰り返し行われる。
【0045】その後、横方向ブロックカウンタの数値が
576に達し、ステップS26において、制御部28
が、横方向のブロック数分の階調変換を終了したと判断
した場合、分岐するステップS38において、制御部2
8が、横方向ブロックカウンタの数値を0にリセット
し、ステップS39において、縦方向ブロックカウンタ
の数値に1を加算する。続く、ステップS24におい
て、制御部28は、縦方向ブロックカウンタの数値に基
づき、縦方向のブロック数分だけ階調変換したか否かを
判断する。
【0046】いまの場合、縦方向ブロックカウンタの数
値は1であるため、制御部28は、ステップS24にお
いて、縦方向のブロック数分の階調変換をまだ終了して
いないと判断し、続く、ステップS25において、バッ
ファ2に記憶されている画像データから、次の横方向が
1728画素(1ライン)、縦方向が2画素の画像デー
タ(第2ラインと第3ラインの2ライン分の画像デー
タ)を読み出し、バッファ23に書き込む。続く、ステ
ップS26において、制御部28は、横方向ブロックカ
ウンタの数値に基づき、横方向のブロック数分だけ階調
変換したか否かを判断する。
【0047】制御部28は、横方向ブロックカウンタの
数値が0であるため、ステップS26において、横方向
のブロック数分の階調変換を終了していないと判断し、
ステップS27において、バッファ23に記憶されてい
る画像データから、横方向が3画素、縦方向が2画素で
構成される画像データ(例えば、図1(A)に示す第2
ライン目と第3ライン目の画像データ)を読み出し、バ
ッファ24に書き込む。次の、ステップS28におい
て、演算部25が、バッファ24に記憶されている画像
データの1ライン目の黒色の画素数を計算する。その
後、ステップS29において、制御部28が、縦方向ブ
ロックカウンタの数値が奇数か否かを判断する。
【0048】いまの場合、縦方向ブロックカウンタの数
値が1のため、ステップS29において、制御部28
は、縦方向ブロックカウンタの数値が奇数だと判断す
る。その場合、分岐する、ステップS30において、乗
算部30は、1ライン目の黒色の画素数に対して、0.
5の重みづけを行う(乗算する)。これは、バッファ2
4に記憶されている画像データの1ライン目のサイズ
を、図1(C)に示す画像データの1ライン目のサイズ
にあわせるためである。そして、ステップS31におい
て、演算部25が、バッファ24に記憶されている画像
データの2ライン目の黒色の画素の個数を計算する。続
く、ステップS32において、制御部28は、縦方向ブ
ロックカウンタの数値が偶数か否かを判断する。
【0049】制御部28は、縦方向ブロックカウンタの
数値が1のため、縦方向ブロックカウンタの数値が偶数
でないと判断し、ステップS34において、演算部25
は、1ライン目の黒色の画素数に重みづけを行った数値
と、2ライン目の黒色の画素数を加算し、ステップS3
5において、加算結果の数値(ブロック内の黒色の画素
数)を、対応する1画素多階調の画素データへ、記憶部
29に記憶されているテーブルに従い階調変換する。制
御部28は、ステップS36において、1画素多階調の
画素データを記憶部26の指定座標に書き込み、ステッ
プS37において、横方向ブロックカウンタの数値に1
を加算する。さらに、縦方向ブロックカウンタの数値が
480に達するまで、ステップS24乃至ステップS3
9の処理が繰り返し行われる。
【0050】その後、縦方向ブロックカウンタの数値が
480に達し、ステップS24において、制御部28
が、縦方向のブロック数分の階調変換を終了した、すな
わちバッファ2に記憶されている画像データを、全て階
調変換したと判断した場合、ステップS24から分岐す
るステップS40において、制御部28は、記憶部26
に記憶されている複数の画素データをモニタ7へ出力
し、画像を表示させる。
【0051】このように、2値の画素データで構成され
ている画像データを、横方向および縦方向が所定の画素
数のブロックに分解し、そのブロック毎に階調変換を行
う際、ブロックの横方向および縦方向の少なくとも一方
の画素を、非整数個とすることにより、階調変換後の表
示画素数を柔軟に変えることができる。さらに、ブロッ
ク内の黒色の画素数に対して、重みづけを行うようにし
たので、受信した画像データを忠実に再現することがで
きる。
【0052】また、ブロックサイズの横方向および縦方
向の少なくとも一方の画素数を、n+α個(0<α<
1)に設定すると、1つの画素が複数のブロックに参照
されることになるが、1画素に対する複数のブロックに
よる重みづけの値の総和が、横方向および縦方向、それ
ぞれ1となるようになされる。
【0053】図4は、階調変換時のブロックサイズの横
方向が3画素、縦方向が1.5画素の場合、バッファ2
3に記憶される画像データを示すものであり、横方向
が、A4ファクシミリデータの画素数の1728画素、
縦方向が2画素で構成されている。
【0054】図5は、階調変換時のブロックサイズの横
方向が3画素、縦方向が1.5画素の場合、バッファ2
4に記憶される画像データを示すものであり、横方向が
3画素、縦方向が2画素で構成されている。
【0055】階調変換時のブロックサイズの縦が1.5
画素であるので、記憶するデータとしては、縦方向は2
画素必要となる。
【0056】ブロックサイズの横方向がm画素、縦方向
がn画素の画像データを階調変換した場合、階調変換後
の階調数は、複数のブロックが1画素に対して、重みづ
けて参照する時の横方向および縦方向、それぞれの重み
づけの値の最小値に依存する。すなわち、横方向および
縦方向の重みづけの最小値を、それぞれp、q(0<p
≦1、0<q≦1)としたならば、階調変換後の階調数
は、 ((m×n)/(p×q))+1 となる。これは、横方向がm画素、縦方向がn画素で構
成される画像データが、横方向がp画素、縦方向がq画
素で構成される小領域を1画素と考えた場合の階調数と
等しいものである。
【0057】
【発明の効果】以上のように、請求項1に記載の画像表
示制御装置および請求項5に記載の画像表示制御方法に
よれば、階調変換時のブロックサイズの横方向および縦
方向の少なくとも一方の画素を実質的に非整数個とした
ので、画像データを圧縮する際、圧縮後の画素数を任意
の値に変えることができ、画像表示装置の表示可能画素
数に対して、柔軟に対応することができる。さらに、画
質劣化の少ない高画質な画像を得ることが可能となる。
【図面の簡単な説明】
【図1】本発明を適用した階調変換処理を説明する図で
ある。
【図2】本発明を適用した画像表示制御装置の構成例を
示すブロック図である。
【図3】図2の画像表示制御装置の処理動作を説明する
フローチャートである。
【図4】バッファ23に記憶される画像データを示す図
である。
【図5】バッファ24に記憶される画像データを示す図
である。
【図6】従来の画像表示制御装置の構成例を示すブロッ
ク図である。
【図7】図6の画像表示制御装置の処理動作を説明する
フローチャートである。
【図8】G3ファクシミリのA4サイズの標準モードの
画素構成を示す図である。
【図9】従来の階調変換処理を説明する図である。
【図10】従来の他の階調変換処理を説明する図であ
る。
【図11】G3ファクシミリデータの階調変換前と階調
変換後の横方向および縦方向の画素数を示す図である。
【符号の説明】
1 受信装置, 2乃至4 バッファ, 5 演算部,
6 記憶部, 7モニタ, 8 制御部, 9 記憶
部, 23,24 バッファ, 25 演算部, 26
記憶部, 28 制御部, 29 記憶部, 30
乗算部

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 1画面が第1の画素数で構成される第1
    の画像データを、1画面が第2の画素数で構成される第
    2の画像データに変換する画像表示制御装置において、 前記第1の画像データを記憶する記憶手段と、 前記第1の画像データから、水平方向と垂直方向の少な
    くとも一方が、n+α個(0<α<1)の画素で構成さ
    れるブロックに分解する分解手段と、 前記第1の画像データのブロック内の画素データから、
    整数個の前記第2の画像データの画素データを演算する
    演算手段とを備えることを特徴とする画像表示制御装
    置。
  2. 【請求項2】 前記分解手段は、前記ブロックの水平方
    向または垂直方向のn+1列目またはn+1行目の画素
    データに、所定の係数を乗算することで、前記ブロック
    に分解することを特徴とする請求項1に記載の画像表示
    制御装置。
  3. 【請求項3】 前記演算手段は、前記ブロック内の画素
    データの総和に対応して、整数個の前記第2の画像デー
    タの画素データを演算することを特徴とする請求項2に
    記載の画像表示制御装置。
  4. 【請求項4】 前記第1の画像データは、2値の画素デ
    ータにより構成され、 前記演算手段は、前記ブロック内の整数個の画素データ
    のうちの、2値の一方の値の画素データの数と、前記ブ
    ロックの水平方向または垂直方向のn+1列目またはn
    +1行目の画素データのうちの、2値の一方の値の画素
    データの数に、所定の係数を乗算した乗算結果を加算す
    ることで、前記ブロック内の画素データの総和を演算す
    ることを特徴とする請求項3に記載の画像表示制御装
    置。
  5. 【請求項5】 1画面が第1の画素数で構成される第1
    の画像データを、1画面が第2の画素数で構成される第
    2の画像データに変換する画像表示制御方法において、 前記第1の画像データを記憶し、 前記第1の画像データから、その水平方向または垂直方
    向の少なくとも一方が、実質的に非整数個の画素で構成
    されるブロックに分解し、 前記第1の画像データのブロック内の画素データから、
    整数個の前記第2の画像データの画素データを演算する
    ことを特徴とする画像表示制御方法。
JP8310308A 1996-11-21 1996-11-21 画像表示制御装置および方法 Withdrawn JPH10149439A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8310308A JPH10149439A (ja) 1996-11-21 1996-11-21 画像表示制御装置および方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8310308A JPH10149439A (ja) 1996-11-21 1996-11-21 画像表示制御装置および方法

Publications (1)

Publication Number Publication Date
JPH10149439A true JPH10149439A (ja) 1998-06-02

Family

ID=18003667

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8310308A Withdrawn JPH10149439A (ja) 1996-11-21 1996-11-21 画像表示制御装置および方法

Country Status (1)

Country Link
JP (1) JPH10149439A (ja)

Similar Documents

Publication Publication Date Title
US5937097A (en) Motion detection method and apparatus
US6389180B1 (en) Resolution conversion system and method
US5109282A (en) Halftone imaging method and apparatus utilizing pyramidol error convergence
US5553165A (en) Parallel error diffusion method and apparatus
EP0709824B1 (en) Display control method and apparatus
US5663772A (en) Gray-level image processing with weighting factors to reduce flicker
JPH09163162A (ja) 画像処理方法及び装置
JPH08249465A (ja) 入力ディジタル画像から多レベルハーフトーン画像を形成する方法
JP2806086B2 (ja) 画像データ処理装置
JP3274227B2 (ja) 画像処理方法及び装置
JP3562707B2 (ja) 画像表示装置
JPS58501531A (ja) ビデオデイスプレイのフリツカ無し順序デイザ画像発生装置
KR100354742B1 (ko) 화상 데이터 처리장치
US5542029A (en) System and method for halftoning using an overlapping threshold array
JP4171247B2 (ja) コントラスト補正回路
JPH10149439A (ja) 画像表示制御装置および方法
JP2003076341A (ja) シーケンシャル・カラー・ディスプレイ装置
JP3311175B2 (ja) 画像処理方法及びその装置
JP2001117528A (ja) 画像表示装置
JP3306239B2 (ja) 多階調画像データ変換装置
JPH03236097A (ja) 画像表示方法および装置
JPH09321987A (ja) 中間調画像処理装置
JPH09311669A (ja) 画像処理装置及びその画像処理方法
AU733460B2 (en) Motion detection method and apparatus
JPS6385981A (ja) 2値/多値変換イメ−ジ処理装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040203