JPH10145878A - Protection switch - Google Patents
Protection switchInfo
- Publication number
- JPH10145878A JPH10145878A JP29484796A JP29484796A JPH10145878A JP H10145878 A JPH10145878 A JP H10145878A JP 29484796 A JP29484796 A JP 29484796A JP 29484796 A JP29484796 A JP 29484796A JP H10145878 A JPH10145878 A JP H10145878A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- selector
- circuit
- fixed pattern
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Monitoring And Testing Of Exchanges (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、n系統のデータを
外部制御によって切り替えるn:1セレクタ(プロテク
ションスイッチ機能)の正常性を常時監視する監視回路
に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a monitoring circuit for constantly monitoring the normality of an n: 1 selector (protection switch function) for switching data of n systems by external control.
【0002】[0002]
【従来の技術】従来、n:1セレクタによりn系統のデ
ータを外部制御によって切り替えるプロテクションスイ
ッチは、n:1セレクタの切り替えは行うが、n:1セ
レクタが外部制御に従って正常に動作しているかの監視
は行っていない。2. Description of the Related Art Conventionally, a protection switch for switching data of n systems by an n: 1 selector by external control performs switching of an n: 1 selector, and checks whether the n: 1 selector operates normally in accordance with the external control. No monitoring was done.
【0003】[0003]
【発明が解決しようとする課題】従来のプロテクション
スイッチでは、n:1セレクタが外部制御に従って正常
に動作しているかの監視を行っていないので、プロテク
ションスイッチが正常に動作しない場合に重大な影響を
外部に及ぼすようなシステムで使用することはできな
い。このため、従来からこのようなシステムのために、
データ信号に影響を与えず、プロテクションスイッチの
正常性を常時監視することが望まれていた。In the conventional protection switch, since it is not monitored whether the n: 1 selector operates normally according to the external control, a serious influence is caused when the protection switch does not operate normally. It cannot be used in an externally exposed system. Because of this, traditionally for such systems,
It has been desired to constantly monitor the normality of the protection switch without affecting the data signal.
【0004】[0004]
【課題を解決するための手段】本発明に係るプロテクシ
ョンスイッチは、n系統の信号が入力され、外部からの
切り替え制御信号によって、n系統の信号を選択して出
力するn:1セレクタと、n:1セレクタの入力側にお
いてn系統の信号の空き区間に対して、それぞれ異なっ
た固定パターンを挿入する多重回路と、n系統の信号の
空き区間内における固定パターンを順番に選択する選択
信号を作成し、その選択信号を切り替え制御信号に挿入
する選択信号作成回路と、n系統の信号の空き区間内に
おけるn:1セレクタの出力信号に基づいて、n:1セ
レクタの異常を検出する監視回路とを備えるものであ
る。The protection switch according to the present invention has an n: 1 selector, which receives n-system signals and selects and outputs n-system signals in accordance with an external switching control signal. A multiplexing circuit that inserts different fixed patterns into empty sections of n-system signals on the input side of the 1 selector and a selection signal that sequentially selects fixed patterns in empty sections of n-system signals are created. A selection signal generation circuit for inserting the selection signal into the switching control signal; and a monitoring circuit for detecting an abnormality of the n: 1 selector based on an output signal of the n: 1 selector in an empty section of the n signals. It is provided with.
【0005】[0005]
【発明の実施の形態】図1は本発明の一実施の形態に係
るプロテクションスイッチの構成を示すブロック図であ
る。図において、1はデータ信号Aに周期的に固定パタ
ーンを多重する多重回路A、2はデータ信号Bに周期的
に多重回路A1と異なる固定パターンを多重する多重回
路B、3は多重回路A1及び多重回路B2の出力信号が
入力される2:1セレクタ回路、4は2:1セレクタ回
路3の正常性を確認するための切り替え制御信号を作成
する選択信号作成回路、5は2:1セレクタ回路3の出
力信号から2:1セレクタ回路3の異常を検出し、異常
信号を出力する監視回路である。FIG. 1 is a block diagram showing a configuration of a protection switch according to an embodiment of the present invention. In the figure, 1 is a multiplexing circuit A for periodically multiplexing a fixed pattern on a data signal A, 2 is a multiplexing circuit B for periodically multiplexing a fixed pattern different from the multiplexing circuit A1 on a data signal B, 3 is a multiplexing circuit A1 and A 2: 1 selector circuit to which an output signal of the multiplexing circuit B2 is input, a selection signal generation circuit 4 for generating a switching control signal for confirming the normality of the 2: 1 selector circuit 3, and a 5: 1 2: 1 selector circuit 3 is a monitoring circuit that detects an abnormality of the 2: 1 selector circuit 3 from the output signal of 3 and outputs an abnormal signal.
【0006】なお、この実施の形態では、前提条件とし
て、入力されるデータ信号A,Bは、ある一定周期毎に
未使用の区間(空きタイムスロット)があるデータ配列
であるものとしている。そして、ここでは、その1例と
して、この入力信号A,Bが図2に示すように、データ
が12バイト、空きが2バイトである繰り返し配列とす
る。In this embodiment, as a prerequisite, the input data signals A and B are assumed to be a data array having an unused section (empty time slot) every certain fixed period. Here, as an example, as shown in FIG. 2, the input signals A and B are a repetitive array having 12 bytes of data and 2 bytes of space, as shown in FIG.
【0007】そして、データ信号Aは多重回路A1の入
力端子に入力され、多重回路A1ではデータ信号Aの空
タイムスロット2バイトに固定パターンA(例えば、
“00110101”)を挿入し、この固定パターンAが挿入さ
れたデータ信号A−1、すなわち多重回路Aの出力が
2:1セレクタ回路3の一方の入力端子に入力されてい
る。Then, the data signal A is input to the input terminal of the multiplexing circuit A1, and the multiplexing circuit A1 stores a fixed pattern A (for example,
“00110101”), and the data signal A-1 in which the fixed pattern A is inserted, that is, the output of the multiplexing circuit A is input to one input terminal of the 2: 1 selector circuit 3.
【0008】また、同様にもう一方の系統のデータ信号
Bは多重回路B2の入力端子に入力され、多重回路B2
ではデータ信号Bの空タイムスロット2バイトに固定パ
ターンB(例えば、“11001010”)を挿入し、この固定
パターンBが挿入されたデータ信号B−1、すなわち多
重回路B2の出力が2:1セレクタ回路3のもう一方の
入力端子に入力されている。Similarly, the data signal B of the other system is input to the input terminal of the multiplexing circuit B2,
In this example, a fixed pattern B (for example, "11001010") is inserted into 2 bytes of an empty time slot of the data signal B, and the data signal B-1 into which the fixed pattern B is inserted, that is, the output of the multiplexing circuit B2 is a 2: 1 selector. It is input to the other input terminal of the circuit 3.
【0009】ここで、2:1セレクタ回路3の切り替え
制御信号を作成する選択信号作成回路4について説明す
る。まず、外部からの切り替え信号1は選択信号作成回
路4の入力端子に入力される。そして、選択信号作成回
路4では入力データの12バイトのデータ区間では切り
替え信号1をそのまま出力し、2バイトの空きタイムス
ロット区間に強制的に前半の1バイトはデータ信号A−
1を、後半の1バイトはデータ信号B−1をそれぞれ選
択する制御信号を2:1セレクタ回路3に出力する。Here, the selection signal generation circuit 4 for generating a switching control signal for the 2: 1 selector circuit 3 will be described. First, the switching signal 1 from the outside is input to the input terminal of the selection signal generation circuit 4. Then, the selection signal generation circuit 4 outputs the switching signal 1 as it is in the data section of 12 bytes of the input data, and forcibly applies the data signal A-
1 and the latter one byte output a control signal for selecting the data signal B-1 to the 2: 1 selector circuit 3.
【0010】そして、2:1セレクタ回路3からは、出
力信号としてデータ信号Cが出力され、このデータ信号
Cは12バイトのデータ区間では切り替え信号1で指定
されたデータ信号A又はデータ信号Bのデータであり、
空きタイムスロット区間は前半の1バイトは固定パター
ンA(“00110101”)、後半の1バイトは固定パターン
B(“11001010”)となっている。Then, a data signal C is output from the 2: 1 selector circuit 3 as an output signal. This data signal C is a data signal A or data signal B specified by the switching signal 1 in a data section of 12 bytes. Data
In the empty time slot section, the first byte is a fixed pattern A (“00110101”), and the second byte is a fixed pattern B (“11001010”).
【0011】そして、このデータ信号Cはデータ処理部
に送出されると共に、監視回路5の入力端子に入力され
ている。そして、監視回路5では、空きタイムスロット
区間毎に前半の1バイトは固定パターンA(“0011010
1”)、後半の1バイトは固定パターンB(“1100101
0”)であることを監視して、一致しなければ2:1セ
レクタ回路3は正常に動作していないと判定し、異常信
号を出力している。The data signal C is sent to the data processing unit and is input to the input terminal of the monitoring circuit 5. In the monitoring circuit 5, the first byte of the first half of each free time slot section is a fixed pattern A (“0011010
1)), the last byte is fixed pattern B (“1100101
0 "), and if they do not match, it is determined that the 2: 1 selector circuit 3 is not operating normally, and an abnormal signal is output.
【0012】次に、この実施の形態の動作について説明
する。図3は、この実施の形態の各部における信号を説
明するための説明図である。まず、2系統のデータ信号
A,Bに対して、それぞれ、多重回路1,2により固定
パターンA、固定パターンBが挿入されたデータ信号A
−1、データ信号B−1は、図3の(a)、(b)に示
すようになっている。Next, the operation of this embodiment will be described. FIG. 3 is an explanatory diagram for explaining signals in each section of this embodiment. First, the data signals A and B in which the fixed patterns A and B are inserted by the multiplexing circuits 1 and 2 for the two systems of data signals A and B, respectively.
-1 and the data signal B-1 are as shown in FIGS.
【0013】また、図3の(c)に示すような外部から
入力された切り替え制御信号1は、選択信号作成回路4
により図3の(d)に示すように、空きタイムスロット
区間でデータ信号A−1、データ信号B−1を交互に選
択する制御信号が付与されたものとなっている。なお、
ここでは、切り替え制御の論理は“L”レベルでデータ
信号A−1側選択、“H”レベルでデータ信号B−1側
選択とする。A switching control signal 1 input from the outside as shown in FIG.
Thus, as shown in FIG. 3D, a control signal for alternately selecting the data signal A-1 and the data signal B-1 in the empty time slot section is provided. In addition,
Here, the logic of the switching control is “L” level for selecting the data signal A-1 side, and “H” level for selecting the data signal B-1 side.
【0014】ここで、2:1セレクタ3が正常に動作し
ている場合は、その出力信号であるデータ信号C−1
は、図3の(e)に示すように空きタイムスロット区間
は固定パターンA(“00110101”)、固定パターンB
(“11001010”)が出力されるが、2:1セレクタ3が
故障していて正常に動作していない場合は、例えばその
一例として、データ信号B−1側を選択できず、固定的
にデータ信号出A−1側のみ選択する故障の場合、出力
信号であるデータ信号C−2信号は、図3の(f)に示
すように、空きタイムスロット区間が固定パターンA
(“00110101”)、固定パターンA(“00110101”)が
出力される。Here, when the 2: 1 selector 3 is operating normally, the data signal C-1 which is its output signal is output.
As shown in FIG. 3 (e), the empty time slot section has a fixed pattern A ("00110101") and a fixed pattern B
(“11001010”) is output, but if the 2: 1 selector 3 is malfunctioning and is not operating normally, for example, the data signal B-1 cannot be selected, and In the case of a failure in which only the signal output A-1 side is selected, as shown in (f) of FIG.
(“00110101”) and the fixed pattern A (“00110101”) are output.
【0015】そして、監視回路5では、この2:1セレ
クタ3からの出力信号を空きタイムスロット区間が固定
パターンA(“00110101”)、固定パターンB(“1100
1010”)となっているかを判定し、この期待する固定パ
ターンになっていれば、2:1セレクタは正常と判断
し、逆に、空きタイムスロット区間がこの固定パターン
でなければ、2:1セレクタ3は故障を判断し、異常信
号を出力する。In the monitoring circuit 5, the output signal from the 2: 1 selector 3 is converted into a fixed pattern A (“00110101”) and a fixed pattern B (“1100
1010 "), and if the fixed pattern is expected, the 2: 1 selector is determined to be normal. Conversely, if the empty time slot section is not the fixed pattern, the 2: 1 selector is determined to be 2: 1. The selector 3 determines a failure and outputs an abnormal signal.
【0016】この実施の形態では、2:1セレクタ3の
入力側で、2系統の入力信号の空き区間にそれぞれ異な
る固定パターンを挿入し、2:1セレクタ3に空き区間
内でこの固定パターンを交互に選択させ、その2:1セ
レクタ3からの出力信号の固定パターンが期待する固定
パターンと一致しているかを判定して、2:1セレクタ
3の故障を判断するようにしたので、本来の入力信号に
影響を与えず、2:1セレクタ3の正常性を常時監視す
ることが可能となる。In this embodiment, on the input side of the 2: 1 selector 3, different fixed patterns are inserted into the empty sections of the two input signals, and the fixed patterns are inserted into the 2: 1 selector 3 within the empty sections. Since the selection is made alternately, it is determined whether the fixed pattern of the output signal from the 2: 1 selector 3 matches the expected fixed pattern, and the failure of the 2: 1 selector 3 is determined. The normality of the 2: 1 selector 3 can be constantly monitored without affecting the input signal.
【0017】なお、この実施の形態では、2:1セレク
タ3の例で説明したが、n:1セレクタを使用し、それ
ぞれ異なった固定パターンを空き区間に挿入して、n:
1セレクタにそれらの固定パターンを空き区間内で選択
させて、その出力信号に基づいてn:1セレクタの故障
を判断するようにしてもよい。In this embodiment, the example of the 2: 1 selector 3 has been described. However, the n: 1 selector is used, and different fixed patterns are inserted into the empty sections so that n:
It is also possible to have one selector select those fixed patterns in an empty section and determine the failure of the n: 1 selector based on the output signal.
【0018】[0018]
【発明の効果】以上のように、本発明によれば、多重回
路により、n:1セレクタの入力側においてn系統の信
号の空き区間に対して、それぞれ異なった固定パターン
を挿入し、選択信号作成回路により、n系統の信号の空
き区間内における固定パターンを順番に選択する選択信
号を作成し、その選択信号を切り替え制御信号に挿入
し、監視回路により、n系統の信号の空き区間内におけ
るn:1セレクタの出力信号に基づいて、n:1セレク
タの異常を検出するようにしたので、本来の入力信号に
影響を与えず、n:1セレクタの正常性を常時監視する
ことができるという効果を有する。As described above, according to the present invention, the multiplexing circuit inserts different fixed patterns into vacant sections of the n-system signals at the input side of the n: 1 selector to select the selection signal. A creation circuit creates a selection signal for sequentially selecting a fixed pattern in an empty section of the n-system signal, inserts the selection signal into the switching control signal, and a monitoring circuit in the empty section of the n-system signal. Since the abnormality of the n: 1 selector is detected based on the output signal of the n: 1 selector, the normality of the n: 1 selector can be constantly monitored without affecting the original input signal. Has an effect.
【図1】本発明の一実施の形態に係るプロテクションス
イッチの構成を示すブロック図である。FIG. 1 is a block diagram showing a configuration of a protection switch according to an embodiment of the present invention.
【図2】入力信号のデータ配列を説明するための説明図
である。FIG. 2 is an explanatory diagram for explaining a data array of an input signal.
【図3】実施の形態の各部における信号を説明するため
の説明図である。FIG. 3 is an explanatory diagram for explaining a signal in each unit of the embodiment.
1 多重回路A 2 多重回路B 3 2:1セレクタ回路 4 選択信号作成回路 5 監視回路 DESCRIPTION OF SYMBOLS 1 Multiplexer A 2 Multiplexer B 3 2: 1 selector circuit 4 Selection signal creation circuit 5 Monitoring circuit
Claims (2)
り替え制御信号によって、前記n系統の信号を選択して
出力するn:1セレクタと、 前記n:1セレクタの入力側において前記n系統の信号
の空き区間に対して、それぞれ異なった固定パターンを
挿入する多重回路と、 前記n系統の信号の空き区間内における前記固定パター
ンを順番に選択する選択信号を作成し、その選択信号を
前記切り替え制御信号に挿入する選択信号作成回路と、 前記n系統の信号の空き区間内における前記n:1セレ
クタの出力信号に基づいて、前記n:1セレクタの異常
を検出する監視回路とを備えることを特徴とするプロテ
クションスイッチ。1. An n: 1 selector which receives n-system signals and selects and outputs the n-system signals according to a switching control signal from the outside; and an n-system selector at an input side of the n: 1 selector. A multiplexing circuit that inserts a different fixed pattern into each of the empty sections of the signal, and a selection signal that sequentially selects the fixed pattern in the empty section of the n-system signals is created. A selection signal generation circuit to be inserted into the switching control signal; and a monitoring circuit that detects an abnormality of the n: 1 selector based on an output signal of the n: 1 selector in an empty section of the n systems of signals. A protection switch characterized by the following.
り替え制御信号によって、前記n系統の信号を選択して
出力するn:1セレクタと、 前記n:1セレクタの入力側において前記n系統の信号
の空き区間に対して、それぞれ異なった固定パターンを
挿入する多重回路と、 前記n系統の信号の空き区間内における前記固定パター
ンを順番に選択する選択信号を作成し、その選択信号を
前記切り替え制御信号に挿入する選択信号作成回路と、 前記n系統の信号の空き区間内における前記n:1セレ
クタの出力信号が前記選択信号に対応した信号のときは
前記n:1セレクタが正常と判断し、前記n:1セレク
タの出力信号が前記選択信号に対応した信号でないとき
は前記n:1セレクタは異常と判断して異常信号を出力
する監視回路とを備えることを特徴とするプロテクショ
ンスイッチ。2. An n: 1 selector which receives n-system signals and selects and outputs the n-system signals according to a switching control signal from the outside; and an n-side selector at an input side of the n: 1 selector. A multiplexing circuit that inserts a different fixed pattern into each of the empty sections of the signal, and a selection signal that sequentially selects the fixed pattern in the empty section of the n-system signals is created. A selection signal generation circuit to be inserted into the switching control signal; and when the output signal of the n: 1 selector is a signal corresponding to the selection signal in an empty section of the n system signals, the n: 1 selector is determined to be normal. A monitoring circuit that determines that the n: 1 selector is abnormal when the output signal of the n: 1 selector is not a signal corresponding to the selection signal and outputs an abnormal signal; A protection switch characterized in that:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29484796A JPH10145878A (en) | 1996-11-07 | 1996-11-07 | Protection switch |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29484796A JPH10145878A (en) | 1996-11-07 | 1996-11-07 | Protection switch |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10145878A true JPH10145878A (en) | 1998-05-29 |
Family
ID=17813031
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29484796A Pending JPH10145878A (en) | 1996-11-07 | 1996-11-07 | Protection switch |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10145878A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007028488A (en) * | 2005-07-21 | 2007-02-01 | Mitsubishi Electric Corp | Selector unit |
JP2011103559A (en) * | 2009-11-11 | 2011-05-26 | Hitachi Cable Ltd | Integrated circuit, line card, switching hub, and fault detection method |
-
1996
- 1996-11-07 JP JP29484796A patent/JPH10145878A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007028488A (en) * | 2005-07-21 | 2007-02-01 | Mitsubishi Electric Corp | Selector unit |
JP2011103559A (en) * | 2009-11-11 | 2011-05-26 | Hitachi Cable Ltd | Integrated circuit, line card, switching hub, and fault detection method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5696788A (en) | Circuit for searching fault location in a device having a plurality of application specific integrated circuits | |
US20040015770A1 (en) | Path error monitoring method and apparatus thereof | |
US5812556A (en) | Fault tolerant switch fabric with control and data correction by hamming codes and error inducing check register | |
US5357491A (en) | Clock selection control device | |
JPH0831856B2 (en) | Device and method for replacing a fault signal carrying line with a spare signal carrying line | |
JPH10145878A (en) | Protection switch | |
JP3272195B2 (en) | Redundant system switching monitoring control device | |
KR920004921B1 (en) | Clock selection circuit | |
JP2746144B2 (en) | Selective monitoring system | |
JP2725706B2 (en) | In-device monitoring system | |
JP3181485B2 (en) | Communication equipment monitoring system | |
JPH10135991A (en) | Input signal selection method and input signal selection system | |
KR100297857B1 (en) | Apparatus and method for processing clock recovery error | |
JP2586803B2 (en) | Selector monitoring circuit | |
JPH08172485A (en) | Cross connection monitoring system | |
KR100279714B1 (en) | Clock generator device | |
JP2569892B2 (en) | Switching control monitoring circuit | |
JPH0198034A (en) | Multiplex redundant system circuit | |
JP3454916B2 (en) | Selector monitoring circuit | |
JPH098835A (en) | Duplex communication path changeover system | |
JP2548063Y2 (en) | Multi-distributor | |
JPH02137534A (en) | Digital signal selection circuit | |
JPH0258499A (en) | Digital signal selecting circuit | |
JPH03210844A (en) | Fault detection circuit | |
JPH05290185A (en) | Integrated circuit for specific usage |