JPH10143426A - メモリ回路に格納されたピクセルデータを転送する方法および装置 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 ピクセルデータをメモリ内で移動させる際、
異なるメモリロウにわたるアクセス回数を減らす。 【解決手段】 デスティネーション領域およびソース領
域のそれぞれは１組の境界線によって定義され、タイル
化スキームはビデオ画像を表示するディスプレイスクリ
ーン上に複数のタイルを含み、複数のタイルは１組のＸ
タイル境界および１組のＹタイル境界によって形成さ
れ、デスティネーション領域がＸタイル境界およびＹタ
イル境界を横切る場合に、デスティネーション領域を、
Ｘタイル境界とＹタイル境界とデスティネーション領域
の境界線とによって定義される１組のデスティネーショ
ン矩形サブ領域に分割するステップと、ソース矩形サブ
領域を１組のデスティネーション矩形サブ領域に対応さ
せるステップと、あるソース矩形サブ領域から取り出し
たピクセルデータを、デスティネーションサブ領域に格
納するステップとを包含する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、広義には、コンピ
ュータグラフィックスシステムに関し、より具体的に
は、メモリ回路のある領域に格納されたピクセルデータ
をメモリ回路の他の領域に転送する方法および装置に関
する。

【０００２】

【従来の技術】メモリ装置内に格納された表示データを
用いてディスプレイ装置に表示信号を生成するグラフィ
ックスコントローラ回路は、従来技術において公知であ
る。ディスプレイメモリ140に格納された表示データを
用いてディスプレイ装置130に表示信号を生成し得るこ
のようなグラフィックスコントローラ回路120を備えた
コンピュータシステム100のブロック図を図１に示す。
このような表示データは、例えば、ディスプレイ装置13
0上の各ピクセルに対応する（RGB888のようなフォーマ
ットでコード化された）ピクセルデータを含み得る。

【０００３】従来技術によるディスプレイメモリ140
は、図２に示されるように、走査ライン順に表示データ
を格納し得る。走査ライン順にピクセルデータを格納す
る場合、ある画像の１本の走査ラインに対応するピクセ
ルデータは、別の走査ラインのピクセルデータが格納さ
れる前に、連続するメモリ位置に格納され得る。従っ
て、ディスプレイ装置130の走査ライン１のピクセルデ
ータ（R1-1、R1-2、R1-3、．．．、R1-640、．．．）
は、図４の走査ライン２のピクセルデータ（R2-1、R2-
2、R2-3、．．．、R2-640、．．．）の前に、連続する
メモリ位置に格納され得る。

【０００４】コンピュータシステム100は、ディスプレ
イ装置130上のある領域（以下、ソース領域と呼ぶ）か
らディスプレイ装置130上の他の領域（以下、デスティ
ネーション領域と呼ぶ）にビデオ画像の一部を「移動」
させるように要求される場合がある。例えば、図３に示
されるように、コンピュータシステム100のユーザが、
矩形領域310に対応する画像を領域320に移動するように
要求する場合がある。

【０００５】このような画像移動要求に応答して、グラ
フィックスコントローラ120は、（例えば、ディスプレ
イメモリ140のメモリ位置にある）ソース領域310のピク
セルデータを取り出して、取り出したピクセルデータを
デスティネーション領域320に対応するメモリ位置に保
存し得る。次に、グラフィックスコントローラ回路120
は、このような転送されたピクセルデータを有するディ
スプレイメモリ140から表示信号を生成し得る。

【０００６】表示データを走査ライン順にディスプレイ
メモリ140に格納する場合の問題点の１つは、移動処理
のためのピクセルデータの取出しおよび格納を行うため
に、ディスプレイメモリ140の異なるロウにアクセスす
る必要が生じ得ることである。異なるメモリロウに対す
る連続的なメモリアクセスは、同一のメモリロウ内での
連続的なメモリアクセスよりも時間がかかり得るので、
グラフィックスコントローラ120のスループット性能を
低下させ、それによってコンピュータシステム100のス
ループット性能に影響を与え得る。

【０００７】異なるメモリロウにわたるメモリアクセス
の回数を少なくするために、グラフィックスコントロー
ラ120は、図４に示されるようなタイル化スキーム(tile
d scheme) によって表示データの格納を行い得る。タイ
ル化スキームを用いる場合、ディスプレイ装置130上の
ディスプレイスクリーンは、図５に示されるように、数
個の論理タイル（311〜315、321〜325、331〜33
5、．．．）に分割され得る。あるタイルのピクセルデ
ータは、別のタイルのピクセルデータが格納される前
に、ディスプレイメモリ140内の連続するメモリ位置に
格納され得る。各タイルのサイズは、128×16ピクセル
等の所定のサイズであり得る。

【０００８】従って、図４において、タイル311の走査
ライン１（ピクセルR1-1〜ピクセルR1-128）の（１ピク
セルに１メモリ位置が対応するフォーマットでコード化
された）表示データはディスプレイメモリ140のメモリ
位置０〜127に、タイル311の走査ライン２の表示データ
はメモリ位置128〜255に格納され得る。隣接するピクセ
ルに対応する表示データが連続するメモリ位置に格納さ
れるので、異なるメモリロウにわたるメモリアクセス
（格納および取出し）の回数を、図２の走査ライン式格
納スキームの場合よりも少なくし、これにより、コンピ
ュータシステム100の性能を向上させ得る。

【０００９】しかし、図５に示されるように、ある移動
処理に関係するソース領域ABCDあるいはデスティネーシ
ョン領域JKLMがタイル境界を横切る場合、この移動処理
を行うために、ディスプレイメモリ140内の異なるメモ
リロウにわたるアクセスを行う必要が生じ得る。異なる
メモリロウにわたる連続的なアクセスが性能に与える影
響を最低限に抑えるためには、このような異なるメモリ
ロウにわたる連続的なアクセスの回数を少なくすること
が望ましい。

【００１０】

【発明が解決しようとする課題】このように、メモリ回
路のある領域に格納されたピクセルデータをメモリ回路
の他の領域に転送する際、異なるメモリロウにわたって
連続するアクセスの回数を減らし、それによってシステ
ムのパフォーマンスを向上させる方法および装置を提供
する課題がある。

【００１１】本発明は上記課題を解決するためになされ
たものであり、メモリ回路のある領域に格納されたピク
セルデータをメモリ回路の他の領域に転送する際、異な
るメモリロウにわたって連続するアクセスの回数を減ら
し、それによってシステムのパフォーマンスを向上させ
る方法および装置を提供することを目的とする。

【００１２】

【課題を解決するための手段】本発明による、ビデオ画
像のピクセルデータをタイル化スキームに従ってメモリ
回路内に含まれる１組のメモリ位置に格納するコンピュ
ータシステムにおいて、メモリ回路内の１組のピクセル
データをソース領域に対応するメモリ位置からデスティ
ネーション領域に対応するメモリ位置に転送する方法に
おいて、その方法は、デスティネーション領域およびソ
ース領域のそれぞれは１組の境界線によって定義され、
タイル化スキームはビデオ画像を表示するディスプレイ
スクリーン上に複数のタイルを含み、複数のタイルは１
組のＸタイル境界および１組のＹタイル境界によって形
成され、デスティネーション領域が少なくとも１つのＸ
タイル境界および少なくとも１つのＹタイル境界を横切
る場合に、デスティネーション領域を、少なくとも１つ
のＸタイル境界と、少なくとも１つのＹタイル境界と、
デスティネーション領域の１組の境界線とによって定義
される１組のデスティネーション矩形サブ領域に分割す
るステップと、ソース領域に含まれるあるソース矩形サ
ブ領域のピクセルデータを取り出すステップであって、
ソース矩形サブ領域は１組のデスティネーション矩形サ
ブ領域に含まれるあるデスティネーション矩形サブ領域
に対応する、ステップと、あるソース矩形サブ領域から
取り出したピクセルデータをデスティネーションサブ領
域に対応するメモリ位置に格納するステップと、を包含
する方法であり、そのことにより上記目的が達成され
る。

【００１３】ある実施形態では、ピクセルデータを取り
出すステップは、１回のブロック転送によって取り出し
得るピクセルデータ数を決定するステップと、複数の連
続的な反復処理の中の１回においては上記の数以下のピ
クセルデータを取り出すステップと、をさらに包含す
る。

【００１４】ある実施形態では、ピクセルデータを格納
するステップは、上記の数以下のピクセルデータを取り
出すステップにおいて取り出されたピクセルデータを、
１回のブロック転送によって格納するステップをさらに
包含する。

【００１５】ある実施形態では、上記の数以下のピクセ
ルデータを取り出すステップは、ビデオ画像の走査ライ
ンに含まれるピクセルデータを取り出すステップをさら
に包含する。

【００１６】ある実施形態では、あるソース矩形サブ領
域のピクセルデータを取り出すステップは、ソース矩形
がタイル境界を横切るかどうかを決定するステップ(a)
と、ソース矩形サブ領域がタイル境界を横切る場合に
は、ソース矩形サブ領域のピクセルデータを複数回の反
復処理によって取り出すステップ(b)と、ソース矩形サ
ブ領域がタイル境界を横切らない場合には、ソース矩形
サブ領域のピクセルデータを一連の非反復処理によって
取り出すステップ(c)と、をさらに包含する。

【００１７】ある実施形態では、あるソース矩形サブ領
域のピクセルデータを取り出すステップは、上記のステ
ップ(b)の複数回の連続的な反復処理によって取り出し
たピクセルデータを１回のブロック転送によって格納す
るステップをさらに包含する。

【００１８】本発明による方法は、ビデオ画像のピクセ
ルデータをタイル化スキームに従ってメモリ回路内に含
まれる１組のメモリ位置に格納するコンピュータシステ
ムにおいて、メモリ回路内の１組のピクセルデータを、
ソース領域に対応するメモリ位置からデスティネーショ
ン領域に対応するメモリ位置に転送する方法であって、
デスティネーション領域およびソース領域のそれぞれは
１組の境界線によって定義され、タイル化スキームは、
１組のＸタイル境界および１組のＹタイル境界によって
形成される複数のタイルを含み、デスティネーション領
域が少なくとも１つのＸタイル境界および少なくとも１
つのＹタイル境界を横切る場合に、デスティネーション
領域を、少なくとも１つのＸタイル境界と、少なくとも
１つのＹタイル境界と、デスティネーション領域の境界
線とによって定義される１組のデスティネーション矩形
サブ領域に分割するステップ(a)と、１回のブロック転
送によって取り出し得るピクセルデータ数を決定するス
テップ(b)と、ステップ(b)において決定されたピクセル
データ数に適合する、１つのデスティネーション矩形サ
ブ領域内の走査ライン数を決定するステップであって、
デスティネーションサブ領域は１組のデスティネーショ
ン矩形サブ領域に含まれる、ステップ(c)と、デスティ
ネーション矩形サブ領域の開始アドレスのＹ座標を調べ
て、上記の数の走査ラインを取り出す場合にＸタイル境
界の横断が生じるかどうかを決定するステップ(d)と、
上記の数の走査ラインを取り出す場合にＸタイル境界の
横断が生じる場合には、上記の数の走査ラインのピクセ
ルデータを複数回のブロック転送によって取り出すステ
ップ(e)と、上記の数の走査ラインを取り出す場合にＸ
タイル境界の横断が生じない場合には、上記の数の走査
ラインのピクセルデータを１回のブロック転送によって
取り出すステップ(f)と、ステップ(f)またはステップ
(e)において取り出されたピクセルデータを１回のブロ
ック転送によって格納するステップ(g)と、を包含する
方法であり、そのことにより上記目的が達成される。

【００１９】本発明によるグラフィックスコントローラ
回路は、コンピュータシステム内のメモリに関連して動
作するグラフィックスコントローラ回路であって、メモ
リはビデオ画像に対応するピクセルデータをタイル化ス
キームに従って格納し、タイル化スキームはディスプレ
イスクリーン上に複数のタイルを含み、複数のタイルは
１組のＸタイル境界および１組のＹタイル境界によって
定義され、グラフィックスコントローラ回路はソース領
域に対応する１組のピクセルデータをデスティネーショ
ン領域に対応するメモリ位置に転送し、デスティネーシ
ョン領域およびソース領域のそれぞれは１組の境界線に
よって定義され、デスティネーション領域が少なくとも
１つのＸタイル境界および少なくとも１つのＹタイル境
界を横切る場合に、１組のピクセルデータ受け取り、１
組の入力ピクセルデータに対してラスタ処理を行うこと
によって１組の表示ピクセルデータを生成するラスタ処
理手段と、メモリから１組のピクセルデータを取り出し
てピクセルパスブロックに提供する転送エンジンであっ
て、転送エンジンは、デスティネーション領域を、少な
くとも１つのＸタイル境界と、少なくとも１つのＹタイ
ル境界と、デスティネーション領域の境界線とによって
定義される１組のデスティネーション矩形サブ領域に分
割し、転送エンジンはソース領域に含まれるあるソース
矩形サブ領域のピクセルデータを取り出し、ソース矩形
サブ領域は１組のデスティネーション矩形サブ領域に含
まれるあるデスティネーション矩形サブ領域に対応す
る、転送エンジンと、ラスタ処理手段によって生成され
る１組の表示ピクセルデータを格納するメモリ制御装置
と、を備えているグラフィックスコントローラ回路であ
り、そのことにより上記目的が達成される。

【００２０】ある実施形態では、転送エンジンは、１組
のデスティネーション矩形ブロックのそれぞれに対応す
るソース矩形サブ領域のピクセルデータの部分集合をシ
ーケンシャルに取り出し、ピクセルデータの部分集合を
ピクセルパスブロックに提供し、ピクセルデータの部分
集合は１組のピクセルデータに含まれる。

【００２１】ある実施形態では、転送エンジンは、デス
ティネーション領域の開始アドレスのＸ、Ｙ座標を格納
するデスティネーション開始レジスタと、ソース領域の
開始アドレスのＸ、Ｙ座標を格納するソース開始レジス
タと、転送するべきソース領域のＸ範囲およびＹ範囲を
格納するＸＹ範囲レジスタと、Ｘタイル方向の取り出す
べきピクセルデータ数を格納するＸカウントレジスタ
と、取り出すべき走査ライン数を格納するＹカウントレ
ジスタと、１組のピクセルデータのそれぞれを取り出す
ためのメモリアドレスを生成するリニアアドレス生成器
と、リニアアドレス生成器にＸカウントレジスタおよび
Ｙカウントレジスタに格納された値に応じたメモリアド
レスを生成させるメモリ状態マシンと、取り出すべき走
査ライン数と、Ｘタイル方向の取り出すべきピクセルデ
ータ数とを決定するフェッチ計算器であって、デスティ
ネーション矩形サブ領域のそれぞれの、Ｘ方向にそって
存在するピクセル数に基づいて、Ｘタイル方向の取り出
すべきピクセルデータ数を決定するフェッチ計算器と、
を備えている。

【００２２】ある実施形態では、グラフィックスコント
ローラ回路が受け取ったピクセルデータの全てをバッフ
ァリングするレジスタをさらに備え、レジスタは所定の
最大データ量を格納する。

【００２３】ある実施形態では、フェッチ計算器は、所
定の最大データ量と、Ｘ方向の取り出すべきピクセル数
とに基づいて、取り出すべき走査ライン数を決定する。

【００２４】本発明によるコンピュータシステムは、ビ
デオ画像をディスプレイスクリーン上に表示するコンピ
ュータシステムであって、ディスプレイスクリーンは１
組のＸタイル境界と１組のＹタイル境界とによって定義
される１組のタイルに分割され、コンピュータシステム
は、ディスプレイスクリーン上のソース領域内に含まれ
るビデオ画像の一部分をデスティネーション領域に移動
する処理を行い、複数のメモリ位置を有し、ソース領域
に対応する１組のピクセルデータを１組のタイルに従っ
て格納するメモリと、デスティネーション領域に対応す
る１組のメモリ位置に１組のピクセルデータを転送する
グラフィックスコントローラ回路であって、デスティネ
ーション領域およびソース領域のそれぞれは１組の境界
線によって定義され、デスティネーション領域が少なく
とも１つのＸタイル境界および少なくとも１つのＹタイ
ル境界を横切る場合に、１組のピクセルデータを受け取
り、第１の組の入力ピクセルデータに対してラスタ処理
を行うことによって１組の表示ピクセルデータを生成す
るピクセルパスブロックと、メモリから１組のピクセル
データを取り出してピクセルパスブロックに提供する転
送エンジンであって、転送エンジンは、デスティネーシ
ョン領域を、少なくとも１つのＸタイル境界と、少なく
とも１つのＹタイル境界と、デスティネーション領域の
境界線とによって定義される１組のデスティネーション
矩形サブ領域に分割し、転送エンジンは、ソース領域に
含まれる第１のソース矩形サブ領域のピクセルデータを
取出し、第１のソース矩形サブ領域は１組のデスティネ
ーション矩形サブ領域に含まれる第１のデスティネーシ
ョン矩形サブ領域に対応する、転送エンジンと、ピクセ
ルパスブロックによって生成された１組の表示ピクセル
データを格納するメモリ制御装置と、を有するグラフィ
ックスコントローラ回路と、を備えているコンピュータ
システムであり、そのことにより上記目的が達成され
る。

【００２５】ある実施形態では、転送エンジンは、１組
のデスティネーション矩形ブロックのそれぞれに対応す
るソース矩形サブ領域のピクセルデータの部分集合をシ
ーケンシャルに取り出し、ピクセルデータの部分集合を
ピクセルパスブロックに提供し、ピクセルデータの部分
集合は１組のピクセルデータに含まれる。

【００２６】ある実施形態では、転送エンジンは、デス
ティネーション領域の開始アドレスのＸ、Ｙ座標を格納
するデスティネーション開始レジスタと、ソース領域の
開始アドレスのＸ、Ｙ座標を格納するソース開始レジス
タと、転送するべきソース領域のＸ範囲およびＹ範囲を
格納するＸＹ範囲レジスタと、Ｘタイル方向の取り出す
べきピクセルデータ数を格納するＸカウントレジスタ
と、取り出すべき走査ライン数を格納するＹカウントレ
ジスタと、１組のピクセルデータのそれぞれを取り出す
ためのメモリアドレスを生成するリニアアドレス生成器
と、リニアアドレス生成器にＸカウントレジスタおよび
Ｙカウントレジスタに格納された値に応じたメモリアド
レスを生成させるメモリ状態マシンと、取り出すべき走
査ライン数と、Ｘタイル方向の取り出すべきピクセルデ
ータ数とを決定するフェッチ計算器であって、デスティ
ネーション矩形サブ領域のそれぞれのＸ方向のピクセル
数に基づいて、Ｘタイル方向の取り出すべきピクセルデ
ータ数を決定するフェッチ計算器と、を備えている。

【００２７】ある実施形態では、グラフィックスコント
ローラ回路が受け取ったピクセルデータの全てをバッフ
ァリングするレジスタをさらに備え、レジスタは所定の
最大データ量を格納する。

【００２８】ある実施形態では、フェッチ計算器は、所
定の最大データ量と、Ｘ方向の取り出すべきピクセル数
とに基づいて、取り出すべき走査ライン数を決定する。

【００２９】以下に作用を説明する。本発明は、メモリ
と協同して動作するグラフィックスコントローラ回路に
おいて具現され得る。メモリは、あるビデオ画像のピク
セルデータを、タイル化スキームに従って１組のメモリ
位置に格納し得る。タイル化スキームは、ビデオ画像を
表示するためのディスプレイスクリーン上の複数のタイ
ルを含み得る。この複数のタイルは、１組のＸタイル境
界と１組のＹタイル境界とによって定義され得る。

【００３０】本発明の方法および装置は、ソース領域に
対応する１組のピクセルデータを、デスティネーション
領域に対応するメモリ位置に転送し得る。デスティネー
ション領域およびソース領域は１組の境界線によって定
義され得る。デスティネーション領域は、少なくとも１
つのＸタイル境界および少なくとも１つのＹタイル境界
を横断し得る。

【００３１】本発明の方法および装置によれば、デステ
ィネーション領域は、上記少なくとも１つのＸタイル境
界と、上記少なくとも１つのＹタイル境界と、デスティ
ネーション領域の境界線とによって定義される、１組の
デスティネーション矩形サブ領域に分割され得る。ソー
ス領域に含まれる第１のソース矩形サブ領域のピクセル
データが取り出され得る。第１のソース矩形サブ領域
は、１組のデスティネーション矩形サブ領域に含まれる
第１のデスティネーション矩形サブ領域に対応し得る。
取り出されたピクセルデータは、第１のデスティネーシ
ョン矩形サブ領域に対応するメモリ位置に格納され得
る。上記ステップは、デスティネーション矩形サブ領域
の各組について繰り返し行われ得る。

【００３２】第１のソース矩形サブ領域のピクセルデー
タを取り出すステップは、１回のブロック転送で取り出
し得るピクセルデータの数を決定するステップと、各ブ
ロック転送において上記数以下のピクセルデータを取り
出すステップとをさらに含み得る。上記数以下のピクセ
ルデータを取り出すこのステップは、第１のソース矩形
サブ領域のピクセルデータを全て取り出すまで繰り返し
行われ得る。好適な実施形態において、完全な走査ライ
ンのみに対応するピクセルデータが各ブロック転送にお
いて取り出され得る。ピクセルデータをデスティネーシ
ョン領域に格納するステップは、１回のブロック転送に
よって行われ得る。

【００３３】本発明の方法は、第１のソース矩形がタイ
ル境界を横切るかどうかを判定するステップと、第１の
ソース矩形サブ領域がタイル境界を横切る場合に、第１
のソース矩形サブ領域のピクセルデータを複数回の反復
処理によって取り出すステップとをさらに含み得る。第
１のソース矩形サブ領域がタイル境界を横切らない場
合、第１のソース矩形サブ領域のピクセルデータは反復
処理のうちの１回によって取り出され得る。ただし、取
り出されたピクセルデータを格納するステップは、この
ようなタイル境界の横断の有無にかかわらず１回のブロ
ック転送によって行われ得る。

【００３４】

【発明の実施の形態】図１および図５を参照して、ソー
ス領域ABCEの表示画像をデスティネーション領域JKLMに
移動するために、本発明のグラフィックスコントローラ
回路120は、デスティネーション領域JKLMを、Ｘタイル
境界線384と、Ｙタイル境界線32と、デスティネーショ
ン領域境界線（JK、KL、LM、およびMJ）とによって定義
される４つの論理矩形サブ領域（JQOP、KROQ、LSOR、お
よびMPOS）に分割し得る。次に、グラフィックスコント
ローラ回路120は、（デスティネーションサブ領域JQO
P、KROQ、LSOR、およびMPOSにそれぞれ対応する）ソー
スサブ領域AEIH、BFIE、DHIG、およびCGIFのうちの１つ
に対応するピクセルデータを取り出し、取り出したソー
スサブ領域のピクセルデータを対応するデスティネーシ
ョンサブ領域のメモリ位置に格納し得る。グラフィック
スコントローラ回路120は、残りの３つのサブ領域に対
応するピクセルデータについても同様の転送を行い得
る。

【００３５】各デスティネーションサブ領域は１つのタ
イル内に配置され得る。また、各タイルのピクセルデー
タはディスプレイメモリ140の同一ページに格納され得
る。従って、本発明のグラフィックスコントローラ回路
120は、ディスプレイメモリ140内の同一ロウにあるメモ
リ位置にデータを格納することによって、ピクセルデー
タの格納（あるいは取出し）をより高速に行えるという
利点を有する。

【００３６】従って、ディスプレイ装置130のタイル境
界に対するデスティネーション領域の位置に応じて、本
発明のピクセルデータ転送方法（ひいては、メモリロウ
への格納方法）が最適化され得ることが理解できる。こ
のようなスキームによれば、特に、本発明のグラフィッ
クスコントローラ回路120が移動処理とともにラスタ処
理を行うことが可能となり、また、このようなラスタ処
理は、デスティネーション領域に対応するピクセルデー
タを移動処理の前にオペランドの１つとして有するとい
う点で、有利である。

【００３７】例えば、図５の場合、移動処理が指定され
る以前において、表示カーソルが初期的にデスティネー
ション領域JKLM内にあり、コンピュータシステム100の
ユーザは領域ABCD内の画像をデスティネーション領域JK
LMに移動する処理を指定し得る。このような移動処理に
おいて、ソース領域ABCDの画像をデスティネーション領
域JKLMに移動するにもかかわらず、表示カーソルをデス
ティネーション領域内に保持することが必要であり得
る。

【００３８】従って、この表示カーソルを保持するため
には、グラフィックスコントローラ回路120は、まず、
デスティネーション領域およびソース領域に対応するメ
モリ位置にあるピクセルデータを取り出し、このデステ
ィネーション領域およびソース領域のピクセルデータを
用いてラスタ処理を行い、つぎに、ラスタ処理によって
生成されたピクセルデータをデスティネーション領域に
対応するメモリ位置に保存してもよい。上記説明では、
表示カーソルの保持に関して説明を行ったが、当該分野
において周知であるいくつかのラスタ処理においては、
グラフィックスコントローラ回路120が、移動処理前に
デスティネーション領域に格納されたピクセルデータを
用い得ることが理解されてよい。

【００３９】デスティネーション領域JKLMに対応するメ
モリ位置は、ソース領域に対応するメモリ位置よりも
（取出しおよび格納のために）多くアクセスされ得る。
また、本発明のグラフィックスコントローラ回路120
は、デスティネーション領域のメモリ位置へのアクセス
をより効率的に行うように設計され得る。このため、本
発明のコンピュータシステム100のスループット性能
を、従来技術によるコンピュータシステムの性能よりも
高めることが可能である。

【００４０】図６は、本発明のグラフィックスコントロ
ーラ回路120を示すブロック図である。グラフィックス
コントローラ回路120は、ラスタ処理と並行して画像移
動処理を行うことができる。グラフィックスコントロー
ラ回路120は、ピクセルパスブロック820と、ピクセルパ
ス制御部850と、転送エンジン840と、ホストインターフ
ェース810と、メモリ制御装置830とを備え得る。ホスト
インターフェース810は、システムバス112を介して、ホ
スト110からの表示データおよびコマンドの送信および
受信を行うように設計され得る。

【００４１】画像移動処理（あるいは、広い意味でのあ
らゆるラスタ処理）を行うために、転送エンジン840
は、図９のフローチャートに示す方法に従って、ピクセ
ルデータをディスプレイメモリ140から取出し得る。ピ
クセルパスブロック820は、ディスプレイメモリバス124
を介してピクセルデータを受け取り、ホスト110から受
け取ったコマンドによって指定され得る処理を行い、生
成されたピクセルデータをメモリ制御装置830に提供す
ることができる。

【００４２】受け取ったコマンドによって、ラスタ処
理、ストレッチ処理、あるいは透過処理等の処理が特定
され得る。好適な実施形態において、各ラスタ処理は、
最大４つのオペランドを含み得る。このようなオペラン
ドのそれぞれは、ホスト110あるいはディスプレイメモ
リ140からのピクセルデータを含み得る。ラスタ処理の
結果は、後続のラスタ処理のオペランドとしても提供さ
れ得る。

【００４３】ピクセルパスブロック820は、透過マスク
(transparency mask)を提供し得る。ディスプレイメモ
リ140は、この透過マスクを用いて、透過マスクによっ
て示されるバイトのみを選択的に格納し得る。この選択
的な格納によって、グラフィックスコントローラ回路12
0の透過処理が可能になり得る。

【００４４】ピクセルパスブロック820がラスタ処理を
行うことによってピクセルデータを生成する一方で、こ
れと並行して、転送エンジン840は、バス843を介して、
ピクセルパスブロック820によって生成される各ピクセ
ルデータに対応するメモリアドレスを提供し得る。メモ
リ制御装置830は、透過マスクおよびメモリアドレスに
応じてピクセルデータを格納し得る。メモリ制御装置83
0の一部は、一装置としてディスプレイメモリ140に含ま
れ得る。ピクセルパス制御部850は、ピクセルパスブロ
ック820および転送エンジン840の動作を調整するための
制御信号を生成する。

【００４５】ラスタ処理は、ラスタ処理装置(rasterop
unit)570における移動処理のみを含むことがあり得る。
ラスタ処理を行うために、グラフィックスコントローラ
回路120は、オペランド（デスティネーション領域を含
む）に対応するピクセルデータを受け取り、ラスタ処理
を行い、そして、生成されたピクセルデータをデスティ
ネーション領域に対応するディスプレイメモリ140のメ
モリ位置に格納し得る。デスティネーション領域のメモ
リアドレスに対する取出しの順序を最適化することによ
って、グラフィックスコントローラ回路120は、従来技
術のグラフィックスコントローラ回路よりも高レベルの
スループット性能を達成し得る。

【００４６】図７は、ピクセルパスブロック820を示す
ブロック図である。ピクセルパスブロック820は、入力
としてピクセルデータを受け取り、入力ピクセルデータ
に対してラスタ処理を行うことによって表示用ピクセル
データを生成し得る。マルチプレクサ505は、ライン82
2、124および812上のピクセルデータを受け取り、受け
取ったピクセルデータを、マルチプレクサ制御信号501
の制御下で３本のパイプライン591、592および593のい
ずれかに選択的に提供し得る。パイプライン591、592お
よび593は、ピクセルデータを処理することによって、
ラスタ処理用のオペランドを最大３つまで生成し得る。
受け取ったピクセルデータは、単色ピクセルデータある
いはカラーピクセルデータを含み得る。

【００４７】ラスタ処理装置570は、このようなオペラ
ンドに対してラスタ処理を実行することによって、ディ
スプレイメモリ140に格納される、あるいは、反復処理
の次の１回のオペランドとして提供されるピクセルデー
タを生成し得る。ピクセルFIFO 560は、ピクセルデータ
を格納する際、ラスタ処理装置570と、図１に示すディ
スプレイメモリ140との間の中間バッファとして機能し
得る。図１に示すグラフィックスコントローラ回路120
は、ディスプレイメモリ140内に格納されたピクセルデ
ータを用いてディスプレイ装置130に表示信号を生成し
得る。

【００４８】ピクセルパスブロック820は、透過処理装
置(transparency unit)675をさらに含み得る。透過処理
装置675は、ラスタ処理の実行によって生成されるピク
セルデータに対応するライトイネーブルマスクバイトを
生成し得る。バイトイネーブルFIFO 680は、このような
バイトイネーブルマスクバイトをいくつかバッファリン
グして、バイトイネーブルマスクワードをディスプレイ
メモリ140に提供し得る。

【００４９】ディスプレイメモリ140は、このようなラ
イトイネーブルマスクを用いてピクセルFIFO 560から受
け取ったピクセルデータを選択的に格納することによっ
て、透過処理を行い得る。透過処理装置675および透過
処理の実行方法の１つの実施形態は、同時係属中米国特
許出願である代理人整理番号CRUS-0034（シリアル番号
はまだ付与されていない）“A METHOD AND APPARATUS F
OR EXECUTING A RASTER OPERATION IN A GRAPHICS CONT
ROLER CIRCUIT”に記載されており、本明細書中に参考
として援用される。

【００５０】図１を参照して、ディスプレイメモリ140
は、ピクセルデータを格納するための、64ビットのワー
ドを有するRAMBUS_(TM)メモリを含み得る。格納されたピ
クセルデータは、ホスト110から受け取った表示データ
あるいはラスタ処理によって生成されたピクセルデータ
を含み得る。ディスプレイメモリ140は、ラスタ処理に
よって生成された64ビット（８バイト）のデータワード
と、対応するライトイネーブルマスクとを１クロックサ
イクル中に受け取り得る。ライトイネーブルマスクは、
受け取った64ビットデータワードの各バイトに対応する
８ビットを含み得る。この８個のビットのそれぞれによ
って、対応するバイトがディスプレイメモリ140に書き
込まれ得るかどうかが特定される。ディスプレイメモリ
140は、ライトイネーブルマスクによって指定されたバ
イトのデータのみを格納（ひいては、上書き）し得る。

【００５１】引き続き図７および図６を参照して、ピク
セルパス制御部850は、転送エンジン840、パイプライン
591、592および593、透過処理装置675、ならびに、ラス
タ処理装置560の動作を調整するための制御信号を生成
し得る。例えば、ピクセルパス制御部850は、ビデオ画
像の一部をデスティネーション領域に移動しながら、そ
の部分のビデオ画像に透過処理を行い得る。

【００５２】このような複数機能の組み合わせを行うた
めに、転送エンジン840は、移動すべき画像に対応する
ピクセルデータを取り出し、取り出したピクセルデータ
に対して行うべき特定のステップに応じて、ピクセルパ
イプライン592または593にオペランドとしてこのピクセ
ルデータを提供する。ピクセルパス制御部850は、ラス
タ処理を行うことによってラスタ処理装置570にピクセ
ルデータを生成させるための制御信号を生成し得る。

【００５３】これと並行して、ピクセルパス制御部850
は、透過処理装置675に透過処理用信号を受信させて、
ラスタ処理装置675によって生成されたピクセルデータ
に対応する透過マスクを生成させ得る。ディスプレイメ
モリ140は、透過マスクを用いて、ラスタ処理装置570に
よって生成されたピクセルデータの部分集合のみを選択
的に格納し得る。ピクセルパス制御部850は、ある移動
処理におけるデスティネーション領域に対応するメモリ
位置にピクセルデータを格納させ得る。このように、ピ
クセルパス制御部850は、表示ブロック移動処理ととも
に、他の処理（透過処理等）を行わせることができる。

【００５４】ピクセルFIFO 560は、ラスタ処理の実行に
よって生成された64ビットのピクセルデータワードをラ
スタ処理装置570から受け取り得る。ピクセルFIFO 560
は、受け取ったピクセルデータを、メモリバス124を介
してディスプレイメモリ140に格納し得る。４つ以上の
オペランドを用いてラスタ処理を行うために、ピクセル
FIFO 560は、ラスタ処理装置570によって生成されたピ
クセルデータを、反復処理の次の１回を行う際のオペラ
ンドとして、バス822を介してマルチプレクサ505に送り
得る。ピクセルFIFO 560は、複合(multiple)64ビットピ
クセルワードを、１回のバースト転送によってディスプ
レイメモリ140に転送し得る。好適な実施形態において
は、ピクセルFIFO 560は、最大32個の64ビットワードを
格納して、その全データを１回のバースト転送によって
転送し得る。

【００５５】第４のパイプライン594は補間装置680を含
み、入力ビデオデータに対応するビデオ画像の拡大また
は縮小を行い得る。補間装置680は、入力ビデオデータ
の２本の走査ラインに対応するピクセルデータを、パイ
プライン592および593からそれぞれ受け取り、入力ビデ
オピクセルデータを補間し、これにより、拡大または縮
小ビデオ画像のピクセルデータを生成し得る。補間装置
680は、生成されたピクセルデータをパイプライン592に
送り得る。補間装置680の実施形態の１つは、本明細書
中に参考として援用される、1995年９月28日に出願され
た同時係属中米国特許出願であるシリアル番号08/536,5
53号、“A Method and Apparatus for Minimizing Numb
er of Pixel Data Fetches Required for a Stretch Op
erationof Video Images”に記載されている。

【００５６】パイプライン591は、メモリインターフェ
ース回路509、コンバータ521、バレルシフタ540、およ
び、各ラスタ処理においてオペランド２を処理するため
のオペランド記憶装置２（OSU2）530を含み得る。メモ
リインターフェース回路509は、マルチプレクサ505から
ピクセルデータを受け取り、ピクセルデータが単色ピク
セルデータあるいはカラーピクセルデータのいずれを含
んでいるかに応じて、ピクセルデータをコンバータ521
あるいはバレルシフタ540のいずれかに送り得る。

【００５７】ピクセルデータが単色ピクセルデータを含
んでいる場合、メモリインターフェース回路509は、そ
の単色ピクセルデータをコンバータ521に提供し得る。
コンバータ521は、単色ピクセルデータをカラーピクセ
ルデータに変換し得る。好適な実施形態におけるコンバ
ータ521は、各単色ピクセルデータビットを、コンピュ
ータシステム100のユーザによって特定されるフォーマ
ットに変換し得る。コンバータ521の実施形態の１つ
は、本明細書中に参考として援用される、1995年12月19
日に出願された同時係属中米国特許出願である代理人整
理番号CRUS-0036（シリアル番号はまだ付与されていな
い）、“A Method and Apparatus for Converting Mono
chrome Pixel Data to Color Pixel Data”に記載され
ている。

【００５８】マルチプレクサ505から受け取ったピクセ
ルデータがカラーピクセルデータを含んでいる場合、メ
モリインターフェース回路509は、そのカラーピクセル
データをバレルシフタ540に提供し得る。バレルシフタ5
40は、レジスタ511から受け取ったカラーピクセルデー
タを回転させて (rotate)、必要な桁合せを行う。例え
ば、必要なピクセルデータがビット位置８から配置され
ている場合、バレルシフタ540はカラーピクセルデータ
をビット８個分（ビット０〜ビット７に相当）だけシフ
トさせることにより、必要なピクセルデータを最下位ビ
ットから始まるように配置し得る。バレルシフタ540
は、回転させたカラーピクセルデータをOSU2 530に送
る。

【００５９】SRAM 512、レジスタ513、コンバータ522、
およびバレルシフタ541を備えている（オペランド１を
処理するための）第２のパイプライン592は、第１のパ
イプライン591と同様に動作することが可能であり、各
クロックサイクル中に、オペランド１用の64ビットのワ
ードをOSU1 531内に格納し得る。ただし、バレルシフタ
541は、拡大または縮小したビデオ画像に対応するピク
セルデータを補間装置680から受け取り、このピクセル
データを、OSU1 531を介して、オペランド１として提供
し得る。第３のパイプライン593は、オペランド０をバ
ッファリングしてOSU0 532に提供するSRAM 514を含み得
る。

【００６０】ラスタ処理装置570は、OSU1 531、OSU0 53
2およびOSU2 530のそれぞれから（ソースオペランド、
デスティネーションオペランド、およびパターンオペラ
ンドと呼ばれる）３つのオペランドを受け取り、ラスタ
処理を実行してピクセルデータを生成し得る。ラスタ処
理は、例えば、この３つのオペランドの全てあるいはそ
の部分集合のブール論理処理を含み得る。必要なオペラ
ンドが３つ未満であるラスタ処理もあり、そのような場
合には、対応OSUのオペランド出力が使用されない場合
もある。これらのオペランドに対して行うべき論理処理
の種類を特定するラスタ処理コードは、グラフィックス
コントローラ120内のレジスタによって特定され得る。

【００６１】従って、本発明のグラフィックスコントロ
ーラ回路120は、ピクセルデータをディスプレイメモリ1
40のある部分から別の部分に移動して移動処理を行う間
に、ラスタ処理あるいは透過処理等の他の処理を行うこ
とができる。

【００６２】図８は、転送エンジン840を示すブロック
図である。転送エンジン840は、図９のフローチャート
に示す方法に従ってピクセルデータを転送し得る。転送
エンジン840は、加算器910および920、デスティネーシ
ョン開始位置レジスタ945、減算器930、ソース開始位置
レジスタ940、ＸＹ範囲レジスタ950、フェッチ計算器９
７０、リニアアドレス生成器９７５、およびタイルサイ
ズレジスタ960を含み得る。

【００６３】図５、図８および図９を参照して、ソース
領域ABCDのビデオ画像をデスティネーション領域JKLMに
移動するために、ホスト110は、レジスタ945、940およ
び950を適切な値に設定し、画像移動処理を開始するコ
マンドを送ることができる。ステップ700において、ホ
スト110は、デスティネーション開始位置レジスタ945
を、デスティネーション領域の開始アドレス（ピクセル
ポイントＪ）のＸ、Ｙ座標に設定し得る。例えば、デス
ティネーション開始位置レジスタ945には、デスティネ
ーション領域JKLMのポイントＪのＸ座標およびＹ座標を
表す値である374および20がロードされ得る。図５に示
されるように、ピクセルポイントＫ、Ｌ、およびＭの
（Ｘ、Ｙ）座標は、それぞれ、（450、20）、（450、3
9）および（374、39）である。

【００６４】ステップ705において、ホスト110は、ソー
ス開始位置レジスタ940に、ソース領域の開始アドレス
のＸ、Ｙ座標を設定し得る。従って、ソース開始位置レ
ジスタ940は、ピクセルポイントＡのＸ、Ｙ座標（130、
60）に設定され得る。ステップ715において、ホスト110
は、ＸＹ範囲レジスタ950に、ソース（あるいはデステ
ィネーション）矩形領域のＸ範囲およびＹ範囲を設定し
得る。従って、ソース領域ABCDからデスティネーション
領域JKLMに画像を移動するために、Ｘ範囲およびＹ範囲
の値は、それぞれ、80（即ち、450−370）および19（即
ち、39−20）に設定され得る。次に、ホスト110は、画
像移動処理を開始するコマンドを送り得る。

【００６５】グラフィックスコントローラ回路120は、
図９に示されるステップ720〜ステップ770を実行して、
デスティネーション領域JKLMに対応する矩形領域JQOP、
KROQ、LSOR、およびMPOSのそれぞれを転送し得る。図５
に示されるように、これらのサブ領域は、Ｘタイル境
界、Ｙタイル境界およびデスティネーション領域境界線
によって定義される。

【００６６】このようなサブ領域内の全ピクセルデータ
を格納するのに十分な記憶スペースが内部バッファにな
い場合もあり、そのような場合、グラフィックスコント
ローラ120は、１回のバースト転送において、このサブ
領域の一部分（やはり矩形）だけを転送し得る。例え
ば、（グラフィックスコントローラ120が受け取ったピ
クセルデータをバッファリングする）SRAM 510、512お
よび514には、ピクセルデータの中の128バイトだけしか
格納できないので、グラフィックスコントローラ回路12
0は、128バイトを越えるピクセルデータを一連の非反復
処理によって受け取ることはできない。

【００６７】従って、ステップ720において、フェッチ
計算器970は、Ｙタイル境界を横断せずに格納できるデ
スティネーションブロック内のＸ方向ピクセル数（以
下、Ｘカウント値と呼ぶ）を決定し得る。よって、実際
には、フェッチ計算器970は、図５のラインJQ上にある
ピクセルの数の決定し、Ｘカウントレジスタ985にＸカ
ウント値を設定する。従って、ソース領域ABCDからデス
ティネーション領域JKLMに画像を移動する間に、Ｘカウ
ントレジスタ985の値は10（即ち、384−374）に設定さ
れ得る。

【００６８】ステップ725において、フェッチ計算器970
は、１回のブロック転送あるいはバースト転送によって
取り出し得る、Ｘカウント分の長さを有する走査ライン
の数を決定し得る。グラフィックスコントローラ回路12
0は、１回のブロック転送で128バイトを越える取出しを
行うことはできないので、フェッチ計算器970は、128を
Ｘカウント値で除算し、これにより、取り出すべき走査
ラインの数を決定し得る。

【００６９】従って、Ｘカウントの値が65〜128の間に
ある場合、フェッチ計算器970は、取り出すべき走査ラ
インは１本であると決定し得る。Ｘカウントの値が33〜
64の間にある場合、フェッチ計算器970は、取り出すべ
き走査ラインは２本であると決定し得る。図５に示され
る例の場合、除算128/10の商は12であるので、フェッチ
計算器970は取り出すべき走査ラインは12本であると決
定し得る。

【００７０】ステップ730において、フェッチ計算器970
は、ソース開始位置レジスタ940内に格納されたＸ座標
およびＹ座標をさらに調べて、ステップ725において決
定された本数の走査ラインを取り出した場合に、Ｘタイ
ル境界の横断が（ソース領域において）生じるかどうか
を判定する。このようなＸタイル境界の横断が生じる場
合、フェッチ計算器970は、ステップ725およびステップ
720において決定された矩形領域に対応するピクセルデ
ータの取出しを複数回のパスに分けて行い得る。

【００７１】従って、図５に示される例の場合、ソース
領域ABCDの開始アドレスから12本の走査ラインを取り出
した場合、開始ポイントＡの座標が（130、60）である
ので、Ｘタイル境界（Ｘタイル軸64）を横切る結果とな
る。ステップ735において、フェッチ計算器970は、Ｙカ
ウントレジスタ980に、処理中のソースタイル内にある
走査ラインの数（以下、Ｙカウント値と呼ぶ）である４
（64−60）を設定する。

【００７２】ステップ736において、メモリ状態マシン
(memory state machine)901は、リニアアドレス生成器9
75に制御信号を生成し、これにより、Ｙカウントレジス
タ980およびＸカウントレジスタ985によって定義される
矩形領域に対応するピクセルデータを１回のバースト転
送あるいはブロック転送によって取り出す。Ｘカウント
レジスタ985の値は、各ピクセルデータが取り出される
度にデクリメントされ得る。Ｙカウントレジスタ980内
のデータは、Ｘカウントレジスタ985のデータが０にな
ったときにデクリメントされ得る。Ｙカウントレジスタ
980のデータが０になると、その回のパスについて転送
が完了する。

【００７３】従って、図５に示される例の場合、10個の
ピクセルデータをそれぞれ含む４本の走査ラインを取り
出し得る。グラフィックスコントローラ120は、ステッ
プ736において取り出したデータに対してラスタ処理を
行い得る。ステップ737において、加算器920は、ソース
開始位置レジスタ940のＹ座標にＹカウント値を加算し
得る。加算器910は、デスティネーション開始位置レジ
スタ945のＹ座標にＹカウント値を加算し得る。減算器9
30は、ＸＹ範囲レジスタ950内に格納されているＹ範囲
値からＹカウント値を減じ得る。

【００７４】グラフィックスコントローラ回路120は、
ステップ720およびステップ725において決定された、ソ
ースサブ領域の一部分からのピクセルデータの取出しが
完了するまで、ステップ735〜ステップ737を繰り返し行
い得る。図５に示される例の場合、フェッチ計算器970
は、Ｙカウントレジスタに８を設定し、更新されたデス
ティネーション開始位置レジスタ945によって特定され
る開始ポイントから８本の走査ラインを取り出し得る。

【００７５】しかし、ステップ730において、タイル境
界の横断が検出されなかった場合、ステップ740におい
て、Ｙカウントレジスタ980はステップ725において決定
された数（以下、Ｙカウント値と呼ぶ）に設定され得
る。ステップ745においては、ステップ736と同様に、メ
モリ状態マシン901はリニアアドレス生成器975に制御信
号を生成し、これにより、Ｙカウントレジスタ980およ
びＸカウントレジスタ985によって定義される矩形領域
に対応するピクセルデータを１回のバースト転送あるい
はブロック転送によって取り出し得る。ステップ747に
おいては、ステップ737と同様に、レジスタ940、945お
よび950が更新され得る。

【００７６】ステップ750において、グラフィックスコ
ントローラ回路120は、ステップ737またはステップ745
において取り出したピクセルデータに対してラスタ処理
を実行することによって生成されるピクセルデータの全
てを、１回のブロック転送によって格納し得る。従っ
て、タイル境界に対するデスティネーション領域の相対
的な位置に応じて、本発明の転送方法が最適化され得る
ことが理解される。

【００７７】グラフィックスコントローラ回路120は、
ソースサブ領域のピクセルデータがデスティネーション
サブ領域に対応するメモリ位置に完全に転送されるま
で、ステップ720〜ステップ760を繰り返し行い得る。図
５の例を参照して、ソースサブ領域BFIEを転送する場
合、反復処理の各回においてＸカウントは70（QK＝70）
であり、128バイトに適合する完全な走査ラインは１本
だけであり得るので、ステップ720〜ステップ750を１回
実行する度にグラフィックスコントローラ回路120が転
送し得る走査ラインは１本だけであり得る。従って、ソ
ースサブ領域BFIEを転送するために、グラフィックスコ
ントローラ回路120は、ステップ720〜ステップ750を12
回（サブ領域BFIE内の走査ライン12本に対応）実行し得
る。

【００７８】従って、グラフィックスコントローラ回路
120は、サブ領域AEIH、BFIE、DHIG、およびCGIFのそれ
ぞれを転送するために、その都度ステップ700〜ステッ
プ720を実行し得る。各サブ領域の転送が終了する度
に、ＸＹ範囲レジスタ950、デスティネーション開始位
置レジスタ940、およびソース開始位置レジスタ945は、
元の値（即ち、ピクセルデータの転送を開始する前の
値）に戻される。例えば、サブ領域AEIHおよびBFIEの転
送終了後、Ｘ範囲をABに戻すことが必要であり得る。従
って、このような元の値を保存するために、グラフィッ
クスコントローラ回路120内にはテンポラリレジスタが
設けられ得る。

【００７９】画像移動処理に関して本発明を説明してい
るが、本発明が、ある領域から他の領域にピクセルデー
タを転送し得る他のあらゆる処理に関連して実施可能で
あることが理解される。

【００８０】本明細書中においては、本発明の好適な実
施形態および様々な代替的な実施形態を詳細に開示およ
び記載したが、本発明の概念および範囲から逸脱するこ
となく、本発明の形態および詳細部分に関する様々な変
更が可能であることは当業者には明らかである。

【００８１】

【発明の効果】本発明によれば、メモリ回路のある領域
に格納されたピクセルデータをメモリ回路の他の領域に
転送する際、異なるメモリロウにわたって連続するアク
セスの回数を減らし、それによってシステムのパフォー
マンスを向上させる方法および装置を提供することがで
きる。

【図面の簡単な説明】

【図１】入力表示データをディスプレイメモリに格納
し、かつ表示信号を生成することによってディスプレイ
装置上に画像を表示し得るグラフィックスコントローラ
回路を備えたコンピュータシステムのブロック図であ
る。

【図２】ディスプレイメモリのブロック図であり、表示
ピクセルデータを格納する走査ライン順スキームを示す
図である。

【図３】ディスプレイ装置が備えているディスプレイス
クリーンのブロック図であり、コンピュータシステムの
ユーザによって特定され得る画像移動処理を示す図であ
る。

【図４】ディスプレイメモリのブロック図であり、表示
ピクセルデータを格納するタイル化スキームを示す図で
ある。

【図５】タイル化スキームを表す図であり、デスティネ
ーション領域がタイル境界を横切る場合の画像移動処理
の一例を示す図である。

【図６】ピクセルパスブロックおよび転送エンジンを備
えた本発明のグラフィックスコントローラ回路のブロッ
ク図である。

【図７】入力ピクセルデータに対してラスタ処理を行う
ことによって表示ピクセルデータを生成し得るピクセル
パスブロックを示すブロック図である。

【図８】本発明によるピクセルデータの矩形領域の転送
を行い得る転送エンジンを示すブロック図である。

【図９】画像移動処理を行う際に、本発明のグラフィッ
クスコントローラ回路によって行われるステップを示す
フローチャートである。

【符号の説明】

１１０ ホスト １２０ グラフィックスコントローラ １３０ ディスプレイ装置 １４０ ディスプレイメモリ ５７０ ラスタ処理装置 ６７５ 透過処理装置 ８２０ ピクセルパスブロック ８３０ メモリ制御ブロック ８４０ 転送エンジン ８５０ ピクセルパス制御部

フロントページの続き (71)出願人 595158337 3100 Ｗｅｓｔ Ｗａｒｒｅｎ Ａｖｅｎ ｕｅ，Ｆｒｅｍｏｎｔ，Ｃａｌｉｆｏｒｎ ｉａ 94538，Ｕ．Ｓ．Ａ. (72)発明者 マーク エミル ボニーレキー アメリカ合衆国 ワシントン 98105， シアトル， 41エスティー アベニュー エヌイー 4625 (72)発明者 バーノン デニス ハス アメリカ合衆国 ワシントン 98008， ベレブー， ウエスト レイク サマミッ シュ パークウェイ エスイー 2406 (72)発明者 ジェフリー マイケル ホルメス アメリカ合衆国 ワシントン 98136， シアトル， 49ティーエイチ エスダブリ ュー 5424 (72)発明者 リチャード チャールズ アンドリュー オウェン アメリカ合衆国 ワシントン 98118， シアトル， 39ティーエイチ アベニュー エス． 3810 (72)発明者 ローレン エモリー リンスタッド アメリカ合衆国 ワシントン 98058， レントン， イー． スプリング レイク ドライブ エスイー 18636 (72)発明者 ブラッドレー アンドリュー メイ アメリカ合衆国 カリフォルニア 95125, サン ホゼ， ミネソタ アベニュー 1203

Claims (17)

【特許請求の範囲】
1. 【請求項１】 ビデオ画像のピクセルデータを、タイル
   化スキームに従ってメモリ回路内に含まれる１組のメモ
   リ位置に格納するコンピュータシステムにおいて、該メ
   モリ回路内の１組のピクセルデータをソース領域に対応
   するメモリ位置からデスティネーション領域に対応する
   メモリ位置に転送する方法であって、該デスティネーシ
   ョン領域および該ソース領域のそれぞれは１組の境界線
   によって定義され、該タイル化スキームは該ビデオ画像
   を表示するディスプレイスクリーン上に複数のタイルを
   含み、該複数のタイルは１組のＸタイル境界および１組
   のＹタイル境界によって形成され、該デスティネーショ
   ン領域が少なくとも１つのＸタイル境界および少なくと
   も１つのＹタイル境界を横切る場合に、該方法は、 該デスティネーション領域を、該少なくとも１つのＸタ
   イル境界と、該少なくとも１つのＹタイル境界と、該デ
   スティネーション領域の該１組の境界線とによって定義
   される１組のデスティネーション矩形サブ領域に分割す
   るステップと、 該ソース領域に含まれるあるソース矩形サブ領域のピク
   セルデータを取り出すステップであって、該ソース矩形
   サブ領域は該１組のデスティネーション矩形サブ領域に
   含まれるあるデスティネーション矩形サブ領域に対応す
   る、取り出すステップと、 あるソース矩形サブ領域から取り出したピクセルデータ
   を、該デスティネーションサブ領域に対応するメモリ位
   置に格納するステップと、を包含する方法。
2. 【請求項２】 ピクセルデータを前記取り出すステップ
   は、 １回のブロック転送によって取り出し得るピクセルデー
   タ数を決定するステップと、 複数の連続的な反復処理の中の１回においては該ピクセ
   ルデータ数以下のピクセルデータを取り出すステップ
   と、 をさらに包含する、請求項１に記載の方法。
3. 【請求項３】 ピクセルデータを前記格納するステップ
   は、前記ピクセルデータ数以下のピクセルデータを前記
   取り出すステップにおいて取り出されたピクセルデータ
   を、１回のブロック転送によって格納するステップをさ
   らに包含する、請求項２に記載の方法。
4. 【請求項４】 前記ピクセルデータ数以下のピクセルデ
   ータを前記取り出すステップは、前記ビデオ画像の走査
   ラインに含まれるピクセルデータを取り出すステップを
   さらに包含する、請求項３に記載の方法。
5. 【請求項５】 あるソース矩形サブ領域のピクセルデー
   タを前記取り出すステップは、 該ソース矩形がタイル境界を横切るかどうかを決定する
   ステップ(a)と、 該ソース矩形サブ領域がタイル境界を横切る場合には、
   該ソース矩形サブ領域のピクセルデータを複数回の反復
   処理によって取り出すステップ(b)と、 該ソース矩形サブ領域がタイル境界を横切らない場合に
   は、該ソース矩形サブ領域のピクセルデータを一連の非
   反復処理(a single iteration)によって取り出すステッ
   プ(c)と、をさらに包含する、請求項１に記載の方法。
6. 【請求項６】 あるソース矩形サブ領域のピクセルデー
   タを前記取り出すステップは、請求項５のステップ(b)
   に記載の複数回の連続的な反復処理によって取り出した
   ピクセルデータを１回のブロック転送によって格納する
   ステップをさらに包含する、請求項５に記載の方法。
7. 【請求項７】 ビデオ画像のピクセルデータをタイル化
   スキームに従ってメモリ回路内に含まれる１組のメモリ
   位置に格納するコンピュータシステムにおいて、該メモ
   リ回路内の１組のピクセルデータを、ソース領域に対応
   するメモリ位置からデスティネーション領域に対応する
   メモリ位置に転送する方法であって、該デスティネーシ
   ョン領域および該ソース領域のそれぞれは１組の境界線
   によって定義され、該タイル化スキームは、１組のＸタ
   イル境界および１組のＹタイル境界によって形成される
   複数のタイルを含み、該デスティネーション領域が少な
   くとも１つのＸタイル境界および少なくとも１つのＹタ
   イル境界を横切る場合に、該方法は、 該デスティネーション領域を、該少なくとも１つのＸタ
   イル境界と、該少なくとも１つのＹタイル境界と、該デ
   スティネーション領域の該境界線とによって定義される
   １組のデスティネーション矩形サブ領域に分割するステ
   ップ(a)と、 １回のブロック転送によって取り出し得るピクセルデー
   タ数を決定するステップ(b)と、 ステップ(b)において決定されたピクセルデータ数に適
   合する、１つのデスティネーション矩形サブ領域内の走
   査ライン数を決定するステップであって、該デスティネ
   ーションサブ領域は該１組のデスティネーション矩形サ
   ブ領域に含まれる、ステップ(c)と、 該デスティネーション矩形サブ領域の開始アドレスのＹ
   座標を調べて、該走査ライン数の走査ラインを取り出す
   場合にＸタイル境界の横断が生じるかどうかを決定する
   ステップ(d)と、 該走査ライン数の走査ラインを取り出す場合にＸタイル
   境界の横断が生じる場合には、該走査ライン数の走査ラ
   インのピクセルデータを複数回のブロック転送によって
   取り出すステップ(e)と、 該走査ライン数の走査ラインを取り出す場合にＸタイル
   境界の横断が生じない場合には、該走査ライン数の走査
   ラインのピクセルデータを１回のブロック転送によって
   取り出すステップ(f)と、 ステップ(f)またはステップ(e)において取り出されたピ
   クセルデータを１回のブロック転送によって格納するス
   テップ(g)と、を包含する方法。
8. 【請求項８】 コンピュータシステム内のメモリに関連
   して動作するグラフィックスコントローラ回路であっ
   て、該メモリはビデオ画像に対応するピクセルデータを
   タイル化スキームに従って格納し、該タイル化スキーム
   はディスプレイスクリーン上に複数のタイルを含み、該
   複数のタイルは１組のＸタイル境界および１組のＹタイ
   ル境界によって定義され、該グラフィックスコントロー
   ラ回路はソース領域に対応する１組のピクセルデータを
   デスティネーション領域に対応するメモリ位置に転送
   し、該デスティネーション領域および該ソース領域のそ
   れぞれは１組の境界線によって定義され、該デスティネ
   ーション領域が少なくとも１つのＸタイル境界および少
   なくとも１つのＹタイル境界を横切る場合に、 該１組のピクセルデータを受け取り、１組の入力ピクセ
   ルデータに対してラスタ処理を行うことによって１組の
   表示ピクセルデータを生成するラスタ処理手段と、 該メモリから該１組のピクセルデータを取り出して該ピ
   クセルパスブロックに提供する転送エンジンであって、
   該転送エンジンは、該デスティネーション領域を、該少
   なくとも１つのＸタイル境界と、該少なくとも１つのＹ
   タイル境界と、該デスティネーション領域の該境界線と
   によって定義される１組のデスティネーション矩形サブ
   領域に分割し、該転送エンジンは該ソース領域に含まれ
   るあるソース矩形サブ領域のピクセルデータを取り出
   し、該ソース矩形サブ領域は該１組のデスティネーショ
   ン矩形サブ領域に含まれるあるデスティネーション矩形
   サブ領域に対応する、転送エンジンと、 該ラスタ処理手段によって生成される該１組の表示ピク
   セルデータを格納するメモリ制御装置と、を備えている
   グラフィックスコントローラ回路。
9. 【請求項９】 前記転送エンジンは、前記１組のデステ
   ィネーション矩形ブロックのそれぞれに対応するソース
   矩形サブ領域のピクセルデータの部分集合をシーケンシ
   ャルに取り出し、該ピクセルデータの部分集合を前記ピ
   クセルパスブロックに提供し、該ピクセルデータの部分
   集合は該１組のピクセルデータに含まれる、請求項８に
   記載のグラフィックスコントローラ回路。
10. 【請求項１０】 前記転送エンジンは、 前記デスティネーション領域の開始アドレスのＸ、Ｙ座
    標を格納するデスティネーション開始レジスタと、 前記ソース領域の開始アドレスのＸ、Ｙ座標を格納する
    ソース開始レジスタと、 該転送するべきソース領域のＸ範囲およびＹ範囲を格納
    するＸＹ範囲レジスタと、 Ｘタイル方向の取り出すべきピクセルデータ数を格納す
    るＸカウントレジスタと、 取り出すべき走査ライン数を格納するＹカウントレジス
    タと、 該１組のピクセルデータのそれぞれを取り出すためのメ
    モリアドレスを生成するリニアアドレス生成器と、 該リニアアドレス生成器に、該Ｘカウントレジスタおよ
    び該Ｙカウントレジスタに格納された値に応じたメモリ
    アドレスを生成させるメモリ状態マシンと、 該取り出すべき走査ライン数と、該Ｘタイル方向の取り
    出すべきピクセルデータ数とを決定するフェッチ計算器
    であって、該デスティネーション矩形サブ領域のそれぞ
    れの、Ｘ方向にそって存在するピクセル数に基づいて、
    該Ｘタイル方向の取り出すべきピクセルデータ数を決定
    するフェッチ計算器と、を備えている、請求項９に記載
    のグラフィックスコントローラ回路。
11. 【請求項１１】 前記グラフィックスコントローラ回路
    が受け取ったピクセルデータの全てをバッファリングす
    るレジスタをさらに備え、該レジスタは所定の最大デー
    タ量を格納する、請求項10に記載のグラフィックスコン
    トローラ回路。
12. 【請求項１２】 前記フェッチ計算器は、前記所定の最
    大データ量と、前記Ｘ方向の取り出すべきピクセル数と
    に基づいて、前記取り出すべき走査ライン数を決定す
    る、請求項11に記載のグラフィックスコントローラ回
    路。
13. 【請求項１３】 ビデオ画像をディスプレイスクリーン
    上に表示するコンピュータシステムであって、該ディス
    プレイスクリーンは１組のＸタイル境界と１組のＹタイ
    ル境界とによって定義される１組のタイルに分割され、
    該コンピュータシステムは、 該ディスプレイスクリーン上のソース領域内に含まれる
    該ビデオ画像の一部分をデスティネーション領域に移動
    する処理を行い、 複数のメモリ位置を有し、該ソース領域に対応する１組
    のピクセルデータを該１組のタイルに従って格納するメ
    モリと、 該デスティネーション領域に対応する該１組のメモリ位
    置に該１組のピクセルデータを転送するグラフィックス
    コントローラ回路であって、該デスティネーション領域
    および該ソース領域のそれぞれは１組の境界線によって
    定義され、該デスティネーション領域が少なくとも１つ
    のＸタイル境界および少なくとも１つのＹタイル境界を
    横切り、 該１組のピクセルデータを受け取り、第１の組の入力ピ
    クセルデータに対してラスタ処理を行うことによって１
    組の表示ピクセルデータを生成するピクセルパスブロッ
    クと、 該メモリから該１組のピクセルデータを取り出して該ピ
    クセルパスブロックに提供する転送エンジンであって、
    該転送エンジンは、該デスティネーション領域を、該少
    なくとも１つのＸタイル境界と、該少なくとも１つのＹ
    タイル境界と、該デスティネーション領域の該境界線と
    によって定義される１組のデスティネーション矩形サブ
    領域に分割し、該転送エンジンは、該ソース領域に含ま
    れる第１のソース矩形サブ領域のピクセルデータを取出
    し、該第１のソース矩形サブ領域は該１組のデスティネ
    ーション矩形サブ領域に含まれる第１のデスティネーシ
    ョン矩形サブ領域に対応する、転送エンジンと、 該ピクセルパスブロックによって生成された該１組の表
    示ピクセルデータを格納するメモリ制御装置と、 を有するグラフィックスコントローラ回路と、を備えて
    いるコンピュータシステム。
14. 【請求項１４】 前記転送エンジンは、前記１組のデス
    ティネーション矩形ブロックのそれぞれに対応するソー
    ス矩形サブ領域のピクセルデータの部分集合をシーケン
    シャルに取り出し、該ピクセルデータの部分集合を前記
    ピクセルパスブロックに提供し、該ピクセルデータの部
    分集合は該１組のピクセルデータに含まれる、請求項13
    に記載のコンピュータシステム。
15. 【請求項１５】 前記転送エンジンは、 前記デスティネーション領域の開始アドレスのＸ、Ｙ座
    標を格納するデスティネーション開始レジスタと、 前記ソース領域の開始アドレスのＸ、Ｙ座標を格納する
    ソース開始レジスタと、 該転送するべきソース領域のＸ範囲およびＹ範囲を格納
    するＸＹ範囲レジスタと、 Ｘタイル方向の取り出すべきピクセルデータ数を格納す
    るＸカウントレジスタと、 取り出すべき走査ライン数を格納するＹカウントレジス
    タと、 該１組のピクセルデータのそれぞれを取り出すためのメ
    モリアドレスを生成するリニアアドレス生成器と、 該リニアアドレス生成器に、該Ｘカウントレジスタおよ
    び該Ｙカウントレジスタに格納された値に応じたメモリ
    アドレスを生成させるメモリ状態マシンと、 該取り出すべき走査ライン数と、該Ｘタイル方向の取り
    出すべきピクセルデータ数とを決定するフェッチ計算器
    であって、該デスティネーション矩形サブ領域のそれぞ
    れのＸ方向のピクセル数に基づいて、該Ｘタイル方向の
    取り出すべきピクセルデータ数を決定するフェッチ計算
    器と、を備えている、請求項14に記載のコンピュータシ
    ステム。
16. 【請求項１６】 前記グラフィックスコントローラ回路
    が受け取ったピクセルデータの全てをバッファリングす
    るレジスタをさらに備え、該レジスタは所定の最大デー
    タ量を格納する、請求項15に記載のコンピュータシステ
    ム。
17. 【請求項１７】 前記フェッチ計算器は、前記所定の最
    大データ量と、前記Ｘ方向の取り出すべきピクセル数と
    に基づいて、前記取り出すべき走査ライン数を決定す
    る、請求項16に記載のコンピュータシステム。