JPH10135376A - Semiconductor device and production thereof - Google Patents

Semiconductor device and production thereof

Info

Publication number
JPH10135376A
JPH10135376A JP8287799A JP28779996A JPH10135376A JP H10135376 A JPH10135376 A JP H10135376A JP 8287799 A JP8287799 A JP 8287799A JP 28779996 A JP28779996 A JP 28779996A JP H10135376 A JPH10135376 A JP H10135376A
Authority
JP
Japan
Prior art keywords
wiring board
mold
semiconductor device
resin
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8287799A
Other languages
Japanese (ja)
Inventor
Tsutomu Nakamaru
力 中丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Hitachi Hokkai Semiconductor Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Hokkai Semiconductor Ltd, Hitachi Ltd filed Critical Hitachi Hokkai Semiconductor Ltd
Priority to JP8287799A priority Critical patent/JPH10135376A/en
Publication of JPH10135376A publication Critical patent/JPH10135376A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

PROBLEM TO BE SOLVED: To enhance adhesion between a mold resin and a wiring board without prolonging the cure time at the time of molding a semiconductor device. SOLUTION: The semiconductor device 1 comprises a semiconductor chip 3 in which an integrated circuit is formed, a wiring board 4 comprising an insulating base material and a wiring metallization formed thereon and mounting the semiconductor chip 3 on one side thereof, a mold resin 7 for sealing the semiconductor chip 3 while being bonded to the sealing region of the wiring board 4, and a plurality of bumps projecting from the other side of the wiring board 4 and connected electrically with the semiconductor chip 3 through the wiring metallization wherein a recess 9 is made in a sealing region corresponding to the vicinity of the gate 16 of a molding die 11.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法に関し、特に、配線基板上に搭載された半導
体チップが樹脂封止された半導体装置に適用して有効な
技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly, to a technique effective when applied to a semiconductor device in which a semiconductor chip mounted on a wiring board is resin-sealed.

【0002】[0002]

【従来の技術】配線基板上に搭載された半導体チップを
モールド樹脂で封止したたとえばBGA(Ball Grid Ar
ray )など基板タイプの片側モールド構造を有する半導
体装置では、モールド後、配線基板に付着形成されたラ
ンナをゲート位置で切断除去するゲートブレークが行わ
れる。そして、ゲートブレーク時におけるランナと配線
基板との分離を良くするため、配線基板上におけるキャ
ビティへの樹脂注入経路にはAu(金)メッキ等が施さ
れている。
2. Description of the Related Art For example, a BGA (Ball Grid Arrangement) in which a semiconductor chip mounted on a wiring board is sealed with mold resin.
In a semiconductor device having a one-sided mold structure such as a substrate type, a gate break for cutting and removing a runner attached to a wiring substrate at a gate position is performed after molding. Then, in order to improve the separation between the runner and the wiring board at the time of gate break, Au (gold) plating or the like is applied to the resin injection path to the cavity on the wiring board.

【0003】なお、半導体装置の樹脂封止技術について
詳しく記載している例としては、たとえば、日経BP社
発行、「実践講座 VLSIパッケージング技術
(下)」(1993年 5月31日発行)、 P31〜 P40がある。
Examples of detailed descriptions of resin sealing technology for semiconductor devices include, for example, Nikkei BP, “Practical Course VLSI Packaging Technology (Lower)” (issued on May 31, 1993), There are P31 to P40.

【0004】[0004]

【発明が解決しようとする課題】ここで、ゲートブレー
クを行う際には、ランナが配線基板から離反する方向、
あるいは配線基板の端部が支点になる方向に折り曲げら
れるため、モールド金型のゲート近傍に対応した箇所の
モールド樹脂が引っ張られ、ランナとともに一部が剥離
してしまうことがある。
Here, when a gate break is performed, the direction in which the runner separates from the wiring board,
Alternatively, since the end portion of the wiring substrate is bent in a direction to be a fulcrum, the mold resin at a portion corresponding to the vicinity of the gate of the mold may be pulled, and a part of the resin may be peeled off together with the runner.

【0005】これでは、モールド不良となって製品の信
頼性を損なうことになるのみならず、歩留まりの低下を
も招来する。
[0005] In this case, not only a mold defect is caused and the reliability of the product is impaired, but also the yield is reduced.

【0006】このような樹脂剥離を防止するには、モー
ルド時においてキャビティ内へ注入されたモールド樹脂
の保持時間を長くして配線基板との接着力を向上させる
ことが考えられる。
In order to prevent such resin peeling, it is conceivable to increase the holding time of the mold resin injected into the cavity during molding to improve the adhesive strength with the wiring substrate.

【0007】しかしながら、そのためにはキュアタイム
が長くなって、モールド工程でのスループットが悪化す
る。
[0007] However, this requires a long cure time and deteriorates the throughput in the molding process.

【0008】そこで、本発明の目的は、半導体装置のモ
ールドにおいて、キュアタイムを長くすることなくモー
ルド樹脂と配線基板との接着性を向上させることのでき
る技術を提供することにある。
SUMMARY OF THE INVENTION It is an object of the present invention to provide a technique capable of improving the adhesiveness between a molding resin and a wiring board without lengthening a cure time in a mold for a semiconductor device.

【0009】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.

【0010】[0010]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
SUMMARY OF THE INVENTION Among the inventions disclosed in the present application, the outline of a representative one will be briefly described.
It is as follows.

【0011】すなわち、本発明による半導体装置は、集
積回路が形成された半導体チップと、絶縁性を有するベ
ース材とこのベース材に形成された配線メタライズによ
り構成され、一方面に半導体チップが搭載された配線基
板と、この配線基板の封止領域と接着して半導体チップ
を樹脂封止するモールド樹脂と、配線基板の他方面から
突出して複数設けられ、配線メタライズを介して半導体
チップと電気的に接続された導通部材とを備えており、
モールド金型のゲート近傍に対応した封止領域の箇所に
凹部または凸部が形成されていることを特徴とするもの
である。
That is, a semiconductor device according to the present invention comprises a semiconductor chip on which an integrated circuit is formed, a base material having an insulating property, and metallization of wiring formed on the base material, and the semiconductor chip is mounted on one surface. A wiring board, a mold resin that adheres to the sealing area of the wiring board and seals the semiconductor chip with a resin, and a plurality of wiring boards protruding from the other surface of the wiring board and electrically connected to the semiconductor chip through the wiring metallization. And a connected conductive member,
A concave portion or a convex portion is formed at a location of a sealing region corresponding to a vicinity of a gate of a mold.

【0012】この半導体装置において、凹部または凸部
は配線基板のチップ搭載面に向かって幅が狭くなるよう
に形成することが望ましい。また、凹部または凸部はモ
ールド樹脂が接着している封止領域の全体にわたって形
成することができる。
In this semiconductor device, it is preferable that the concave portion or the convex portion is formed so that the width decreases toward the chip mounting surface of the wiring board. Further, the concave portion or the convex portion can be formed over the entire sealing region to which the mold resin is adhered.

【0013】本発明による半導体装置の製造方法は、集
積回路が形成された半導体チップを用意する工程と、絶
縁性を有するベース材とこのベース材に形成された配線
メタライズにより構成されるとともにモールド金型のゲ
ート近傍に対応した封止領域の箇所に凹部または凸部が
形成された配線基板を用意する工程と、半導体チップを
配線基板に搭載する工程と、配線基板をモールド金型の
キャビティにセットしてこのキャビティ内にモールド樹
脂を充填し、モールド樹脂を凹部または凸部を含む封止
領域と接着させて半導体チップを樹脂封止する工程と、
モールド金型を開いて半導体チップの樹脂封止された配
線基板を取り出す工程と、配線基板に付着形成されたラ
ンナを切断除去するゲートブレーク工程とを有すること
を特徴とするものである。
A method of manufacturing a semiconductor device according to the present invention comprises a step of preparing a semiconductor chip on which an integrated circuit is formed, a base material having an insulating property, and a metallized wiring formed on the base material. A step of preparing a wiring substrate having a concave or convex portion formed at a sealing region corresponding to the vicinity of the gate of the mold; a step of mounting a semiconductor chip on the wiring substrate; and setting the wiring substrate in a cavity of a mold. Filling the cavity with a mold resin, bonding the mold resin to a sealing region including a concave portion or a convex portion, and resin sealing the semiconductor chip;
The method includes the steps of opening a mold and taking out a resin-sealed wiring board of a semiconductor chip, and a gate break step of cutting and removing a runner attached to the wiring board.

【0014】この半導体装置の製造方法において、配線
基板は、ゲートブレーク位置が凹部または凸部よりも外
側になるようにモールド金型にセットすることが望まし
い。
In this method of manufacturing a semiconductor device, it is desirable that the wiring substrate is set in a mold so that the gate break position is outside the concave or convex portion.

【0015】上記した手段によれば、配線基板とモール
ド樹脂との接着面積が広くなって両者の接着力が向上す
るので、ゲートブレーク時において、モールド樹脂の一
部がランナとともに離反してしまうことがない。また、
短時間のうちに配線基板とモールド樹脂との間に十分な
接着力が得られるので、モールド工程におけるキュアタ
イムの短縮化を図ることができる。
According to the above-mentioned means, since the bonding area between the wiring substrate and the molding resin is increased and the bonding strength between them is improved, a part of the molding resin is separated from the runner during the gate break. There is no. Also,
Since a sufficient adhesive force can be obtained between the wiring substrate and the molding resin in a short time, the curing time in the molding process can be reduced.

【0016】[0016]

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において同一の部材には同一の符号を付
し、その繰り返しの説明は省略する。
Embodiments of the present invention will be described below in detail with reference to the drawings. In all the drawings for describing the embodiments, the same members are denoted by the same reference numerals, and the description thereof will not be repeated.

【0017】(実施の形態1)図1は本発明の一実施の
形態である半導体装置を示す断面図、図2は図1の半導
体装置の製造に用いられるモールド装置の一部を示す断
面図、図3は図2のモールド装置にモールドされる半導
体装置を示す断面図である。
(Embodiment 1) FIG. 1 is a sectional view showing a semiconductor device according to an embodiment of the present invention, and FIG. 2 is a sectional view showing a part of a molding device used for manufacturing the semiconductor device of FIG. FIG. 3 is a sectional view showing a semiconductor device to be molded in the molding device of FIG.

【0018】図1に示す半導体装置1は、集積回路が形
成された半導体チップ3とプリント実装基板とをバンプ
(導電部材)2を介して電気的に接続するBGAタイプ
のものである。
The semiconductor device 1 shown in FIG. 1 is of a BGA type in which a semiconductor chip 3 on which an integrated circuit is formed and a printed circuit board are electrically connected via bumps (conductive members) 2.

【0019】配線基板4は、たとえばエポキシ樹脂から
なり絶縁性を有するベース材4aと、このベース材4a
に形成されたたとえばCu(銅)からなる配線メタライ
ズ4bとから構成されている。ベース材4aの一方面に
形成された配線メタライズ4bは、ベース材4aを貫通
して形成されたスルーホール5内の導電性を有するコン
タクトメタル6を介して他方面の全域にわたって突出形
成されているたとえばPb/Sn(鉛/スズ)からなる
バンプ2と電気的に接続されている。また、モールド樹
脂7により樹脂封止された半導体チップ3はたとえばA
u(金)からなるボンディングワイヤ8により前記した
配線メタライズ4bと電気的に接続されている。
The wiring board 4 includes a base material 4a made of, for example, epoxy resin and having an insulating property.
And a wiring metallization 4b made of, for example, Cu (copper). The wiring metallization 4b formed on one surface of the base material 4a is formed so as to protrude over the entire area of the other surface via a conductive contact metal 6 in a through hole 5 formed through the base material 4a. For example, it is electrically connected to the bump 2 made of Pb / Sn (lead / tin). The semiconductor chip 3 resin-sealed with the mold resin 7 is, for example, A
It is electrically connected to the wiring metallization 4b by a bonding wire 8 made of u (gold).

【0020】そして、このような半導体装置1が実装さ
れれば、半導体チップ3はボンディングワイヤ8、配線
メタライズ4b、コンタクトメタル6およびバンプ2を
介してプリント実装基板と電気的に接続される。
When such a semiconductor device 1 is mounted, the semiconductor chip 3 is electrically connected to the printed circuit board via the bonding wire 8, the wiring metallization 4b, the contact metal 6, and the bump 2.

【0021】図示するように、配線基板4においてモー
ルド樹脂7が接着している領域、つまり封止領域Aのう
ち、後述するモールド金型のゲート近傍に対応した箇所
には凹部9が形成されている。
As shown in the figure, a recess 9 is formed in a region of the wiring board 4 where the mold resin 7 is adhered, that is, in a portion of the sealing region A corresponding to the vicinity of a gate of a mold die described later. I have.

【0022】このような半導体装置1が製造されるモー
ルド装置を図2に示す。
FIG. 2 shows a molding apparatus in which such a semiconductor device 1 is manufactured.

【0023】図示するモールド装置では、相対的に接近
離反移動自在に設けられた上プラテン10aと下プラテ
ン10bの対向面に、一対のモールド金型11を構成す
る上金型11aと下金型11bとがそれぞれ固定されて
いる。したがって、上下プラテン10a,10bの接近
動作により型締めが、離反動作により型開きが行われ
る。
In the illustrated molding apparatus, an upper mold 11a and a lower mold 11b which constitute a pair of molds 11 are provided on opposing surfaces of an upper platen 10a and a lower platen 10b which are relatively movable toward and away from each other. And are respectively fixed. Therefore, the mold is clamped by the approaching operation of the upper and lower platens 10a and 10b, and the mold is opened by the separating operation.

【0024】上金型11aと下金型11bとの合わせ面
には、両者を接合してなるキャビティ12が形成されて
おり、図示するように、このキャビティ12に被モール
ド対象である半導体チップ3の搭載されるとともに凹部
9を有する配線基板4が位置している。
On the mating surface of the upper mold 11a and the lower mold 11b, a cavity 12 formed by joining the two is formed. As shown, the cavity 12 has a semiconductor chip 3 to be molded. And the wiring board 4 having the concave portion 9 is located.

【0025】上金型11aには円柱状のタブレット13
が投入されるシリンダ状のポット14が下金型11bに
向かって貫通形成されており、このポット14と前記し
たキャビティ12とを連通するようにしてランナ15が
形成されている。そして、図3に示すように、ランナ1
5からキャビティ12への樹脂注入口としてゲート16
が形成されている。図示するように、ゲート16の細く
なった部分は凹部9よりも外側にくるように配線基板4
がモールド金型11にセットされている。この細い部分
は、モールド後、配線基板4からランナ15を切断除去
するゲートブレーク工程におけるブレーク位置となるの
で、ブレーク位置は凹部9から離れた位置となる。
A cylindrical tablet 13 is placed in the upper mold 11a.
Is formed to penetrate toward the lower mold 11b, and a runner 15 is formed so as to communicate the pot 14 and the cavity 12 described above. Then, as shown in FIG.
Gate 16 serves as a resin inlet from cavity 5 to cavity 12.
Are formed. As shown, the narrow portion of the gate 16 is located outside the recess 9 so that the wiring board 4
Is set on the mold 11. Since this narrow portion becomes a break position in a gate break step of cutting and removing the runner 15 from the wiring substrate 4 after molding, the break position is a position away from the recess 9.

【0026】ポット14の上方には、ポット14内のタ
ブレット13を押圧するプランジャ17が設置されてい
る。そして、所定の温度に加熱されて流動状態となった
タブレット13であるモールド樹脂7は、このプランジ
ャ17に押圧されてポット14からランナ15を通りキ
ャビティ12に注入される。これにより、キャビティ1
2にセットされた配線基板4上の半導体チップ3が樹脂
封止される。
Above the pot 14, a plunger 17 for pressing the tablet 13 in the pot 14 is provided. Then, the mold resin 7, which is the tablet 13 heated to a predetermined temperature and in a fluidized state, is pressed by the plunger 17 and injected into the cavity 12 from the pot 14 through the runner 15. Thereby, the cavity 1
The semiconductor chip 3 on the wiring board 4 set in 2 is resin-sealed.

【0027】キャビティ12と外部とを連通するように
して、樹脂注入時におけるキャビティ12内や樹脂内の
エアを外部に排出して樹脂充填を完全にするためのエア
ベント18が形成されている。
An air vent 18 is formed so that the cavity 12 and the outside are communicated with each other to exhaust air in the cavity 12 and the resin at the time of injecting the resin to the outside to complete the resin filling.

【0028】このような構造を有するモールド装置によ
り、半導体装置1は次のようにしてモールドされる。
The semiconductor device 1 is molded as follows by the molding device having such a structure.

【0029】先ず、前記したような半導体チップ3と配
線基板4とを用意し、半導体チップ3を配線基板4に搭
載する。そして、この配線基板4をキャビティ12にセ
ットしてから、上下プラテン10a,10bを接近移動
させてモールド金型11の型締めを行う。
First, the semiconductor chip 3 and the wiring board 4 as described above are prepared, and the semiconductor chip 3 is mounted on the wiring board 4. After setting the wiring board 4 in the cavity 12, the upper and lower platens 10a and 10b are moved closer to each other to clamp the mold 11.

【0030】次に、プランジャ17によりポット14内
のタブレット13を押圧し、ランナ15からキャビティ
12内へと熱硬化性のモールド樹脂7を注入して行く。
これにより、エアがエアベント18から外部に押し出さ
れるとともにキャビティ12内へモールド樹脂7が充填
され、キャビティ12に沿った形状に半導体チップ3が
樹脂封止される。
Next, the tablet 13 in the pot 14 is pressed by the plunger 17, and the thermosetting mold resin 7 is injected into the cavity 12 from the runner 15.
As a result, air is pushed out from the air vent 18 to the outside, and the cavity 12 is filled with the mold resin 7, and the semiconductor chip 3 is sealed with the resin in a shape along the cavity 12.

【0031】モールド終了後、モールド金型11を開い
て半導体チップ3の樹脂封止された配線基板4を取り出
す。そして、配線基板4に付着形成されたランナを除去
するゲートブレークを行う。
After completion of the molding, the mold 11 is opened, and the resin-sealed wiring board 4 of the semiconductor chip 3 is taken out. Then, a gate break for removing the runner attached to the wiring board 4 is performed.

【0032】ここで、ゲート16近傍に対応した封止領
域Aの箇所には凹部9が形成されているので、この箇所
では配線基板4とモールド樹脂7との接着面積が広くな
って、他の箇所に比べて両者の接着力が強固になってい
る。これにより、ゲートブレークでランナを除去して
も、モールド樹脂7の一部がランナとともに離反してし
まうことがない。
Here, since the concave portion 9 is formed at the portion of the sealing region A corresponding to the vicinity of the gate 16, the bonding area between the wiring substrate 4 and the mold resin 7 is increased at this portion, and The adhesion between the two is stronger than at the location. Thereby, even if the runner is removed by the gate break, a part of the mold resin 7 does not separate with the runner.

【0033】また、このような凹部9により短時間のう
ちに配線基板4とモールド樹脂7との間に十分な接着力
が得られるようになるので、キュアタイムが短くなり、
スループットの向上を図ることができる。具体的には、
凹部9によりキュアタイムが150secから100secへと 50s
ec短縮された。
In addition, since such a concave portion 9 allows a sufficient adhesive force to be obtained between the wiring board 4 and the mold resin 7 in a short time, the cure time is shortened,
Throughput can be improved. In particular,
The cure time is reduced from 150sec to 100sec by the recess 9 for 50s.
ec was shortened.

【0034】さらに、前述のように、ゲートブレーク位
置は凹部9から離れた位置となっているので、ランナの
引き剥がし箇所とモールド樹脂7との引き剥がし応力が
緩和されてゲートブレーク作業をスムーズに行うことが
できる。
Further, as described above, since the gate break position is located away from the concave portion 9, the peeling stress between the peeling portion of the runner and the mold resin 7 is relaxed, so that the gate breaking operation can be performed smoothly. It can be carried out.

【0035】ゲートブレークを行ったならば、配線基板
4を製品外形サイズに切断し、さらに必要な加工を施
す。これにより、図3に示す半導体装置1が得られる。
After the gate break, the wiring board 4 is cut into a product outer size, and further processed. Thus, the semiconductor device 1 shown in FIG. 3 is obtained.

【0036】(実施の形態2)図4は本発明の他の実施
の形態である半導体装置のモールド工程を示す断面図で
ある。
(Embodiment 2) FIG. 4 is a sectional view showing a molding step of a semiconductor device according to another embodiment of the present invention.

【0037】図示する半導体装置1では、配線基板4の
チップ搭載面に向かって幅が狭くなるように凹部9が形
成されているものである。なお、本実施の形態のその他
の点は、前記した実施の形態1に記載の内容と同一であ
る。
In the semiconductor device 1 shown in the drawing, the concave portion 9 is formed so that the width decreases toward the chip mounting surface of the wiring board 4. The other points of the present embodiment are the same as those described in the first embodiment.

【0038】凹部9をこのような形状とすることによ
り、モールド樹脂7が配線基板4に食い込むようになる
ので、配線基板4とモールド樹脂7との接着力がより強
固になり、モールド樹脂7の剥がれを確実に防止するこ
とが可能になる。
By forming the recess 9 in such a shape, the molding resin 7 bites into the wiring board 4, so that the adhesive force between the wiring board 4 and the molding resin 7 becomes stronger, and Peeling can be reliably prevented.

【0039】(実施の形態3)図5は本発明のさらに他
の実施の形態である半導体装置のモールド工程を示す断
面図である。
(Embodiment 3) FIG. 5 is a sectional view showing a molding process of a semiconductor device according to still another embodiment of the present invention.

【0040】この半導体装置1では、実施の形態1およ
び2に示すような凹部9ではなく、凸部19が形成され
たものである。なお、本実施の形態のその他の点も、前
記した実施の形態1に記載の内容と同一である。
In this semiconductor device 1, a convex portion 19 is formed instead of the concave portion 9 as shown in the first and second embodiments. The other points of the present embodiment are the same as those described in the first embodiment.

【0041】このように、凸部19を形成しても配線基
板4とモールド樹脂7との接着力が向上するので、モー
ルド樹脂7の剥がれを防止することができる。
As described above, since the adhesive force between the wiring board 4 and the molding resin 7 is improved even if the projections 19 are formed, the molding resin 7 can be prevented from peeling off.

【0042】(実施の形態4)図6は本発明のさらに他
の実施の形態である半導体装置のモールド工程を示す断
面図である。
(Embodiment 4) FIG. 6 is a sectional view showing a molding step of a semiconductor device according to still another embodiment of the present invention.

【0043】この半導体装置1は、実施の形態3に示す
ような凸部19が、配線基板4のチップ搭載面に向かっ
て幅が狭くなるように形成されている。なお、この実施
の形態においても、その他の点は実施の形態1に記載の
内容と同一である。
In the semiconductor device 1, the protrusion 19 as shown in the third embodiment is formed so that the width decreases toward the chip mounting surface of the wiring board 4. The other points in this embodiment are the same as those described in the first embodiment.

【0044】凸部19をこのような楔形状に形成するこ
とにより、モールド樹脂7と配線基板4とが噛み合うよ
うになるので、実施の形態2の場合と同じように両者の
接着力がより強固になってモールド樹脂7の剥がれを確
実に防止することができる。
By forming the convex portion 19 in such a wedge shape, the mold resin 7 and the wiring board 4 are engaged with each other, so that the adhesive strength between them is stronger as in the case of the second embodiment. Thus, peeling of the mold resin 7 can be reliably prevented.

【0045】以上、本発明者によってなされた発明をそ
の実施の形態に基づき具体的に説明したが、本発明は前
記実施の形態に限定されるものではなく、その要旨を逸
脱しない範囲で種々変更可能であることは言うまでもな
い。
Although the invention made by the inventor has been specifically described based on the embodiment, the invention is not limited to the embodiment, and various modifications may be made without departing from the gist of the invention. It goes without saying that it is possible.

【0046】たとえば、配線基板に形成された凹部9や
凸部19には種々の形状を採用することができ、前記し
た実施の形態に示す形状に限定されるものではない。た
とえば、凹部9であれば、図7に示すようなディンプル
を形成することができる。また、凹部9、凸部19の数
は、図4や図7に示すように、複数とすることができ
る。
For example, various shapes can be adopted for the concave portions 9 and the convex portions 19 formed on the wiring board, and are not limited to the shapes described in the above-described embodiment. For example, in the case of the recess 9, a dimple as shown in FIG. 7 can be formed. Further, the number of the concave portions 9 and the number of the convex portions 19 can be plural as shown in FIGS.

【0047】また、このような凹部9や凸部19は、配
線基板4においてモールド金型11のゲート近傍に対応
した箇所にとどまらず、封止領域Aの全体にわたって形
成してもよい。このようにすれば、配線基板4とモール
ド樹脂7との全体が強固な接着力で接合される。
In addition, such concave portions 9 and convex portions 19 may be formed not only in the portion of the wiring substrate 4 corresponding to the vicinity of the gate of the mold 11 but also in the entire sealing region A. In this way, the entire wiring substrate 4 and the molding resin 7 are joined with a strong adhesive force.

【0048】さらに、製造される半導体装置1は本実施
の形態に示すようなBGAではなく、PGA(Pin Grid
Array)といった他の基板タイプの半導体装置でもよ
い。なお、この場合には、リードピンが導電部材とな
る。そして、半導体チップ3は、ボンディングワイヤ8
ではなくバンプで接続されていてもよい。
Further, the semiconductor device 1 to be manufactured is not a BGA as shown in this embodiment, but is a PGA (Pin Grid).
Other substrate type semiconductor devices such as Array) may be used. In this case, the lead pins serve as conductive members. Then, the semiconductor chip 3 is connected to the bonding wire 8.
Instead, they may be connected by bumps.

【0049】[0049]

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば以
下のとおりである。
The effects obtained by typical ones of the inventions disclosed in the present application will be briefly described as follows.

【0050】(1).本発明の半導体装置によれば、ゲート
近傍に対応した封止領域の箇所に凹部あるいは凸部が形
成されているので、配線基板とモールド樹脂との接着面
積が広くなって両者の接着力が向上する。これにより、
ゲートブレーク時において、モールド樹脂の一部がラン
ナとともに離反してしまうことがない。したがって、半
導体装置の品質および歩留の向上を図ることができる。
(1) According to the semiconductor device of the present invention, since the concave portion or the convex portion is formed at the position of the sealing region corresponding to the vicinity of the gate, the bonding area between the wiring substrate and the mold resin is increased. Thus, the adhesive strength between the two is improved. This allows
At the time of a gate break, a part of the mold resin does not separate with the runner. Therefore, the quality and the yield of the semiconductor device can be improved.

【0051】(2).凹部あるいは凸部により短時間のうち
に配線基板とモールド樹脂との間に十分な接着力が得ら
れるので、キュアタイムが短くなってモールド工程にお
けるスループットの向上を図ることができる。
(2) Since a sufficient adhesive force can be obtained between the wiring substrate and the molding resin in a short time by the concave or convex portions, the cure time is shortened and the throughput in the molding process is improved. Can be.

【0052】(3).配線基板のチップ搭載面に向かって幅
が狭くなるように凹部や凸部を形成することで、モール
ド樹脂と配線基板とが噛み合うようになって両者の接着
力がより強固になり、モールド樹脂の剥がれを一層確実
に防止することができる。
(3) By forming the concave portion or the convex portion so that the width becomes narrower toward the chip mounting surface of the wiring substrate, the mold resin and the wiring substrate are engaged with each other, so that the adhesive strength between the two is improved. Thus, the mold resin can be more reliably prevented from peeling off.

【0053】(4).凹部や凸部を封止領域の全体にわたっ
て形成すれば、配線基板とモールド樹脂との全体が強固
な接着力で接合される。
(4) If the concave portions and the convex portions are formed over the entire sealing region, the entire wiring substrate and the molding resin are joined with a strong adhesive force.

【0054】(5).ゲートブレーク位置を凹部、凸部より
も外側になるようにすることで、ランナの引き剥がし箇
所とモールド樹脂との引き剥がし応力が緩和されてゲー
トブレーク作業をスムーズに行うことができる。
(5) By setting the gate break position outside the concave portion and the convex portion, the peeling stress between the peeling portion of the runner and the mold resin is alleviated, and the gate break operation is performed smoothly. be able to.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態1による半導体装置を示す
断面図である。
FIG. 1 is a sectional view showing a semiconductor device according to a first embodiment of the present invention;

【図2】図1の半導体装置の製造に用いられるモールド
装置の一部を示す断面図である。
FIG. 2 is a sectional view showing a part of a molding apparatus used for manufacturing the semiconductor device of FIG. 1;

【図3】図2のモールド装置にモールドされる半導体装
置を示す断面図である。
FIG. 3 is a sectional view showing a semiconductor device molded in the molding device of FIG. 2;

【図4】本発明の実施の形態2による半導体装置のモー
ルド工程を示す断面図である。
FIG. 4 is a sectional view showing a molding step of the semiconductor device according to the second embodiment of the present invention;

【図5】本発明の実施の形態3による半導体装置のモー
ルド工程を示す断面図である。
FIG. 5 is a sectional view showing a molding step of the semiconductor device according to the third embodiment of the present invention;

【図6】本発明の実施の形態4による半導体装置のモー
ルド工程を示す断面図である。
FIG. 6 is a cross-sectional view showing a molding step of a semiconductor device according to a fourth embodiment of the present invention.

【図7】本発明の変形例による半導体装置のモールド工
程を示す断面図である。
FIG. 7 is a cross-sectional view illustrating a molding step of a semiconductor device according to a modification of the present invention.

【符号の説明】[Explanation of symbols]

1 半導体装置 2 バンプ(導電部材) 3 半導体チップ 4 配線基板 4a ベース材 4b 配線メタライズ 5 スルーホール 6 コンタクトメタル 7 モールド樹脂 8 ボンディングワイヤ 9 凹部10a 上プラテン 10b 下プラテン 11 モールド金型 11a 上金型 11b 下金型 12 キャビティ 13 タブレット 14 ポット 15 ランナ 16 ゲート 17 プランジャ 18 エアベント 19 凸部 A 封止領域 Reference Signs List 1 semiconductor device 2 bump (conductive member) 3 semiconductor chip 4 wiring board 4a base material 4b wiring metallization 5 through hole 6 contact metal 7 molding resin 8 bonding wire 9 recess 10a upper platen 10b lower platen 11 molding die 11a upper die 11b Lower mold 12 Cavity 13 Tablet 14 Pot 15 Runner 16 Gate 17 Plunger 18 Air vent 19 Convex part A Sealing area

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 集積回路が形成された半導体チップと、 絶縁性を有するベース材とこのベース材に形成された配
線メタライズにより構成され、一方面に前記半導体チッ
プが搭載された配線基板と、 前記配線基板の封止領域と接着して前記半導体チップを
樹脂封止するモールド樹脂と、 前記配線基板の他方面から突出して複数設けられ、前記
配線メタライズを介して前記半導体チップと電気的に接
続された導通部材とを備え、 モールド金型のゲート近傍に対応した前記封止領域の箇
所に凹部または凸部が形成されていることを特徴とする
半導体装置。
A semiconductor substrate on which an integrated circuit is formed; a base material having an insulating property; and a wiring metallization formed on the base material, and a wiring board having the semiconductor chip mounted on one surface thereof; A mold resin that adheres to the sealing region of the wiring board and seals the semiconductor chip with a resin; and a plurality of mold resins protruding from the other surface of the wiring board are provided and electrically connected to the semiconductor chip through the wiring metallization. A conductive member, and a concave or convex portion is formed at a location of the sealing region corresponding to a vicinity of a gate of a mold.
【請求項2】 請求項1記載の半導体装置において、前
記凹部または前記凸部は前記配線基板のチップ搭載面に
向かって幅が狭くなっていることを特徴とする半導体装
置。
2. The semiconductor device according to claim 1, wherein the width of the concave portion or the convex portion decreases toward a chip mounting surface of the wiring substrate.
【請求項3】 請求項1または2記載の半導体装置にお
いて、前記凹部または前記凸部は前記モールド樹脂が接
着している前記封止領域の全体にわたって形成されてい
ることを特徴とする半導体装置。
3. The semiconductor device according to claim 1, wherein the concave portion or the convex portion is formed over the entire sealing region to which the mold resin is adhered.
【請求項4】 集積回路が形成された半導体チップを用
意する工程と、 絶縁性を有するベース材とこのベース材に形成された配
線メタライズにより構成されるとともにモールド金型の
ゲート近傍に対応した封止領域の箇所に凹部または凸部
が形成された配線基板を用意する工程と、 前記半導体チップを前記配線基板に搭載する工程と、 前記配線基板を前記モールド金型のキャビティにセット
してこのキャビティ内にモールド樹脂を充填し、前記モ
ールド樹脂を前記凹部または前記凸部を含む封止領域と
接着させて前記半導体チップを樹脂封止する工程と、 前記モールド金型を開いて前記半導体チップの樹脂封止
された前記配線基板を取り出す工程と、 前記配線基板に付着形成されたランナを切断除去するゲ
ートブレーク工程とを有することを特徴とする半導体装
置の製造方法。
4. A step of preparing a semiconductor chip on which an integrated circuit is formed, a base material having an insulating property, and a metallization formed on the base material, and sealing corresponding to the vicinity of a gate of a mold. A step of preparing a wiring board having a concave portion or a convex portion formed at a stop area; a step of mounting the semiconductor chip on the wiring board; and setting the wiring board in a cavity of the mold, and Filling the mold resin into the inside, bonding the mold resin to a sealing region including the concave portion or the convex portion, and sealing the semiconductor chip with a resin. A step of taking out the sealed wiring board; and a gate break step of cutting and removing a runner attached to the wiring board. The method of manufacturing a semiconductor device according to claim.
【請求項5】 請求項4記載の半導体装置の製造方法に
おいて、前記配線基板は、ゲートブレーク位置が前記凹
部または前記凸部よりも外側になるように前記モールド
金型にセットされることを特徴とする半導体装置の製造
方法。
5. The method of manufacturing a semiconductor device according to claim 4, wherein the wiring substrate is set in the mold so that a gate break position is located outside the concave portion or the convex portion. Manufacturing method of a semiconductor device.
JP8287799A 1996-10-30 1996-10-30 Semiconductor device and production thereof Pending JPH10135376A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8287799A JPH10135376A (en) 1996-10-30 1996-10-30 Semiconductor device and production thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8287799A JPH10135376A (en) 1996-10-30 1996-10-30 Semiconductor device and production thereof

Publications (1)

Publication Number Publication Date
JPH10135376A true JPH10135376A (en) 1998-05-22

Family

ID=17721907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8287799A Pending JPH10135376A (en) 1996-10-30 1996-10-30 Semiconductor device and production thereof

Country Status (1)

Country Link
JP (1) JPH10135376A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001291792A (en) * 2000-04-06 2001-10-19 Nec Corp Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001291792A (en) * 2000-04-06 2001-10-19 Nec Corp Semiconductor device

Similar Documents

Publication Publication Date Title
US6861734B2 (en) Resin-molded semiconductor device
JP3277996B2 (en) Circuit device and method of manufacturing the same
US6876066B2 (en) Packaged microelectronic devices and methods of forming same
US6482675B2 (en) Substrate strip for use in packaging semiconductor chips and method for making the substrate strip
US6498055B2 (en) Semiconductor device, method of manufacturing semiconductor device, resin molding die, and semiconductor manufacturing system
US6864423B2 (en) Bump chip lead frame and package
JP2001511946A (en) Grid array assembly and manufacturing method
JPH11260856A (en) Semiconductor device and its manufacture and mounting structure of the device
US5981873A (en) Printed circuit board for ball grid array semiconductor package
US6333211B1 (en) Process for manufacturing a premold type semiconductor package using support pins in the mold and external connector bumps
US7354796B2 (en) Method for fabricating semiconductor package free of substrate
JP3482888B2 (en) Resin-sealed semiconductor device and method of manufacturing the same
JPH098186A (en) Semiconductor integrated circuit device and its manufacture
US6120301A (en) Semiconductor device and method of manufacturing the same
JP2001024133A (en) Lead frame, resin sealed semiconductor device employing it and manufacture thereof
JPH10135376A (en) Semiconductor device and production thereof
JPH10340977A (en) Electronic component and manufacture thereof
JPH0936155A (en) Manufacture of semiconductor device
JP3061177B2 (en) Resin-sealed semiconductor device and method of manufacturing the same
JPH10144713A (en) Molding method, molding device and semiconductor device
JP3823651B2 (en) Manufacturing method of resin-encapsulated semiconductor device
JPH088363A (en) Lead frame, semiconductor device and fabrication thereof, and molding die
KR100456082B1 (en) Method for manufacturing semiconductor package
JPH10214918A (en) Chip supporting substrate for semiconductor package
JP2000124237A (en) Board for mounting semiconductor elements, resin-sealed semiconductor device using the same and manufacture of the substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20051021

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080708

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080723

A02 Decision of refusal

Effective date: 20080826

Free format text: JAPANESE INTERMEDIATE CODE: A02

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101101

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20131119

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250