JPH10135363A - Manufacturing method of ceramic lid - Google Patents

Manufacturing method of ceramic lid

Info

Publication number
JPH10135363A
JPH10135363A JP30737296A JP30737296A JPH10135363A JP H10135363 A JPH10135363 A JP H10135363A JP 30737296 A JP30737296 A JP 30737296A JP 30737296 A JP30737296 A JP 30737296A JP H10135363 A JPH10135363 A JP H10135363A
Authority
JP
Japan
Prior art keywords
metal layer
base metal
solder
outer peripheral
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30737296A
Other languages
Japanese (ja)
Inventor
Eiji Takahashi
英二 高橋
Yukitsugu Sumida
幸嗣 隅田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal SMI Electronics Device Inc
Original Assignee
Sumitomo Metal SMI Electronics Device Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal SMI Electronics Device Inc filed Critical Sumitomo Metal SMI Electronics Device Inc
Priority to JP30737296A priority Critical patent/JPH10135363A/en
Publication of JPH10135363A publication Critical patent/JPH10135363A/en
Pending legal-status Critical Current

Links

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce the generation rate of a solder ball, by adjusting the viscosity of a conductor paste to form an underlying metal layer in such a manner that a ceramic plate board is less exposed to an outer circumferential edge of an exposed surface. SOLUTION: On a ceramic plate board 11, underlying metal layers 12a, 12b and 12c having solder wettability are formed on a sealing surface 15 of an outer circumferential portion 14, an outer circumferential sidewall surface 16, and an outer circumferential edge portion of an exposed surface 17. A solder paste 19 is formed on portions including the underlying layers 12a, 12b and 12c. By setting the viscosity of the conductor paste to an appropriate value, the wettability to the ceramic surface 11 is improved, and the underlying metal layer 12c is formed in such a manner that the covering ratio of the underlying metal layer 12c formed on the exposed surface 17 with respect to the ceramic surface 11 is not less than 80%. Thus, generation of a solder ball may be eliminated.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はセラミックリッドの
製造方法に関し、より詳細にはセラミックパッケージの
封止に用いられるセラミックリッドの製造方法に関す
る。
The present invention relates to a method for manufacturing a ceramic lid, and more particularly, to a method for manufacturing a ceramic lid used for sealing a ceramic package.

【0002】[0002]

【従来の技術】半導体装置を構成する集積回路などの半
導体素子は、通常、パッケージ基体に設けられたキャビ
ティ部に収納され、該キャビティ部がリッドで気密に封
止され、実用に供されている。アルミナ等のセラミック
は耐熱性、耐久性、信頼性などに優れるため、このパッ
ケージ基体及びリッドの材料として好適であり、アルミ
ナ等からなるセラミック製のICパッケージは現在盛ん
に使用されている。
2. Description of the Related Art A semiconductor element such as an integrated circuit which constitutes a semiconductor device is usually accommodated in a cavity provided in a package base, and the cavity is hermetically sealed with a lid, so that it is put to practical use. . Since ceramics such as alumina are excellent in heat resistance, durability, reliability, and the like, they are suitable as materials for the package base and the lid, and ceramic IC packages made of alumina or the like are currently in active use.

【0003】セラミックパッケージ基体(以下、パッケ
ージ基体とも記す)の前記キャビティ部をセラミックリ
ッド(以下、リッドとも記す)で封止する際には、封止
材として低コストで、かつ低温封止が可能な半田が使用
される場合が多い。しかし、前記半田によりセラミック
同士を直接接合させるのは難しいため、通常、パッケー
ジ基体及びリッドの封止部には下地金属層が形成され、
該下地金属層及び半田層を介して前記パッケージ基体と
前記リッドとは接合される。
When the cavity of a ceramic package base (hereinafter, also referred to as a package base) is sealed with a ceramic lid (hereinafter, also referred to as a lid), low-cost sealing at a low temperature as a sealing material is possible. Solder is often used. However, since it is difficult to directly join the ceramics by the solder, a base metal layer is usually formed on the package base and the sealing portion of the lid,
The package base and the lid are joined via the base metal layer and the solder layer.

【0004】従来の半導体素子を搭載したセラミックパ
ッケージ(半導体装置)の構成及び前記半導体装置の作
製方法を具体的に説明する。以下においては、半導体装
置のうち、半導体素子及びワイヤ等の配線部分を除いた
部分をパッケージということにする。
The structure of a conventional ceramic package (semiconductor device) on which a semiconductor element is mounted and a method of manufacturing the semiconductor device will be described in detail. In the following, a portion of the semiconductor device other than a wiring portion such as a semiconductor element and a wire is referred to as a package.

【0005】図5(a)はセラミックパッケージを構成
するリッドを模式的に示した底面図であり、(b)は
(a)に示したリッドのI−I線断面図であり、(c)
はこのリッドが用いられた半導体装置を模式的に示した
断面図である。
FIG. 5A is a bottom view schematically showing a lid constituting a ceramic package, FIG. 5B is a cross-sectional view taken along line II of the lid shown in FIG.
FIG. 2 is a cross-sectional view schematically showing a semiconductor device using the lid.

【0006】図5(a)及び(b)に示したように、リ
ッド20は、セラミック基板11、外周部14の封着面
15と外周側壁面16とに形成された下地金属層22、
及びこの下地金属層22を覆う半田層23から構成され
ている。また、半田層23が形成されていない面(以
下、露出面とも記す)17の外周部14には、外周部1
4の厚さを薄くして、外周側壁面16に形成された下地
金属層22の幅を小さくするために、切り取り部(エッ
ジレリーフ)18が形成されている。下地金属層22
は、Ag−Pd合金等よりなり、半田層23は、例えば
Pbを主成分とし、この主成分にBi、Sn、In、A
g等が添加された組成となっている。
As shown in FIGS. 5A and 5B, the lid 20 includes a ceramic substrate 11, a base metal layer 22 formed on a sealing surface 15 of an outer peripheral portion 14 and an outer peripheral side wall surface 16, and
And a solder layer 23 covering the base metal layer 22. The outer peripheral portion 14 of the surface 17 on which the solder layer 23 is not formed (hereinafter also referred to as an exposed surface) 17
A cutout (edge relief) 18 is formed to reduce the thickness of the base metal layer 4 and reduce the width of the base metal layer 22 formed on the outer peripheral side wall surface 16. Base metal layer 22
Is made of an Ag—Pd alloy or the like, and the solder layer 23 has, for example, Pb as a main component, and Bi, Sn, In, A
g and the like.

【0007】一方、図5(c)に示したように、上記構
成のリッド20が用いられた半導体装置におけるパッケ
ージ基体31の中央部にはキャビティ部32が形成さ
れ、その周囲にはリッド20で封止する際に用いられる
下地金属層33が形成され、さらに下地金属層33の周
囲には図示しないマザーボードに接続するための外部接
続ピン34が固着されている。キャビティ部32内の階
段部にはパッド部35が形成され、底面の半導体素子搭
載部36には半導体素子37が固着され、半導体素子3
7に形成されたパッド部(図示せず)とキャビティ部3
2に形成されたパッド部35とが、ワイヤ38を用いた
ワイヤボンディングにより接続されている。そして、パ
ッケージ基体31に形成された下地金属層33とリッド
20に形成された下地金属層22とを介して半田層23
によりパッケージ基体31とリッド20とが接合され、
半導体素子37が封止されている。
On the other hand, as shown in FIG. 5C, a cavity 32 is formed at the center of a package base 31 in a semiconductor device using the lid 20 having the above-described structure, and the lid 20 is formed around the cavity 32. A base metal layer 33 used for sealing is formed, and external connection pins 34 for connecting to a motherboard (not shown) are fixed around the base metal layer 33. A pad portion 35 is formed in a step portion in the cavity portion 32, and a semiconductor device 37 is fixed to a semiconductor device mounting portion 36 on the bottom surface.
7 and a cavity portion 3 (not shown)
2 is connected to the pad portion 35 formed by wire bonding using a wire 38. The solder layer 23 is interposed between the base metal layer 33 formed on the package base 31 and the base metal layer 22 formed on the lid 20.
By this, the package base 31 and the lid 20 are joined,
The semiconductor element 37 is sealed.

【0008】次に、キャビティ部32の封止方法を説明
する。まず、リッド20の半田層23を半導体素子37
を搭載したパッケージ基体31の上面に形成されている
下地金属層33に重ね合わせ、固定治具によってパッケ
ージ基体31上にリッド20を仮固定する。次に、加熱
炉内にリッド20が仮固定されたパッケージ基体31を
搬入し、半田層23を溶融させてリッド20とパッケー
ジ基体31とを接合させ、その後冷却することによって
キャビティ部32の封止を終了する。
Next, a method of sealing the cavity 32 will be described. First, the solder layer 23 of the lid 20 is attached to the semiconductor element 37.
Is mounted on the base metal layer 33 formed on the upper surface of the package base 31 and the lid 20 is temporarily fixed on the package base 31 by a fixing jig. Next, the package base 31 to which the lid 20 is temporarily fixed is carried into the heating furnace, the solder layer 23 is melted to join the lid 20 and the package base 31, and then the cavity 20 is sealed by cooling. To end.

【0009】上記方法により封止された半導体装置は、
電子部品に実装されるが、使用される用途によっては温
度差の激しい環境におかれる場合もある。この場合、リ
ッド20を構成するセラミック基板21と半田層23
(下地金属層22)とは熱膨張係数が異なるため、前記
セラミックパッケージが用いられ電子部品の温度変化等
により両者の間に熱応力が作用し、特に外周側壁面16
に引っ張り応力が作用する。しかし、図5(a)及び
(b)に示したように、従来、半田層23を形成するた
めの下地金属層22は、リッド20の外周部14の封着
面15、及び外周側壁面16にのみ形成されていたの
で、長期間の使用により下地金属層22がセラミック基
板21より剥離する場合があり、半導体装置の信頼性を
損なうという問題があった。
The semiconductor device sealed by the above method is
Although it is mounted on electronic components, it may be placed in an environment where the temperature difference is severe depending on the use. In this case, the ceramic substrate 21 forming the lid 20 and the solder layer 23
Since the thermal expansion coefficient is different from that of the (base metal layer 22), the ceramic package is used, and a thermal stress acts between the two due to a change in temperature of the electronic component.
Is subjected to tensile stress. However, as shown in FIGS. 5A and 5B, conventionally, the base metal layer 22 for forming the solder layer 23 includes the sealing surface 15 of the outer peripheral portion 14 of the lid 20 and the outer peripheral side wall surface 16. Therefore, the base metal layer 22 may be peeled off from the ceramic substrate 21 due to long-term use, resulting in a problem that the reliability of the semiconductor device is impaired.

【0010】[0010]

【発明が解決しようとする課題】そこで、先に本発明者
らは、セラミック基板の封着面に対向する面(以下、露
出面とも記す)の外周縁部にも下地金属層が形成された
リッドを提案している。
Therefore, the present inventors previously formed a base metal layer also on the outer peripheral edge of a surface (hereinafter also referred to as an exposed surface) of the ceramic substrate facing the sealing surface. Suggests the lid.

【0011】図6は、セラミック基板の外周部封着面、
外周側壁面、及び露出面の外周縁部に下地金属層が形成
され、該下地金属層の表面を含む部分に半田層が形成さ
れたリッドを模式的に示した部分拡大断面図である。
FIG. 6 shows an outer peripheral sealing surface of a ceramic substrate;
FIG. 5 is a partially enlarged cross-sectional view schematically showing a lid in which a base metal layer is formed on an outer peripheral side wall surface and an outer peripheral edge of an exposed surface, and a solder layer is formed on a portion including a surface of the base metal layer.

【0012】このリッド40においては、セラミック基
板11の露出面17の外周縁部にも下地金属層42cが
形成されることにより、この下地金属層42cが引っ掛
かりとなって、下地金属層42のセラミック基板11に
対する接着強度が大きくなるので、長期間の使用により
発生し易い下地金属層42の剥離を防止することができ
る。この下地金属層42を形成するには、以下のような
方法をとる。
In the lid 40, the base metal layer 42c is also formed on the outer peripheral edge of the exposed surface 17 of the ceramic substrate 11, so that the base metal layer 42c is caught and the ceramic of the base metal layer 42 is formed. Since the adhesive strength to the substrate 11 is increased, it is possible to prevent peeling of the base metal layer 42, which is likely to occur after long-term use. The following method is used to form the base metal layer 42.

【0013】図7は、リッド40の外周側壁部16及び
露出面17の外周縁部に下地金属層42を形成するため
のメタライズ装置を模式的に示した斜視図である。
FIG. 7 is a perspective view schematically showing a metallizing apparatus for forming the base metal layer 42 on the outer peripheral side wall 16 of the lid 40 and the outer peripheral edge of the exposed surface 17.

【0014】このメタライズ装置50は、メタライズ用
ペースト版51、リッド保持部52及び回転移動駆動部
53を含んで構成されている。リッド保持部52は吸着
板54を備えており、この吸着板54によりリッド40
を保持する。また、このリッド保持部52は回転移動駆
動部53を構成する多軸マシン56の先端部に配設され
た昇降棒57に取り付けられている。従って、下地金属
層形成用ペーストが塗布された版本体58に、吸着板5
4に保持されたリッド40の外周側壁面16を圧接さ
せ、多軸マシン56を駆動させてリッド40を回転させ
ながら移動させることにより、リッド40の外周側壁面
16にメタライズ用ペーストを塗布することができる。
露出面17の外周縁部にメタライズ用ペーストを塗布す
るには、版本体58に塗布するメタライズ用ペーストの
量を多くし、メタライズ用ペーストの厚さを通常よりも
厚くしておけばよい。
The metallizing apparatus 50 includes a metallizing paste plate 51, a lid holding unit 52, and a rotary drive unit 53. The lid holding section 52 has a suction plate 54.
Hold. The lid holding section 52 is attached to an elevating rod 57 provided at the tip of a multi-axis machine 56 constituting the rotary movement driving section 53. Therefore, the suction plate 5 is attached to the plate body 58 to which the paste for forming the base metal layer is applied.
Applying a metallizing paste to the outer peripheral side wall surface 16 of the lid 40 by pressing the outer peripheral side wall surface 16 of the lid 40 held by 4 and rotating the lid 40 by driving the multi-axis machine 56. Can be.
In order to apply the metallizing paste to the outer peripheral edge of the exposed surface 17, the amount of the metallizing paste applied to the plate body 58 may be increased, and the thickness of the metallizing paste may be made larger than usual.

【0015】外周部14の封着面15へのメタライズ用
ペースト層の形成は、スクリーン印刷等の通常の印刷方
法により行うことができる。また、半田ペーストの塗布
も同様にして行うことができる。
The formation of the metallizing paste layer on the sealing surface 15 of the outer peripheral portion 14 can be performed by a normal printing method such as screen printing. The application of the solder paste can be performed in the same manner.

【0016】図8(a)は、上記方法によりリッドの下
地金属層を含む部分に半田ペースト層を形成した際の半
田ペースト層の近傍を模式的に示した部分拡大断面図で
あり、(b)は半田ペースト層をリフローさせた後の半
田層の近傍を模式的に示した部分拡大断面図である。
FIG. 8A is a partially enlarged cross-sectional view schematically showing the vicinity of the solder paste layer when the solder paste layer is formed on the portion including the base metal layer of the lid by the above method. () Is a partially enlarged cross-sectional view schematically showing the vicinity of the solder layer after the solder paste layer has been reflowed.

【0017】図8(a)に示したように、半田ペースト
を下地金属層42表面を含む部分に印刷し、半田ペース
ト層44を形成した後、リフローさせると、(b)に示
したように露出面17の下地金属層42cの近傍で半田
微粒子(以下、半田ボールと記す)45が形成され易い
という課題があった。発生した半田ボール45が後工程
で落下し、外部接続ピン34、パッド部35あるいはワ
イヤ38(図5)等に付着するとショート等が発生し、
電子機器の故障の原因となる虞れがあるため、この半田
ボール45の発生を防止しなければならない。
As shown in FIG. 8A, when a solder paste is printed on the portion including the surface of the base metal layer 42 to form a solder paste layer 44 and then reflowed, as shown in FIG. There is a problem that solder fine particles (hereinafter, referred to as solder balls) 45 are easily formed in the exposed surface 17 near the base metal layer 42c. When the generated solder ball 45 falls in a later process and adheres to the external connection pin 34, the pad portion 35, the wire 38 (FIG. 5), or the like, a short circuit or the like occurs.
Since there is a possibility of causing a failure of the electronic device, it is necessary to prevent the generation of the solder balls 45.

【0018】[0018]

【課題を解決するための手段及びその効果】本発明者ら
は上記半田ボール45の発生原因について種々検討を行
った結果、上記印刷方法によりリッド40の外周側壁面
16及び露出面17に下地金属層42b、42cを形成
する際、外周側壁面16には下地金属層形成用ペースト
が塗布された版本体58を圧接させるため、外周側壁面
16の全面に均一に緻密な下地金属層42bを形成する
ことができるが、露出面17には版本体58を圧接させ
ることができないため、下地金属層形成用ペーストが緻
密に塗布されないことがわかった。このため、露出面1
7の下地金属層42c形成領域では下地金属層42cの
被覆割合が低く、セラミック表面がかなりの割合で露出
し、半田ペースト層44をリフローさせた際、半田がセ
ラミック表面に濡れにくいために弾かれ、半田ボール4
5発生の原因となる。そこで、上記考察に基づき、半田
ボール45の発生数を減少させるためさらに検討を行
い、導体ペーストの粘度を調整して露出面17の外周縁
部にセラミック表面がなるべく露出しないように下地金
属層42cを形成することにより、半田ボール45の発
生率が減少することを見い出し、本発明を完成するに至
った。
The present inventors have conducted various studies on the cause of the occurrence of the solder balls 45. As a result, the printing method has been used to apply the base metal to the outer peripheral side wall surface 16 and the exposed surface 17 of the lid 40. When the layers 42b and 42c are formed, the plate body 58 coated with the base metal layer forming paste is pressed against the outer peripheral side wall surface 16 so that the dense base metal layer 42b is uniformly formed on the entire outer peripheral side wall surface 16. However, since the plate body 58 cannot be pressed against the exposed surface 17, it was found that the base metal layer forming paste was not applied densely. Therefore, the exposed surface 1
In the region where the base metal layer 42c is formed, the coating ratio of the base metal layer 42c is low, the ceramic surface is exposed at a considerable ratio, and when the solder paste layer 44 is reflowed, the solder is hardly wetted on the ceramic surface, so that it is repelled. , Solder ball 4
5 causes the occurrence. Therefore, based on the above considerations, further investigations are made to reduce the number of solder balls 45 generated, and the base metal layer 42c is adjusted so that the ceramic surface is not exposed as much as possible to the outer peripheral portion of the exposed surface 17 by adjusting the viscosity of the conductive paste. It has been found that the formation rate of the solder balls 45 is reduced by the formation of, and the present invention has been completed.

【0019】また、上記方法によりリッド40の外周側
壁面16及び露出面17に半田ペースト層44を形成す
る際、下地金属層42cの端部よりもかなり内側まで半
田ペースト層44が形成されると、半田ペーストと濡れ
にくいセラミック表面との接触面積が増加するため、半
田ボール45の発生確率が高くなることもわかった。そ
こで、上記考察に基づきさらに検討を行い、露出面17
の外周縁部に塗布する半田ペーストの量をなるべく少な
くすることにより、半田ボール45の発生率が減少する
ことを見い出し、本発明を完成するに至った。
Further, when the solder paste layer 44 is formed on the outer peripheral side wall surface 16 and the exposed surface 17 of the lid 40 by the above-described method, if the solder paste layer 44 is formed substantially inside the end of the base metal layer 42c. In addition, it has been found that the contact area between the solder paste and the hardly wettable ceramic surface increases, so that the probability of occurrence of the solder balls 45 increases. Therefore, further investigation is performed based on the above consideration, and the exposed surface 17 is examined.
It has been found that the rate of occurrence of solder balls 45 is reduced by minimizing the amount of solder paste applied to the outer peripheral edge of the present invention, thereby completing the present invention.

【0020】すなわち、本発明に係るセラミックリッド
の製造方法(1)は、セラミック基板の外周部封着面、
外周側壁面、及び前記封着面に対向する面(露出面)の
外周縁部に半田濡れ性のある下地金属層を形成する際、
前記露出面の下地金属層形成領域における下地金属層の
被覆割合を80%以上とする下地金属層形成工程を含ん
でいることを特徴としている。
That is, the method (1) for manufacturing a ceramic lid according to the present invention comprises the steps of:
When forming an underlying metal layer having solder wettability on the outer peripheral side wall surface and the outer peripheral edge of the surface (exposed surface) facing the sealing surface,
The method further includes a base metal layer forming step of setting a coverage ratio of the base metal layer in the base metal layer formation region on the exposed surface to 80% or more.

【0021】上記セラミックリッドの製造方法(1)に
よれば、露出面の外周縁部に、半田ペーストとの濡れ性
に劣るセラミック表面の露出割合が小さくなるように下
地金属層を形成しておくので、半田ペーストのリフロー
時に半田がセラミック表面により弾かれる割合が少な
く、半田ボールの発生確率を低減することができる。
According to the method (1) for manufacturing the ceramic lid, the base metal layer is formed on the outer peripheral edge of the exposed surface so that the exposure ratio of the ceramic surface having poor wettability with the solder paste is reduced. Therefore, when the solder paste is reflowed, the rate at which the solder is repelled by the ceramic surface is small, and the probability of occurrence of solder balls can be reduced.

【0022】また本発明に係るセラミックリッドの製造
方法(2)は、上記セラミックリッドの製造方法(1)
において、露出面の外周縁部に、幅が10〜110μm
の下地金属層を形成する下地金属層形成工程を含んでい
ることを特徴としている。
The method (2) for manufacturing a ceramic lid according to the present invention comprises the method (1) for manufacturing a ceramic lid described above.
, The width of the exposed surface is 10 to 110 μm
And a step of forming a base metal layer.

【0023】上記セラミックリッドの製造方法(2)に
よれば、前記露出面の外周縁部に適切な幅の下地金属層
を形成しておくので、半田ペーストのリフロー時に半田
が前記下地金属層に濡れ易くなり、半田ボールの発生確
率を低減することができる。
According to the method (2) for manufacturing the ceramic lid, since the base metal layer having an appropriate width is formed on the outer peripheral edge of the exposed surface, the solder is applied to the base metal layer during reflow of the solder paste. It becomes easy to get wet, and the probability of occurrence of solder balls can be reduced.

【0024】また本発明に係るセラミックリッドの製造
方法(3)は、上記セラミックリッドの製造方法(1)
又は(2)において、粘度が1000〜1700cPの
導体ペーストを用い、セラミック基板の外周側壁面に前
記導体ペーストが付着した平板を圧接させることにより
導体ペーストを塗布する下地金属層形成工程を含んでい
ることを特徴としている。
The method (3) for manufacturing a ceramic lid according to the present invention comprises the method (1) for manufacturing a ceramic lid described above.
Or (2) includes a base metal layer forming step of applying a conductive paste by using a conductive paste having a viscosity of 1000 to 1700 cP and pressing a flat plate having the conductive paste adhered to the outer peripheral side wall surface of the ceramic substrate. It is characterized by:

【0025】上記セラミックリッドの製造方法(3)に
よれば、適切な粘度の導体ペーストを使用することによ
り該導体ペーストのセラミック表面における濡れ性が改
善され、前記外周側壁面に導体ペーストが付着した平板
を圧接させた際、前記露出面の外周縁部にその被覆割合
が80%以上となるように下地金属層を形成することが
でき、半田ペーストのリフロー時に半田がセラミック表
面により弾かれる割合を少なくして半田ボールの発生確
率を低減することができる。
According to the method (3) for producing a ceramic lid, by using a conductive paste having an appropriate viscosity, the wettability of the conductive paste on the ceramic surface is improved, and the conductive paste adheres to the outer peripheral side wall surface. The base metal layer can be formed so that the covering ratio is 80% or more when the flat plate is pressed against the outer peripheral edge of the exposed surface, and the rate at which the solder is repelled by the ceramic surface during reflow of the solder paste is determined. It is possible to reduce the probability of occurrence of solder balls by reducing the number.

【0026】また本発明に係るセラミックリッドの製造
方法(4)は、セラミック基板の外周部封着面、外周側
壁面、及び露出面の外周縁部に半田濡れ性のある下地金
属層を形成する下地金属層形成工程、及び前記下地金属
層形成工程により形成された前記下地金属層表面、及び
前記露出面の外周縁部に形成された下地金属層端部より
も20μm以内の領域に半田ペーストを塗布する半田ペ
ースト層形成工程を含んでいることを特徴としている。
In the method (4) for manufacturing a ceramic lid according to the present invention, a base metal layer having solder wettability is formed on an outer peripheral portion of an outer peripheral sealing surface, an outer peripheral side wall surface, and an exposed surface of a ceramic substrate. A base metal layer forming step, and applying a solder paste to a region within 20 μm from the end of the base metal layer formed on the surface of the base metal layer formed in the step of forming the base metal layer and the outer peripheral edge of the exposed surface. It is characterized by including a solder paste layer forming step of applying.

【0027】上記セラミックリッドの製造方法(4)に
よれば、半田ペーストとの濡れ性に劣るセラミック表面
との接触面積が大きくならないように半田ペースト層を
形成するので、半田ペーストのリフロー時に半田がセラ
ミック表面により弾かれにくくなり、半田ボールの発生
確率を低減することができる。
According to the method (4) for manufacturing the ceramic lid, the solder paste layer is formed so that the contact area with the ceramic surface having poor wettability with the solder paste is not increased. The ceramic surface makes it difficult to be repelled, and the probability of occurrence of solder balls can be reduced.

【0028】また本発明に係るセラミックリッドの製造
方法(5)は、上記セラミックリッドの製造方法(1)
〜(3)に記載の下地金属層形成工程、及び上記セラミ
ックリッドの製造方法(4)に記載の半田ペースト層形
成工程を含んでいることを特徴としている。
The method (5) for manufacturing a ceramic lid according to the present invention comprises the method (1) for manufacturing a ceramic lid described above.
(3) and a solder paste layer forming step described in the method (4) for manufacturing a ceramic lid.

【0029】上記セラミックリッドの製造方法(5)に
よれば、半田ペーストとの濡れ性に劣るセラミック表面
の露出割合が小さくなるように下地金属層を形成し、か
つ下地金属層が形成されていない裸のセラミック表面と
の接触面積が大きくならないように半田ペースト層を形
成するので、半田ペーストのリフロー時に、半田がさら
にセラミック表面により弾かれにくくなり、より効果的
に半田ボールの発生確率を低減することができる。
According to the method (5) for manufacturing a ceramic lid, the base metal layer is formed so that the exposure ratio of the ceramic surface having poor wettability with the solder paste is reduced, and the base metal layer is not formed. Since the solder paste layer is formed so that the contact area with the bare ceramic surface does not become large, the solder is less likely to be repelled by the ceramic surface at the time of reflow of the solder paste, thereby reducing the probability of generating solder balls more effectively. be able to.

【0030】[0030]

【発明の実施の形態】以下、本発明に係るセラミックリ
ッドの製造方法の実施の形態を図面に基づいて説明す
る。図1は、実施の形態に係るセラミックリッドの製造
方法により半田ペースト層を形成した際の半田ペースト
層の近傍を模式的に示した部分拡大断面図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, an embodiment of a method for manufacturing a ceramic lid according to the present invention will be described with reference to the drawings. FIG. 1 is a partially enlarged cross-sectional view schematically showing the vicinity of a solder paste layer when a solder paste layer is formed by a method for manufacturing a ceramic lid according to an embodiment.

【0031】リッドを構成するセラミック基板11の形
成材料は特に限定されるものではないが、その具体例と
しては、例えばアルミナ、窒化アルミニウム、ムライト
等が挙げられ、それらの中でもアルミナが好ましい。
The material for forming the ceramic substrate 11 constituting the lid is not particularly limited, but specific examples thereof include alumina, aluminum nitride, and mullite, among which alumina is preferred.

【0032】上記材料よりなるセラミック基板11に
は、外周部14の封着面15、外周側壁面16、及び露
出面17の外周縁部に半田濡れ性のある下地金属層12
a、12b、12cが形成されており、この下地金属層
12a、12b、12cを含む部分に半田ペースト層1
9が形成されている。なお、露出面17に形成された半
田ペースト層19の下地金属層12c端部よりさらに内
側の部分の幅dをオーバーハング幅という。
The ceramic substrate 11 made of the above-mentioned material is provided on the sealing metal surface 15 of the outer peripheral portion 14, the outer peripheral side wall surface 16, and the outer peripheral edge portion of the exposed surface 17 with the solder wettable base metal layer 12.
a, 12b, and 12c are formed, and the solder paste layer 1 is formed on a portion including the base metal layers 12a, 12b, and 12c.
9 are formed. The width d of the portion of the solder paste layer 19 formed on the exposed surface 17 further inside than the end of the base metal layer 12c is referred to as an overhang width.

【0033】露出面17に形成された下地金属層12c
の形成領域においては、下地金属層12cの被覆割合が
80%以上となるように下地金属層12cを形成してい
る。この下地金属層12cは、従来の場合と同様に図7
に示したメタライズ装置50を使用して導体ペーストを
塗布した後、焼成することにより形成するが、導体ペー
ストの粘度を適切な値に設定することにより、セラミッ
ク表面に対する濡れ性を改善し、下地金属層12cのセ
ラミック表面に対する被覆割合が80%以上となるよう
に下地金属層12cを形成する。この場合、導体ペース
ト中に導体金属として、平均粒径が2〜3μmのAg−
Pt合金(Ag含有量:約77wt%)を約78%含有
させ、導体ペーストの粘度を1000〜1700cPの
範囲内とすることにより、焼成後の下地金属層12cの
被覆割合を上記した範囲に設定することができる。導体
ペースト中の樹脂や溶剤は、従来と同様のものを使用す
るが、この導体ペーストにさらに溶剤として、例えばタ
ーピネオールを添加することにより粘度を調整する。導
体ペーストの粘度が1000cP未満であると、溶剤が
多いため焼成時に溶剤蒸発後、下地金属層12cがポー
ラスになり、他方粘度が1700cPを超えると、セラ
ミック表面と濡れにくくなり、導体ペーストが付着しな
い部分が増加する。上記範囲の粘度を有する導体ペース
トを使用することにより、露出面17の外周部14に緻
密な下地金属層12cを形成することができる。下地金
属層12cのセラミック表面に対する被覆割合を上げる
には、導体ペーストの粘度を1200〜1400cPの
範囲内とするのがより好ましい。なお、封着面15の下
地金属層12aは、従来と同様の方法により形成する。
Base metal layer 12c formed on exposed surface 17
In the formation region, the base metal layer 12c is formed such that the coverage ratio of the base metal layer 12c is 80% or more. This base metal layer 12c is formed as shown in FIG.
Is formed by applying a conductive paste using the metallizing apparatus 50 shown in FIG. 1 and then baking it. By setting the viscosity of the conductive paste to an appropriate value, the wettability to the ceramic surface is improved, The base metal layer 12c is formed so that the coating ratio of the layer 12c to the ceramic surface is 80% or more. In this case, as a conductive metal in the conductive paste, an Ag-
By including about 78% of a Pt alloy (Ag content: about 77 wt%) and setting the viscosity of the conductive paste to be in the range of 1000 to 1700 cP, the coverage ratio of the base metal layer 12c after firing is set to the above range. can do. As the resin and the solvent in the conductor paste, the same ones as those in the related art are used, but the viscosity is adjusted by further adding, for example, terpineol as a solvent to the conductor paste. If the viscosity of the conductive paste is less than 1000 cP, the base metal layer 12 c becomes porous after the solvent evaporation during baking because of a large amount of solvent, and if the viscosity exceeds 1700 cP, the conductive paste does not easily adhere to the ceramic surface and does not adhere. Part increases. By using a conductor paste having a viscosity in the above range, a dense base metal layer 12c can be formed on the outer peripheral portion 14 of the exposed surface 17. In order to increase the covering ratio of the base metal layer 12c to the ceramic surface, it is more preferable that the viscosity of the conductive paste be in the range of 1200 to 1400 cP. The underlying metal layer 12a of the sealing surface 15 is formed by a method similar to the conventional method.

【0034】露出面17に形成する下地金属層12cの
幅Dは、スキージを用いて版本体58(図7)へ導体ペ
ーストを塗布する際の塗布回数(塗布膜の厚さ)により
調節するが、その幅Dを10〜110μmの範囲とする
のが好ましい。下地金属層12cの幅が10μm未満で
あると、上記方法により作製されたリッドを用いてパッ
ケージを作製した場合、温度の大きな変動により下地金
属層12cが剥離し易くなり、一方下地金属層12cの
幅Dが110μmを超えると、外周側壁面16の下地金
属層12bが厚くなり、半田濡れ不良が発生する。
The width D of the base metal layer 12c formed on the exposed surface 17 is adjusted by the number of times of applying the conductive paste to the plate body 58 (FIG. 7) using a squeegee (the thickness of the applied film). The width D is preferably in the range of 10 to 110 μm. When the width of the base metal layer 12c is less than 10 μm, when a package is manufactured using the lid manufactured by the above method, the base metal layer 12c is easily peeled off due to a large change in temperature. If the width D exceeds 110 μm, the thickness of the underlying metal layer 12b on the outer peripheral side wall surface 16 increases, and solder wetting failure occurs.

【0035】次に、半田ペースト層の形成方法について
説明する。下地金属層12の表面を含む部分に半田ペー
スト層19を形成し、リフローし後における半田ボール
の発生数(個/リッド1個当たり)は上記したように下
地金属層12c形成領域の下地金属層12cのセラミッ
ク表面に対する被覆割合を大きくすることにより、減少
させることができる。また、半田ペースト層19のオー
バーハング幅dを小さくすることによりさらに減少させ
ることができる。そのため、このオーバーハング幅dを
20μm以下に抑えるのが好ましい。半田ペースト層1
9のオーバーハング幅が20μmを超えると、表面との
濡れ性に劣る半田ペーストの量が多くなりすぎるため、
半田ボールが発生し易くなる。
Next, a method for forming a solder paste layer will be described. The solder paste layer 19 is formed on the portion including the surface of the base metal layer 12, and the number of solder balls generated per reflow (pieces / per lid) is as described above. It can be reduced by increasing the coating ratio of 12c to the ceramic surface. Further, the overhang width d of the solder paste layer 19 can be further reduced by reducing it. Therefore, it is preferable to suppress the overhang width d to 20 μm or less. Solder paste layer 1
When the overhang width of No. 9 exceeds 20 μm, the amount of solder paste having poor wettability with the surface becomes too large,
Solder balls are easily generated.

【0036】半田ペースト層の形成も同様にメタライズ
装置を用いて行い、オーバーハング幅dは、スキージを
用いて版本体58へ半田ペーストを塗布する際の塗布回
数(塗布膜の厚さ)により調節する。
The formation of the solder paste layer is similarly performed using a metallizing apparatus, and the overhang width d is adjusted by the number of times of application (thickness of the applied film) when applying the solder paste to the plate body 58 using a squeegee. I do.

【0037】[0037]

【実施例】以下、本発明に係るセラミックリッドの製造
方法の実施例を説明する。以下の実施例においては、導
体ペーストの粘度を変化させて露出面17における下地
金属層12cの被覆割合を観察するとともに、半田ボー
ルの発生数を調べた。また、同時に半田ペースト層19
のオーバーハング幅dも変化させ、同様に半田ボールの
発生数を調べた。以下に条件を記載する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the method for manufacturing a ceramic lid according to the present invention will be described below. In the following examples, the covering ratio of the underlying metal layer 12c on the exposed surface 17 was observed while changing the viscosity of the conductive paste, and the number of generated solder balls was examined. At the same time, the solder paste layer 19
Was also changed, and the number of generated solder balls was similarly examined. The conditions are described below.

【0038】<実施条件> (1) セラミック基板11の寸法等 材質:アルミナ 辺部の寸法:約54mm×約34mm 厚さ:1.0mm、外周側壁面16の高さ:0.66m
m 切り取り部18(図1)の寸法(W1 :0.25mm、
2 :41mm) (2) 下地金属層12の形成 形成方法 Ag−Pt合金ペースト Ag−Pt合金(Ag:約77wt%、Pt:0.5〜
1.0wt%) 塗布方法:メタライズ装置50(図7)を使用 版本体:200M 焼成条件 温度:900℃ 雰囲気:大気雰囲気 下地金属層12cの寸法 下地金属層12cの幅D:約100μm 下地金属層12cの厚さ:約20μm (3) 半田ペースト層19の形成 形成方法 半田ペーストの組成 フラックス:10wt%、半田合金:90wt% 半田合金の組成 Sn:4.1wt%、Ag:1.0wt%、In:1.
1wt%、 Bi:8.2wt%、Pb:残部 塗布方法:メタライズ装置50(図7)を使用 版本体:80M オーバーハング幅d:スキージによる版本体58への半
田ペーストの塗布回数により調整 リフローの条件 温度:300℃ 雰囲気:酸素100ppm未満の窒素雰囲気 <結果及び評価> (1)導体ペーストの粘度と、下地金属層12cにおけ
る被覆率と、半田ボールの発生数との関係 図2は、Ag−Pt合金ペーストの粘度と、下地金属層
12c形成領域における下地金属層12cの被覆割合と
の関係を示したグラフであり、サンプル数は15であ
る。
<Conditions for Implementation> (1) Dimensions and the like of ceramic substrate 11 Material: Alumina Side dimensions: about 54 mm × about 34 mm Thickness: 1.0 mm, height of outer peripheral side wall surface 16: 0.66 m
m The dimensions of the cutout 18 (FIG. 1) (W 1 : 0.25 mm,
(W 2 : 41 mm) (2) Formation of base metal layer 12 Forming method Ag-Pt alloy paste Ag-Pt alloy (Ag: about 77 wt%, Pt: 0.5 to
1.0 wt%) Coating method: Use metallizing apparatus 50 (FIG. 7) Plate main body: 200 M Firing conditions Temperature: 900 ° C. Atmosphere: Air atmosphere Dimensions of base metal layer 12 c Width D of base metal layer 12 c: about 100 μm base metal layer Thickness of 12c: about 20 μm (3) Formation of solder paste layer 19 Forming method Composition of solder paste Flux: 10 wt%, solder alloy: 90 wt% Composition of solder alloy Sn: 4.1 wt%, Ag: 1.0 wt%, In: 1.
1 wt%, Bi: 8.2 wt%, Pb: remainder Coating method: Use metallizing device 50 (FIG. 7) Plate body: 80M Overhang width d: Adjusted by the number of times solder paste is applied to plate body 58 by squeegee Reflow Conditions Temperature: 300 ° C. Atmosphere: Nitrogen atmosphere with less than 100 ppm of oxygen <Results and Evaluation> (1) Relationship among Viscosity of Conductor Paste, Coverage in Base Metal Layer 12c, and Number of Solder Balls FIG. It is a graph which showed the relationship between the viscosity of a Pt alloy paste, and the covering ratio of the base metal layer 12c in the base metal layer 12c formation area, and the number of samples is 15.

【0039】図3は、Ag−Pt合金ペーストの粘度
と、平均半田ボールの発生数(個/リッド1個当たり)
との関係を示したグラフであり、サンプル数は6であ
る。
FIG. 3 shows the viscosity of the Ag—Pt alloy paste and the average number of solder balls generated (pieces / per lid).
6 is a graph showing the relationship between the number of samples and the number of samples.

【0040】また、このときのオーバーハング幅はいず
れも60μmとした。
The overhang width at this time was 60 μm.

【0041】図2に示したグラフより明らかなように、
Ag−Pt合金ペーストの粘度を変化させることによ
り、下地金属層12c形成領域における下地金属層12
cの被覆割合(面積割合)を変化させることができる。
また、図3に示したグラフより明らかなように、Ag−
Pt合金ペーストの粘度を変化させることにより半田ボ
ールの発生数を制御することができる。
As is clear from the graph shown in FIG.
By changing the viscosity of the Ag-Pt alloy paste, the base metal layer 12 in the formation region of the base metal layer 12c is formed.
The covering ratio (area ratio) of c can be changed.
Further, as is clear from the graph shown in FIG.
The number of solder balls generated can be controlled by changing the viscosity of the Pt alloy paste.

【0042】以上の結果より、Ag−Pt合金ペースト
の粘度を制御することにより、下地金属層12c形成領
域における下地金属層12cの被覆割合(面積割合)を
制御することができ、半田ボールの発生数を制御するこ
とができることは明らかである。Ag−Pt合金ペース
トの粘度を1000〜1700cPの範囲内とすること
により、下地金属層12cの被覆割合を80%以上とす
ることができ、従来リッド1個当たり最大で約140個
発生していた半田ボールの発生数を、リッド1個当たり
最大で約40個と大きく減少させることができた。
From the above results, by controlling the viscosity of the Ag-Pt alloy paste, it is possible to control the coverage ratio (area ratio) of the base metal layer 12c in the formation region of the base metal layer 12c, and to generate solder balls. Obviously, the number can be controlled. By setting the viscosity of the Ag-Pt alloy paste in the range of 1000 to 1700 cP, the covering ratio of the base metal layer 12c can be made 80% or more, and about 140 pieces were conventionally generated at maximum per one lid. The number of generated solder balls was greatly reduced to a maximum of about 40 per lid.

【0043】(2)導体ペーストの粘度と、オーバーハ
ング幅dと、半田ボールの発生数との関係 図4は、Ag−Pt合金ペーストの粘度をパラメータに
とったときの、オーバーハング幅dと半田ボールの発生
数との関係を示したグラフである。
(2) Relationship between Viscosity of Conductor Paste, Overhang Width d, and Number of Solder Balls Generated FIG. 4 shows the relationship between the overhang width d when the viscosity of the Ag—Pt alloy paste is taken as a parameter. 6 is a graph showing a relationship with the number of generated solder balls.

【0044】図4に示したグラフより明らかなように、
オーバーハング幅dを減少させることにより半田ボール
の発生数を減少させることができ、特に導体ペーストの
粘度を1300cPとし、下地金属層12cの被覆割合
を80%以上としたとき、半田ボールの発生数を0とす
ることができ、半田ボールの発生を完全に防止すること
ができた。
As is clear from the graph shown in FIG.
The number of solder balls generated can be reduced by reducing the overhang width d. In particular, when the viscosity of the conductive paste is 1300 cP and the covering ratio of the base metal layer 12 c is 80% or more, the number of generated solder balls is Was set to 0, and generation of solder balls was completely prevented.

【0045】なお、半田ボールの発生数が0となったリ
ッドを用いてパッケージを作製し、気密性に関する評価
や熱サイクル試験による半田層の剥離についての評価を
行ったが、いずれも全く問題なかった。
A package was manufactured using a lid in which the number of generated solder balls became 0, and the airtightness was evaluated and the peeling of the solder layer was evaluated by a heat cycle test. Was.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態に係るセラミックリッドの
製造方法においてリッドの下地金属層を含む部分に半田
ペースト層を形成した際の、半田ペースト層の近傍を模
式的に示した部分拡大断面図である。
FIG. 1 is a partially enlarged cross-sectional view schematically showing the vicinity of a solder paste layer when a solder paste layer is formed on a portion including a base metal layer of the lid in a method for manufacturing a ceramic lid according to an embodiment of the present invention. FIG.

【図2】実施例におけるAg−Pt合金ペーストの粘度
と、下地金属層形成領域における下地金属層の被覆割合
との関係を示したグラフである。
FIG. 2 is a graph showing the relationship between the viscosity of an Ag—Pt alloy paste and the coverage of a base metal layer in a base metal layer formation region in an example.

【図3】実施例におけるAg−Pt合金ペーストの粘度
と、平均半田ボール発生数との関係を示したグラフであ
る。
FIG. 3 is a graph showing the relationship between the viscosity of an Ag—Pt alloy paste and the average number of solder balls generated in Examples.

【図4】実施例におけるオーバーハング幅と半田ボール
発生数との関係を示したグラフである。
FIG. 4 is a graph showing the relationship between the overhang width and the number of generated solder balls in the example.

【図5】(a)はセラミックパッケージを構成するリッ
ドを模式的に示した底面図であり、(b)は(a)にお
けるI−I線断面図であり、(c)はこのリッドが用い
られた半導体装置を模式的に示した断面図である。
5A is a bottom view schematically showing a lid constituting a ceramic package, FIG. 5B is a cross-sectional view taken along line II in FIG. 5A, and FIG. FIG. 4 is a cross-sectional view schematically showing the obtained semiconductor device.

【図6】セラミック基板の外周部封着面、外周側壁面、
及び露出面の外周縁部に下地金属層が形成され、該下地
金属層の表面を含む部分に半田層が形成されたリッドを
模式的に示した部分拡大断面図である。
FIG. 6 shows an outer peripheral sealing surface, an outer peripheral side wall surface,
FIG. 3 is a partially enlarged cross-sectional view schematically showing a lid in which a base metal layer is formed on an outer peripheral edge of an exposed surface, and a solder layer is formed on a portion including the surface of the base metal layer.

【図7】メタライズ装置を模式的に示した斜視図であ
る。
FIG. 7 is a perspective view schematically showing a metallizing device.

【図8】(a)は、従来法によりリッドの下地金属層を
含む部分に半田ペースト層を形成した際の半田ペースト
層の近傍を模式的に示した部分拡大断面図であり、
(b)は前記半田ペーストをリフローさせた後の半田層
の近傍を模式的に示した部分拡大断面図である。
FIG. 8A is a partially enlarged cross-sectional view schematically showing the vicinity of a solder paste layer when a solder paste layer is formed on a portion including a base metal layer of a lid by a conventional method;
(B) is a partial enlarged sectional view schematically showing the vicinity of the solder layer after the solder paste has been reflowed.

【符号の説明】[Explanation of symbols]

11 セラミック基板 12(12a、12b、12c) 下地金属層 14 外周部 15 封着面 16 外周側壁面 17 露出面 19 半田ペースト層 Reference Signs List 11 ceramic substrate 12 (12a, 12b, 12c) base metal layer 14 outer peripheral portion 15 sealing surface 16 outer peripheral side wall surface 17 exposed surface 19 solder paste layer

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 セラミック基板の外周部封着面、外周側
壁面、及び前記封着面に対向する面の外周縁部に半田濡
れ性のある下地金属層を形成する際、前記封着面に対向
する面の下地金属層形成領域における下地金属層の被覆
割合を80%以上とする下地金属層形成工程を含んでい
ることを特徴とするセラミックリッドの製造方法。
When a base metal layer having solder wettability is formed on an outer peripheral portion sealing surface, an outer peripheral side wall surface, and an outer peripheral portion of a surface opposite to the sealing surface of a ceramic substrate, the sealing surface is formed on the sealing surface. A method for manufacturing a ceramic lid, comprising a base metal layer forming step of setting a coverage ratio of a base metal layer in a base metal layer formation region on an opposing surface to 80% or more.
【請求項2】 封着面に対向する面の外周縁部に、幅が
10〜110μmの下地金属層を形成する下地金属層形
成工程を含んでいることを特徴とする請求項1記載のセ
ラミックリッドの製造方法。
2. The ceramic according to claim 1, further comprising a base metal layer forming step of forming a base metal layer having a width of 10 to 110 μm on an outer peripheral edge of a surface facing the sealing surface. Lid manufacturing method.
【請求項3】 粘度が1000〜1700cPの導体ペ
ーストを用い、セラミック基板の外周側壁面に前記導体
ペーストが付着した平板を圧接させることにより導体ペ
ーストを塗布する下地金属層形成工程を含んでいること
を特徴とする請求項1又は請求項2記載のセラミックリ
ッドの製造方法。
3. A base metal layer forming step of using a conductive paste having a viscosity of 1000 to 1700 cP and applying a conductive paste by pressing a flat plate having the conductive paste adhered to an outer peripheral side wall surface of a ceramic substrate. The method for producing a ceramic lid according to claim 1 or 2, wherein:
【請求項4】 セラミック基板の外周部封着面、外周側
壁面、及び前記封着面に対向する面の外周縁部に半田濡
れ性のある下地金属層を形成する下地金属層形成工程、
及び前記下地金属層形成工程により形成された前記下地
金属層表面、及び前記封着面に対向する面の外周縁部に
形成された下地金属層端部より20μm以内の領域に半
田ペーストを塗布する半田ペースト層形成工程を含んで
いることを特徴とするセラミックリッドの製造方法。
4. A base metal layer forming step of forming a solder wettable base metal layer on an outer peripheral portion sealing surface, an outer peripheral side wall surface, and an outer peripheral portion of a surface facing the sealing surface of the ceramic substrate.
And applying a solder paste to a region within 20 μm from an end of the base metal layer formed on the surface of the base metal layer formed in the base metal layer forming step and an outer peripheral edge of a surface facing the sealing surface. A method for manufacturing a ceramic lid, comprising a step of forming a solder paste layer.
【請求項5】 請求項1〜3のいずれかの項に記載の下
地金属層形成工程、及び請求項4に記載の半田ペースト
層形成工程を含んでいることを特徴とするセラミックリ
ッドの製造方法。
5. A method for manufacturing a ceramic lid, comprising: a base metal layer forming step according to any one of claims 1 to 3; and a solder paste layer forming step according to claim 4. .
JP30737296A 1996-10-31 1996-10-31 Manufacturing method of ceramic lid Pending JPH10135363A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30737296A JPH10135363A (en) 1996-10-31 1996-10-31 Manufacturing method of ceramic lid

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30737296A JPH10135363A (en) 1996-10-31 1996-10-31 Manufacturing method of ceramic lid

Publications (1)

Publication Number Publication Date
JPH10135363A true JPH10135363A (en) 1998-05-22

Family

ID=17968277

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30737296A Pending JPH10135363A (en) 1996-10-31 1996-10-31 Manufacturing method of ceramic lid

Country Status (1)

Country Link
JP (1) JPH10135363A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102584219B1 (en) * 2023-04-28 2023-10-05 에이블메탈주식회사 Thin flat type heat pipe and battery apparatus for cooling pouch type battery including the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102584219B1 (en) * 2023-04-28 2023-10-05 에이블메탈주식회사 Thin flat type heat pipe and battery apparatus for cooling pouch type battery including the same

Similar Documents

Publication Publication Date Title
US5897724A (en) Method of producing a hybrid integrated circuit
US5842626A (en) Method for coupling surface mounted capacitors to semiconductor packages
JPH065760A (en) Package lead for surface mountint type semiconductor device
JPH10256315A (en) Semiconductor chip bonding pad and its formation
JPH10135363A (en) Manufacturing method of ceramic lid
JP3180041B2 (en) Connection terminal and method of forming the same
JP3124224B2 (en) Solder bump formation method
JP4590783B2 (en) Method for forming solder balls
JP3582286B2 (en) Manufacturing method of wiring board
JPH0715129A (en) Mounting structure and mounting method of surface mount type semiconductor device
JP2002083841A (en) Mounting structure and its manufacturing method
JP3024506B2 (en) Connection method between Si chip and package
JP3744678B2 (en) Wiring board mounting structure
JP2603100B2 (en) Method of manufacturing electronic component tower substrate
JP2000100868A (en) Semiconductor device and manufacture thereof
JPH11126797A (en) Connecting structure of wiring board
JP3468876B2 (en) Printed wiring board and method of manufacturing the same
JPH1075035A (en) Filling of metal in through-hole of ceramic board
JP3692215B2 (en) Wiring board mounting structure
JPH11214591A (en) Semiconductor device
JPS60198761A (en) Soldering method
JPS63164450A (en) Electronic circuit component
JPH10189666A (en) Solder ball mounting carrier film, its manufacture, and solder ball-mounting method
JPH10321754A (en) Semiconductor device
JPH0548256A (en) Surface mounting method for printed circuit board