JPH10135199A - Integrated circuit element and its manufacturing process - Google Patents

Integrated circuit element and its manufacturing process

Info

Publication number
JPH10135199A
JPH10135199A JP9258163A JP25816397A JPH10135199A JP H10135199 A JPH10135199 A JP H10135199A JP 9258163 A JP9258163 A JP 9258163A JP 25816397 A JP25816397 A JP 25816397A JP H10135199 A JPH10135199 A JP H10135199A
Authority
JP
Japan
Prior art keywords
acid ester
polyamic acid
alkyl
group
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9258163A
Other languages
Japanese (ja)
Inventor
Lupton Hedrick James
ジェイムズ・ラプトン・ヘドリック
Dennis Miller Robert
ロバート・デニス・ミラー
Ayangaa Surinibasan Sateianarayan
サティアナラヤン・アヤンガー・スリニバサン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH10135199A publication Critical patent/JPH10135199A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Macromolecular Compounds Obtained By Forming Nitrogen-Containing Linkages In General (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain an integrated circuit device having a low dielectric constant by forming a dielectric material containing hardened polyamic acid ester adjacently to metallic circuit wiring for interconnection on a substrate. SOLUTION: Metallic circuit wiring 4 and a dielectric material 6 are provided on the surface of a substrate 2 and vertical metallic studs 8 are provided in the substrate 2. The material 6 which is put on, around, and/or between the wiring 4 is constituted of imidized polyamic acid ester, containing (RO)m (R")n SiR' as an end group, where m, n, R and R', and R" respectively represent 1, 2, or 3, m+n=3, hydrocarbyl groups, and a hydride or hydrocarbyl group. This dielectric composition presents a low coefficient of thermal expansion of 1000×10<-6> at a high temperature. Therefore, an integrated circuit element having a high mechanical characteristic, a high frictional characteristic, a highly uniform optical characteristics, and a high dielectric characteristic can be obtained, because the cracking of films can be avoided during succeeding heat treatment processes.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、改良された誘電組
成物及びこの改良された誘電材料を有する集積回路に関
する。
FIELD OF THE INVENTION The present invention relates to an improved dielectric composition and an integrated circuit having the improved dielectric material.

【0002】[0002]

【従来の技術】ポリイミドは、チップ(ラインのチップ
背面等)、薄膜パッケージ、及びプリント回路基板を含
む集積回路の製造に用いられるものとして技術的に知ら
れている。ポリイミドは、誘電性介在層、受動性の層、
α粒子障壁、及び応力緩和を形成する際に有用である。
ポリイミドは、特に、マルチチップ・モジュール上のチ
ップを相互接続する導電性配線を絶縁するための介在層
誘電材料として有用である。これは、薄膜配線として知
られている。マルチチップ・モジュールは、チップと回
路ボードの間に位置する中間位置のパッケージングであ
る。マルチチップ・モジュールは、一般的に知られた技
術である。マルチチップ・モジュールは、電源面、信号
面及び接地面からなる多重層から形成されており、これ
らの層は、チップへ電源を供給し、かつモジュール上の
チップ間での又は回路基板へ若しくは回路基板から入出
力信号を配信する。
2. Description of the Related Art Polyimide is known in the art for use in the manufacture of integrated circuits, including chips (such as the backside of a line), thin film packages, and printed circuit boards. Polyimide is a dielectric intermediate layer, a passive layer,
Useful in forming alpha particle barriers and stress relaxation.
Polyimide is particularly useful as an intervening dielectric material for insulating conductive interconnects that interconnect chips on a multichip module. This is known as thin film wiring. A multi-chip module is an intermediate package located between a chip and a circuit board. Multi-chip modules are a commonly known technology. Multi-chip modules are formed from multiple layers of power planes, signal planes, and ground planes, which supply power to the chips and between the chips on the module or to a circuit board or circuit. Distribute input / output signals from the board.

【0003】マイクロエレクトロニクス工業において
は、メモリや論理素子等の多層回路素子における回路密
度の向上が要望され続けている。それにより、性能を高
めると共にコストを低減することができるからである。
この目的を実現するためには、回路の配線幅等の最小特
性寸法を小さくし、また、介在させる誘電材料の誘電定
数を小さくすることにより、クロストークや容量結合を
増大させることなく回路配線の間隔をさらに狭くできる
ようにする。ポリイミドは、約3.0の誘電定数をもつ
と共に、半導体製造に関する現在の処理操作と熱サイク
ルに耐える機械特性及び熱特性を有する。しかしなが
ら、将来の集積回路素子用の誘電材料は、ポリイミドよ
りも低い誘電定数(すなわち、<3)を呈しかつ機械特
性と熱特性を満足することが望まれる。
[0003] In the microelectronics industry, there is a continuing demand for improved circuit densities in multilayer circuit elements such as memories and logic elements. Thereby, the performance can be improved and the cost can be reduced.
In order to achieve this object, the minimum characteristic size such as the wiring width of the circuit is reduced, and the dielectric constant of the dielectric material to be interposed is reduced, so that the crosstalk and the capacitive coupling of the circuit wiring are not increased. Make it possible to further reduce the spacing. Polyimide has a dielectric constant of about 3.0 and mechanical and thermal properties that withstand current processing operations and thermal cycling for semiconductor manufacturing. However, it is desirable that dielectric materials for future integrated circuit devices exhibit lower dielectric constants (i.e., <3) than polyimides and satisfy mechanical and thermal properties.

【0004】[0004]

【発明が解決しようとする課題】本発明の目的は、改良
された誘電材料を有する改良された集積回路素子を提供
することである。本発明の他の目的は、以下の開示から
明らかとされるであろう。
It is an object of the present invention to provide an improved integrated circuit device having an improved dielectric material. Other objects of the present invention will become clear from the following disclosure.

【0005】[0005]

【課題を解決するための手段】本発明に関する改良され
た誘電材料は、好適にはトリアルコキシシリルアルキル
基を末端とする硬化したポリアミック酸エステルを有す
る。さらに本発明は、集積回路素子にも関連する。一実
施例における素子は、(i)基板と、(ii)上記基板上に位
置する相互接続用の金属回路配線と、(iii)(上記回路
配線の上及び/又は間において)上記回路配線に隣接し
て位置する改良された誘電材料とを有する。
SUMMARY OF THE INVENTION The improved dielectric material of the present invention comprises a cured polyamic acid ester, preferably terminated with a trialkoxysilylalkyl group. The invention further relates to an integrated circuit device. In one embodiment, the elements include (i) a substrate, (ii) an interconnect metal circuit trace located on the substrate, and (iii) the circuit trace (on and / or between the circuit traces). And an improved dielectric material located adjacent thereto.

【0006】本発明はさらに、集積回路パッケージング
素子及び本発明の集積回路素子を作製するプロセスに関
する。本発明のより詳細な開示は、以下の説明及び添付
の図面により示される。
[0006] The present invention further relates to an integrated circuit packaging device and a process for making the integrated circuit device of the present invention. A more detailed disclosure of the present invention is set forth in the following description and accompanying drawings.

【0007】[0007]

【発明の実施の形態】図1は、本発明の集積回路の実施
例を示す図である。この素子は、一般に、基板2と、金
属回路配線4と、本発明による改良された誘電材料6と
を有する。基板2は、その中に形成された垂直方向の金
属スタッド8を有する。回路配線は、素子内に電気信号
を配信し、電源を与え、素子から信号を出力させるべく
機能する。適宜の集積回路素子は、一般的に多層の回路
配線を有し、それらが垂直方向の金属スタッドにより相
互接続されている。
FIG. 1 is a diagram showing an embodiment of an integrated circuit according to the present invention. The device generally comprises a substrate 2, metal circuit wiring 4, and an improved dielectric material 6 according to the invention. The substrate 2 has vertical metal studs 8 formed therein. The circuit wiring functions to distribute an electric signal into the element, supply power, and output a signal from the element. Suitable integrated circuit elements typically have multiple layers of circuit wiring, which are interconnected by vertical metal studs.

【0008】本発明の素子のための適宜の基板として
は、ケイ素、二酸化ケイ素、ガラス、窒化ケイ素、セラ
ミクス、アルミニウム、銅、及び、ヒ化ガリウムがあ
る。他の適宜の基板については、当業者であれば周知で
あろう。多層集積回路素子においては、下層の絶縁され
た回路配線が基板としても機能できる。
[0008] Suitable substrates for the devices of the present invention include silicon, silicon dioxide, glass, silicon nitride, ceramics, aluminum, copper, and gallium arsenide. Other suitable substrates will be known to those skilled in the art. In a multi-layer integrated circuit device, the underlying insulated circuit wiring can also function as a substrate.

【0009】適宜の回路配線は、一般的に、銅、アルミ
ニウム、タングステン、金、銀、又はこれらの合金等、
金属の導電性材料である。任意であるが、回路配線は、
ニッケル、タンタル若しくはクロム等の金属性ライナ
ー、又は、障壁層若しくは接着層等の他の層(例えば、
SiN、TiN)で被覆してもよい。
The appropriate circuit wiring is generally made of copper, aluminum, tungsten, gold, silver, or an alloy thereof.
It is a metal conductive material. Optionally, the circuit wiring is
Metallic liners such as nickel, tantalum or chromium, or other layers such as barrier layers or adhesive layers (eg,
(SiN, TiN).

【0010】本発明の好適例は、1又は複数の集積回路
チップへ信号及び電源の電流を与える集積回路パッケー
ジング素子(マルチチップ・モジュール)に関する。こ
の素子は、(i)回路ボードへの接続用の導電体を有する
基板を有し、(ii)上記基板上に交互に配置される複数の
電気絶縁層及び導電層であって少なくとも導電層が本発
明による改良されたポリイミド膜を有し、そして(iii)
導電体、導電層、及び集積回路チップを電気的に相互接
続する複数の経路を有する。
A preferred embodiment of the present invention relates to an integrated circuit packaging element (multi-chip module) for providing signal and power supply current to one or more integrated circuit chips. This element has (i) a substrate having a conductor for connection to a circuit board, and (ii) a plurality of electric insulating layers and conductive layers alternately arranged on the substrate, wherein at least the conductive layer is Having an improved polyimide film according to the present invention, and (iii)
A plurality of paths electrically interconnect the conductors, the conductive layers, and the integrated circuit chip.

【0011】集積回路パッケージング素子は、集積回路
チップと回路ボードの間の中間位置のパッケージングで
ある。集積回路チップは集積回路パッケージング素子上
に装着され、そして集積回路パッケージング素子は回路
ボード上に装着される。
[0011] An integrated circuit packaging element is the packaging of an intermediate location between an integrated circuit chip and a circuit board. The integrated circuit chip is mounted on an integrated circuit packaging element, and the integrated circuit packaging element is mounted on a circuit board.

【0012】パッケージング素子の基板は、一般的にガ
ラス、ケイ素又はセラミクス等の不活性基板である。こ
の基板には、任意に集積回路を配置することができる。
基板には、パッケージング素子を回路ボードへ電気的に
接続するための入力/出力ピン(I/Oピン)等の導電体
が設けられる。複数の電気絶縁層及び導電層(誘電性絶
縁材料中に配置された導電性回路を有する層)が、交互
に基板上に積層される。これらの層は、一般的に、層プ
ロセスにより一つの層となるように基板上に形成され、
各層は別個のプロセス工程で形成される。
The substrate of the packaging element is generally an inert substrate such as glass, silicon or ceramics. An integrated circuit can be arbitrarily arranged on this substrate.
The substrate is provided with conductors such as input / output pins (I / O pins) for electrically connecting the packaging elements to the circuit board. A plurality of electrically insulating layers and conductive layers (layers having a conductive circuit disposed in a dielectric insulating material) are alternately stacked on a substrate. These layers are generally formed on a substrate to be one layer by a layer process,
Each layer is formed in a separate process step.

【0013】さらにパッケージング素子は、集積回路チ
ップを受容する受容手段を有する。適宜の受容手段は、
チップI/Oピンを受容するピンボード又はチップへの
半田接続用の金属パッドを含む。一般的にパッケージン
グ素子は、通常垂直方向に配列された複数の導電性経路
も有し、これらはI/Oピン、導電層、及び、受容手段
内に配置された集積回路チップを相互接続する。集積回
路パッケージング素子の機能構造及び製造方法は当業者
には知られており、米国特許第4,489,364号、同第4,50
8,981号、同第4,628,411号、及び同第4,811,082号に開
示されている。これらをここに参照する。
Further, the packaging element has a receiving means for receiving the integrated circuit chip. Appropriate receiving means,
Includes metal pads for solder connection to a pin board or chip that receives chip I / O pins. Generally, the packaging element also has a plurality of conductive paths, usually arranged in a vertical orientation, which interconnect the I / O pins, the conductive layers, and the integrated circuit chips located in the receiving means. . The functional structure and manufacturing method of integrated circuit packaging elements are known to those skilled in the art and are described in U.S. Pat. Nos. 4,489,364 and 4,50
No. 8,981, No. 4,628,411, and No. 4,811,082. These are referenced here.

【0014】本発明の重要な特徴は、回路配線の上、周
囲、及び/又は間に位置する誘電材料である。多層集積
回路素子においては、しばしば、回路配線の次層を形成
するための基板として機能させるべく誘電材料を平面と
することができる。この誘電材料は、(RO)m(R″)n
iR′-を末端(末端基)とするイミド化ポリアミック
酸エステルを有する。ここで、mは1、2若しくは3、
m+n=3、R及びR′はハイドロカルビル基、及び、
R″は水素化物若しくはハイドロカルビル基である。末
端基は、好適には、モノ、ジ、若しくはトリC1-6アル
コキシシリルC1 -6アルキル基若しくはアリル基(例え
ば、フェニレン、ベンジレン、ナフチレン、アントラセ
ニレン等)である。ここで用いられる通り、ハイドロカ
ルビル基は、炭化水素をベースとする基(一若しくは二
の官能基)を意味し、分子の残りの部分に付いた炭素原
子を有し、顕著な炭化水素特性をもつ。ハイドロカルビ
ル基は、次のものを含む。
An important feature of the present invention is the dielectric material located on, around, and / or between circuit traces. In multi-layer integrated circuit devices, the dielectric material can often be planar to function as a substrate for forming the next layer of circuit wiring. This dielectric material is (RO) m (R ″) n S
It has an imidized polyamic acid ester having iR'- as a terminal (terminal group). Here, m is 1, 2 or 3,
m + n = 3, R and R ′ are hydrocarbyl groups, and
R "is a hydride or a hydrocarbyl group. End groups is preferably mono-, di-, or tri C 1-6 alkoxysilyl C 1 -6 alkyl group or allyl group (e.g., phenylene, benzylene, naphthylene , Anthracenylene, etc.) As used herein, a hydrocarbyl group refers to a hydrocarbon-based group (one or two functional groups) having a carbon atom attached to the rest of the molecule. Hydrocarbyl groups include the following:

【0015】(1)炭化水素基:脂肪族(C1−C10ア
ルキル若しくはアルケニル及びC5−10シクロアルキ
ル若しくはシクロアルケニル)、芳香族、脂肪族置換芳
香族、芳香族置換脂肪族等である。これらの基は当業者
に知られている。例えば、メチル(二官能基のハイドロ
カルビル基のメチレン)、エチル、ブチル、へキシル、
オクチル、デシル、ドデシル、テトラデシル、オクタデ
シル、シクロヘキシル、フェニル、ナフチル、ベンジ
ル、及びアントラセニル(全ての異性体を含む)があ
る。
(1) Hydrocarbon group: aliphatic (C1-C10 alkyl or alkenyl and C5-10 cycloalkyl or cycloalkenyl), aromatic, aliphatic-substituted aromatic, aromatic-substituted aliphatic and the like. These groups are known to those skilled in the art. For example, methyl (methylene bifunctional hydrocarbyl group), ethyl, butyl, hexyl,
There are octyl, decyl, dodecyl, tetradecyl, octadecyl, cyclohexyl, phenyl, naphthyl, benzyl, and anthracenyl (including all isomers).

【0016】(2)置換炭化水素基:非炭化水素置換基を
含む基である。本発明の要旨においては、その基の顕著
な炭化水素特性が変化しないものを意味する。当業者で
あれば、適宜の置換基(例えば、ハロ、アルコキシ、カ
ルバルコキシ、ニトロ)を認知している。
(2) Substituted hydrocarbon group: a group containing a non-hydrocarbon substituent. For the purposes of the present invention, it is meant that the radical hydrocarbon properties of the group do not change. One skilled in the art is aware of appropriate substituents (eg, halo, alkoxy, carbalkoxy, nitro).

【0017】(3)ヘテロ基:本発明の要旨の範囲内での
顕著な炭化水素特性を有しながら、鎖又は環の中に存在
する炭素以外の原子を含み、それ以外は炭素原子からな
る基である。適宜のヘテロ原子は当業者には自明であ
り、例えば、窒素、酸素、及び硫黄がある。
(3) Hetero group: contains non-carbon atoms present in the chain or ring, while having outstanding hydrocarbon properties within the scope of the present invention; Group. Suitable heteroatoms will be apparent to those skilled in the art, for example, nitrogen, oxygen, and sulfur.

【0018】一般的に、炭化水素をベースとする基の中
で10個の炭素原子毎に、置換基又はヘテロ原子は約3
個を超えず、好適には1個を超えて存在しない。
Generally, every 10 carbon atoms in a hydrocarbon-based group will have about 3 substituents or heteroatoms.
Not more than one, and preferably not more than one.

【0019】末端基をもつポリアミック酸エステルは、
好適には、(i)ジアミン、(ii)ジエステルジアシルハロ
ゲン化物(例えば、塩化物)、及び(iii)アミノアルコ
キシシランから生成される。適宜のジアミンは、H2
RNH2の形であり、ここでRは次の通りである。
The polyamic acid ester having a terminal group is
Preferably, it is formed from (i) a diamine, (ii) a diester diacyl halide (eg, chloride), and (iii) an aminoalkoxysilane. A suitable diamine is H 2 N
In the form of RNH 2 , where R is:

【0020】[0020]

【化1】 Embedded image

【0021】化1においてXは、1乃至3個の炭素原子
若しくはハロ炭素原子、カルボニル、−O−、−S−、
−SO2−及び−N−アルキルを有するアルキレン鎖か
らなる基の中から選択される。さらに、アルキレン鎖
は、ハロアルキル(例えば、トリフルオロメチル)及び
フェニルで置換することができる。芳香族環は、例えば
トリフルオロメトキシ等により任意に置換することがで
きる。ジアミンについての適宜のRとしては、次のもの
が含まれる。
In the formula 1, X represents 1 to 3 carbon atoms or halo carbon atoms, carbonyl, --O--, --S--,
It is selected from the group consisting of alkylene chains having -SO2- and -N-alkyl. Additionally, the alkylene chain can be substituted with haloalkyl (eg, trifluoromethyl) and phenyl. The aromatic ring can be optionally substituted with, for example, trifluoromethoxy or the like. The appropriate R for the diamine includes the following.

【0022】[0022]

【化2】 Embedded image

【0023】化2におけるyは、トリフルオロメチル、
フェニル若しくは置換されたフェニルから選択される。
適宜の芳香族ジアミンは、p-フェニレンジアミン、4,4'
-ジアミノ-ジフェニルアミン、ベンジジン、4,4'-ジア
ミノ-ジフェニルエーテル、1,5-ジアミノ-ナフタレン、
3,3'-ジメチル-4,4'ジアミノ-ビフェニル、3,3'-ジメト
キシベンジジン、1,4-ビス(p-アミノフェノキシ)ベンゼ
ン、1,3-ビス(p-アミノフェノキシ)ベンゼン、2,2-ビス
[4-アミノフェニル]ヘキサフルオロプロパンである。
In formula 2, y is trifluoromethyl,
Selected from phenyl or substituted phenyl.
Suitable aromatic diamines are p-phenylenediamine, 4,4 '
-Diamino-diphenylamine, benzidine, 4,4'-diamino-diphenyl ether, 1,5-diamino-naphthalene,
3,3'-dimethyl-4,4'diamino-biphenyl, 3,3'-dimethoxybenzidine, 1,4-bis (p-aminophenoxy) benzene, 1,3-bis (p-aminophenoxy) benzene, 2 , 2-bis
[4-aminophenyl] hexafluoropropane.

【0024】ジアミン中のRもまた、脂肪族基又は脂環
式基とすることができる。例えば、シクロへキシレン等
のシクロアルキレン等である。適宜の脂肪族ジアミン
は、1,4-ジアミノシクロヘキサン及びビス(4-アミノシ
クロヘキシル)メタンを含む。
R in the diamine can also be an aliphatic or alicyclic group. For example, cycloalkylene such as cyclohexylene. Suitable aliphatic diamines include 1,4-diaminocyclohexane and bis (4-aminocyclohexyl) methane.

【0025】好適なジアミンは、上記の化学式中のXが
>C(フェニル)(トリフルオロメチル)であるようなジア
ミンである。好適なジアミンとしては、9,9'-ビス(4-ア
ミノフェニル)フルオレン(FDA)、4,4'-オキシジアニ
リン、及び1,1-ビス(4-アミノフェニル)-1-フェニル-2,
2,2-トリフルオロエタン(3FDA)がある。
Preferred diamines are those in which X in the above formula is> C (phenyl) (trifluoromethyl). Suitable diamines include 9,9'-bis (4-aminophenyl) fluorene (FDA), 4,4'-oxydianiline, and 1,1-bis (4-aminophenyl) -1-phenyl-2. ,
There is 2,2-trifluoroethane (3FDA).

【0026】ジエステルジアシルクロリドは、次の化学
式を適宜有する対応する二酸無水物から適切に生成され
る。
The diester diacyl chloride is suitably formed from the corresponding dianhydride, optionally having the following formula:

【0027】[0027]

【化3】 Embedded image

【0028】化3においてArは、次の中から選択する
ことができる。
In the chemical formula 3, Ar can be selected from the following.

【0029】[0029]

【化4】 Embedded image

【0030】適宜の二酸無水物には、ピロメリト酸二無
水物、ベンゾフェノン二無水物、2,2-ビス(3,4-ジカル
ボキシフェニル)プロパン二無水物、3,3',4,4'-ビフェ
ニルテトラカルボン酸二無水物、ビス(3,4-ジカルボキ
シフェニル)エーテル二無水物、ビス(3,4-ジカルボキ
シフェニル)チオエーテル二無水物、ビスフェノールA
ビスエーテル二無水物、2,2-ビス(3,4-ジカルボキシル
フェニル)ヘキサフルオロプロパン二無水物、2,3,6,7-
ナフタレンテトラカルボン酸二無水物、ビス(3,4-ジカ
ルボキシフェニル)スルホン二無水物、1,2,5,6-ナフタ
レンテトラカルボン酸二無水物、2,2',3,3'-ビフェニル
テトラカルボン酸二無水物、3,4,3',4'-ベンゾフェノン
テトラカルボン酸二無水物、及びテルフェニル二無水物
がある。好適なジエステルジアシルクロリドは、ピロメ
リト酸ジエチルジアシルクロリドである。
Suitable dianhydrides include pyromellitic dianhydride, benzophenone dianhydride, 2,2-bis (3,4-dicarboxyphenyl) propane dianhydride, 3,3 ', 4,4 '-Biphenyltetracarboxylic dianhydride, bis (3,4-dicarboxyphenyl) ether dianhydride, bis (3,4-dicarboxyphenyl) thioether dianhydride, bisphenol A
Bisether dianhydride, 2,2-bis (3,4-dicarboxylphenyl) hexafluoropropane dianhydride, 2,3,6,7-
Naphthalenetetracarboxylic dianhydride, bis (3,4-dicarboxyphenyl) sulfone dianhydride, 1,2,5,6-naphthalenetetracarboxylic dianhydride, 2,2 ', 3,3'-biphenyl There are tetracarboxylic dianhydride, 3,4,3 ', 4'-benzophenone tetracarboxylic dianhydride, and terphenyl dianhydride. A preferred diester diacyl chloride is diethyl pyromellitic diacyl chloride.

【0031】ジエステルジアシルクロリドは、対応する
酸無水物を適宜のアルコール及びオキサリルクロリドと
順次反応させることにより生成される。適宜のアルコー
ルはエタノールである。イミド化の速度は、エステル基
の電子置換基効果(例えば、エタノールからのエチルエ
ステル置換基)により変化させることができる。そし
て、本発明に用いる他の適宜のアルコールは当業者には
周知であり、例えば、Hergenrotherによる「High Perfo
rmance Polymers(高機能高分子)」(1994)に開示されて
おり、ここに参照する。適宜のジエステルジアシルクロ
リドは、ピロメリト酸ジエチルジクロル、テトラカルボ
ン酸ジエチルジクロロビフェニル、及び、オキシジフタ
ル酸ジエチルジクロルである。他の適宜のジアミン及び
ジエステルジアシルクロリドは当業者には周知であり、
例えば、米国特許第4,720,539号及び米国特許出願第08/
058,303(1992年5月10日出願)に開示されており、ここに
参照する。
The diester diacyl chloride is produced by sequentially reacting the corresponding acid anhydride with an appropriate alcohol and oxalyl chloride. A suitable alcohol is ethanol. The rate of imidization can be varied by the effect of the electron substituent on the ester group (eg, the ethyl ester substituent from ethanol). Other suitable alcohols for use in the present invention are well known to those skilled in the art, and are described, for example, in "High Perfoam" by Hergenrother.
rmance Polymers "(1994), which is hereby incorporated by reference. Suitable diester diacyl chlorides are diethyl dichloro pyromellitate, diethyl dichloro biphenyl tetracarboxylate, and diethyl dichlor oxydiphthalate. Other suitable diamines and diester diacyl chlorides are well known to those skilled in the art,
For example, U.S. Pat.No. 4,720,539 and U.S. Pat.
No. 058,303 (filed May 10, 1992), which is hereby incorporated by reference.

【0032】適宜のアミノアルコキシシランは、(H2
R′Si(R″)m(OR)n)の形を有する。ここでm+n
=3(nは好適には3)であり、Rは好適にはC1-6アル
キルである。そしてR′は、好適にはC1-6アルキレン
(例えば、メチレン)又はフェニレン、ベンジレン若しく
はナフチレン等の非ヘテロ原子アリル基(ヘテロ原子の
ない炭化水素芳香族基)であり、アミノ基とケイ素原子
の間に位置している。Rは反応中に切り離されて組成物
から除かれるので、Rは不用意に反応を妨げることのな
い任意の有機系基とすることができる。そしてそのよう
な基については、本明細書中に記載されたと同等とみな
すべきである。nが3未満である場合、R″は水素化物
又は低級C1-6アルキルが好ましい。好適なシランは、
アミノフェニルトリメトキシシランである。他の適宜の
シラン反応物は、当業者には周知であろう。
A suitable aminoalkoxysilane is (H 2 N
R′Si (R ″) m (OR) n ), where m + n
= 3 (n is preferably 3) and R is preferably C1-6alkyl . And R 'is preferably C 1-6 alkylene
(E.g., methylene) or a non-heteroatom allyl group (hydrocarbon aromatic group without heteroatoms) such as phenylene, benzylene or naphthylene, located between the amino group and the silicon atom. Since R is cleaved off from the composition during the reaction, R can be any organic group that does not inadvertently interfere with the reaction. And such groups should be considered equivalent to those described herein. When n is less than 3, R ″ is preferably hydride or lower C 1-6 alkyl. Suitable silanes are
Aminophenyltrimethoxysilane. Other suitable silane reactants will be known to those skilled in the art.

【0033】ポリアミック酸エステル反応物を生成する
ために、3つの前駆体を適切な定比量で(例えば、所望
する分子量の高分子生成物を得るために、1:1のジア
ミンとジエステルジアシルクロリドを、カローザス公式
から計算されたシラン量と共に)適宜の溶媒(NMP
等)に溶解させる。これにより、アルコキシシリルアル
キル末端を有するポリアミック酸エステルとなる。アル
コキシシリルアルキル末端を有するポリアミック酸エス
テル反応物は、分子量(Mn)約5,000〜20,00
0g/molである。適宜のアルコキシシリルアルキル末端
のポリアミック酸エステルは、次の構造を有する。
To form the polyamic acid ester reactant, three precursors are added in appropriate stoichiometric amounts (eg, to obtain a polymer product of the desired molecular weight, 1: 1 diamine and diester diacyl chloride). With the amount of silane calculated from the Calosas formula) in a suitable solvent (NMP
Etc.). Thereby, a polyamic acid ester having an alkoxysilylalkyl terminal is obtained. The polyamic acid ester reactant having an alkoxysilylalkyl end has a molecular weight (Mn) of about 5,000 to 20,000.
0 g / mol. The appropriate alkoxysilylalkyl-terminated polyamic acid ester has the following structure.

【0034】[0034]

【化5】 Embedded image

【0035】化5においてRは、フェニル又はC1-6
ルキルであり、ポリアミック酸エステル置換基はエチル
である。
In Formula 5, R is phenyl or C 1-6 alkyl, and the polyamic acid ester substituent is ethyl.

【0036】必要であれば、ポリアミック酸エステルを
単離して精製することができる。ポリアミック酸エステ
ル溶液は、低粘度で高固体含有率(例えば、>40〜5
0重量%)を有する。ポリアミック酸エステルは、標準
的な周知の技術により膜として基板上に配置させること
ができる。
If necessary, the polyamic acid ester can be isolated and purified. The polyamic acid ester solution has a low viscosity and a high solid content (for example,> 40 to 5).
0% by weight). The polyamic acid ester can be deposited on the substrate as a film by standard well-known techniques.

【0037】誘電組成物は、ポリアミック酸エステルを
硬化させることにより生成される。ポリアミック酸エス
テルは、375℃以上の高いイミド化温度を有する。組
成物を硬化させるために、直接的に若しくは段階方式
(例えば、鎖を伸ばすために200℃で2時間加熱した
後、400℃へ上げて2時間保持する)で組成物を高温
に加熱する。これによりポリアミック酸エステルのイミ
ド化とシリル反応基の架橋縮合が完了する。
The dielectric composition is formed by curing a polyamic acid ester. Polyamic acid esters have a high imidization temperature of 375 ° C. or higher. To cure the composition, the composition is heated to an elevated temperature, either directly or in a stepwise manner (eg, heating at 200 ° C. for 2 hours to elongate the chain, then increasing to 400 ° C. and holding for 2 hours). This completes imidization of the polyamic acid ester and cross-linking condensation of the silyl reactive group.

【0038】本発明の誘電組成物は、80℃における誘
電定数が3.2未満、好適には3.0未満、そしてより
好適には2.8未満である。この誘電組成物は、高温に
おいて低い熱膨張係数(例えば、450℃で1000×
10-6(すなわち1000ppm)、好適には500×1
-6、より好適には100×10-6)を呈するので、そ
の後の熱処理工程中においても膜の亀裂を避けられる。
この組成物は、強い機械的特性及び摩擦特性と、高い均
一性のある光学特性及び誘電特性を有する。さらにこの
組成物は、熱応力(thermal stress)が100MPa未満、
好適には50MPa未満である。さらにこの誘電組成物
は、亀裂に耐える機械的特性を有するので、化学的/機
械的に平面化することができ、多層集積回路素子におい
て更なる回路層をリソグラフィにより容易に形成でき
る。この誘電組成物は、厚膜の状態で高い周囲湿度の中
でも大きな絶縁破壊電圧、優れた強靱さ、及び高い耐亀
裂性を有する。この誘電組成物は、光学的に透明であり
かつ基板に対して良好に付着する。この誘電組成物は、
加熱中の収縮が最小限(例えば、10%未満)である。
The dielectric composition of the present invention has a dielectric constant at 80 ° C. of less than 3.2, preferably less than 3.0, and more preferably less than 2.8. This dielectric composition has a low coefficient of thermal expansion at high temperatures (eg, 1000 × at 450 ° C.).
10 −6 (ie 1000 ppm), preferably 500 × 1
0 -6 , more preferably 100 × 10 -6 ), so that cracking of the film can be avoided even during the subsequent heat treatment step.
The composition has strong mechanical and frictional properties and highly uniform optical and dielectric properties. Further, the composition has a thermal stress of less than 100 MPa,
Preferably it is less than 50 MPa. Furthermore, the dielectric composition has mechanical properties that resist cracking, so that it can be chemically / mechanically planarized and further circuit layers can easily be formed lithographically in multilayer integrated circuit devices. The dielectric composition has a large dielectric breakdown voltage, excellent toughness, and high crack resistance even in high ambient humidity in a thick film state. The dielectric composition is optically transparent and adheres well to the substrate. This dielectric composition
Minimal shrinkage during heating (eg, less than 10%).

【0039】さらに本発明は、集積回路素子の製造プロ
セスに関連する。図2は、一つのプロセス例の第1のス
テップを示しており、トリアルコキシシリルアルキル末
端をもつポリアミック酸エステルを含む本発明の誘電組
成物からなる層10が基板2上に配置される。基板2
は、垂直方向の金属スタッド8と共に示されている。ポ
リアミック酸エステルは、ジメチルプロピレン尿素(D
MPU)、NMP等の適宜の溶媒に溶解させられ、スピ
ンコーティング若しくはスプレーコーティング又はドク
ターブレーディング等の周知の方法により基板に対して
適用される。溶液は独自の高固体含有率(40〜50%)を
有するので、優れた平面化特性を呈する。このプロセス
の第2のステップでは、ポリアミック酸エステルの鎖の
伸長とイミド化の両方のためにポリアミック酸エステル
を高温へ加熱する。好適には、この組成物は、アミン若
しくはブレンステッド塩基等の塩基の存在下で加熱され
る。塩基は、より低い初期硬化温度、例えば200℃未
満でのイミド化を可能とする触媒となる。適切には、こ
の塩基は、有機アミンである。アミンは、高沸点を有
し、反応完了時には加熱により除去可能であることが好
ましい。適切な塩基は、N-メチルジエタノールアミン
である。他の適切な塩基は当業者には周知であり、米国
特許第5,206,117号等に開示されている。
The present invention further relates to a process for manufacturing an integrated circuit device. FIG. 2 illustrates the first step of one exemplary process, in which a layer 10 of a dielectric composition of the present invention comprising a trialkoxysilylalkyl terminated polyamic acid ester is disposed on a substrate 2. Substrate 2
Are shown with vertical metal studs 8. Polyamic acid ester is dimethylpropylene urea (D
(MPU), NMP, etc., and then applied to the substrate by a known method such as spin coating or spray coating or doctor blading. Since the solution has a unique high solids content (40-50%), it exhibits excellent planarization properties. In the second step of the process, the polyamic acid ester is heated to an elevated temperature for both chain elongation and imidization of the polyamic acid ester. Suitably, the composition is heated in the presence of a base such as an amine or Bronsted base. The base is a catalyst that allows imidization at lower initial cure temperatures, for example, below 200 ° C. Suitably, the base is an organic amine. The amine preferably has a high boiling point and can be removed by heating when the reaction is complete. A suitable base is N-methyldiethanolamine. Other suitable bases are well known to those skilled in the art and are disclosed, for example, in US Pat. No. 5,206,117.

【0040】図3は、プロセスの第3のステップを示し
ており、リソグラフィ手法により誘電組成物の層10に
パターン形成することにより、組成物の層中にトレンチ
(凹部)12を形成する。図3に示すトレンチ12は、基
板2及び金属スタッド8へと延びる。リソグラフィによ
るパターン形成は、一般に、(i)例えば、ShipleyやHoec
hst Celaneseにより市販されている正又は負のフォトレ
ジスト(AZフォトレジスト)で誘電組成物の層10をコ
ーティングし、(ii)フォトレジストを、UVや深UV等
の電磁波等の放射線に対してイメージ通りに(マスクを
通して)露光させ、(iii)適宜の塩基性現像液を用いて
レジスト中のイメージを現像し、そして、(iv)反応性イ
オン・ビーム・エッチング(RIE)等の適宜の転写技術
を用いて、誘電組成物の層10を通してイメージを基板
2へ転写する。適宜のリソグラフィによるパターン形成
技術は当業者に周知であり、Thompsonらによる「Introd
uction to Microlithography」(1994)等に開示されてい
る。
FIG. 3 shows the third step of the process, in which a lithographic technique is used to pattern the dielectric composition layer 10 so that a trench is formed in the composition layer.
(Recess) 12 is formed. The trench 12 shown in FIG. 3 extends into the substrate 2 and the metal stud 8. Pattern formation by lithography is generally (i) for example, Shipley or Hoec
coating the layer of dielectric composition 10 with a positive or negative photoresist (AZ photoresist) marketed by hst Celanese, and (ii) imaging the photoresist against radiation, such as electromagnetic waves such as UV or deep UV. Exposure (through a mask), (iii) developing the image in the resist using a suitable basic developer, and (iv) a suitable transfer technique such as reactive ion beam etching (RIE) Is used to transfer the image to the substrate 2 through the layer 10 of the dielectric composition. Appropriate lithographic patterning techniques are well known to those skilled in the art and are described by Thompson et al.
Auction to Microlithography "(1994).

【0041】図4は、本発明の集積回路を製造するプロ
セスの第4のステップを示しており、パターン化された
誘電層10上に金属膜14が析出させられる。好適な金
属材料としては、銅、タングステン、及びアルミニウム
を含む。金属は、パターン化された誘電層の上に周知の
技術により適宜析出させられる。例えば、化学蒸着(C
VD)、プラズマ増強CVD、電気メッキ及び化学メッ
キ、スパッタリング等である。
FIG. 4 shows a fourth step in the process of manufacturing the integrated circuit of the present invention, in which a metal film 14 is deposited on the patterned dielectric layer 10. Suitable metallic materials include copper, tungsten, and aluminum. The metal is suitably deposited on the patterned dielectric layer by known techniques. For example, chemical vapor deposition (C
VD), plasma enhanced CVD, electroplating and chemical plating, sputtering and the like.

【0042】図5は、このプロセスの最後のステップで
あり、過剰な金属材料を除去する(すなわち、金属膜1
4を平坦化する)ことにより膜14が、パターン化され
た誘電層10とほぼ同じ高さとなる。平坦化は、化学的
若しくは機械的研磨を用いて、又は選択的乾式若しくは
湿式エッチングを用いて実行できる。適宜の化学的若し
くは機械的研磨は当業者に周知の技術である。
FIG. 5 shows the last step of the process, which removes excess metal material (ie, metal film 1).
4 is flattened) so that the film 14 is about the same height as the patterned dielectric layer 10. Planarization can be performed using chemical or mechanical polishing, or using selective dry or wet etching. Appropriate chemical or mechanical polishing is a technique well known to those skilled in the art.

【0043】図6乃至図8は、集積回路を製造する本発
明のプロセスの別の例を示す図である。この例の第1の
ステップでは、基板18上に金属膜16を析出させる。
基板18には、垂直方向の金属スタッド20も設けられ
る。図7は、このプロセスの第2のステップであり、金
属膜をリソグラフィによりマスクを通してパターン化
し、トレンチ22を形成する。図8は、このプロセスの
第3のステップであり、本発明のポリアミック酸エステ
ルの層24が、パターン化された金属膜16上に設けら
れる。このプロセスの最後のステップでは、ポリアミッ
ク酸エステルを加熱することにより、ポリアミック酸エ
ステルをイミド化する。その後に、任意であるが、多層
集積回路における後続のプロセスのために誘電層を平坦
化してもよい。
6 to 8 show another example of the process of the present invention for manufacturing an integrated circuit. In the first step of this example, the metal film 16 is deposited on the substrate 18.
The substrate 18 is also provided with a vertical metal stud 20. FIG. 7 shows the second step in this process, in which the metal film is lithographically patterned through a mask to form trenches 22. FIG. 8 is the third step in this process, in which a layer 24 of the polyamic acid ester of the present invention is provided on the patterned metal film 16. In the last step of the process, the polyamic acid ester is imidized by heating the polyamic acid ester. Thereafter, the dielectric layer may optionally be planarized for subsequent processing in the multilayer integrated circuit.

【0044】[0044]

【実施例】次の実施例は、本発明の詳細な説明である。
細部の記述は、例示であり、前述のより一般的に記載さ
れた方法の範囲に含まれる。各実施例は、説明を目的と
して提示されたもので、本発明の範囲を限定する意図で
はない。
The following example is a detailed description of the invention.
The detailed description is exemplary and is within the scope of the more generally described methods described above. Each example is provided by way of explanation, and is not intended to limit the scope of the invention.

【0045】実施例1:トリメトキシシラン末端を有す
るポリアミック酸エチルエステルの合成 メタ-ピロメリト酸ジエチルジアシルクロリド(PMD
A) 1,1-ビス(4-アミノフェニル)-1-フェニル-2,2,2-トリフ
ルオロエタン(3FDA) オーバヘッド・スターラー、窒素流入口、及び付加漏斗
を具備した三つ口フラスコ中に、9.48mmol(3.2
456g)の3FDA、1.04mmol(0.2218g)の
アミノフェニルトリメトキシシラン、25mmol(2g)の
ピリジン、及び、50mLの蒸留NMPが充填された。こ
の系は、持続的に窒素パージ下に保持された。反応混合
物は、0℃に冷却された。PMDAジエチルエステルジ
アシルクロリド(10mmol、3.4716g)が、100m
Lのメチレンクロリドに溶解させられ、定量的に付加漏
斗へ移された。メチレンクロリド溶液が、反応混合物中
へ滴下され加えられた。滴下が完了した後、室温で一晩
重合させられた。ポリアミック酸エチルエステル・オリ
ゴマー(Mn=10,000)が、メタノール中での凝析
により単離され、濾過され、そして60℃の真空炉中で
乾燥させられた。
Example 1: Synthesis of trimethoxysilane-terminated polyamic acid ethyl ester diethyl metaacyl pyromellitate diacyl chloride (PMD
A) 1,1-bis (4-aminophenyl) -1-phenyl-2,2,2-trifluoroethane (3FDA) in a three-necked flask equipped with an overhead stirrer, nitrogen inlet, and addition funnel , 9.48 mmol (3.2
456 g) of 3FDA, 1.04 mmol (0.2218 g) of aminophenyltrimethoxysilane, 25 mmol (2 g) of pyridine, and 50 mL of distilled NMP were charged. The system was kept under a continuous nitrogen purge. The reaction mixture was cooled to 0 ° C. PMDA diethyl ester diacyl chloride (10 mmol, 3.4716 g)
L was dissolved in methylene chloride and quantitatively transferred to an addition funnel. Methylene chloride solution was added dropwise into the reaction mixture. After the addition was completed, polymerization was carried out at room temperature overnight. The polyamic acid ethyl ester oligomer (Mn = 10,000) was isolated by coagulation in methanol, filtered and dried in a vacuum oven at 60 ° C.

【0046】実施例2:膜形成 実施例1からのポリアミック酸エチルエステル・オリゴ
マーは、NMP中に溶解させられた。固体含有率45重
量%の透明溶液が生成された。続いてこの溶液は、スピ
ン・コーティングによりガラス板上にキャストされ、厚
さ1乃至10μmの膜が形成された。この高分子膜を、
2雰囲気下でそれぞれ200℃、300℃、400℃
において1時間加熱することによりイミド化が行われ
た。硬化したポリイミド膜は、次にゆっくりと室温に冷
却された。硬化したポリイミドは、クラックがなく、8
0℃で約3.0の誘電定数、約45Mpaの熱応力、及び
450℃で75×10-6の熱膨張係数を呈する。
Example 2: Film formation The polyamic acid ethyl ester oligomer from Example 1 was dissolved in NMP. A clear solution having a solids content of 45% by weight was produced. Subsequently, the solution was cast on a glass plate by spin coating to form a film having a thickness of 1 to 10 μm. This polymer membrane is
200 ° C, 300 ° C, 400 ° C respectively in N 2 atmosphere
, Was heated for 1 hour to perform imidization. The cured polyimide film was then slowly cooled to room temperature. The cured polyimide has no cracks and 8
It exhibits a dielectric constant of about 3.0 at 0 ° C., a thermal stress of about 45 Mpa, and a coefficient of thermal expansion of 75 × 10 −6 at 450 ° C.

【0047】本発明は、特定の実施例に関連して説明し
たが、その詳細については限定と解釈すべきではなく、
その趣旨及び範囲から逸脱することなく様々な実施例、
変形、修正が可能であり、そのような均等な実施例もま
た本発明の範囲に含まれると解されることは自明であろ
う。
Although the invention has been described with reference to specific embodiments, the details thereof are not to be construed as limiting,
Various embodiments without departing from the spirit and scope thereof,
It will be apparent that variations and modifications are possible and that such equivalent embodiments are also intended to fall within the scope of the invention.

【0048】まとめとして、本発明の構成に関して以下
の事項を開示する。
In summary, the following matters are disclosed regarding the configuration of the present invention.

【0049】(1)(a)基板と、(b)基板上に配置
された金属回路配線と、(c)前記回路配線に隣接して
配置され、(RO)m(R″)nSiR′-を末端とするイミ
ド化ポリアミック酸エステルを有し、R及びR′が個々
にハイドロカルビル基でありかつR″が水素化物若しく
はハイドロカルビル基であってmが1、2若しくは3で
ありかつn+m=3であり、熱膨張係数が1000×1
-6未満である誘電組成物とを有する集積回路素子。 (2)前記ポリアミック酸エステルが、トリ-C1-10
ルコキシシリルC1-10アルキル基又はトリ-C1-10アル
コキシシリルアリール基を末端とする上記(1)に記載
の素子。 (3)前記ポリアミック酸エステルが、9,9'-ビス(4-ア
ミノフェニル)フルオレン、4,4'-オキシジアニリン及び
1,1-ビス(4-アミノフェニル)-1-フェニル-2,2,2-トリフ
ルオロエタンから選択されたジアミンと、ピロメリト酸
ジC1-6アルキルジクロル、オキシジフタル酸ジC1-6
ルキルジクロル、及びテトラカルボン酸ジC1-6アルキ
ルジクロロビフェニルから選択されたジエステルジアシ
ルハロゲン化物とを有する上記(2)に記載の素子。 (4)前記誘電組成物は、3.0未満の誘電定数を有す
る上記(2)に記載の素子。 (5)(a)(RO)m(R″)nSiR′-を末端とし、R
及びR′が個々にハイドロカルビル基でありかつR″が
水素化物若しくはハイドロカルビル基であってmが1、
2若しくは3でありかつn+m=3であるポリアミック
酸エステルを有する誘電組成物の層を基板上に配置する
ステップと、(b)前記ポリアミック酸エステルをイミ
ド化し、イミド化されたポリアミック酸エステルが10
00×10-6未満の熱膨張係数を有するべく、前記誘電
組成物を加熱するステップと、(c)前記誘電層をリソ
グラフィによりパターン化するステップと、(d)前記
パターン化された誘電層上に金属膜を析出させるステッ
プと、(e)前記集積回路を形成するべく前記金属膜を
平坦化するステップとを含む集積回路を作製するプロセ
ス。 (6)前記ポリアミック酸エステルがトリ-C1-10アル
コキシシリルC1-10アルキル基又はトリ-C1-10アルコ
キシシリルアリール基を末端とする上記(5)に記載の
プロセス。 (7)前記ポリアミック酸エステルが、9,9'-ビス(4-ア
ミノフェニル)フルオレン、4,4'-オキシジアニリン及び
1,1-ビス(4-アミノフェニル)-1-フェニル-2,2,2-トリフ
ルオロエタンから選択されたジアミンと、ピロメリト酸
ジC1-6アルキルジクロル、オキシジフタル酸ジC1-6
ルキルジクロル、及びテトラカルボン酸ジC1-6アルキ
ルジクロロビフェニルから選択されたジエステルジアシ
ルハロゲン化物とを有する上記(6)に記載のプロセ
ス。 (8)(a)基板上に金属膜を析出させるステップと、
(b)リソグラフィにより前記金属膜をパターン化する
ステップと、(c)(RO)m(R″)nSiR′-を末端と
し、R及びR′が個々にハイドロカルビル基でありかつ
R″が水素化物若しくはハイドロカルビル基であってm
が1、2若しくは3でありかつn+m=3であるポリア
ミック酸エステルを有する誘電組成物の層を前記パター
ン化された金属膜上に設けるステップと、(d)前記ポ
リアミック酸エステルをイミド化し、イミド化されたポ
リアミック酸エステルが1000×10-6未満の熱膨張
係数を有するべく、前記誘電組成物を加熱するステップ
とを含む集積回路を作製するプロセス。 (9)前記ポリアミック酸エステルがトリ-C1-10アル
コキシシリルC1-10アルキル基又はトリ-C1-10アルコ
キシシリルアリール基を末端とする上記(8)に記載の
プロセス。 (10)前記ポリアミック酸エステルが、9,9'-ビス(4-
アミノフェニル)フルオレン、4,4'-オキシジアニリン及
び1,1-ビス(4-アミノフェニル)-1-フェニル-2,2,2-トリ
フルオロエタンから選択されたジアミンと、ピロメリト
酸ジC1-6アルキルジクロル、オキシジフタル酸ジC1-6
アルキルジクロル、及びテトラカルボン酸ジC1-6アル
キルジクロロビフェニルから選択されたジエステルジア
シルハロゲン化物とを有する上記(9)に記載のプロセ
ス。 (11)(RO)m(R″)nSiR′-を末端とし、R及び
R′が個々にC1-10アルキル若しくはフェニルであり、
R″が水素化物、C1-10アルキル若しくはフェニルであ
ってmが1、2若しくは3でありかつn+m=3である
ポリアミック酸エステル。 (12)前記エステルがトリ-C1-10アルコキシシリル
1-10アルキル基若しくはトリ-C1-10アルコキシシリ
ルアリール基を末端とする上記(11)に記載のポリア
ミック酸エステル。 (13)集積回路チップに対して信号及び電源電流を与
える集積回路パッケージング素子において、(i)回路ボ
ードへの接続のための導電体を有する基板と、(ii)前記
基板上に交互に配置された複数の電気絶縁層及び導電層
であって、これら複数の層の少なくとも1つの層が(R
O)m(R″)nSiR′-を末端とするイミド化ポリアミッ
ク酸エステルを有し、R及びR′が個々にハイドロカル
ビル基でありかつR″が水素化物若しくはハイドロカル
ビル基であってmが1、2若しくは3でありかつn+m
=3であり、前記イミド化ポリアミック酸エステルの熱
膨張係数が1000×10-6未満である複数の層と、(i
ii)前記導電体、前記導電層及び前記集積回路チップを
電気的に相互接続する複数の経路とを有する集積回路パ
ッケージング素子。 (14)前記ポリアミック酸エステルが前記エステルが
トリ-C1-10アルコキシシリルC1-10アルキル基若しく
はトリ-C1-10アルコキシシリルアリール基を末端とす
る上記(13)に記載の素子。 (15)前記ポリアミック酸エステルが、9,9'-ビス(4-
アミノフェニル)フルオレン、4,4'-オキシジアニリン及
び1,1-ビス(4-アミノフェニル)-1-フェニル-2,2,2-トリ
フルオロエタンから選択されたジアミンと、ピロメリト
酸ジC1-6アルキルジクロル、オキシジフタル酸ジC1-6
アルキルジクロル、及びテトラカルボン酸ジC1-6アル
キルジクロロビフェニルから選択されたジエステルジア
シルハロゲン化物とを有する上記(14)に記載の素
子。
(1) (a) substrate, (b) metal circuit wiring disposed on the substrate, (c) disposed adjacent to the circuit wiring, and (RO) m (R ″) n SiR ′ Having a-terminated imidized polyamic acid ester, wherein R and R 'are each independently a hydrocarbyl group and R "is a hydride or hydrocarbyl group and m is 1, 2 or 3; And n + m = 3, and the coefficient of thermal expansion is 1000 × 1
Integrated circuit device having a dielectric composition is less than 0 -6. (2) The device according to the above (1), wherein the polyamic acid ester is terminated with a tri-C 1-10 alkoxysilyl C 1-10 alkyl group or a tri-C 1-10 alkoxysilylaryl group. (3) The polyamic acid ester is 9,9′-bis (4-aminophenyl) fluorene, 4,4′-oxydianiline and
1,1-bis (4-aminophenyl) -1-phenyl-2,2,2 a diamine selected from trifluoroethane, pyromellitic di-C 1-6 alkyl-dichlorophenyl, oxydiphthalic acid di C 1-6 The device according to the above (2), comprising an alkyl dichloride and a diester diacyl halide selected from diC 1-6 alkyldichlorobiphenyl tetracarboxylate. (4) The device according to (2), wherein the dielectric composition has a dielectric constant of less than 3.0. (5) (a) (RO) m (R ″) n SiR′—
And R 'is independently a hydrocarbyl group and R "is a hydride or hydrocarbyl group and m is 1,
Disposing a layer of a dielectric composition having a polyamic acid ester in which 2 or 3 and n + m = 3 on a substrate, and (b) imidizing the polyamic acid ester to obtain an imidized polyamic acid ester of 10
Heating the dielectric composition to have a coefficient of thermal expansion of less than 00 × 10 −6 ; (c) lithographically patterning the dielectric layer; and (d) on the patterned dielectric layer. Depositing a metal film on the substrate; and (e) planarizing the metal film to form the integrated circuit. (6) The process according to (5), wherein the polyamic acid ester is terminated with a tri-C 1-10 alkoxysilyl C 1-10 alkyl group or a tri-C 1-10 alkoxysilylaryl group. (7) The polyamic acid ester is 9,9′-bis (4-aminophenyl) fluorene, 4,4′-oxydianiline and
1,1-bis (4-aminophenyl) -1-phenyl-2,2,2 a diamine selected from trifluoroethane, pyromellitic di-C 1-6 alkyl-dichlorophenyl, oxydiphthalic acid di C 1-6 The process according to (6) above, comprising alkyl dichlor and a diester diacyl halide selected from diC 1-6 alkyldichlorobiphenyl tetracarboxylate. (8) (a) depositing a metal film on a substrate;
(B) patterning the metal film by lithography; and (c) terminating (RO) m (R ″) n SiR′—, wherein R and R ′ are each independently a hydrocarbyl group and R ″ Is a hydride or hydrocarbyl group and m
Providing a layer of a dielectric composition having a polyamic acid ester wherein is 1, 2 or 3 and n + m = 3 on the patterned metal film; and (d) imidizing the polyamic acid ester, Heating the dielectric composition such that the oxidized polyamic acid ester has a coefficient of thermal expansion of less than 1000 × 10 −6 . (9) The process according to (8), wherein the polyamic acid ester is terminated with a tri-C 1-10 alkoxysilyl C 1-10 alkyl group or a tri-C 1-10 alkoxysilylaryl group. (10) The polyamic acid ester is 9,9'-bis (4-
(Aminophenyl) fluorene, 4,4′-oxydianiline and 1,1-bis (4-aminophenyl) -1-phenyl-2,2,2-trifluoroethane, a diamine selected from pyromellitic acid diC 1-6 alkyl dichloride, oxydiphthalic acid di C 1-6
The process according to (9) above, comprising alkyl dichlor and a diester diacyl halide selected from diC 1-6 alkyldichlorobiphenyl tetracarboxylate. (11) (RO) m (R ″) n SiR′-, wherein R and R ′ are each independently C 1-10 alkyl or phenyl;
R ″ is a hydride, C 1-10 alkyl or phenyl, m is 1, 2 or 3, and n + m = 3. (12) The ester is a tri-C 1-10 alkoxysilyl C The polyamic acid ester according to the above (11), which is terminated by a 1-10 alkyl group or tri-C 1-10 alkoxysilylaryl group (13) Integrated circuit packaging for providing a signal and a power supply current to an integrated circuit chip In the device, (i) a substrate having a conductor for connection to a circuit board, and (ii) a plurality of electrically insulating layers and conductive layers alternately arranged on the substrate, At least one layer has (R
O) m (R ") n SiR'- terminated imidized polyamic acid ester, wherein R and R 'are each independently a hydrocarbyl group and R" is a hydride or hydrocarbyl group. M is 1, 2 or 3 and n + m
= 3, wherein the thermal expansion coefficient of the imidized polyamic acid ester is less than 1000 × 10 −6 ,
ii) an integrated circuit packaging element having a plurality of paths for electrically interconnecting the conductor, the conductive layer and the integrated circuit chip. (14) The device according to the above (13), wherein the polyamic acid ester has a tri-C 1-10 alkoxysilyl C 1-10 alkyl group or a tri-C 1-10 alkoxysilylaryl group as a terminal. (15) The polyamic acid ester is 9,9'-bis (4-
(Aminophenyl) fluorene, 4,4′-oxydianiline and 1,1-bis (4-aminophenyl) -1-phenyl-2,2,2-trifluoroethane, a diamine selected from pyromellitic acid diC 1-6 alkyl dichloride, oxydiphthalic acid di C 1-6
(14) The device according to the above (14), comprising an alkyl dichloride and a diester diacyl halide selected from diC 1-6 alkyldichlorobiphenyl tetracarboxylate.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明による集積回路素子の部分断面図であ
る。
FIG. 1 is a partial sectional view of an integrated circuit device according to the present invention.

【図2】本発明の集積回路素子を作製するプロセスを示
す図である。
FIG. 2 is a diagram showing a process for manufacturing an integrated circuit device of the present invention.

【図3】本発明の集積回路素子を作製するプロセスを示
す図である。
FIG. 3 is a diagram showing a process for manufacturing an integrated circuit device of the present invention.

【図4】本発明の集積回路素子を作製するプロセスを示
す図である。
FIG. 4 is a diagram showing a process for manufacturing an integrated circuit device of the present invention.

【図5】本発明の集積回路素子を作製するプロセスを示
す図である。
FIG. 5 is a diagram showing a process for manufacturing an integrated circuit device of the present invention.

【図6】本発明の集積回路素子を作製する別のプロセス
を示す図である。
FIG. 6 is a diagram showing another process for producing the integrated circuit device of the present invention.

【図7】本発明の集積回路素子を作製する別のプロセス
を示す図である。
FIG. 7 is a diagram showing another process for manufacturing the integrated circuit device of the present invention.

【図8】本発明の集積回路素子を作製する別のプロセス
を示す図である。
FIG. 8 is a diagram showing another process for producing the integrated circuit device of the present invention.

【符号の説明】[Explanation of symbols]

2 基板 4 金属回路配線 6 誘電材料 8 金属スタッド 10 誘電組成物層 14 金属膜 16 金属膜 18 基板 2 Substrate 4 Metal circuit wiring 6 Dielectric material 8 Metal stud 10 Dielectric composition layer 14 Metal film 16 Metal film 18 Substrate

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロバート・デニス・ミラー アメリカ合衆国95120、カリフォルニア州、 サンノゼ、タム・オシャンター・ドライブ 6614 (72)発明者 サティアナラヤン・アヤンガー・スリニバ サン アメリカ合衆国14620、ニューヨーク州、 ロチェスター、サーバーバン・コート・ナ ンバーエイト 102 ────────────────────────────────────────────────── ─── Continued on Front Page (72) Robert Dennis Miller, Inventor, USA 95120, Tam Oshunter Drive, San Jose, California 6614 (72) Inventor, Satiana Layan Ayanger Sriniva San Rochester, NY 14620 United States of America , Server Bang Court Number 8 102

Claims (15)

【特許請求の範囲】[Claims] 【請求項1】(a)基板と、 (b)基板上に配置された金属回路配線と、 (c)前記回路配線に隣接して配置され、(RO)
m(R″)nSiR′-を末端とするイミド化ポリアミック
酸エステルを有し、R及びR′が個々にハイドロカルビ
ル基でありかつR″が水素化物若しくはハイドロカルビ
ル基であってmが1、2若しくは3でありかつn+m=
3であり、熱膨張係数が1000×10-6未満である誘
電組成物とを有する集積回路素子。
(A) a substrate; (b) a metal circuit wiring disposed on the substrate; (c) a metal circuit wiring disposed adjacent to the circuit wiring;
m (R ″) n SiR′-terminated imidized polyamic acid ester, wherein R and R ′ are each independently a hydrocarbyl group and R ″ is a hydride or hydrocarbyl group, Is 1, 2 or 3 and n + m =
And a dielectric composition having a coefficient of thermal expansion of less than 1000 × 10 −6 .
【請求項2】前記ポリアミック酸エステルが、トリ-C
1-10アルコキシシリルC1-10アルキル基又はトリ-C
1-10アルコキシシリルアリール基を末端とする請求項1
に記載の素子。
2. The method of claim 1, wherein said polyamic acid ester is tri-C
1-10 alkoxysilyl C 1-10 alkyl group or tri-C
2. The method according to claim 1, wherein the terminal is a 1-10 alkoxysilylaryl group.
An element according to claim 1.
【請求項3】前記ポリアミック酸エステルが、9,9'-ビ
ス(4-アミノフェニル)フルオレン、4,4'-オキシジアニ
リン及び1,1-ビス(4-アミノフェニル)-1-フェニル-2,2,
2-トリフルオロエタンから選択されたジアミンと、ピロ
メリト酸ジC1-6アルキルジクロル、オキシジフタル酸
ジC1-6アルキルジクロル、及びテトラカルボン酸ジC1
-6アルキルジクロロビフェニルから選択されたジエステ
ルジアシルハロゲン化物とを有する請求項2に記載の素
子。
3. The polyamic acid ester according to claim 1, wherein the 9,9'-bis (4-aminophenyl) fluorene, 4,4'-oxydianiline and 1,1-bis (4-aminophenyl) -1-phenyl- 2,2,
A diamine selected from 2-trifluoroethane, pyromellitic di-C 1-6 alkyl-dichlorophenyl, oxydiphthalic acid di C 1-6 alkyl-dichlorobenzene, and tetracarboxylic di C 1
3. A device according to claim 2, comprising a diester diacyl halide selected from -6 alkyldichlorobiphenyl.
【請求項4】前記誘電組成物は、3.0未満の誘電定数
を有する請求項2に記載の素子。
4. The device according to claim 2, wherein said dielectric composition has a dielectric constant of less than 3.0.
【請求項5】(a)(RO)m(R″)nSiR′-を末端と
し、R及びR′が個々にハイドロカルビル基でありかつ
R″が水素化物若しくはハイドロカルビル基であってm
が1、2若しくは3でありかつn+m=3であるポリア
ミック酸エステルを有する誘電組成物の層を基板上に配
置するステップと、 (b)前記ポリアミック酸エステルをイミド化し、イミ
ド化されたポリアミック酸エステルが1000×10-6
未満の熱膨張係数を有するべく、前記誘電組成物を加熱
するステップと、 (c)前記誘電層をリソグラフィによりパターン化する
ステップと、 (d)前記パターン化された誘電層上に金属膜を析出さ
せるステップと、 (e)前記集積回路を形成するべく前記金属膜を平坦化
するステップとを含む集積回路を作製するプロセス。
5. (a) (RO) m (R ″) n SiR′—, wherein R and R ′ are each independently a hydrocarbyl group and R ″ is a hydride or hydrocarbyl group. M
Disposing a layer of a dielectric composition having a polyamic acid ester wherein 1, 2, or 3 and n + m = 3 on a substrate; and (b) imidizing the polyamic acid ester to obtain an imidized polyamic acid. The ester is 1000 × 10 -6
Heating said dielectric composition to have a coefficient of thermal expansion less than; (c) lithographically patterning said dielectric layer; and (d) depositing a metal film on said patterned dielectric layer. Forming an integrated circuit, the method comprising: (e) planarizing the metal film to form the integrated circuit.
【請求項6】前記ポリアミック酸エステルがトリ-C
1-10アルコキシシリルC1-10アルキル基又はトリ-C
1-10アルコキシシリルアリール基を末端とする請求項5
に記載のプロセス。
6. The polyamic acid ester is tri-C
1-10 alkoxysilyl C 1-10 alkyl group or tri-C
6. The method according to claim 5, wherein the terminal is a 1-10 alkoxysilylaryl group.
The process described in.
【請求項7】前記ポリアミック酸エステルが、9,9'-ビ
ス(4-アミノフェニル)フルオレン、4,4'-オキシジアニ
リン及び1,1-ビス(4-アミノフェニル)-1-フェニル-2,2,
2-トリフルオロエタンから選択されたジアミンと、ピロ
メリト酸ジC1-6アルキルジクロル、オキシジフタル酸
ジC1-6アルキルジクロル、及びテトラカルボン酸ジC1
-6アルキルジクロロビフェニルから選択されたジエステ
ルジアシルハロゲン化物とを有する請求項6に記載のプ
ロセス。
7. The polyamic acid ester according to claim 1, wherein 9,9'-bis (4-aminophenyl) fluorene, 4,4'-oxydianiline and 1,1-bis (4-aminophenyl) -1-phenyl- 2,2,
A diamine selected from 2-trifluoroethane, pyromellitic di-C 1-6 alkyl-dichlorophenyl, oxydiphthalic acid di C 1-6 alkyl-dichlorobenzene, and tetracarboxylic di C 1
And a diester diacyl halide selected from -6 alkyldichlorobiphenyl.
【請求項8】(a)基板上に金属膜を析出させるステッ
プと、 (b)リソグラフィにより前記金属膜をパターン化する
ステップと、 (c)(RO)m(R″)nSiR′-を末端とし、R及び
R′が個々にハイドロカルビル基でありかつR″が水素
化物若しくはハイドロカルビル基であってmが1、2若
しくは3でありかつn+m=3であるポリアミック酸エ
ステルを有する誘電組成物の層を前記パターン化された
金属膜上に設けるステップと、 (d)前記ポリアミック酸エステルをイミド化し、イミ
ド化されたポリアミック酸エステルが1000×10-6
未満の熱膨張係数を有するべく、前記誘電組成物を加熱
するステップとを含む集積回路を作製するプロセス。
8. A method comprising: (a) depositing a metal film on a substrate; (b) patterning said metal film by lithography; and (c) (RO) m (R ″) n SiR′-. A polyamic acid ester in which R and R 'are each independently a hydrocarbyl group and R "is a hydride or hydrocarbyl group, m is 1, 2 or 3, and n + m = 3 Providing a layer of a dielectric composition on the patterned metal film; and (d) imidizing the polyamic acid ester, wherein the imidized polyamic acid ester is 1000 × 10 −6.
Heating the dielectric composition to have a coefficient of thermal expansion less than.
【請求項9】前記ポリアミック酸エステルがトリ-C
1-10アルコキシシリルC1-10アルキル基又はトリ-C
1-10アルコキシシリルアリール基を末端とする請求項8
に記載のプロセス。
9. The polyamic acid ester according to claim 1, wherein said triamic acid ester is tri-C.
1-10 alkoxysilyl C 1-10 alkyl group or tri-C
9. A terminal having a 1-10 alkoxysilylaryl group as a terminal.
The process described in.
【請求項10】前記ポリアミック酸エステルが、9,9'-
ビス(4-アミノフェニル)フルオレン、4,4'-オキシジア
ニリン及び1,1-ビス(4-アミノフェニル)-1-フェニル-2,
2,2-トリフルオロエタンから選択されたジアミンと、ピ
ロメリト酸ジC1-6アルキルジクロル、オキシジフタル
酸ジC1-6アルキルジクロル、及びテトラカルボン酸ジ
1 -6アルキルジクロロビフェニルから選択されたジエ
ステルジアシルハロゲン化物とを有する請求項9に記載
のプロセス。
10. The polyamic acid ester is 9,9′-
Bis (4-aminophenyl) fluorene, 4,4'-oxydianiline and 1,1-bis (4-aminophenyl) -1-phenyl-2,
Select a diamine selected from 2,2-trifluoroethane, pyromellitic di-C 1-6 alkyl-dichlorophenyl, oxydiphthalic acid di C 1-6 alkyl-dichlorobenzene, and the tetracarboxylic acid di-C 1 -6 alkyl dichlorobiphenyl 10. The process according to claim 9, wherein the diester diacyl halide is provided.
【請求項11】(RO)m(R″)nSiR′-を末端とし、
R及びR′が個々にC1-10アルキル若しくはフェニルで
あり、R″が水素化物、C1-10アルキル若しくはフェニ
ルであってmが1、2若しくは3でありかつn+m=3
であるポリアミック酸エステル。
11. A method according to claim 11, wherein (RO) m (R ″) n SiR′—
R and R 'are independently C 1-10 alkyl or phenyl, R ″ is hydride, C 1-10 alkyl or phenyl, m is 1, 2 or 3 and n + m = 3
A polyamic acid ester.
【請求項12】前記エステルがトリ-C1-10アルコキシ
シリルC1-10アルキル基若しくはトリ-C1-10アルコキ
シシリルアリール基を末端とする請求項11に記載のポ
リアミック酸エステル。
12. The polyamic acid ester according to claim 11, wherein the ester is terminated with a tri-C 1-10 alkoxysilyl C 1-10 alkyl group or a tri-C 1-10 alkoxysilylaryl group.
【請求項13】集積回路チップに対して信号及び電源電
流を与える集積回路パッケージング素子において、 (i)回路ボードへの接続のための導電体を有する基板
と、 (ii)前記基板上に交互に配置された複数の電気絶縁層及
び導電層であって、これら複数の層の少なくとも1つの
層が(RO)m(R″)nSiR′-を末端とするイミド化ポ
リアミック酸エステルを有し、R及びR′が個々にハイ
ドロカルビル基でありかつR″が水素化物若しくはハイ
ドロカルビル基であってmが1、2若しくは3でありか
つn+m=3であり、前記イミド化ポリアミック酸エス
テルの熱膨張係数が1000×10-6未満である複数の
層と、 (iii)前記導電体、前記導電層及び前記集積回路チップ
を電気的に相互接続する複数の経路とを有する集積回路
パッケージング素子。
13. An integrated circuit packaging device for providing a signal and a power supply current to an integrated circuit chip, comprising: (i) a substrate having a conductor for connection to a circuit board; A plurality of electrically insulating layers and conductive layers, wherein at least one of the plurality of layers has an imidized polyamic acid ester terminated with (RO) m (R ″) n SiR′- , R and R ′ are each independently a hydrocarbyl group and R ″ is a hydride or hydrocarbyl group, m is 1, 2 or 3 and n + m = 3, and the imidized polyamic acid ester is A plurality of layers having a coefficient of thermal expansion of less than 1000 × 10 −6 , and (iii) a plurality of paths for electrically interconnecting the conductor, the conductive layer, and the integrated circuit chip. element .
【請求項14】前記ポリアミック酸エステルが前記エス
テルがトリ-C1-10アルコキシシリルC1-10アルキル基
若しくはトリ-C1-10アルコキシシリルアリール基を末
端とする請求項13に記載の素子。
14. The device according to claim 13, wherein said polyamic acid ester is terminated with a tri-C 1-10 alkoxysilyl C 1-10 alkyl group or a tri-C 1-10 alkoxysilylaryl group.
【請求項15】前記ポリアミック酸エステルが、9,9'-
ビス(4-アミノフェニル)フルオレン、4,4'-オキシジア
ニリン及び1,1-ビス(4-アミノフェニル)-1-フェニル-2,
2,2-トリフルオロエタンから選択されたジアミンと、ピ
ロメリト酸ジC1-6アルキルジクロル、オキシジフタル
酸ジC1-6アルキルジクロル、及びテトラカルボン酸ジ
1 -6アルキルジクロロビフェニルから選択されたジエ
ステルジアシルハロゲン化物とを有する請求項14に記
載の素子。
15. The method of claim 15, wherein the polyamic acid ester is 9,9′-
Bis (4-aminophenyl) fluorene, 4,4'-oxydianiline and 1,1-bis (4-aminophenyl) -1-phenyl-2,
Select a diamine selected from 2,2-trifluoroethane, pyromellitic di-C 1-6 alkyl-dichlorophenyl, oxydiphthalic acid di C 1-6 alkyl-dichlorobenzene, and the tetracarboxylic acid di-C 1 -6 alkyl dichlorobiphenyl 15. The device according to claim 14, comprising a diester diacyl halide.
JP9258163A 1996-10-28 1997-09-24 Integrated circuit element and its manufacturing process Pending JPH10135199A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US73913596A 1996-10-28 1996-10-28
US08/739135 1996-10-28

Publications (1)

Publication Number Publication Date
JPH10135199A true JPH10135199A (en) 1998-05-22

Family

ID=24970981

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9258163A Pending JPH10135199A (en) 1996-10-28 1997-09-24 Integrated circuit element and its manufacturing process

Country Status (4)

Country Link
JP (1) JPH10135199A (en)
KR (1) KR19980032200A (en)
SG (1) SG55379A1 (en)
TW (1) TW359018B (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008239820A (en) * 2007-03-27 2008-10-09 Jsr Corp Polyamic acid's imidized polymer electrical insulation film and film-forming composition and method for producing the composition
WO2022162895A1 (en) * 2021-01-29 2022-08-04 昭和電工マテリアルズ株式会社 Polyimide precursor selection method, resin composition production method, polyimide precursor, resin composition, and cured object

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008239820A (en) * 2007-03-27 2008-10-09 Jsr Corp Polyamic acid's imidized polymer electrical insulation film and film-forming composition and method for producing the composition
WO2022162895A1 (en) * 2021-01-29 2022-08-04 昭和電工マテリアルズ株式会社 Polyimide precursor selection method, resin composition production method, polyimide precursor, resin composition, and cured object

Also Published As

Publication number Publication date
SG55379A1 (en) 1998-12-21
TW359018B (en) 1999-05-21
KR19980032200A (en) 1998-07-25

Similar Documents

Publication Publication Date Title
US5883219A (en) Integrated circuit device and process for its manufacture
JP3173723B2 (en) Integrated circuit device and manufacturing method thereof
US5536584A (en) Polyimide precursor, polyimide and metalization structure using said polyimide
US5962113A (en) Integrated circuit device and process for its manufacture
US6518392B2 (en) Dielectric compositions, preparation thereof, and integrated circuit devices fabricated therewith
US5177181A (en) Diamines and photosensitive polyimides made therefrom
KR900005120B1 (en) Insulating resin composition for semiconductor and semiconductor device
CN110382626B (en) Resin composition
KR20220155275A (en) Photosensitive resin composition, photosensitive sheet, cured film, method for producing cured film, electronic component, antenna element, semiconductor package and display device
JP4999318B2 (en) Bisimide or bisisoimide compound and resin composition containing the same
US5133989A (en) Process for producing metal-polyimide composite article
US5120573A (en) Process for producing metal/polyimide composite article
JP2003105085A (en) Material for organic insulating film and organic insulating film
JPH10135199A (en) Integrated circuit element and its manufacturing process
JPH0812763A (en) New polyamideimide copolymers, their production, film-forming material containing the same, and method of forming pattern
KR100244981B1 (en) Photosensitive polyimide precursor and its composition
JPS62159449A (en) Manufacture of multilayer interconnection structure
JP3506468B2 (en) Wiring board for multi-chip module
Czornyj et al. Polymers in packaging
KR100382795B1 (en) Co-crosslinking compound for photosensitive polyimide composition
JPH0637459A (en) Manufacture of multilayer interconnection structure
JPH08195565A (en) Manufacture of multi-layer wiring structure and semiconductor device
KR19990057019A (en) Reactive Monomer for Photosensitive Polyimide Composition
JP2003167337A (en) Method for manufacturing multilayer wiring structure
JPH05222195A (en) Preparation of polyimide resin precursor, and resin composition