JPH10134093A - 集積回路の性能推定装置及びその性能推定方法 - Google Patents

Abstract

(57)【要約】 【課題】 集積回路の性能要求におけるトレードオフを
考慮し、設計段階の早期にＬＳＩの面積、動作速度及び
消費電力を推定できるようにする。 【解決手段】 割付候補リスト作成部５１は、レジスタ
転送レベルの集積回路の各回路を構成する機能部品を実
現する論理マクロを格納した論理マクロライブラリ１か
ら各機能部品に対して割付可能な論理マクロを取得し、
ゲート数と遅延と活性化確率設定部４が設定する活性化
確率に基づいた重み付き容量とを含む割付候補リストを
機能部品ごとに作成する。マクロ選択部５２はゲート数
と遅延と重み付き容量との３つの項を有する性能評価関
数を機能部品ごとに作成し、該性能評価関数の重み付け
を変更しつつ、性能要求ファイル２から与えられる面積
と動作速度と消費電力との性能要求をそれぞれ満たすよ
うに各割付候補リストから１つの論理マクロを選択す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、レジスタ転送レベ
ルの設計段階における集積回路の面積と動作速度と消費
電力とを推定する集積回路の性能推定装置及びその推定
方法に関する。

【０００２】

【従来の技術】近年、携帯電話機や携帯端末機などの携
帯型情報機器の急速な普及に伴いＬＳＩの低消費電力化
が重要な課題になっている。低消費電力化を図る技術に
ＬＳＩ設計時の消費電力を見積もる見積もり技術があ
る。

【０００３】従来、ＬＳＩの消費電力の見積もりには、
人手若しくは論理合成による論理設計後の論理回路、又
はレイアウト設計後のフィジカル情報をバックアノテー
トした論理回路を対象とする消費電力解析ツールを用い
てきた。

【０００４】また、特開平７−１６０７４８号公報に
は、論理設計前のハードウエア記述言語（以下、ＨＤＬ
と略称する。）に基づく方法が開示されている。これ
は、ＨＤＬの記述単位を識別し、各記述単位に遅延時間
及び回路規模を算出した後、回路規模にクロック周波数
を乗じて消費電力を算出する方法である。

【０００５】

【発明が解決しようとする課題】しかしながら、前記従
来のＬＳＩの消費電力推定方法は、論理設計又はレイア
ウト設計時における論理回路を対象とする性能推定に基
づいた設計フローでは、性能要求を満たせない場合に、
ＨＤＬ記述の修正と、該修正に伴う再機能検証及び再論
理合成、さらに再レイアウトが必要となるため、設計期
間を長期化させるという問題点を有していた。

【０００６】また、特開平７−１６０７４８号公報に開
示されたＬＳＩの消費電力推定方法では、入力されたＨ
ＤＬ記述に含まれる演算子の遅延時間及び回路規模を求
める際に、それを実現する回路の構成を考慮していない
ため、回路の面積が小さい構成では遅延時間が大きくな
り、遅延時間が小さい構成では面積が大きくなるという
面積と遅延時間とのトレードオフで表わされる設計空間
の探索ができず、論理合成の結果に対する正確な推定が
できないという問題点を有していた。さらに、回路規模
にのみ基づいて消費電力を算出しているため、平均的な
消費電力しか得ることができず、活性化確率に基づいた
低消費電力化設計ができないという問題点を有してい
た。

【０００７】ＬＳＩの大規模化が進むに連れて詳細設計
後の修正は膨大な工数を要し、設計の早い段階におい
て、後工程の詳細設計を見通した面積や動作速度や消費
電力を高精度に推定することが必要となってきている。

【０００８】本発明は上記問題点に鑑み、設計段階の早
期にＬＳＩの面積、動作速度及び消費電力を推定できる
ようにすることを目的とする。

【０００９】

【課題を解決するための手段】前記の目的を達成するた
め、本発明は、レジスタ転送レベルの集積回路における
機能部品の活性化確率を計算すると共に、回路の面積と
動作速度と消費電力との各所定の性能を満たすように、
論理マクロライブラリから論理マクロを選択して各機能
部品にそれぞれ割り付けるものである。

【００１０】具体的に請求項１の発明が講じた解決手段
は、集積回路の性能推定装置を、複数の機能部品からな
る集積回路におけるレジスタ転送レベルの設計情報が入
力され、該設計情報を前記複数の機能部品同士が接続さ
れる接続情報に変換する接続情報変換手段と、前記各機
能部品の活性化確率を前記接続情報に設定する活性化確
率設定手段と、同一機能を有し且つ回路構成が異なり、
前記各機能部品を実現する複数の論理マクロを格納する
論理マクロライブラリと、前記集積回路の前記機能部品
ごとに面積と動作速度と消費電力とを算出し、算出結果
に基づいて前記集積回路の所定の性能を満たすように前
記論理マクロライブラリから論理マクロをそれぞれ選択
し、選択された前記論理マクロを前記各機能部品に割り
付けるマクロ割付手段と、前記マクロ割付手段により割
り付けられた論理マクロを割付情報として出力する割付
情報出力手段とを備えている構成とするものである。

【００１１】請求項１の構成により、論理マクロライブ
ラリは同一機能を有し且つ回路構成が異なり、機能部品
を実現する複数の論理マクロを格納しており、マクロ割
付手段は所定の性能を満たすように各機能部品に対して
論理マクロを割り付ける。一方、所定の性能を満たさな
い場合には論理合成を行なう前にＲＴＬのＨＤＬ記述を
変更することができる。また、活性化確率設定手段は各
機能部品に入力される入力信号のビットの活性化確率又
は機能部品から出力される出力信号のビットの活性化確
率の入力を受け、該活性化確率を接続情報に設定するた
め、実際の回路に即した低消費電力化を図ることができ
る。

【００１２】請求項２の発明は、請求項１の構成に、前
記マクロ割付手段は、前記各機能部品に対し、前記論理
マクロライブラリに格納されている複数の論理マクロの
うちの割付可能な論理マクロのリストである割付候補リ
ストをそれぞれ作成する割付候補リスト作成部と、前記
割付候補リストから、性能評価関数の値を最小にする論
理マクロを選択するマクロ選択部と、選択された前記論
理マクロに基づいて前記集積回路の前記機能部品ごとに
面積と動作速度と消費電力とよりなる性能推定要素を算
出する性能推定要素算出部と、前記性能推定要素算出部
が算出した性能推定要素に基づき前記性能評価関数を算
出して前記マクロ選択部に出力する性能推定部とを有し
ている構成を付加するものである。

【００１３】請求項３の発明は、請求項１又は２の構成
に、前記論理マクロは、該論理マクロのビット幅からゲ
ート数を算出するゲート数算出式と、前記ビット幅から
前記論理マクロの遅延時間を算出する遅延算出式と、１
ビット当たりの移動電荷量とを有している構成とするも
のである。

【００１４】請求項４の発明が講じた解決手段は、集積
回路の性能推定装置を、ゲートを有する複数の論理マク
ロを格納する論理マクロライブラリと、前記論理マクロ
を用いて構成された集積回路の接続情報が入力される接
続情報入力手段と、前記各論理マクロに対するそれぞれ
の活性化確率を表わした活性化確率情報が入力される活
性化確率情報入力手段と、前記各論理マクロの前記ゲー
ト数の総和から前記集積回路の面積を算出する回路面積
算出手段と、算出された前記集積回路の面積に基づいて
前記論理マクロ同士を互いに接続する仮想配線を算出
し、該仮想配線における配線長と配線抵抗と配線容量と
から前記仮想配線の遅延時間を算出する仮想配線遅延算
出手段と、前記各論理マクロの遅延時間と前記仮想配線
の遅延時間とから前記集積回路の動作速度を算出する動
作速度算出手段と、前記各論理マクロの前記活性化確率
と前記論理マクロの１ビット当たりの移動電荷量と前記
配線容量とから消費電力を求める消費電力算出手段とを
備えている構成とするものである。

【００１５】請求項４の構成により、回路面積算出手段
はゲート数の総和から集積回路の面積を算出し、仮想配
線遅延算出手段は算出された回路の面積に基づいて論理
マクロ同士を互いに接続する仮想配線を算出し、該仮想
配線における配線長と配線抵抗と配線容量とから仮想配
線の遅延時間を計算するため、回路の論理部だけでなく
配線の遅延及び重み付き容量を求めることができる。

【００１６】請求項５の発明が講じた解決手段は、複数
の機能部品からなり、レジスタ転送レベルの集積回路の
性能推定方法を対象とし、同一機能を有し且つ回路構成
が異なり、前記各機能部品を実現する複数の論理マクロ
を格納する論理マクロライブラリを準備する論理マクロ
ライブラリ準備工程と、前記集積回路のレジスタ転送レ
ベルの設計情報が入力され、該設計情報を前記複数の機
能部品同士が接続される接続情報に変換する接続情報変
換工程と、前記各機能部品の活性化確率を前記接続情報
に設定する活性化確率設定工程と、前記集積回路の前記
機能部品ごとに面積と動作速度と消費電力とを算出した
後、前記集積回路の所定の性能を満たすように前記論理
マクロライブラリから論理マクロを選択し、選択された
前記論理マクロを前記各機能部品にそれぞれ割り付ける
マクロ割付工程と、前記各機能部品に割り付けられた論
理マクロを割付情報として出力する割付情報出力工程と
を備えている構成とするものである。

【００１７】請求項５の構成により、あらかじめ、同一
機能を有し且つ回路構成が異なり、機能部品を実現する
複数の論理マクロを格納する論理マクロライブラリを準
備しておき、マクロ割付工程において所定の性能を満足
するように各機能部品に対して論理マクロを割り付け
る。一方、所定の性能を満たさない場合には論理合成を
行なう前にＲＴＬのＨＤＬ記述を変更することができ
る。また、活性化確率設定工程において各機能部品に入
力される入力信号のビットの活性化確率又は機能部品か
ら出力される出力信号のビットの活性化確率を接続情報
に設定するため、実際の回路に即した低消費電力化を図
ることができる。

【００１８】請求項６の発明は、請求項５の構成に、前
記マクロ割付工程は、前記各機能部品に対し、前記論理
マクロライブラリに格納されている複数の論理マクロの
うちの割付可能な論理マクロのリストである割付候補リ
ストをそれぞれ作成する割付候補リスト作成工程と、前
記機能部品ごとの性能評価関数を作成する性能評価関数
作成工程と、前記各機能部品に対し、前記割付候補リス
トから前記性能評価関数の値を最小にする論理マクロを
選択する論理マクロ選択工程と、前記集積回路の面積と
動作速度と消費電力とを算出することにより、前記集積
回路の性能を推定する性能推定工程と、推定された性能
が所定の性能を満たすか否かを判定する性能判定工程
と、前記推定された性能が前記所定の性能を満たさない
場合は前記性能評価関数を調整する性能評価関数調整工
程と、前記推定された性能が前記所定の性能を満たすま
で、前記論理マクロ選択工程と前記性能推定工程と前記
性能判定工程と前記性能評価関数調整工程とを繰り返す
反復工程とを含む構成を付加するものである。

【００１９】請求項７の発明は、請求項６の構成に、前
記性能評価関数作成工程の前記性能評価関数は、重み付
けパラメータをそれぞれ付加され、ゲート数と遅延時間
と活性化確率及び容量の積よりなる重み付き容量とを有
しており、前記性能評価関数調整工程は、選択された前
記論理マクロにより実現された機能部品からなる前記集
積回路の面積と動作速度と消費電力とのいずれかに対し
て前記所定の性能を満たさない場合に、クリティカルパ
ス上に存在する機能部品における前記性能評価関数の遅
延時間の重み付けパラメータを変更することにより前記
性能評価関数を調整する遅延時間調整工程と、クリティ
カルパス以外のパス上に存在し且つ活性化確率の高い機
能部品における前記性能評価関数の重み付き容量の重み
付けパラメータを変更することにより前記性能評価関数
を調整する容量調整工程と、残りの機能部品における前
記性能評価関数のゲート数の重み付けパラメータを変更
することにより前記性能評価関数を調整するゲート数調
整工程とを含む構成を付加するものである。

【００２０】請求項８の発明が講じた解決手段は、集積
回路の性能推定方法を、ゲートを有する複数の論理マク
ロを用いて構成された集積回路の接続情報を入力する接
続情報入力工程と、前記各論理マクロに対するそれぞれ
の活性化確率を表わした活性化確率情報を入力する活性
化確率情報入力工程と、前記各論理マクロの前記ゲート
数の総和から前記集積回路の面積を算出する回路面積算
出工程と、前記回路面積に基づいて前記論理マクロ同士
を互いに接続する仮想配線を推定し、該仮想配線におけ
る配線長と配線抵抗と配線容量とから前記仮想配線の遅
延時間を算出する仮想配線遅延算出工程と、前記各論理
マクロの遅延時間と前記仮想配線の遅延時間とから前記
集積回路の動作速度を算出する動作速度算出工程と、前
記各論理マクロの前記活性化確率と前記論理マクロの１
ビット当たりの移動電荷量と前記配線容量とから消費電
力を算出する消費電力算出工程とを備えている構成とす
るものである。

【００２１】請求項８の構成により、回路面積算出工程
においてゲート数の総和から集積回路の面積を算出し、
仮想配線遅延算出工程において回路面積に基づいて論理
マクロ同士を互いに接続する仮想配線を推定し、該仮想
配線における配線長と配線抵抗と配線容量とから仮想配
線の遅延時間を計算するため、回路の論理部だけでなく
配線の遅延及び重み付き容量を求めることができる。

【００２２】請求項９の発明は、請求項８の構成に、前
記回路面積算出工程と前記仮想配線遅延算出工程との間
に、前記回路面積算出工程において算出された回路面積
を有する方形領域を設定し、該方形領域内に前記論理マ
クロを配置する論理マクロ配置工程を備えている構成を
付加するものである。

【００２３】請求項１０の発明は、請求項８又は９の構
成に、前記消費電力算出工程は、前記論理マクロの１ビ
ット当たりの移動電荷量と、前記集積回路における前記
論理マクロの入力信号又は出力信号の各ビットが活性化
する活性化確率とから単位時間当たりの前記論理マクロ
の平均移動電荷量を算出する工程と、前記平均移動電荷
量と前記集積回路の動作時の電源電圧と回路の動作速度
とから前記論理マクロの消費電力を算出する工程とを含
む構成を付加するものである。

【００２４】

【発明の実施の形態】

（第１の実施形態）本発明の第１の実施形態を図面を参
照しながら説明する。

【００２５】図１は本発明の第１の実施形態に係るレジ
スタ転送レベルの集積回路の性能推定装置の機能ブロッ
ク図である。図１において、１はレジスタ転送レベル
（以下、ＲＴＬと略称する）の集積回路の構成要素であ
るレジスタや加算器、乗算器等の演算子からなる機能部
品を実現する論理マクロを格納する論理マクロライブラ
リである。論理マクロライブラリ１は、各機能部品に対
して同一機能を有し且つ回路構成が異なる複数の論理マ
クロを格納している。２は回路の面積、動作速度及び消
費電力の所定の目標値を設定した性能要求ファイルであ
る。３はＲＴＬ設計情報１０をＨＤＬを用いて記述した
ファイルが入力され、該ＲＴＬ設計情報をレジスタや演
算子等の機能部品の接続情報に変換する接続情報変換手
段である。４は各機能部品の該活性化確率を接続情報に
設定する活性化確率設定手段である。５は性能要求ファ
イル２から与えられた所定の性能を満足するように各機
能部品に対して該機能部品に対応する論理マクロを選択
するマクロ割付手段である。マクロ割付手段５は、論理
マクロライブラリ１から各機能部品に対して割付候補と
なる論理マクロのリストをそれぞれ作成する割付候補リ
スト作成部５１と、作成された各割付候補リストから適
当な論理マクロを選択するマクロ選択部５２と、選択さ
れた論理マクロを用いて回路の面積と動作速度と消費電
力とを算出してそれぞれ推定する性能推定部５３とから
構成されている。６はマクロ割付手段５の割り付け結果
を割付情報として出力する割付情報出力手段である。

【００２６】以下、前記のように構成された集積回路の
性能推定装置の動作を図面を参照しながら説明する。

【００２７】図２は第１の実施形態に係る集積回路の性
能推定装置における性能推定方法を示す流れ図である。
あらかじめ、ＲＴＬの回路の構成要素であるレジスタや
加算器、乗算器等の演算子からなる機能部品を実現する
論理マクロが格納された論理マクロライブラリ１は準備
されているものとする。

【００２８】図２に示すように、まず、接続情報変換工
程ＳＴ１において、接続情報変換手段３に入力されたＲ
ＴＬ設計情報１０はレジスタや演算子等の機能部品の接
続情報に変換され、活性化確率設定手段４に出力され
る。

【００２９】次に、活性化確率設定工程ＳＴ２におい
て、活性化確率設定手段４は、設計者から与えられた該
論理回路の入力ピンの活性化確率から確率的に各機能部
品の各ビットの活性化確率を求め、該活性化確率をビッ
トのベクトル表現で各機能部品に設定する。例えば、２
入力ＡＮＤの場合は、出力信号が１になる確率をP1とす
ると、P1は（一方の入力の活性化確率÷２)×(他方の入
力の活性化確率÷２）であり、活性化確率は（１−P1)
×P1×２ で求めることができる。４ビットの入力ピン
の活性化確率がそれぞれ（１,１,１,１） と（１,１,
１,0.5） との場合は、２入力ＡＮＤの活性化確率は
（0.375,0.375,0.375,0.22）となる。その後、活性化確
率が設定された機能部品の接続情報をマクロ割付手段５
に出力する。

【００３０】次に、マクロ割付工程としての性能推定及
び割付工程ＳＴ３において、マクロ割付手段５における
割付候補リスト作成部５１は論理マクロライブラリ１か
ら各機能部品に割り付けることが可能な、すなわち各機
能部品を実現することが可能な論理マクロをそれぞれ選
択して割付候補リストを作成する。その後、マクロ選択
部５２は、割付候補リストの論理マクロが性能要求ファ
イル２に記述された性能要求を満足するか否かを性能推
定部５３において順次評価し、該評価結果から最適な論
理マクロを選択する。

【００３１】次に、割付情報出力工程ＳＴ４において割
付情報出力手段６は、選択された論理マクロを割付結果
として結果格納ファイルに出力する。

【００３２】図３は論理マクロライブラリ１に格納され
た各論理マクロが有する情報を表わしている。論理マク
ロは該論理マクロの名称１１と、該論理マクロの機能１
２と、該論理マクロのゲート数算出式としてのゲート数
算出関数１３と、該論理マクロの遅延算出式としての遅
延算出関数１４と、該論理マクロの１ビット当たりの移
動電荷量１５とを有し、該論理マクロがレジスタの場合
はさらにセットアップ時間１６と、クロックによる移動
電荷量１７とを有している。

【００３３】図４（ａ）は論理マクロのビット幅とゲー
ト数との関係を示し、図４（ｂ）は論理マクロのビット
幅と遅延時間との関係を示すグラフである。ゲート数算
出関数１３は図４（ａ）に示す直線１８ａ，１８ｂのよ
うに、ビット幅の１次関数として表現できる。一方、遅
延算出関数１４は図５（ｂ）に示す直線１９ａのように
ビット幅の１次関数として表現できる場合と、図５
（ｂ）に直線１９ｂのようにビット幅に無関係に定数と
なる場合とがある。算術演算子は前者の１次関数型であ
り、２項論理演算子やレジスタは後者の定数型である。

【００３４】一般に、１つのハードウエア資源による消
費電力は、 消費電力＝活性化確率×容量×電源電圧の２乗×クロック周波数 …（１） により求めることができる。

【００３５】本実施形態における論理マクロの消費電力
は、論理マクロのすべての入力及び出力信号の活性化確
率、並びに論理マクロライブラリ１から得られる１ビッ
ト当たりの移動電荷量を用い、式（１）の活性化確率×
容量の項が表わす単位時間当たりの平均移動電荷量を重
み付き容量として式（２）に置き換えて計算する。

【００３６】 活性化確率×容量 ＝重み付き容量 ＝Σ(ビットｉの活性化確率)×１ビット当たりの移動電荷量 …（２） ただし、ｉは正の整数を表わす。

【００３７】ここで、式（２）におけるビットｉの活性
化確率は論理マクロの種類に依存する。例えば、レジス
タ、論理演算又は算術演算のように出力信号がビット幅
を有する場合は出力信号の活性化確率を用いる。一方、
比較演算のように出力信号が１ビットの場合は２つの入
力信号の活性化確率の大きい方を用いる。

【００３８】論理マクロライブラリ１に設定する１ビッ
ト当たりの移動電荷量は、あらかじめ、例えば８ビット
の論理回路を用いて論理マクロを実現し、入力信号の活
性化確率を１としてシミュレーションを行なうことによ
り求めておく。

【００３９】レジスタの消費電力は、入力信号が変化す
るときの消費電力とクロックによる消費電力との和とし
て求められる。すなわち、入力信号が変化するときの消
費電力は出力信号の活性化確率を用いて求められ、ま
た、クロックによる消費電力は論理マクロライブラリ１
から得られるクロックによる移動電荷量１７を用いて、
（移動電荷量×電源電圧の２乗×クロック周波数）によ
り求められる。

【００４０】以下、図１に示すマクロ割付手段５の動作
を図面を用いて説明する。

【００４１】図５は図２に示した性能推定及び割付工程
ＳＴ３の詳細を示す流れ図である。図５に示すように、
割付候補リスト作成工程ＳＴ３１において、割付候補リ
スト作成部５１は論理マクロライブラリ１からレジスタ
転送レベルの集積回路の各機能部品に対して該当する論
理マクロをそれぞれ選択して割付候補リストを作成し、
割付候補テーブルに登録する。

【００４２】図６は本装置が対象とする論理マクロと割
付候補リスト作成部５１により作成される割付候補テー
ブルとを示し、図６（ａ）に示す論理マクロ２０は入力
Ａと入力Ｂとを加算して結果Ｓを出力する８ビット加算
の論理マクロであり、図６（ｂ）に示すテーブルは論理
マクロ２０の割付候補テーブルである。

【００４３】ここで、図６（ａ）の論理マクロ２０の加
算に対して、論理マクロライブラリ１から、論理マクロ
の機能が加算である論理マクロ２０としてｒｐｌ（リッ
プルキャリーアダー）とｃｌａ（キャリールックアヘッ
ドアダー）とが得られたとする。その結果、図６（ｂ）
に示す割付候補テーブルに、ｒｐｌとｃｌａとのそれぞ
れの名称２１、ゲート数２２、遅延２３及び重み付き容
量２４が格納される。ゲート数２２及び遅延２３は、図
３に示した各論理マクロのゲート数算出関数１３及び遅
延算出関数１４にゲート数を代入することにより得られ
る。重み付き容量２４は式（２）を用いて得られる。こ
のとき、ゲート数算出関数１３により得られる遅延２３
が性能要求ファイル２から与えられる動作速度を超える
場合は割付候補テーブルには登録しないことにする。

【００４４】次に、性能評価関数作成工程ＳＴ３２にお
いて、性能決定要素算出部を含む割付候補リスト作成部
５１は論理マクロごとに該論理マクロの性能評価関数を
作成する。性能評価関数Ｆは以下に示す式（３）で表わ
される。

【００４５】 Ｆ＝Ｋ１・ゲート数・ａ＋Ｋ２・遅延・ｂ＋Ｋ３・重み付き容量・ｃ …（３） ここで、Ｋ１，Ｋ２及びＫ３はゲート数、遅延及び重み
付き容量の各項に対して設計者が指定する重み付けパラ
メータであり、性能要求に対する面積、動作速度又は消
費電力にそれぞれ優先順位を与えることができる。な
お、ａ，ｂ及びｃは各項の桁合わせのためのスケーリン
グファクタである。

【００４６】なお、割付候補リスト作成部５１は、必ず
しも性能決定要素算出部を備える必要はなく、マクロ割
付手段５に設けられていればよい。

【００４７】次に、論理マクロ選択工程ＳＴ３３におい
て、図１に示すマクロ選択部５２は、各機能部品に対し
て作成された割付候補リストの中から性能評価関数Ｆの
値を最小にする論理マクロをそれぞれ選択する。

【００４８】次に、性能推定工程ＳＴ３４において、こ
こで割付候補リストの中から選択された論理マクロを仮
割付マクロと呼ぶことにすると、性能推定部５３は、仮
割付マクロに対して、回路のゲート数、動作速度及び消
費電力を算出した後、判定工程ＳＴ３５において、性能
要求ファイル２に指定された性能要求を満たしているか
否かを判定する。回路のゲート数は仮割付マクロのゲー
ト数の総和として求められる。また、レジスタ間におけ
るパス上の仮割付マクロの遅延の和を用いてパス遅延を
求め、該パス遅延の最大値を回路の動作速度とする。ま
た、仮割付マクロの重み付き容量と電源電圧と動作速度
とを以下に示す式（４）に代入して消費電力を求める。
なお、電源電圧は設計者が与える。

【００４９】 消費電力＝Σ論理マクロの重み付き容量×電源電圧の２乗÷動作速度 …（４ ）

【００５０】所定の性能要求を満たしておれば、仮割付
マクロを最適な論理マクロとして割り付け、処理を終了
し、満たしていなければ性能評価関数調整工程ＳＴ３６
において性能評価関数Ｆの重みつけパラメータＫ１〜Ｋ
３を変更した後、論理マクロ選択工程ＳＴ３３から順次
性能要求を満たすまで繰り返す。

【００５１】性能評価関数調整工程ＳＴ３６において、
機能部品ごとに式（３）に示す性能評価関数Ｆの各重み
付けパラメータＫ１〜Ｋ３を変更していく。すなわち、
各項ごとに、性能要求として与えられた動作速度を越え
るクリティカルパス上に存在している機能部品に対して
遅延の重みＫ２を（推定動作速度÷要求動作速度）倍に
増やす遅延時間調整工程と、クリティカルパスでないパ
ス上に存在し且つ活性化確率が高い機能部品に対して重
み付き容量の重みＫ３を（推定消費電力÷要求消費電
力）倍に増やす容量調整工程と、残りの機能部品に対し
てゲート数の重みＫ１を（推定面積÷要求面積）倍に増
やすゲート数調整工程とのいずれかを実行する。ただ
し、あらかじめＫ１，Ｋ２，Ｋ３のそれぞれの上限を設
定し、すべての機能部品の評価関数の重みがその範囲を
越え、性能評価関数Ｆが設定できなくなった場合は、エ
ラー判定工程ＳＴ３７においてエラーと判定して終了す
る。

【００５２】このように、本実施形態によると、論理マ
クロライブラリと、レジスタ転送レベルの集積回路にお
ける面積、動作速度及び消費電力の性能要求を満足する
ように、回路を構成する各機能部品に対して性能評価関
数の値を最小にする論理マクロを選択するマクロ選択部
及び性能推定部とを設けることにより、面積と動作速度
と消費電力とのトレードオフを考慮した高精度の性能推
定を行なうことできる。

【００５３】また、論理マクロライブラリに、機能が同
一で回路構成が異なる複数の論理マクロを格納し、各論
理マクロがビット幅の関数としてゲート数算出関数と遅
延算出関数とを有しており、さらに１ビット当たりの移
動電荷量を有することにより、ビット幅と各ビットの活
性化確率とから適当な機能部品の割付候補となる論理マ
クロのゲート数と遅延と重み付き容量とを求めることが
でき、割り付け時の性能評価関数の計算を容易且つ確実
に行なうことができる。

【００５４】また、集積回路の性能推定方法に、割付候
補リスト作成工程と、性能評価関数設定工程と、割付候
補リストの中から性能評価関数の値を最小にする論理マ
クロを選択する論理マクロ選択工程及び性能推定工程と
を設け、所定の性能要求を満たすまで性能評価関数の調
整を繰り返すことにより、面積と動作速度と消費電力と
に優先順位を付け、機能部品ごとに回路の面積と遅延と
消費電力とのトレードオフを考慮した論理マクロ割付が
可能となる。

【００５５】また、１ビット当たりの移動電荷量と各ビ
ットの活性化確率とから論理マクロの重み付き容量を求
めることにより、入力信号に変化の多いビットとほとん
ど変化しないビットが存在する場合でも論理マクロ内部
の移動電荷量を正確に推定することができ、ＲＴＬでの
消費電力の推定を可能とする。

【００５６】また、機能部品をクリティカルパス上の機
能部品とクリティカルパス上になく且つ活性化確率の高
い機能部品と残りの機能部品とに分け、論理マクロ選択
時の性能評価関数の重み付けパラメータを変更すること
により、機能部品ごとに回路の面積と遅延と消費電力と
のトレードオフを考慮した論理マクロ割付が可能とな
る。

【００５７】なお、第１の実施形態において、活性化確
率設定手段又は活性化確率設定工程において確率的に活
性化確率を求めることとしたが、あらかじめテストデー
タを用いたシミュレーションを行ない、ＲＴＬ記述にお
ける変数の遷移回数から活性化確率を求めてもよい。

【００５８】（第２の実施形態）以下、本発明の第２の
実施形態を図面を参照しながら説明する。

【００５９】図７は本発明の第２の実施形態に係るレジ
スタ転送レベルの集積回路の性能推定装置の機能ブロッ
ク図である。図７において、１はＲＴＬの集積回路の構
成要素であるレジスタや加算器、乗算器等の演算子から
なる機能部品を実現する論理マクロを格納する論理マク
ロライブラリである。３０はＲＴＬ設計情報がレジスタ
や演算子等の機能部品の接続情報として変換された論理
マクロ接続情報であり、３１は各機能部品の活性化確率
を接続情報に設定する論理マクロ活性化確率情報であ
る。３２はＲＴＬの集積回路の性能推定手段であり、回
路の面積を算出する回路面積算出部３２１と回路の配線
を推定する配線推定部３２２と回路の動作速度を算出す
る動作速度算出部３２３と回路の消費電力を算出する消
費電力算出部３２４とから構成されている。なお、論理
マクロ接続情報３０及び論理マクロ活性化確率情報３１
は図１に示したマクロ選択部５２から性能推定部５３に
渡される情報と同様の情報である。

【００６０】論理マクロ接続情報３０は性能推定手段３
２に渡され、論理マクロライブラリ１に格納された論理
マクロとの参照関係が作成される。

【００６１】以下、前記のように構成された集積回路の
性能推定装置の動作を図面を参照しながら説明する。

【００６２】図８は第２の実施形態に係る集積回路の性
能推定装置における性能推定方法を示す流れ図である。

【００６３】図８に示すように、あらかじめ、接続情報
入力工程において論理マクロの接続情報を入力しておく
と共に、活性化確率情報入力工程において論理マクロ活
性化確率情報を入力しておく。

【００６４】まず、回路面積算出工程ＳＴ１１におい
て、回路面積算出部３２１は、論理マクロライブラリ１
に格納されているゲート数算出関数から各論理マクロの
ゲート数をそれぞれ算出し、ゲート数の総和に第１の定
数を乗ずることにより回路の面積を算出し回路の推定面
積を求める。第１の定数はレイアウト結果の蓄積データ
からゲート数と面積との関係を求めることにより得られ
る。

【００６５】次に、仮想配線遅延算出工程としての仮想
配線長算出工程ＳＴ１２において、配線推定部３２２
は、推定面積に基づいて、論理マクロ間の接続のファン
アウト数に第２の定数を乗ずることにより仮想配線長を
推定して算出する。第２の定数はレイアウト結果の蓄積
データからファンアウト数と面積と配線長との関係を求
めることにより得られる。その後、仮想配線遅延算出工
程としての抵抗及び容量算出工程ＳＴ１３において、算
出した仮想配線長から各論理マクロ間の接続部の抵抗及
び配線容量を求める。

【００６６】次に、動作速度算出工程ＳＴ１４におい
て、動作速度算出部３２３は、論理マクロ接続情報３０
から、レジスタとレジスタとの間のパス、入力ピンとレ
ジスタとの間のパス、レジスタと出力ピンとの間のパ
ス、及び入力ピンと出力ピンとの間のパスの全てのパス
を探索してパスを通過する信号の遅延時間であるパス遅
延を求める。パス遅延はパス上に存在する論理マクロの
遅延とレジスタのセットアップ時間と配線遅延の和とす
る。ここで、論理マクロの遅延は論理マクロライブラリ
１に格納されている遅延算出関数にビット幅を代入する
ことにより得られ、セットアップ時間は論理マクロライ
ブラリ１から得られ、配線遅延は抵抗及び容量算出工程
ＳＴ１３において求めた配線の抵抗と配線容量とを乗じ
て得られる。

【００６７】次に、消費電力算出工程ＳＴ１５におい
て、消費電力算出部３２４は、論理マクロ活性化確率情
報３１及び論理マクロライブラリ１に格納されている１
ビット当たりの移動電荷量から論理マクロ内部の重み付
き容量を求める。また、論理マクロの活性化確率を論理
マクロから出力される接続情報の活性化確率として用
い、抵抗及び容量算出工程ＳＴ１３において求めた配線
容量から配線の重み付き容量を求める。以下に示す式
（５）を用いて、すべての論理マクロ及び配線の重み付
き容量の総和から回路の消費電力を求める。

【００６８】 消費電力＝（Σ論理マクロの重み付き容量＋Σ配線の重み付き容量） ×電源電圧の２乗÷動作速度 …（５） このように、本実施形態によると、回路の面積を算出す
る回路面積算出部と、算出された面積に基づき論理マク
ロ間の接続の仮想配線長を算出して推定する配線推定部
を設けることにより、論理部だけでなく配線の遅延及び
重み付き容量を求めることができ、動作速度や消費電力
をより高精度に推定することができる。

【００６９】（第３の実施形態）以下、本発明の第３の
実施形態を図面を参照しながら説明する。

【００７０】図９は第３の実施形態に係る集積回路の性
能推定装置における性能推定方法を示す流れ図である。
図９において、第２の実施形態で説明した構成要素と同
一の構成要素には同一の符号を付すことにより説明を省
略する。また、本実施形態に係る集積回路の性能推定装
置の構成は図７に示した第２の実施形態に係る集積回路
の性能推定装置と同様の構成とする。

【００７１】回路面積算出工程ＳＴ１１の後の論理マク
ロ配置工程ＳＴ２１において、回路面積算出工程ＳＴ１
１において求められた推定面積を有する方形領域を設定
し、該方形領域内で論理マクロ間の接続の配線長及び論
理マクロの重なりが最小になるような配置を決定する。

【００７２】次に、仮想配線長算出工程ＳＴ１２におい
て、配置された論理マクロの中心に接続する端子が存在
すると仮定し、スパンニング木を用いて仮想配線長を求
める。このように、本実施形態によると、推定面積内に
論理マクロを配置する論理マクロ配置工程をさらに備え
ることにより、論理マクロ間の接続の仮想配線長をより
正確に求めることができ、より高精度に動作速度や消費
電力を推定することができる。

【００７３】

【発明の効果】請求項１に係る集積回路の性能推定装置
によると、マクロ割付手段が所定の性能を満足するよう
に各機能部品に対して論理マクロを割り付けるため、Ｒ
ＴＬの集積回路の性能推定を高精度に行なうことができ
る。また、所定の性能を満たさない場合には論理合成を
行なう前にＲＴＬのＨＤＬ記述を変更することができる
ため、ＬＳＩ設計の効率化を図ることができる。

【００７４】さらに、機能部品の活性化確率に基づいて
回路の接続情報に活性化確率が設定されるため、実際の
回路に即した低消費電力化を図ることができる。

【００７５】請求項２に係る集積回路の性能推定装置に
よると、請求項１に係る集積回路の性能推定装置の効果
が得られる上に、複数の論理マクロのうちの割付可能な
論理マクロのリストの割付候補リスト作成部と、割付候
補リストの中から性能評価関数の値を最小にする論理マ
クロを選択するマクロ選択部と、選択された論理マクロ
に基づいて集積回路の面積と動作速度と消費電力とより
なる性能推定要素を算出する性能推定要素算出部と、該
性能推定要素に基づき性能評価関数を算出してマクロ選
択部に出力する性能推定部とを有しているため、面積と
動作速度と消費電力とに優先順位をつけ、機能部品ごと
に面積と遅延と消費電力のトレードオフを考慮した論理
マクロ割付が確実に行なえる。

【００７６】請求項３に係る集積回路の性能推定装置に
よると、請求項１又は２に係る集積回路の性能推定装置
の効果が得られる上に、各論理マクロは、ビット幅の関
数としてゲート数算出式と遅延算出式を有し、さらに１
ビット当たりの移動電荷量を有することにより、ビット
幅と各ビットの活性化確率とから適当な機能部品の割付
候補となる論理マクロのゲート数と遅延と重み付き容量
とを求めることができるため、割付時の性能評価関数の
計算を容易且つ確実に行なうことができる。

【００７７】請求項４に係る集積回路の性能推定装置に
よると、仮想配線における配線長と配線抵抗と配線容量
とから仮想配線の遅延時間を計算するため、回路の論理
部だけでなく配線の遅延及び重み付き容量を求めること
ができるので、動作速度又は消費電力をより高精度に推
定することができる。

【００７８】請求項５に係る集積回路の性能推定方法に
よると、マクロ割付工程において所定の性能を満足する
ように各機能部品に対して論理マクロを割り付けるた
め、ＲＴＬの集積回路の性能推定を高精度に行なうこと
ができる。また、所定の性能を満たさない場合には論理
合成を行なう前にＲＴＬのＨＤＬ記述を変更することが
できるため、ＬＳＩ設計の効率化を図ることができる。

【００７９】さらに、機能部品の活性化確率に基づいて
回路の接続情報に活性化確率を設定するため、実際の回
路に即した低消費電力化を図ることができる。

【００８０】請求項６に係る集積回路の性能推定方法に
よると、請求項５に係る集積回路の性能推定方法の効果
が得られる上に、複数の論理マクロのうちの割付可能な
論理マクロのリストである割付候補リストを作成する割
付候補リスト作成工程と、機能部品ごとの性能評価関数
を作成する性能評価関数作成工程と、各機能部品に対
し、割付候補リストから性能評価関数の値を最小にする
論理マクロを選択する論理マクロ選択工程と、集積回路
の面積と動作速度と消費電力とを計算し、集積回路の性
能を推定する性能推定工程と、推定された性能が所定の
性能を満たすか否かを判定する性能判定工程と、所定の
性能を満たさない場合は性能評価関数を調整する性能評
価関数調整工程とを備えているため、面積と動作速度と
消費電力に優先順位をつけ、機能部品ごとに面積と遅延
と消費電力のトレードオフを考慮した論理マクロ割付が
可能となる。

【００８１】請求項７に係る集積回路の性能推定方法に
よると、請求項６に係る集積回路の性能推定方法の効果
が得られる上に、選択された論理マクロにより実現され
た機能部品からなる集積回路の面積と動作速度と消費電
力とのいずれかに対して所定の性能を満たさない場合
に、クリティカルパス上の機能部品と、クリティカルパ
ス以外のパス上で活性化確率の高い機能部品と、残りの
機能部品とに分けて、論理マクロ選択時の評価関数の重
み付けパラメータを変更することにより、機能部品ごと
に面積と遅延と消費電力とのトレードオフを考慮した論
理マクロの割り付けを確実に行なうことができる。

【００８２】請求項８に係る集積回路の性能推定方法に
よると、仮想配線における配線長と配線抵抗と配線容量
とから仮想配線の遅延時間を計算するため、回路の論理
部だけでなく配線の遅延及び重み付き容量を求めること
ができるので、動作速度又は消費電力をより高精度に推
定することができる。

【００８３】請求項９に係る集積回路の性能推定方法に
よると、請求項８に係る集積回路の性能推定方法の効果
が得られる上に、回路面積算出工程と仮想配線遅延算出
工程との間に、回路面積算出工程において算出された回
路面積を有する方形領域を設定し、該方形領域内に論理
マクロを配置する論理マクロ配置工程を備えているた
め、論理マクロ間の接続の仮想配線長をより正確に求め
ることができるので、動作速度又は消費電力をさらに高
精度に推定することができる。

【００８４】請求項１０に係る集積回路の性能推定方法
によると、請求項８又は９に係る集積回路の性能推定方
法の効果が得られる上に、１ビット当たりの移動電荷量
と各ビットの活性化確率から論理マクロの重み付き容量
とを求めるため、入力信号にオン、オフの変化が多いビ
ットと、ほとんど変化しないビットとが混在する場合で
あっても、論理マクロ内部の移動電荷量を正確に算出す
ることができるので、ＲＴＬにおける集積回路の消費電
力の推定を確実に行なうことができる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係るレジスタ転送レ
ベルの集積回路の性能推定装置の機能ブロック図であ
る。

【図２】本発明の第１の実施形態に係る集積回路の性能
推定装置における性能推定方法を示す流れ図である。

【図３】本発明の第１の実施形態に係る集積回路の性能
推定装置論理におけるマクロライブラリに格納されてい
る論理マクロが有する情報の一覧を示す図である。

【図４】（ａ）は論理マクロのビット幅とゲート数との
関係を表わすグラフである。（ｂ）は論理マクロのビッ
ト幅と遅延時間との関係を表わすグラフである。

【図５】本発明の第１の実施形態に係る集積回路の性能
推定方法における性能推定及び割付工程の詳細を示す流
れ図である。

【図６】（ａ）は本発明の第１の実施形態に係る集積回
路の性能推定装置における論理マクロの一例を示す図で
ある。（ｂ）は本発明の第１の実施形態に係る集積回路
の性能推定装置における割付候補テーブルの一例を示す
図である。

【図７】本発明の第２の実施形態に係るレジスタ転送レ
ベルの集積回路の性能推定装置の機能ブロック図であ
る。

【図８】本発明の第２の実施形態に係る集積回路の性能
推定装置における性能推定方法を示す流れ図である。

【図９】本発明の第３の実施形態に係る集積回路の性能
推定装置における性能推定方法を示す流れ図である。

【符号の説明】

１ 論理マクロライブラリ ２ 性能要求ファイル ３ 接続情報変換手段 ４ 活性化確率設定手段 ５ マクロ割付手段 ５１ 割付候補リスト作成部（性能推定要素算出
部） ５２ マクロ選択部 ５３ 性能推定部 ６ 割付情報出力手段 １０ ＲＴＬ設計情報 １１ 名称 １２ 機能 １３ ゲート数算出関数（ゲート数算出式） １４ 遅延算出関数（遅延算出式） １５ １ビット当たりの移動電荷量 １６ セットアップ時間 １７ クロックによる移動電荷量 ＳＴ１ 設計情報変換工程 ＳＴ２ 活性化確率設定工程 ＳＴ３ 性能推定及び割付工程（マクロ割付工程） ＳＴ４ 割付情報出力工程 ＳＴ３１ 割付候補リスト作成工程 ＳＴ３２ 性能評価関数作成工程 ＳＴ３３ 論理マクロ選択工程 ＳＴ３４ 性能推定工程 ＳＴ３５ 判定工程 ＳＴ３６ 性能評価関数調整工程 ＳＴ３７ エラー判定工程 ３０ 論理マクロ接続情報 ３１ 論理マクロ活性化確率情報 ３２ 性能推定手段 ３２１ 回路面積算出部 ３２２ 配線推定部（仮想配線遅延算出手段） ３２３ 動作速度算出部 ３２４ 消費電力算出部 ＳＴ１１ 回路面積算出工程 ＳＴ１２ 仮想配線長算出工程（仮想配線遅延算出工
程） ＳＴ１３ 抵抗及び容量算出工程（仮想配線遅延算出工
程） ＳＴ１４ 動作速度算出工程 ＳＴ１５ 消費電力算出工程 ＳＴ２１ 論理マクロ配置工程

───────────────────────────────────────────────────── フロントページの続き (72)発明者 川上 善之 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 岡崎 薫 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 服部 大 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (10)

【特許請求の範囲】
1. 【請求項１】 複数の機能部品からなる集積回路におけ
   るレジスタ転送レベルの設計情報が入力され、該設計情
   報を前記複数の機能部品同士が接続される接続情報に変
   換する接続情報変換手段と、 前記各機能部品の活性化確率を前記接続情報に設定する
   活性化確率設定手段と、 同一機能を有し且つ回路構成が異なり、前記各機能部品
   を実現する複数の論理マクロを格納する論理マクロライ
   ブラリと、 前記集積回路の前記機能部品ごとに面積と動作速度と消
   費電力とを算出し、算出結果に基づいて前記集積回路の
   所定の性能を満たすように前記論理マクロライブラリか
   ら論理マクロをそれぞれ選択し、選択された前記論理マ
   クロを前記各機能部品に割り付けるマクロ割付手段と、 前記マクロ割付手段により割り付けられた論理マクロを
   割付情報として出力する割付情報出力手段とを備えてい
   ることを特徴とする集積回路の性能推定装置。
2. 【請求項２】 前記マクロ割付手段は、 前記各機能部品に対し、前記論理マクロライブラリに格
   納されている複数の論理マクロのうちの割付可能な論理
   マクロのリストである割付候補リストをそれぞれ作成す
   る割付候補リスト作成部と、 前記割付候補リストから、性能評価関数の値を最小にす
   る論理マクロを選択するマクロ選択部と、 選択された前記論理マクロに基づいて前記集積回路の前
   記機能部品ごとに面積と動作速度と消費電力とよりなる
   性能推定要素を算出する性能推定要素算出部と、 前記性能推定要素算出部が算出した性能推定要素に基づ
   き前記性能評価関数を算出して前記マクロ選択部に出力
   する性能推定部とを有していることを特徴とする請求項
   １に記載の集積回路の性能推定装置。
3. 【請求項３】 前記論理マクロは、該論理マクロのビッ
   ト幅からゲート数を算出するゲート数算出式と、前記ビ
   ット幅から前記論理マクロの遅延時間を算出する遅延算
   出式と、１ビット当たりの移動電荷量とを有しているこ
   とを特徴とする請求項１又は２に記載の集積回路の性能
   推定装置。
4. 【請求項４】 ゲートを有する複数の論理マクロを格納
   する論理マクロライブラリと、 前記論理マクロを用いて構成された集積回路の接続情報
   が入力される接続情報入力手段と、 前記各論理マクロに対するそれぞれの活性化確率を表わ
   した活性化確率情報が入力される活性化確率情報入力手
   段と、 前記各論理マクロの前記ゲート数の総和から前記集積回
   路の面積を算出する回路面積算出手段と、 算出された前記集積回路の面積に基づいて前記論理マク
   ロ同士を互いに接続する仮想配線を算出し、該仮想配線
   における配線長と配線抵抗と配線容量とから前記仮想配
   線の遅延時間を算出する仮想配線遅延算出手段と、 前記各論理マクロの遅延時間と前記仮想配線の遅延時間
   とから前記集積回路の動作速度を算出する動作速度算出
   手段と、 前記各論理マクロの前記活性化確率と前記論理マクロの
   １ビット当たりの移動電荷量と前記配線容量とから消費
   電力を求める消費電力算出手段とを備えていることを特
   徴とする集積回路の性能推定装置。
5. 【請求項５】 複数の機能部品からなり、レジスタ転送
   レベルの集積回路の性能推定方法であって、 同一機能を有し且つ回路構成が異なり、前記各機能部品
   を実現する複数の論理マクロを格納する論理マクロライ
   ブラリを準備する論理マクロライブラリ準備工程と、 前記集積回路のレジスタ転送レベルの設計情報が入力さ
   れ、該設計情報を前記複数の機能部品同士が接続される
   接続情報に変換する接続情報変換工程と、 前記各機能部品の活性化確率を前記接続情報に設定する
   活性化確率設定工程と、 前記集積回路の前記機能部品ごとに面積と動作速度と消
   費電力とを算出した後、前記集積回路の所定の性能を満
   たすように前記論理マクロライブラリから論理マクロを
   選択し、選択された前記論理マクロを前記各機能部品に
   それぞれ割り付けるマクロ割付工程と、 前記各機能部品に割り付けられた論理マクロを割付情報
   として出力する割付情報出力工程とを備えていることを
   特徴とする集積回路の性能推定方法。
6. 【請求項６】 前記マクロ割付工程は、 前記各機能部品に対し、前記論理マクロライブラリに格
   納されている複数の論理マクロのうちの割付可能な論理
   マクロのリストである割付候補リストをそれぞれ作成す
   る割付候補リスト作成工程と、 前記機能部品ごとの性能評価関数を作成する性能評価関
   数作成工程と、 前記各機能部品に対し、前記割付候補リストから前記性
   能評価関数の値を最小にする論理マクロを選択する論理
   マクロ選択工程と、 前記集積回路の面積と動作速度と消費電力とを算出する
   ことにより、前記集積回路の性能を推定する性能推定工
   程と、 推定された性能が所定の性能を満たすか否かを判定する
   性能判定工程と、 前記推定された性能が前記所定の性能を満たさない場合
   は前記性能評価関数を調整する性能評価関数調整工程
   と、 前記推定された性能が前記所定の性能を満たすまで、前
   記論理マクロ選択工程と前記性能推定工程と前記性能判
   定工程と前記性能評価関数調整工程とを繰り返す反復工
   程とを含むことを特徴とする請求項５に記載の集積回路
   の性能推定方法。
7. 【請求項７】 前記性能評価関数作成工程の前記性能評
   価関数は、重み付けパラメータをそれぞれ付加され、ゲ
   ート数と遅延時間と活性化確率及び容量の積よりなる重
   み付き容量とを有しており、 前記性能評価関数調整工程は、 選択された前記論理マクロにより実現された機能部品か
   らなる前記集積回路の面積と動作速度と消費電力とのい
   ずれかに対して前記所定の性能を満たさない場合に、ク
   リティカルパス上に存在する機能部品における前記性能
   評価関数の遅延時間の重み付けパラメータを変更するこ
   とにより前記性能評価関数を調整する遅延時間調整工程
   と、 クリティカルパス以外のパス上に存在し且つ活性化確率
   の高い機能部品における前記性能評価関数の重み付き容
   量の重み付けパラメータを変更することにより前記性能
   評価関数を調整する容量調整工程と、 残りの機能部品における前記性能評価関数のゲート数の
   重み付けパラメータを変更することにより前記性能評価
   関数を調整するゲート数調整工程とを含むことを特徴と
   する請求項６に記載の集積回路の性能推定方法。
8. 【請求項８】 ゲートを有する複数の論理マクロを用い
   て構成された集積回路の接続情報を入力する接続情報入
   力工程と、 前記各論理マクロに対するそれぞれの活性化確率を表わ
   した活性化確率情報を入力する活性化確率情報入力工程
   と、 前記各論理マクロの前記ゲート数の総和から前記集積回
   路の面積を算出する回路面積算出工程と、 前記回路面積に基づいて前記論理マクロ同士を互いに接
   続する仮想配線を算出し、該仮想配線における配線長と
   配線抵抗と配線容量とから前記仮想配線の遅延時間を算
   出する仮想配線遅延算出工程と、 前記各論理マクロの遅延時間と前記仮想配線の遅延時間
   とから前記集積回路の動作速度を算出する動作速度算出
   工程と、 前記各論理マクロの前記活性化確率と前記論理マクロの
   １ビット当たりの移動電荷量と前記配線容量とから消費
   電力を算出する消費電力算出工程とを備えていることを
   特徴とする集積回路の性能推定方法。
9. 【請求項９】 前記回路面積算出工程と前記仮想配線遅
   延算出工程との間に、 前記回路面積算出工程において算出された回路面積を有
   する方形領域を設定し、該方形領域内に前記論理マクロ
   を配置する論理マクロ配置工程を備えていることを特徴
   とする請求項８に記載の集積回路の性能推定方法。
10. 【請求項１０】 前記消費電力算出工程は、 前記論理マクロの１ビット当たりの移動電荷量と、前記
    集積回路における前記論理マクロの入力信号又は出力信
    号の各ビットが活性化する活性化確率とから単位時間当
    たりの前記論理マクロの平均移動電荷量を算出する工程
    と、 前記平均移動電荷量と前記集積回路の動作時の電源電圧
    と回路の動作速度とから前記論理マクロの消費電力を算
    出する工程とを含むことを特徴とする請求項８又は９に
    記載の集積回路の性能推定方法。