JPH10133873A - 複数の分岐予測方式のうちの選択された１つを使用して条件分岐命令を投機的に実行するためのプロセッサおよび方法 - Google Patents

複数の分岐予測方式のうちの選択された１つを使用して条件分岐命令を投機的に実行するためのプロセッサおよび方法

Info

Publication number
JPH10133873A
JPH10133873A JP9106128A JP10612897A JPH10133873A JP H10133873 A JPH10133873 A JP H10133873A JP 9106128 A JP9106128 A JP 9106128A JP 10612897 A JP10612897 A JP 10612897A JP H10133873 A JPH10133873 A JP H10133873A
Authority
JP
Japan
Prior art keywords
branch
prediction
instruction
branch prediction
dynamic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9106128A
Other languages
English (en)
Other versions
JP3397081B2 (ja
Inventor
Soummya Mallick
ソウムミヤ・マリック
Albert John Loper
アルバート・ジョン・ローパー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH10133873A publication Critical patent/JPH10133873A/ja
Application granted granted Critical
Publication of JP3397081B2 publication Critical patent/JP3397081B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G06F9/3842—Speculative instruction execution
    • G06F9/3846—Speculative instruction execution using static prediction, e.g. branch taken strategy
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G06F9/3842—Speculative instruction execution
    • G06F9/3848—Speculative instruction execution using hybrid branch prediction, e.g. selection between prediction techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Advance Control (AREA)
  • Executing Machine-Instructions (AREA)
  • Eye Examination Apparatus (AREA)
  • Image Processing (AREA)

Abstract

(57)【要約】 【課題】 複数の分岐予測方式のうちの選択された１つ
を使用して、条件分岐命令を投機的に実行するための改
良されたプロセッサおよび方法を提供すること。 【解決手段】 選択された分岐予測方式を使用して分岐
命令を投機的に実行するためのプロセッサおよび方法を
開示する。プロセッサは、分岐命令を実行するための分
岐処理ユニットを含む、命令を実行するための１つまた
は複数の実行ユニットを有する。分岐処理ユニットに
は、複数の分岐予測方式のうちの１つを選択するための
選択論理機構と、選択された分岐予測方式を使用して条
件分岐命令の解決を予測するための分岐予測ユニットが
含まれる。分岐処理ユニットには、さらに、予測に基づ
いて条件分岐命令を投機的に実行するための実行機能が
含まれる。予測の結果に基づいて、選択論理機構は、後
続の条件分岐命令を予測するための分岐予測方式を選択
し、その結果、分岐予測精度が高まる。一実施例では、
複数の分岐予測方式に、静的分岐予測と動的分岐予測が
含まれる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明の技術分野は、全般的
にはデータ処理の方法およびシステムに関し、具体的に
は、分岐命令を実行するためのプロセッサおよび方法に
関する。さらに具体的には、本発明の技術分野は、複数
の分岐予測方式のうちの選択された１つを使用して条件
分岐命令を投機実行するためのプロセッサおよび方法に
関する。
【０００２】
【従来の技術】現在のスーパースカラ・プロセッサに
は、通常は、命令を記憶するための命令キャッシュ、実
行のため命令キャッシュから取り出された命令を一時的
に記憶するための命令バッファ、順次命令を実行するた
めの１つまたは複数の実行ユニット、分岐命令を実行す
るための分岐処理ユニット（ＢＰＵ）、命令バッファか
ら特定の実行ユニットへ順次命令をディスパッチするた
めのディスパッチ・ユニット、および、実行を終了した
が完了していない順次命令を一時的に記憶するための完
了バッファが含まれる。
【０００３】スーパースカラ・プロセッサの分岐処理ユ
ニット（ＢＰＵ）によって実行される分岐命令は、条件
分岐命令または無条件分岐命令のいずれかに分類でき
る。無条件分岐命令とは、プログラム実行の流れを順次
経路から指定された目標実行経路に変更する分岐命令で
あり、別の命令の実行によって供給される条件に依存し
ない分岐命令である。したがって、無条件分岐命令によ
って指定された分岐は、必ず採用される。対照的に、条
件分岐命令は、プログラム・フロー内で示された分岐
が、別の命令の実行によって供給される条件に依存して
採用される場合とされない場合がある分岐命令である。
条件分岐命令は、さらに、条件分岐命令が分岐処理ユニ
ット（ＢＰＵ）によって評価される時に分岐が依存する
条件が使用可能であるか否かに基づいて、解決済みまた
は未解決のいずれかに分類できる。解決済み条件分岐命
令が依存する条件は、実行の前に既知であるから、解決
済み条件分岐命令は、通常は実行可能であり、目標実行
経路内の命令は、順次命令の実行の際に遅延がほとんど
または全くない状態で取り出すことができる。その一方
で、未解決条件分岐命令は、その分岐が依存する条件が
使用可能になり、分岐が解決されるまで順次命令の取出
が遅延される場合には、かなりの性能ペナルティをもた
らす可能性がある。
【０００４】したがって、性能を強化するために、一部
のプロセッサは、示された分岐が採用されるか否かを予
測することによって、未解決の分岐命令を投機的に実行
する。予測の結果を使用すると、フェッチャは、分岐の
解決の前に投機実行経路内の命令を取り出せるようにな
り、これによって、分岐が予測通りに解決される場合に
実行パイプラインでのストールがなくなる。
【０００５】分岐予測機構を有するプロセッサでは、通
常は、静的分岐予測方式または動的分岐予測方式のいず
れかが使用される。静的分岐予測の最も単純な実施態様
の１つが、後方分岐のすべてが採用され、前方分岐のす
べてが採用されないと推測することである。静的分岐予
測の別の実施態様では、あるプログラム内の分岐命令の
それぞれにＹビットを関連付ける。このＹビットは、プ
ログラム・コンパイラのプロファイリング動作に従っ
て、その分岐が採用されると予測すべきか否かを分岐処
理ユニット（ＢＰＵ）に示すためにセットされる。した
がって、コンパイル中にプログラムから収集された情報
に基づいて、コンパイラが、投機的に実行する場合に各
分岐を採用されると予測するか否かを指示する。静的分
岐予測で使用されるソフトウェアに基づくアプローチと
は異なって、動的分岐予測では、特定の分岐命令の解決
を分岐履歴テーブル（ＢＨＴ）に記録し、このテーブル
に記憶された前の解決を利用して後続の分岐を予測す
る。
【０００６】静的分岐予測と動的分岐予測どちらもが、
かなり高い精度を有し、静的予測では平均６０％から７
０％の間、動的予測では平均９０％から９７％の間の精
度になるが、単一の分岐予測方式を排他的に使用する
と、特定の命令シナリオが発生する時に深刻な性能ペナ
ルティがもたらされる可能性がある。たとえば、前方分
岐は採用されず、後方分岐は採用されると予測する静的
分岐予測では、前方分岐が必ず採用される命令シナリオ
の場合に１００％誤予測がもたらされる。この特定のタ
イプのコード・シーケンスは、動的分岐予測には理想的
であるが、静的分岐予測は、他のコード・シーケンスに
ついては動的分岐予測より優秀である。たとえば、交番
カウント指標に基づいて採用される、ループに含まれる
分岐は、動的分岐予測を利用する時には１００％誤予測
になるが、静的分岐予測を使用すると５０％だけが誤予
測になる。誤りを含むコードに起因する動的分岐予測に
関する問題に加えて、プロセッサのコールド・スタート
の後には、使用可能な分岐履歴がないので、動的分岐予
測は予測精度が低下する可能性がある。同様に、動的分
岐予測を使用するプロセッサは、小さい分岐履歴テーブ
ルしか維持せず、したがって、分岐命令エイリアスの可
能性がある場合には、予測精度が低くなる可能性があ
る。
【０００７】分岐予測の各タイプに固有の欠陥に対処す
るために、一部のプロセッサは、モード・ビットを備
え、このモード・ビットの状態に依存して、分岐処理ユ
ニット（ＢＰＵ）が静的分岐予測機構または動的予測機
構のいずれかを使用できるようになっている。しかし、
このようなプロセッサでは、分岐処理ユニット（ＢＰ
Ｕ）が、分岐命令の特定の実例についてどの分岐予測方
式を使用するかを知的に選択することが許容されない。
その結果、条件分岐命令を投機的に実行するための、複
数の分岐予測方式のうちの１つを知的に選択するプロセ
ッサおよび方法が必要である。
【０００８】
【発明が解決しようとする課題】本発明の目的は、デー
タ処理のための改良された方法およびシステムを提供す
ることである。
【０００９】本発明のもう１つの目的は、分岐命令を実
行するための改良されたプロセッサおよび方法を提供す
ることである。
【００１０】本発明のもう１つの目的は、複数の分岐予
測方式のうちの選択された１つを使用して、条件分岐命
令を投機的に実行するための改良されたプロセッサおよ
び方法を提供することである。
【００１１】
【課題を解決するための手段】前述の目的は、下記に従
って達成される。選択された分岐予測方式を使用して分
岐命令を投機的に実行するためのプロセッサおよび方法
を開示する。プロセッサは、分岐命令を実行するための
分岐処理ユニットを含む、命令を実行するための１つま
たは複数の実行ユニットを有する。分岐処理ユニットに
は、複数の分岐予測方式のうちの１つを選択するための
選択論理機構と、選択された分岐予測方式を使用して条
件分岐命令の解決を予測するための分岐予測ユニットが
含まれる。分岐処理ユニットには、さらに、予測に基づ
いて条件分岐命令を投機的に実行するための実行機能が
含まれる。予測の結果に基づいて、選択論理機構は、後
続の条件分岐命令を予測するための分岐予測方式を選択
し、その結果、分岐予測精度が高まる。一実施例では、
複数の分岐予測方式に、静的分岐予測と動的分岐予測が
含まれる。
【００１２】
【発明の実施の形態】ここで図面、具体的には図１を参
照すると、請求項に記載された本発明による情報処理の
ためのプロセッサ１０の実施例のブロック図が示されて
いる。図示の実施例では、プロセッサ１０に、単一の集
積回路スーパースカラ・マイクロプロセッサが含まれ
る。したがって、下でさらに説明するように、プロセッ
サ１０には、さまざまな実行ユニット、レジスタ、バッ
ファ、メモリおよび他の機能ユニットが含まれ、これら
のすべてが集積回路によって形成される。プロセッサ１
０は、縮小命令セット・コンピュータ（ＲＩＳＣ）技法
に従って動作する、IBM Microelectronics社が販売する
PowerPC（商標）系列のマイクロプロセッサの１つであ
ることが好ましいが、当業者であれば、他の適当なプロ
セッサを使用できることを諒解するであろう。図１から
わかるように、プロセッサ１０は、プロセッサ１０内の
バス・インターフェース・ユニット（ＢＩＵ）１２を介
してシステム・バス１１に結合される。ＢＩＵ１２は、
プロセッサ１０と、主記憶（図示せず）など、システム
・バス１１に結合された他のデバイスとの間の情報の転
送を制御する。プロセッサ１０、システム・バス１１お
よび、システム・バス１１に結合された他のデバイス
が、データ処理システムを形成する。
【００１３】ＢＩＵ１２は、プロセッサ１０内の命令キ
ャッシュ１４およびデータ・キャッシュ１６に結合され
る。命令キャッシュ１４やデータ・キャッシュ１６など
の高速キャッシュを用いると、プロセッサ１０が、前に
主記憶から命令キャッシュ１４またはデータ・キャッシ
ュ１６に転送されたデータまたは命令のサブセットへの
比較的高速のアクセス時間を達成でき、したがって、デ
ータ処理システムの動作速度が向上する。命令キャッシ
ュ１４は、さらに、シーケンシャル・フェッチャ１７に
結合され、このシーケンシャル・フェッチャ１７は、各
サイクル中に命令キャッシュ１４から実行のため命令を
取り出す。シーケンシャル・フェッチャ１７は、命令キ
ャッシュ１４から取り出した命令を分岐処理ユニット
（ＢＰＵ）１８と命令キュー１９の両方に伝送し、これ
らは、その命令が分岐命令か順次命令かを判定するため
に命令を復号する。分岐命令は、実行のためＢＰＵ１８
に保存され、命令キュー１９から取り消される。その一
方で、順次命令は、ＢＰＵ１８から取り消され、プロセ
ッサ１０内の他の実行回路による後続の実行のため命令
キュー１９内に記憶される。
【００１４】図示の実施例では、ＢＰＵ１８に加えて、
プロセッサ１０の実行回路に、順次命令用の複数の実行
ユニットが含まれ、これには、固定小数点ユニット（Ｆ
ＸＵ）２２、ロード／ストア・ユニット（ＬＳＵ）２８
および浮動小数点ユニット（ＦＰＵ）３０が含まれる。
コンピュータ技術の技量を有する者には周知のとおり、
ＦＸＵ２２、ＬＳＵ２８およびＦＰＵ３０のそれぞれ
は、通常は、各プロセッサ・サイクル中に特定のタイプ
の順次命令のうちの１つまたは複数の命令を実行する。
たとえば、ＦＸＵ２２は、加算、減算、ＡＮＤ、ＯＲ、
ＸＯＲなどの固定小数点の算術演算および論理演算を実
行し、指定された汎用レジスタ（ＧＰＲ）３２またはＧ
ＰＲリネーム・バッファ３３から受け取るソース・オペ
ランドを使用する。固定小数点命令の実行の後に、ＦＸ
Ｕ２２は、命令のデータ結果をＧＰＲリネーム・バッフ
ァ３３に出力し、ＧＰＲリネーム・バッファ３３は、結
果データをＧＰＲリネーム・バッファ３３からＧＰＲ３
２のうちの１つまたは複数に転送することによって命令
を完了するまでその結果データの一時的な記憶を提供す
る。対照的に、ＦＰＵ３０は、通常は、浮動小数点レジ
スタ（ＦＰＲ）３６またはＦＰＲリネーム・バッファ３
７から受け取るソース・オペランドに対して、浮動小数
点の乗除算などの単精度および倍精度の浮動小数点の算
術演算および論理演算を実行する。ＦＰＵ３０は、浮動
小数点命令の実行から生じるデータを、選択されたＦＰ
Ｒリネーム・バッファ３７に出力し、このＦＰＲリネー
ム・バッファ３７は、結果データをＦＰＲリネーム・バ
ッファ３７から選択されたＦＰＲ３６に転送することに
よって命令を完了するまで結果データを一時的に記憶す
る。名前から示されるように、ＬＳＵ２８は、通常は、
メモリ（すなわち、データ・キャッシュ１６または主記
憶）から選択されたＧＰＲ３２またはＦＰＲ３６にデー
タをロードするか、ＧＰＲ３２、ＧＰＲリネーム・バッ
ファ３３、ＦＰＲ３６またはＦＰＲリネーム・バッファ
３７のうちの選択された１つからメモリへデータをスト
アする、浮動小数点命令および固定小数点命令を実行す
る。
【００１５】プロセッサ１０は、命令のパイプライン化
と順番外実行の両方を使用して、そのスーパースカラ・
アーキテクチャの性能をさらに高める。したがって、命
令は、データ依存性が観察される限り、ＦＸＵ２２、Ｌ
ＳＵ２８およびＦＰＵ３０によって任意の順序で適宜実
行できる。さらに、命令は、一連のパイプライン・ステ
ージで、ＦＸＵ２２、ＬＳＵ２８およびＦＰＵ３０のそ
れぞれによって処理される。高性能プロセッサの多数で
典型的であるように、各命令は、５つの別個のパイプラ
イン・ステージ、すなわち、取出、復号／ディスパッ
チ、実行、終了および完了の各ステージで処理される。
【００１６】取出ステージでは、シーケンシャル・フェ
ッチャ１７が、命令キャッシュ１４から、１つまたは複
数のメモリ・アドレスに関連する１つまたは複数の命令
を取り出す。上で述べたように、命令キャッシュ１４か
ら取り出される順次命令は、シーケンシャル・フェッチ
ャ１７によって命令キュー１９に格納され、分岐命令
は、順次命令ストリームから除去（fold out）される。
図２に関して下で説明するように、分岐命令はＢＰＵ１
８によって実行されるが、ＢＰＵ１８には、複数の分岐
予測方式のうちの選択された１つを使用してＢＰＵ１８
が未解決の条件分岐命令を投機的に実行できるようにす
る新規の分岐予測機構が含まれる。
【００１７】復号／ディスパッチ・ステージ中には、デ
ィスパッチ・ユニット２０が、命令キュー１９からの１
つまたは複数の命令を復号し、ＦＸＵ２２、ＬＳＵ２８
およびＦＰＵ３０にディスパッチする。また、復号／デ
ィスパッチ・ステージ中に、ディスパッチ・ユニット２
０は、ディスパッチされた命令のそれぞれの結果データ
のために、ＧＰＲリネーム・バッファ３３またはＦＰＲ
リネーム・バッファ３７内のリネーム・バッファを割り
振る。図示の実施例によれば、ディスパッチ・ユニット
２０によってディスパッチされる命令は、完了ユニット
４０内の完了バッファにも渡される。プロセッサ１０
は、独自の命令識別子を使用して、順番外実行中にディ
スパッチされた命令のプログラム順を追跡する。
【００１８】実行ステージ中には、指示された動作のオ
ペランドおよび実行資源が使用可能になった時に、ＦＸ
Ｕ２２、ＬＳＵ２８およびＦＰＵ３０が、ディスパッチ
・ユニット２０から受け取った順次命令を適宜実行す
る。ＦＸＵ２２、ＬＳＵ２８およびＦＰＵ３０のそれぞ
れは、オペランドまたは実行資源が使用可能になるまで
その実行ユニットにディスパッチされた命令を記憶する
リザベーション・ステーションを備えることが好まし
い。命令の実行が終了した後に、ＦＸＵ２２、ＬＳＵ２
８またはＦＰＵ３０は、その命令のデータ結果を、命令
のタイプに応じてＧＰＲリネーム・バッファ３３または
ＦＰＲリネーム・バッファ３７のいずれかに格納する。
その後、ＦＸＵ２２、ＬＳＵ２８またはＦＰＵ３０は、
完了ユニット４０の完了バッファに記憶された命令のど
れが実行を終了したかを完了ユニット４０に通知する。
最後に、命令は、完了ユニット４０が命令のデータ結果
をプログラム順でＧＰＲリネーム・バッファ３３からＧ
ＰＲ３２へまたはＦＰＲリネーム・バッファ３７からＦ
ＰＲ３６へ転送することによって完了する。
【００１９】ここで図２および図５を参照すると、プロ
セッサ１０のＢＰＵ１８を示す詳細なブロック図と、Ｂ
ＰＵ１８内の分岐命令の実行の詳細を示す流れ図が示さ
れている。まず図５を参照すると、この処理は、ブロッ
ク２００から始まり、その後、ブロック２０２およびブ
ロック２０４に進む。ブロック２０２およびブロック２
０４には、シーケンシャル・フェッチャ１７が、命令キ
ャッシュ１４から順次命令の次の組を取り出すことと、
取り出された命令をＢＰＵ１８および命令キュー１９に
送ることが示されている。図２に示されるように、ＢＰ
Ｕ１８は、各サイクルに２つまでの命令をシーケンシャ
ル・フェッチャ１７から受け取り、命令レジスタ（Ｉ
Ｒ）５０および５２内に命令を記憶する。取り出された
命令をＩＲ５０および５２内に記憶することが、図５の
ブロック２０６に示される、分岐復号ユニット５４によ
る命令復号のトリガになる。
【００２０】さらに図５を参照すると、ブロック２０８
でＩＲ５０および５２のいずれかに記憶された命令が非
分岐命令であると判定されたことに応答して、ブロック
２１０に示されるように、その命令は単に破棄される。
その後、処理は、ブロック２１０からブロック２７０に
進み、破棄された命令の処理が終了する。その一方で、
ブロック２０８でＩＲ５０および５２のいずれかに記憶
された命令が分岐命令であると判定される場合、ブロッ
ク２２０で、その命令が条件分岐命令であるか否かの判
定を行う。無条件分岐命令は、単に分岐選択ユニット５
６に渡され、この分岐選択ユニット５６が、目標命令の
有効アドレス（ＥＡ）を計算する。ブロック２２２に示
されるように、分岐選択ユニット５６は、その後、ＥＡ
を命令キャッシュ１４に送って、目標アドレスにある順
次命令の取出を開始する。
【００２１】ブロック２２０に戻って、取り出された命
令が分岐命令であることが分岐復号ユニット５４のうち
の１つによって判定される場合、処理はブロック２３０
に進み、その分岐が依存する条件レジスタ（ＣＲ）のフ
ィールドが進行中の命令すなわち取り出されたがまだ完
了していない命令の目標であるか否かが判定される。ブ
ロック２３０に示された判定を行うために、命令が分岐
選択ユニット５６に渡され、分岐選択ユニット５６は、
分岐が依存するＣＲフィールドの表示を探索論理機構５
８および６０に送る。分岐選択ユニット５６から受け取
ったＣＲフィールド識別子を使用して、探索論理機構５
８は、命令キュー１９内の命令を検査して、分岐が依存
するＣＲフィールドが命令キュー１９内の１つまたは複
数の命令の目標であるかどうかを判定する。これと同時
に、問題のＣＲフィールドが、ディスパッチされたが完
了ユニット４０の完了バッファ６２内に格納されている
未完了の命令の目標であるかどうかの判定が、探索論理
機構６０によって行われる。問題のＣＲフィールドが、
進行中の命令の目標ではない場合、その分岐命令は、す
でに解決されており、分岐が依存するＣＲフィールド
は、ＣＲの時間的状態を記憶する図示されていないＣＲ
特殊目的レジスタ（ＳＰＲ）内に存在する。したがっ
て、処理は、ブロック２３０からブロック２３２に進
み、分岐決定ユニット６４が、ＣＲ ＳＰＲ内の問題の
ＣＲフィールドを調べ、可能であれば条件分岐を解決す
る。その後、分岐命令の解決が、分岐選択ユニット５６
に供給される。その後、ブロック２２２に示されるよう
に、分岐選択ユニット５６が、目標命令のＥＡを計算
し、そのＥＡを命令キャッシュ１４に送る。
【００２２】ここでブロック２３０に戻って、問題のＣ
Ｒフィールドが進行中の命令の目標であることが探索論
理機構５８または６０によって判定された場合、処理は
ブロック２４０に進み、その命令によって供給されるＣ
Ｒビットが使用可能であるか否かの判定が、探索論理機
構６０によって行われる。ある命令によって供給される
ＣＲビットは、その命令が完了し、その命令の実行によ
って生成されたＣＲビットが完了バッファ６２に格納さ
れている場合に使用可能である。ＣＲビットが使用可能
な場合には、処理はブロック２４０からブロック２４２
に進み、分岐決定ユニット６４が、命令に関連するＣＲ
ビットを検査して、分岐を解決する。さらに、分岐決定
ユニット６４は、条件分岐命令の解決を分岐選択ユニッ
ト５６に供給し、分岐選択ユニット５６は、ブロック２
２２に示されるように、次に取り出す命令のＥＡを計算
し、そのＥＡを命令キャッシュ１４に転送する。
【００２３】ブロック２４０に戻って、ＣＲビットがま
だ使用可能でない（すなわち、命令がまだディスパッチ
されていないか、実行を終了していない）場合には、処
理はブロック２５０ないしブロック２６０に進み、未解
決条件分岐命令の投機実行を行う。したがって、分岐決
定ユニット６４は、ＣＲビットが使用可能でないことを
選択論理機構６６に通知し、その命令を予測によって投
機的に実行しなければならないことを示す。次に、ブロ
ック２５０に示されるように、選択論理機構６６は、分
岐予測方式を選択する。本発明の重要な態様に従い、ま
た、図３および図４に関連して詳細に説明するように、
選択論理機構６６は、分岐履歴テーブル（ＢＨＴ）６８
に格納された過去の予測の結果に基づいて分岐予測方式
を選択する。したがって、複数の分岐予測モードをサポ
ートする従来技術のプロセッサとは異なり、図１に示さ
れた実施例では、過去の予測の結果に基づいて知的かつ
動的に最適分岐予測方式が選択される。ブロック２５２
に示されるように、選択された分岐予測方式を使用し
て、分岐決定ユニット６４は、分岐の採否を予測し、そ
の予測を分岐選択ユニット５６に示す。その後、ブロッ
ク２５４に示されるように、分岐選択ユニット５６は、
目標命令のＥＡを計算し、命令キャッシュ１４に送る。
【００２４】図５に示された処理は、ブロック２５４か
らブロック２５６に進み、条件分岐命令が予測通りに解
決されたかどうかが判定される。ブロック２５６に示さ
れた判定は、分岐決定ユニット６４によって行われ、こ
の分岐決定ユニット６４は、関連する命令の終了の後
に、分岐が依存するＣＲビットを探索論理機構６０から
受け取る。分岐が誤予測されたことが分岐決定ユニット
６４によって判定される場合、処理はブロック２５８に
進み、分岐決定ユニット６４が、命令キュー１９とＦＸ
Ｕ２２、ＬＳＵ２８およびＦＰＵ３０から、誤予測され
た分岐命令の投機実行経路内の命令を取り消す。その
後、処理はブロック２６０に進む。当業者であれば、複
数レベルの投機を許容するプロセッサ実施態様の場合、
すべての投機命令を取り消す必要はなく、分岐の誤予測
に応答して取り出された投機命令だけを取り消せばよい
ことを諒解するであろう。ブロック２５６に戻って、分
岐が正しく予測されたとブロック２５６で判定される場
合、これに応答して、処理はブロック２５６からブロッ
ク２６０に進む。ブロック２６０では、必要があれば選
択論理機構６６がＢＨＴ６８を更新して、条件分岐命令
の後続の投機実行のために適当な分岐予測方式が選択さ
れるようにする。その後、この処理はブロック２７０で
終了する。
【００２５】ここで図３を参照すると、ＢＰＵ１８のＢ
ＨＴ６８を表す図が示されている。図からわかるよう
に、ＢＨＴ６８には、２５６個の項目８０を含むテーブ
ルが含まれ、項目８０のそれぞれは、指標８２を使用し
てアクセスされる。図示の実施例では、指標８２のそれ
ぞれに、分岐命令アドレスの最下位８ビットが含まれ
る。したがって、たとえば、００ｈで終わるアドレスを
有する命令の分岐履歴は、最初の項目８０に格納され、
０１ｈで終わるアドレスを有する分岐命令は、第２の項
目に格納され、以下同様である。図からわかるように、
各項目８０には、３ビットが含まれ、これによって、後
続の条件分岐命令に関する７つの予測状態（８番目の可
能な状態は未使用）のうちの１つが指定される。従来の
分岐履歴テーブルと同様に、ＢＨＴ６８の項目８０内に
格納される予測状態は、その分岐命令の後続の実行をよ
り正確に予測するために、関連する分岐の採否の解決の
後に更新される。
【００２６】ここで図４を参照すると、分岐予測方式の
選択に使用される状態機械の実施例が示されている。状
態機械８８には、４つの動的予測状態９０、９２、９４
および９６と、３つの静的予測状態９８、１００および
１０２を含む７つの状態が含まれる。図からわかるよう
に、予測状態９０ないし１０２のそれぞれは、ＢＨＴ６
８の各項目８０の７つの可能な設定のうちの１つに対応
する。
【００２７】まず、静的予測状態１００を参照すると、
予測される分岐命令が、「０００」に設定されたＢＨＴ
６８の項目８０にマッピングされる場合、分岐が採用さ
れるか否かの予測には、静的分岐予測が使用される。こ
の分岐が採用されて解決された場合（これを略語ＲＴで
示す）、ＢＨＴ６８の項目８０は、静的予測状態１０２
に示されるように「００１」に更新される。状態機械８
８は、分岐が正しく予測されたか否かに無関係に、この
解決ＲＴに応答して静的予測状態１００から静的予測状
態１０２に進行することに留意することが重要である。
その条件分岐命令が次に予測される時には、静的予測状
態１０２によって指定されるように、やはり静的分岐予
測が使用される。その分岐がやはり採用されて解決され
た場合、ＢＨＴ６８の項目８０は、「０１０」に更新さ
れ、動的予測状態９０によって示されるように、次の予
測には動的分岐予測が使用されることが示される。
【００２８】その後、状態機械８８は、後続の分岐予測
がＲＴとして解決される限り、動的予測状態９０にとど
まる。動的予測状態９０のところに示されている「Ｐ
Ｔ」は、分岐予測が採用であること、すなわち分岐がと
られるものと予測されることを表している。しかし、分
岐が採用されずに解決されると（これを略語ＲＮＴで示
す）、これに応答して、状態機械８８は、動的予測状態
９０から動的予測状態９２に進み、ＢＨＴ６８の項目８
０は、「０１１」に更新される。項目８０が、動的予測
状態９２に対応する「０１１」に設定される場合、項目
８０にマッピングされる分岐命令は、状態９０と同じ
く、採用されるものとして予測される。ＲＴとしての分
岐の解決（すなわち正しい予測）に応答して、状態機械
８８は、すでに説明した動的予測状態９０に戻る。しか
し、分岐の解決がＲＮＴの場合は、状態機械８８は、動
的予測状態９２から静的予測状態１００に戻る。
【００２９】もう一度静的予測状態１００を参照する
と、分岐命令がＲＮＴとして解決された場合には、状態
機械８８は、静的予測状態１００から静的予測状態９８
に進み、項目８０は「１１１」に更新される。この分岐
命令の次の出現がＲＴとして解決された場合には、状態
機械８８は、静的予測状態９８からすでに説明した静的
予測状態１００に戻る。その一方で、分岐命令がＲＮＴ
として解決された場合には、状態機械８８は、静的予測
状態９８から動的予測状態９６に進み、項目８０は「１
１０」に更新される。
【００３０】条件分岐は、状態機械８８が動的予測状態
９６であり、項目８０がそれに対応して「１１０」に設
定されている間は非採用として予測される（これを略語
ＰＮＴで示す）。予測された条件分岐が、ＲＮＴとして
解決された場合、状態機械８８は、動的予測状態９６に
とどまる。その代わりに、予測された条件分岐が、ＲＴ
として解決された場合、状態機械８８は、動的予測状態
９４に進む。これは、ＢＨＴ設定「１０１」に対応す
る。状態機械８８が動的予測状態９４である時には、状
態９６と同じく、条件分岐は非採用として予測される
（ＰＮＴ）。動的予測状態９４でＲＮＴと予測された分
岐がＲＮＴとして解決された場合、状態機械８８は、す
でに説明した動的予測状態９６に戻る。しかし、この分
岐がＲＴとして解決された場合には、処理は、すでに説
明した静的予測状態１００に戻る。
【００３１】図４の前述の説明からわかるように、状態
機械８８が、静的予測状態９８ないし１０２のうちのど
れかである間は、分岐解決の方向によって、予測機構の
次の状態が決定される。分岐が２回連続してＲＴまたは
ＲＮＴとして解決された後には、動的分岐予測方式が使
用される。同様に、状態機械８８が、動的予測状態９０
または９６のいずれかである場合に、２回連続して分岐
誤予測が発生すると、分岐は、静的分岐予測を使用して
予測される。図４で状態機械８８の実施例を示したが、
当業者であれば、分岐履歴に基づいて分岐予測方式を知
的に選択できるようにする、他の状態機械を実施できる
ことを諒解するであろう。さらに、当業者であれば、複
数のタイプの静的予測と動的予測を使用できることを諒
解するであろう。たとえば、ＢＰＵ１８は、示された分
岐が前方分岐か後方分岐かに基づいて分岐命令の解決を
予測する単純な静的分岐予測方式を実施することができ
る。その代わりに、プログラムのコンパイル中に学習し
た情報に基づいて分岐命令を予測する、より複雑な静的
分岐予測方式を使用することができる。
【００３２】実施例を具体的に図示し、説明してきた
が、当業者であれば、実施例の趣旨および範囲から逸脱
することなく、形態と詳細においてさまざまな変更を行
えることを理解するであろう。
【００３３】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００３４】（１）命令を実行するための１つまたは複
数の実行ユニットを含み、前記１つまたは複数の実行ユ
ニットが、分岐命令を実行するための分岐処理ユニット
を含み、前記分岐処理ユニットが、複数の分岐予測方式
のうちの１つを選択するための選択手段と、選択された
分岐予測方式を使用して条件分岐命令の解決を予測する
ための分岐予測手段と、前記予測に従って前記分岐命令
を投機的に実行するための手段とを含み、前記選択手段
が、前記予測の結果に応答して後続の条件分岐命令の解
決を予測するための分岐予測方式を選択することを特徴
とするプロセッサ。 （２）前記複数の分岐予測方式に、動的分岐予測が含ま
れることを特徴とする、上記（１）のプロセッサ。 （３）前記動的分岐予測を使用する場合に分岐がとられ
るものと予測すべきか否かの表示を記憶する分岐履歴テ
ーブルをさらに含むことを特徴とする、上記（２）のプ
ロセッサ。 （４）前記複数の分岐予測方式に、静的分岐予測が含ま
れることを特徴とする、上記（３）のプロセッサ。 （５）前記選択手段が、動的分岐予測において誤予測が
所定回数生じた場合に静的分岐予測を選択するための手
段と、静的分岐予測において条件分岐命令の同じ解決が
所定回数生じた場合に動的分岐予測を選択するための手
段とを含むことを特徴とする、上記（４）のプロセッ
サ。 （６）バスと、実行される命令を記憶する、前記バスに
結合されたメモリと、前記バスを介して前記メモリに結
合された、前記メモリから命令を取り出すためのフェッ
チャと、分岐命令を実行するための分岐処理ユニットを
含む、取り出された命令を実行するための１つまたは複
数の命令ユニットとを含み、前記分岐処理ユニットが、
複数の分岐予測方式のうちの１つを選択するための選択
手段と、選択された分岐予測方式を使用して条件分岐命
令の解決を予測するための分岐予測手段と、前記予測に
従って前記分岐命令を投機的に実行するための手段とを
含み、前記予測の結果に基づいて、前記選択手段が、分
岐予測精度が高まるように後続の条件分岐命令の解決を
予測するための分岐予測方式を選択することを特徴とす
るデータ処理システム。 （７）前記複数の分岐選択方式に、動的分岐予測が含ま
れることを特徴とする、上記（６）のデータ処理システ
ム。 （８）前記動的分岐予測を使用する場合に分岐がとられ
るものと予測すべきか否かの表示を記憶する分岐履歴テ
ーブルをさらに含むことを特徴とする、上記（７）のデ
ータ処理システム。 （９）前記複数の分岐予測方式に、静的分岐予測が含ま
れることを特徴とする、上記（８）のデータ処理システ
ム。 （１０）前記選択手段が、動的分岐予測において誤予測
が所定回数生じた場合に静的分岐予測を選択するための
手段と、静的分岐予測において条件分岐命令の同じ解決
が所定回数生じた場合に動的分岐予測を選択するための
手段とを含むことを特徴とする、上記（９）のデータ処
理システム。 （１１）条件分岐命令の解決を予測するため複数の分岐
予測方式のうちの１つを選択するステップと、選択され
た分岐予測方式を使用して、採用または非採用として前
記条件分岐命令の解決を予測するステップと、前記予測
に従って前記条件分岐命令を投機的に実行するステップ
と、その後、採用または非採用として前記条件分岐命令
を解決するステップと、前記条件分岐命令の解決に応答
して、分岐予測の精度が高まるように、後続の条件分岐
命令の解決の予測のために分岐予測方式を選択するため
前記予測の結果を使用するステップとを含む、条件分岐
命令を投機的に実行するための方法。 （１２）前記複数の分岐予測方式に、動的分岐予測が含
まれることを特徴とする、上記（１１）の方法。 （１３）さらに、動的分岐予測を使用して、前記後続の
条件分岐命令を採用または非採用として予測すべきか否
かの表示を記憶するステップを含む、上記（１２）の方
法。 （１４）前記複数の分岐予測方式に、静的分岐予測が含
まれることを特徴とする、上記（１３）の方法。 （１５）前記複数の分岐方式のうちの１つを選択するス
テップが、動的分岐予測において誤予測が所定回数生じ
た場合に静的分岐予測を選択するステップと、静的分岐
予測において分岐命令の同じ解決が所定回数生じた場合
に動的分岐予測を選択するステップとを含むことを特徴
とする、上記（１４）の方法。
【図面の簡単な説明】
【図１】分岐処理ユニットを含むプロセッサの実施例を
示すブロック図である。
【図２】図１に示された分岐処理ユニットの詳細なブロ
ック図である。
【図３】図２に示された分岐処理ユニット（ＢＰＵ）の
分岐履歴テーブル（ＢＨＴ）を表す図である。
【図４】図２に示された分岐処理ユニットによって、投
機的に実行される条件分岐命令の解決の予測に使用され
る分岐予測方式を選択するのに使用される方法の状態図
である。
【図５】図１に示された実施例による、分岐命令を実行
する方法の流れ図である。
【符号の説明】
１８ 分岐処理ユニット（ＢＰＵ） １９ 命令キュー ５０ 命令レジスタ（ＩＲ） ５２ 命令レジスタ（ＩＲ） ５４ 分岐復号ユニット ５６ 分岐選択ユニット ５８ 探索論理機構 ６０ 探索論理機構 ６４ 分岐決定ユニット ６６ 選択論理機構 ６８ 分岐履歴テーブル（ＢＨＴ）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アルバート・ジョン・ローパー アメリカ合衆国78613 テキサス州シーダ ー・パーク フォレスト・トレール 1003

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】命令を実行するための１つまたは複数の実
    行ユニットを含み、 前記１つまたは複数の実行ユニットが、分岐命令を実行
    するための分岐処理ユニットを含み、前記分岐処理ユニ
    ットが、 複数の分岐予測方式のうちの１つを選択するための選択
    手段と、 選択された分岐予測方式を使用して条件分岐命令の解決
    を予測するための分岐予測手段と、 前記予測に従って前記分岐命令を投機的に実行するため
    の手段とを含み、前記選択手段が、前記予測の結果に応
    答して後続の条件分岐命令の解決を予測するための分岐
    予測方式を選択することを特徴とするプロセッサ。
  2. 【請求項２】前記複数の分岐予測方式に、動的分岐予測
    が含まれることを特徴とする、請求項１のプロセッサ。
  3. 【請求項３】前記動的分岐予測を使用する場合に分岐が
    とられるものと予測すべきか否かの表示を記憶する分岐
    履歴テーブルをさらに含むことを特徴とする、請求項２
    のプロセッサ。
  4. 【請求項４】前記複数の分岐予測方式に、静的分岐予測
    が含まれることを特徴とする、請求項３のプロセッサ。
  5. 【請求項５】前記選択手段が、 動的分岐予測において誤予測が所定回数生じた場合に静
    的分岐予測を選択するための手段と、 静的分岐予測において条件分岐命令の同じ解決が所定回
    数生じた場合に動的分岐予測を選択するための手段とを
    含むことを特徴とする、請求項４のプロセッサ。
  6. 【請求項６】バスと、 実行される命令を記憶する、前記バスに結合されたメモ
    リと、 前記バスを介して前記メモリに結合された、前記メモリ
    から命令を取り出すためのフェッチャと、 分岐命令を実行するための分岐処理ユニットを含む、取
    り出された命令を実行するための１つまたは複数の命令
    ユニットとを含み、前記分岐処理ユニットが、 複数の分岐予測方式のうちの１つを選択するための選択
    手段と、 選択された分岐予測方式を使用して条件分岐命令の解決
    を予測するための分岐予測手段と、 前記予測に従って前記分岐命令を投機的に実行するため
    の手段とを含み、 前記予測の結果に基づいて、前記選択手段が、分岐予測
    精度が高まるように後続の条件分岐命令の解決を予測す
    るための分岐予測方式を選択することを特徴とするデー
    タ処理システム。
  7. 【請求項７】前記複数の分岐選択方式に、動的分岐予測
    が含まれることを特徴とする、請求項６のデータ処理シ
    ステム。
  8. 【請求項８】前記動的分岐予測を使用する場合に分岐が
    とられるものと予測すべきか否かの表示を記憶する分岐
    履歴テーブルをさらに含むことを特徴とする、請求項７
    のデータ処理システム。
  9. 【請求項９】前記複数の分岐予測方式に、静的分岐予測
    が含まれることを特徴とする、請求項８のデータ処理シ
    ステム。
  10. 【請求項１０】前記選択手段が、 動的分岐予測において誤予測が所定回数生じた場合に静
    的分岐予測を選択するための手段と、 静的分岐予測において条件分岐命令の同じ解決が所定回
    数生じた場合に動的分岐予測を選択するための手段とを
    含むことを特徴とする、請求項９のデータ処理システ
    ム。
  11. 【請求項１１】条件分岐命令の解決を予測するため複数
    の分岐予測方式のうちの１つを選択するステップと、 選択された分岐予測方式を使用して、採用または非採用
    として前記条件分岐命令の解決を予測するステップと、 前記予測に従って前記条件分岐命令を投機的に実行する
    ステップと、 その後、採用または非採用として前記条件分岐命令を解
    決するステップと、 前記条件分岐命令の解決に応答して、分岐予測の精度が
    高まるように、後続の条件分岐命令の解決の予測のため
    に分岐予測方式を選択するため前記予測の結果を使用す
    るステップとを含む、条件分岐命令を投機的に実行する
    ための方法。
  12. 【請求項１２】前記複数の分岐予測方式に、動的分岐予
    測が含まれることを特徴とする、請求項１１の方法。
  13. 【請求項１３】さらに、動的分岐予測を使用して、前記
    後続の条件分岐命令を採用または非採用として予測すべ
    きか否かの表示を記憶するステップを含む、請求項１２
    の方法。
  14. 【請求項１４】前記複数の分岐予測方式に、静的分岐予
    測が含まれることを特徴とする、請求項１３の方法。
  15. 【請求項１５】前記複数の分岐方式のうちの１つを選択
    するステップが、 動的分岐予測において誤予測が所定回数生じた場合に静
    的分岐予測を選択するステップと、 静的分岐予測において分岐命令の同じ解決が所定回数生
    じた場合に動的分岐予測を選択するステップとを含むこ
    とを特徴とする、請求項１４の方法。
JP10612897A 1996-04-29 1997-04-23 複数の分岐予測方式のうちの選択された１つを使用して条件分岐命令を推測的に実行するためのプロセッサ、データ処理システム及び方法 Expired - Fee Related JP3397081B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/639577 1996-04-29
US08/639,577 US5752014A (en) 1996-04-29 1996-04-29 Automatic selection of branch prediction methodology for subsequent branch instruction based on outcome of previous branch prediction

Publications (2)

Publication Number Publication Date
JPH10133873A true JPH10133873A (ja) 1998-05-22
JP3397081B2 JP3397081B2 (ja) 2003-04-14

Family

ID=24564688

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10612897A Expired - Fee Related JP3397081B2 (ja) 1996-04-29 1997-04-23 複数の分岐予測方式のうちの選択された１つを使用して条件分岐命令を推測的に実行するためのプロセッサ、データ処理システム及び方法

Country Status (7)

Country Link
US (1) US5752014A (ja)
EP (1) EP0805390B1 (ja)
JP (1) JP3397081B2 (ja)
KR (1) KR100270003B1 (ja)
AT (1) ATE233414T1 (ja)
DE (1) DE69719235T2 (ja)
TW (1) TW344060B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004503865A (ja) * 2000-06-12 2004-02-05 モトローラ・インコーポレイテッド 選択的分岐予測を有するプロセッサ
US6851043B1 (en) 1998-12-17 2005-02-01 Fujitsu Limited Branch instruction execution control apparatus
JP2008529191A (ja) * 2005-02-03 2008-07-31 クゥアルコム・インコーポレイテッド 電力的に効率的な命令プリフェッチ機構
JP2008532142A (ja) * 2005-02-24 2008-08-14 クゥアルコム・インコーポレイテッド ループ終結分岐により分岐履歴レジスタの更新を抑制すること
JP2013058135A (ja) * 2011-09-09 2013-03-28 Ritsumeikan 分岐予測器及びプロセッサ

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6151672A (en) * 1998-02-23 2000-11-21 Hewlett-Packard Company Methods and apparatus for reducing interference in a branch history table of a microprocessor
US6374349B2 (en) * 1998-03-19 2002-04-16 Mcfarling Scott Branch predictor with serially connected predictor stages for improving branch prediction accuracy
US6115809A (en) * 1998-04-30 2000-09-05 Hewlett-Packard Company Compiling strong and weak branching behavior instruction blocks to separate caches for dynamic and static prediction
US6081887A (en) * 1998-05-13 2000-06-27 Compaq Computer Corporation System for passing an index value with each prediction in forward direction to enable truth predictor to associate truth value with particular branch instruction
US6247146B1 (en) * 1998-08-17 2001-06-12 Advanced Micro Devices, Inc. Method for verifying branch trace history buffer information
US6189091B1 (en) 1998-12-02 2001-02-13 Ip First, L.L.C. Apparatus and method for speculatively updating global history and restoring same on branch misprediction detection
US6338133B1 (en) 1999-03-12 2002-01-08 International Business Machines Corporation Measured, allocation of speculative branch instructions to processor execution units
US6499101B1 (en) 1999-03-18 2002-12-24 I.P. First L.L.C. Static branch prediction mechanism for conditional branch instructions
US6546481B1 (en) 1999-11-05 2003-04-08 Ip - First Llc Split history tables for branch prediction
JP2001243070A (ja) * 2000-02-29 2001-09-07 Toshiba Corp プロセッサ及び分岐予測方法並びにコンパイル方法
US6678820B1 (en) 2000-03-30 2004-01-13 International Business Machines Corporation Processor and method for separately predicting conditional branches dependent on lock acquisition
US6658558B1 (en) * 2000-03-30 2003-12-02 International Business Machines Corporation Branch prediction circuit selector with instruction context related condition type determining
US6766442B1 (en) 2000-03-30 2004-07-20 International Business Machines Corporation Processor and method that predict condition register-dependent conditional branch instructions utilizing a potentially stale condition register value
US7404070B1 (en) * 2000-11-28 2008-07-22 Hewlett-Packard Development Company, L.P. Branch prediction combining static and dynamic prediction techniques
WO2005114441A2 (en) * 2004-05-19 2005-12-01 Arc International (Uk) Limited Microprocessor architecture
US8212823B2 (en) * 2005-09-28 2012-07-03 Synopsys, Inc. Systems and methods for accelerating sub-pixel interpolation in video processing applications
TW200739419A (en) * 2006-04-07 2007-10-16 Univ Feng Chia Prediction mechanism of a program backward jump instruction
US7533252B2 (en) * 2006-08-31 2009-05-12 Intel Corporation Overriding a static prediction with a level-two predictor
US7617387B2 (en) * 2006-09-27 2009-11-10 Qualcomm Incorporated Methods and system for resolving simultaneous predicted branch instructions
US7707396B2 (en) * 2006-11-17 2010-04-27 International Business Machines Corporation Data processing system, processor and method of data processing having improved branch target address cache
WO2009033425A1 (en) * 2007-09-11 2009-03-19 Daniel Shia System and gui for specifying composite predicates and dynamic systems
US8136103B2 (en) * 2008-03-28 2012-03-13 International Business Machines Corporation Combining static and dynamic compilation to remove delinquent loads
US8127106B2 (en) 2008-04-18 2012-02-28 International Business Machines Corporation Access speculation predictor with predictions based on a domain indicator of a cache line
US8122222B2 (en) 2008-04-18 2012-02-21 International Business Machines Corporation Access speculation predictor with predictions based on a scope predictor
US8122223B2 (en) 2008-04-18 2012-02-21 International Business Machines Corporation Access speculation predictor with predictions based on memory region prior requestor tag information
US8131974B2 (en) 2008-04-18 2012-03-06 International Business Machines Corporation Access speculation predictor implemented via idle command processing resources
US9146742B2 (en) 2011-04-07 2015-09-29 Via Technologies, Inc. Heterogeneous ISA microprocessor that preserves non-ISA-specific configuration state when reset to different ISA
US9317288B2 (en) 2011-04-07 2016-04-19 Via Technologies, Inc. Multi-core microprocessor that performs x86 ISA and ARM ISA machine language program instructions by hardware translation into microinstructions executed by common execution pipeline
US9244686B2 (en) 2011-04-07 2016-01-26 Via Technologies, Inc. Microprocessor that translates conditional load/store instructions into variable number of microinstructions
US9128701B2 (en) 2011-04-07 2015-09-08 Via Technologies, Inc. Generating constant for microinstructions from modified immediate field during instruction translation
US9141389B2 (en) 2011-04-07 2015-09-22 Via Technologies, Inc. Heterogeneous ISA microprocessor with shared hardware ISA registers
US8880851B2 (en) 2011-04-07 2014-11-04 Via Technologies, Inc. Microprocessor that performs X86 ISA and arm ISA machine language program instructions by hardware translation into microinstructions executed by common execution pipeline
US9898291B2 (en) 2011-04-07 2018-02-20 Via Technologies, Inc. Microprocessor with arm and X86 instruction length decoders
US9378019B2 (en) 2011-04-07 2016-06-28 Via Technologies, Inc. Conditional load instructions in an out-of-order execution microprocessor
US9176733B2 (en) 2011-04-07 2015-11-03 Via Technologies, Inc. Load multiple and store multiple instructions in a microprocessor that emulates banked registers
US9274795B2 (en) * 2011-04-07 2016-03-01 Via Technologies, Inc. Conditional non-branch instruction prediction
US9336180B2 (en) 2011-04-07 2016-05-10 Via Technologies, Inc. Microprocessor that makes 64-bit general purpose registers available in MSR address space while operating in non-64-bit mode
US9292470B2 (en) 2011-04-07 2016-03-22 Via Technologies, Inc. Microprocessor that enables ARM ISA program to access 64-bit general purpose registers written by x86 ISA program
US9645822B2 (en) 2011-04-07 2017-05-09 Via Technologies, Inc Conditional store instructions in an out-of-order execution microprocessor
US9032189B2 (en) 2011-04-07 2015-05-12 Via Technologies, Inc. Efficient conditional ALU instruction in read-port limited register file microprocessor
US9043580B2 (en) 2011-04-07 2015-05-26 Via Technologies, Inc. Accessing model specific registers (MSR) with different sets of distinct microinstructions for instructions of different instruction set architecture (ISA)
US9032191B2 (en) * 2012-01-23 2015-05-12 International Business Machines Corporation Virtualization support for branch prediction logic enable / disable at hypervisor and guest operating system levels
US9384002B2 (en) 2012-11-16 2016-07-05 International Business Machines Corporation Speculative finish of instruction execution in a processor core
US9542290B1 (en) 2016-01-29 2017-01-10 International Business Machines Corporation Replicating test case data into a cache with non-naturally aligned data boundaries
US10169180B2 (en) 2016-05-11 2019-01-01 International Business Machines Corporation Replicating test code and test data into a cache with non-naturally aligned data boundaries
US10055320B2 (en) 2016-07-12 2018-08-21 International Business Machines Corporation Replicating test case data into a cache and cache inhibited memory
US10223225B2 (en) 2016-11-07 2019-03-05 International Business Machines Corporation Testing speculative instruction execution with test cases placed in memory segments with non-naturally aligned data boundaries
US10261878B2 (en) 2017-03-14 2019-04-16 International Business Machines Corporation Stress testing a processor memory with a link stack
US11086629B2 (en) * 2018-11-09 2021-08-10 Arm Limited Misprediction of predicted taken branches in a data processing apparatus
US11163577B2 (en) 2018-11-26 2021-11-02 International Business Machines Corporation Selectively supporting static branch prediction settings only in association with processor-designated types of instructions
CN113868899B (zh) * 2021-12-03 2022-03-04 苏州浪潮智能科技有限公司 一种分支指令处理方法、系统、设备及计算机存储介质

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5507028A (en) * 1992-03-30 1996-04-09 International Business Machines Corporation History based branch prediction accessed via a history based earlier instruction address
KR100310581B1 (ko) * 1993-05-14 2001-12-17 피터 엔. 데트킨 분기목표버퍼의추측기록메카니즘
US5454117A (en) * 1993-08-25 1995-09-26 Nexgen, Inc. Configurable branch prediction for a processor performing speculative execution
TW261676B (ja) * 1993-11-02 1995-11-01 Motorola Inc
IE940855A1 (en) * 1993-12-20 1995-06-28 Motorola Inc Data processor with speculative instruction fetching and¹method of operation
JPH08241198A (ja) * 1995-03-06 1996-09-17 Fujitsu Ltd 分岐命令処理方法
US5634103A (en) * 1995-11-09 1997-05-27 International Business Machines Corporation Method and system for minimizing branch misprediction penalties within a processor

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6851043B1 (en) 1998-12-17 2005-02-01 Fujitsu Limited Branch instruction execution control apparatus
JP2004503865A (ja) * 2000-06-12 2004-02-05 モトローラ・インコーポレイテッド 選択的分岐予測を有するプロセッサ
JP2008529191A (ja) * 2005-02-03 2008-07-31 クゥアルコム・インコーポレイテッド 電力的に効率的な命令プリフェッチ機構
JP2012150824A (ja) * 2005-02-03 2012-08-09 Qualcomm Inc 電力的に効率的な命令プリフェッチ機構
US8661229B2 (en) 2005-02-03 2014-02-25 Qualcomm Incorporated Power efficient instruction prefetch mechanism
JP2008532142A (ja) * 2005-02-24 2008-08-14 クゥアルコム・インコーポレイテッド ループ終結分岐により分岐履歴レジスタの更新を抑制すること
JP2011100466A (ja) * 2005-02-24 2011-05-19 Qualcomm Inc ループ終結分岐により分岐履歴レジスタの更新を抑制すること
JP2013058135A (ja) * 2011-09-09 2013-03-28 Ritsumeikan 分岐予測器及びプロセッサ

Also Published As

Publication number Publication date
EP0805390A1 (en) 1997-11-05
TW344060B (en) 1998-11-01
KR100270003B1 (ko) 2000-10-16
DE69719235D1 (de) 2003-04-03
JP3397081B2 (ja) 2003-04-14
ATE233414T1 (de) 2003-03-15
DE69719235T2 (de) 2003-10-30
KR970071251A (ko) 1997-11-07
EP0805390B1 (en) 2003-02-26
US5752014A (en) 1998-05-12

Similar Documents

Publication Publication Date Title
JP3397081B2 (ja) 複数の分岐予測方式のうちの選択された１つを使用して条件分岐命令を推測的に実行するためのプロセッサ、データ処理システム及び方法
JP3093684B2 (ja) 命令ループを投機的に実行するプロセッサ及び方法
US5634103A (en) Method and system for minimizing branch misprediction penalties within a processor
US5611063A (en) Method for executing speculative load instructions in high-performance processors
JP3565504B2 (ja) プロセッサにおける分岐予測方法及びプロセッサ
JP5917616B2 (ja) 事前通知技術を用いる、プログラムのシーケンシャルフローを変更するための方法および装置
US5901307A (en) Processor having a selectively configurable branch prediction unit that can access a branch prediction utilizing bits derived from a plurality of sources
US6279105B1 (en) Pipelined two-cycle branch target address cache
JPH0863356A (ja) 分岐予測装置
US5898864A (en) Method and system for executing a context-altering instruction without performing a context-synchronization operation within high-performance processors
JP2839075B2 (ja) 処理システムを動作させる方法及び処理システム
JP2009048633A (ja) 分岐先アドレス・キャッシュを備えたプロセッサおよびデータを処理する方法
US5875325A (en) Processor having reduced branch history table size through global branch history compression and method of branch prediction utilizing compressed global branch history
JPH10111800A (ja) 分岐解決方法、プロセッサ、及びシステム
JP3207124B2 (ja) カウント／リンク・レジスタ変更命令の投機実行をサポートする方法及び装置
JP3611304B2 (ja) １サイクルのパイプライン・ストールを生成するパイプライン・プロセッサのシステム及び方法
US6237085B1 (en) Processor and method for generating less than (LT), Greater than (GT), and equal to (EQ) condition code bits concurrent with a logical or complex operation
US6035390A (en) Method and apparatus for generating and logically combining less than (LT), greater than (GT), and equal to (EQ) condition code bits concurrently with the execution of an arithmetic or logical operation
KR100305487B1 (ko) 특정유형의인스트럭션을동시에처리할수있는방법및데이터프로세싱시스템
US5913050A (en) Method and apparatus for providing address-size backward compatibility in a processor using segmented memory
JP3721002B2 (ja) メモリ要求を形成するために並列に生成される複数の取出アドレスのうちの１つを選択する、プロセッサおよび命令取出方法
WO2004068337A1 (ja) 情報処理装置
US5764940A (en) Processor and method for executing a branch instruction and an associated target instruction utilizing a single instruction fetch
US8285765B2 (en) System and method for implementing simplified arithmetic logic unit processing of value-based control dependence sequences
JPH11259295A (ja) プロセッサの命令スケジューリング装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080214

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090214

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees