JPH1013169A - Amplification factor monitor circuit of gilbert-type amplification factor variable amplifier and amplification factor monitor system of the same - Google Patents

Amplification factor monitor circuit of gilbert-type amplification factor variable amplifier and amplification factor monitor system of the same

Info

Publication number
JPH1013169A
JPH1013169A JP16478396A JP16478396A JPH1013169A JP H1013169 A JPH1013169 A JP H1013169A JP 16478396 A JP16478396 A JP 16478396A JP 16478396 A JP16478396 A JP 16478396A JP H1013169 A JPH1013169 A JP H1013169A
Authority
JP
Japan
Prior art keywords
amplification factor
current
gilbert
differential
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP16478396A
Other languages
Japanese (ja)
Other versions
JP3516809B2 (en
Inventor
Akira Ishikawa
石川  晃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Microsystems Co Ltd
Asahi Kasei Microdevices Corp
Original Assignee
Asahi Kasei Microsystems Co Ltd
Asahi Kasei Microdevices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei Microsystems Co Ltd, Asahi Kasei Microdevices Corp filed Critical Asahi Kasei Microsystems Co Ltd
Priority to JP16478396A priority Critical patent/JP3516809B2/en
Publication of JPH1013169A publication Critical patent/JPH1013169A/en
Application granted granted Critical
Publication of JP3516809B2 publication Critical patent/JP3516809B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)

Abstract

PROBLEM TO BE SOLVED: To correctly monitor the amplification factor of a Gilbert-type amplification factor variable amplifier with simple configuration by providing an amplification factor monitor circuit, formonitoring the amplification factor of the Gilbert-type amplification factor variable amplifier. SOLUTION: The amplification factor monitoring circuit 100 for monitoring the amplification factor of the Gilbert-type amplification factor variable amplifier 4 includes a differential transistor pair to which a current is supplied from a constant- current source M12 and which respective control signals for controlling the amplification factor of the Gilbert-type amplification factor variable amplifier 4 are inputted. Moreover, a monitor output terminal 110 for outputting the current which is outputted from one transistor within the differential transistor pair is provided. Even with this kind of simple circuit configuration, a monitor current I is obtained with a monitor output terminal 110, and the amplification factor is correctly obtained. When the constant-current source M12 is constituted by resistance by which a constant voltage circuit and aresistance value are not easily changed, the current I12 becomes stable with respect to the change of temp. and a power source voltage and the fluctuation of a process condition, so that the amplification factor is obtained more correctly.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、ギルバート型増幅
率可変増幅器の増幅率をモニターするための回路に係わ
り、特に、簡易な構成で増幅率を正確にモニターする回
路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit for monitoring the gain of a Gilbert-type variable gain amplifier, and more particularly to a circuit for accurately monitoring the gain with a simple configuration.

【0002】[0002]

【従来の技術】まず、図2、図3を参照して、従来のギ
ルバート増幅率可変増幅器および増幅率をモニターする
手法について説明する。
2. Description of the Related Art First, a conventional Gilbert variable gain amplifier and a method of monitoring the gain will be described with reference to FIGS.

【0003】図2に、ギルバート型増幅率可変増幅器の
回路構成図を示す。本回路は、差動信号(V1)を入力
するための差動信号入力端子20、21を、ゲート端子
に接続した入力MOSFET対M1、M2と、該入力M
OSFET対のソース端子に接続された定電流源M3
(電流I3 )と、自身が備える差動増幅率制御信号入力
端子23、24を介して与えられる差動増幅率制御信号
V3(VCH、VCL)に応じて、前記差動信号入力端
子20、21を介して与えられる差動信号V1の増幅率
を変更して差動信号を増幅する、2組の増幅率制御用M
OSFET対(MOSFET対M6、M7からなる増幅
率制御用MOSFET対aおよびMOSFET対M8、
M9からなる増幅率制御用MOSFET対b)と、増幅
された差動信号V2を出力するための差動信号出力端子
27、28と、ドレインに接続した出力MOSFET対
M10、M11と、前記入力MOSFET対および前記
2組の増幅率制御用MOSFET対に電流を供給する定
電流源M4(電流I4 )、M5(電流I5 )と、を有す
る。
FIG. 2 shows a circuit diagram of a Gilbert-type variable gain amplifier. In this circuit, a differential signal input terminal 20, 21 for inputting a differential signal (V1) is connected to an input MOSFET pair M1, M2 connected to a gate terminal, and the input M
A constant current source M3 connected to the source terminal of the OSFET pair
(Current I 3 ), and the differential signal input terminal 20, according to the differential gain control signal V 3 (VCH, VCL) given via the differential gain control signal input terminals 23 and 24 provided therein. 21 for amplifying the differential signal by changing the amplification factor of the differential signal V1 given via
OSFET pair (amplification control MOSFET pair a and MOSFET M8, comprising MOSFET pair M6 and M7)
M9, a pair of amplification control MOSFETs b), differential signal output terminals 27 and 28 for outputting the amplified differential signal V2, output MOSFET pairs M10 and M11 connected to the drain, and the input MOSFET A constant current source M4 (current I 4 ) and a current source M5 (current I 5 ) for supplying current to the pair and the two amplification factor control MOSFET pairs.

【0004】そして、定電流源M4、M5の一端は、電
源電圧VDDの電源ラインに接続され、また、定電流源
M3の一端、および、出力MOSFET対M10、M1
1のソース端子は、接地電圧VSSのラインに接続され
ている。
[0004] One end of each of the constant current sources M4 and M5 is connected to a power supply line of the power supply voltage VDD, and one end of the constant current source M3 and a pair of output MOSFETs M10 and M1.
One source terminal is connected to the ground voltage VSS line.

【0005】また、入力MOSFET対M1、M2の夫
々に流れる電流をI1 、I2 とし、増幅率制御用MOS
FET対a、増幅率制御用MOSFET対bに流れる電
流を、夫々I67、I89とすると、キルヒホッフの法則よ
り、「I4 =I1 +I67」、「I5 =I2 +I89」とな
り、「I4 =I5 」、かつ、差動信号入力V1が「0」
のとき、「I67=I89」となるように、回路が構成され
ている。
Further, currents flowing through the input MOSFET pairs M1 and M2 are I 1 and I 2 , respectively.
Assuming that the currents flowing through the FET pair a and the amplification rate control MOSFET pair b are I 67 and I 89 , respectively, according to Kirchhoff's law, “I 4 = I 1 + I 67 ” and “I 5 = I 2 + I 89 ”. , “I 4 = I 5 ” and the differential signal input V1 is “0”
At this time, the circuit is configured such that “I 67 = I 89 ”.

【0006】なお、第1の制御信号VCLは、増幅率制
御用MOSFET、M6、M9のゲートに印加され、第
2の制御信号VCHは、増幅率制御用MOSFET、M
7、M8のゲートに印加され、増幅率を制御しており、
第2の制御信号VCHは、第1の制御信号VCLより常
に大きくなるように印加される。
The first control signal VCL is applied to the gates of the gain control MOSFETs M6 and M9, and the second control signal VCH is applied to the gain control MOSFETs M6 and M9.
7, applied to the gate of M8 to control the amplification factor,
The second control signal VCH is applied so as to be always higher than the first control signal VCL.

【0007】さて、差動信号入力端子20、21に差動
信号が入力すると、増幅率制御用MOSFET対a、増
幅率制御用MOSFET対bによって、差動増幅され、
増幅された差動信号は、出力MOSFET対M10、M
11のドレインに接続された、差動信号出力端子27、
28を介して出力される。
[0007] When a differential signal is input to the differential signal input terminals 20 and 21, differential amplification is performed by the pair of amplification control MOSFETs a and b, and
The amplified differential signal is output MOSFET pair M10, M
11, a differential signal output terminal 27 connected to the drain of
28.

【0008】なお、差動増幅の増幅率は、差動増幅率制
御信号入力端子23、24を介して与えられる2種類の
差動増幅率制御信号V3(VCH、VCL)によって変
化するが、その概要を図3を参照して説明する。
The amplification factor of the differential amplification is changed by two types of differential amplification factor control signals V3 (VCH, VCL) provided through the differential amplification factor control signal input terminals 23 and 24. The outline will be described with reference to FIG.

【0009】図3には、理解の容易化を図るために、ギ
ルバート型増幅率可変増幅器中の、増幅率制御用MOS
FET対a(M6、M7)、増幅率制御用MOSFET
対b(M8、M9)に係る回路部のみを記載している。
今、第1の制御信号VCLと第2の制御信号VCHの与
え方によって、増幅率が変化する様子を説明する。
FIG. 3 shows a gain control MOS in a Gilbert-type variable gain amplifier for easy understanding.
FET pair a (M6, M7), MOSFET for controlling amplification factor
Only the circuit section related to the pair b (M8, M9) is shown.
Now, the manner in which the amplification factor changes depending on how the first control signal VCL and the second control signal VCH are applied will be described.

【0010】図3(a)は、「VCL=VCH」の場合
であり、差動信号V1が入力されて、I89は「2Δ」増
加して、I67は、「2Δ」減少するとすると、この結
果、M8、M9に流れる電流は、共に「+Δ」となり、
M6、M7に流れる電流は、共に「−Δ」となり、点a
および点bでの電流値は「0」となり、差動信号出力端
子27、28を介して出力される電圧は「0」となるた
め、増幅率は最小値、即ち「−∞」となる。
FIG. 3A shows a case where "VCL = VCH". When the differential signal V1 is input, I 89 increases by 2Δ and I 67 decreases by 2Δ. As a result, the currents flowing through M8 and M9 are both “+ Δ”,
The currents flowing through M6 and M7 are both “−Δ”, and the point a
The current value at the point b is “0”, and the voltage output via the differential signal output terminals 27 and 28 is “0”, so that the amplification factor is the minimum value, that is, “−∞”.

【0011】次に、図3(b)では、VCHがVCLに
比べて非常に大きい場合、即ち「VCH≫VCL」の場
合であり、差動信号V1が入力されて、I89は「2Δ」
増加して、I67は、「2Δ」減少するとすると、M7、
M8はオフ状態になり、この結果、M8、M9に流れる
電流は夫々、「0」、「+2Δ」となり、M6、M7に
流れる電流は夫々、「−2Δ」、「0」となり、点a、
点bでの電流値は夫々「−2Δ」、「+2Δ」となり、
増幅率は最大値(Amax)となる。
Next, FIG. 3B shows a case where VCH is much larger than VCL, that is, “VCH≫VCL”. When the differential signal V1 is input, I 89 becomes “2Δ”.
Increasing and decreasing I 67 by “2Δ”, M7,
M8 is turned off, and as a result, the currents flowing through M8 and M9 become “0” and “+ 2Δ”, respectively, and the currents flowing through M6 and M7 become “−2Δ” and “0”, respectively.
The current values at point b are “−2Δ” and “+ 2Δ”, respectively.
The amplification factor becomes the maximum value (Amax).

【0012】さらに、図3(c)は、VCHがVCLに
比べて大きい、即ち「VCH>VCL」の場合であり、
差動信号V1が入力されて、I89は「2Δ」増加して、
67は、「2Δ」減少するとすると、M7よりM6が低
抵抗になるとともに、M8よりM9が低抵抗になり、こ
の結果、M8、M9に流れる電流は夫々、例えば、「+
(1/2)・Δ」、「+(3/2)・Δ」となり、M
6、M7に流れる電流は夫々、「−(3/2)・Δ」、
「−(1/2)・Δ」、となり、点a、点bでの電流値
は夫々「−Δ」、「+Δ」となり、増幅率は、最大値
(Amax)と最小値との間の値になる。
FIG. 3C shows a case where VCH is larger than VCL, that is, “VCH> VCL”.
When the differential signal V1 is input, I 89 increases by “2Δ”,
When I 67 decreases by “2Δ”, M6 has a lower resistance than M7 and M9 has a lower resistance than M8. As a result, the current flowing through M8 and M9 is, for example, “+
(1/2) · Δ ”and“ + (3/2) · Δ ”, and M
6. The current flowing through M7 is “− (3/2) · Δ”,
The current values at the points a and b are “−Δ” and “+ Δ”, respectively, and the amplification factor is between the maximum value (Amax) and the minimum value. Value.

【0013】以上のように、差動増幅率制御信号入力端
子23、24を介して与えられる2種類の差動増幅率制
御信号V3(VCH、VCL)の大きさによって、増幅
率が変化する。
As described above, the amplification factor changes depending on the magnitudes of the two types of differential amplification factor control signals V3 (VCH, VCL) provided through the differential amplification factor control signal input terminals 23, 24.

【0014】ところで、図2に示す回路の増幅率Aは近
似的に、次の式(1)で与えられることが知られてい
る。 A=(gmin/gmload)・((VCH−VCL)/Von)(1) と表される。
It is known that the amplification factor A of the circuit shown in FIG. 2 is approximately given by the following equation (1). A = (gmin / gmload) · ((VCH−VCL) / Von) (1)

【0015】ここで、「gmin」は、入力MOSFE
T対M1、M2の相互コンダクタンス、「gmloa
d」は出力MOSFET対M10、M11の相互コンダ
クタンス、「Von」は、差動信号V1が「0(V)」
の場合の増幅率制御用MOSFET「M6、M7、M
8、M9」のゲート・ソース間電圧と各トランジスタの
スレショールド電圧との差である。なお、ここでは、M
6、M7、M8、M9は、同一構造になるように製造し
たMOSFETである。「gmin」、「gmloa
d」、および、「Von」は回路構成によって固定され
た値となるため、従来では、ギルバート型増幅率可変増
幅器の増幅率を求めるために、与えた差動増幅率制御信
号VCH、VCLに対して、式(1)を適用して、直
接、増幅率可変増幅器の増幅率を求めていた。
Here, "gmin" is the input MOSFE
The transconductance of T versus M1, M2, "gmloa
"d" is the mutual conductance of the output MOSFET pair M10, M11, and "Von" is the differential signal V1 of "0 (V)".
In the case of the amplification factor control MOSFET “M6, M7, M
8, M9 "and the threshold voltage of each transistor. Here, M
6, M7, M8 and M9 are MOSFETs manufactured to have the same structure. "Gmin", "gmloa"
Since “d” and “Von” are fixed values depending on the circuit configuration, conventionally, in order to obtain the amplification factor of the Gilbert-type amplification variable amplifier, the differential amplification factor control signals VCH and VCL are given. Thus, by applying the equation (1), the gain of the variable gain amplifier is directly obtained.

【0016】[0016]

【発明が解決しようとする課題】しかしながら、差動増
幅率制御信号VCH、VCLの微小な電圧の違いにより
ギルバート型増幅率可変増幅器の増幅率が大きく変化し
たり、製造プロセスや温度条件により、上記「Von」
等の値が変化してしまい、増幅率と制御電圧の関係が一
義的に定まらず、即ち、Aと、「VCH−VCL」との
関係が式(1)では定まらず、差動増幅率制御信号VC
H、VCLから、ギルバート型増幅率可変増幅器の増幅
率を正確に求めることができないという問題があった。
However, the gain of the Gilbert-type variable gain amplifier varies greatly due to a minute difference between the differential gain control signals VCH and VCL. "Von"
And so on, the relationship between the amplification factor and the control voltage cannot be unambiguously determined, that is, the relationship between A and “VCH−VCL” is not determined by the equation (1), and the differential amplification factor control is not performed. Signal VC
There is a problem that the gain of the Gilbert-type variable gain amplifier cannot be accurately obtained from H and VCL.

【0017】例えば、「gmin/gmload=1
0、Von=200(mV)」とすると、「VCH−V
CL=20(mV)」のとき、A=0(dB)となり、
「VCH−VCL=22.4(mV)」のとき、A=1
(dB)となる。このように、、「VCH−VCL」の
値にわずか2.4(mV)の違いが生じても、増幅率は
1(dB)も異なってしまい、正確に増幅率を求めるこ
とができなかった。
For example, "gmin / gmload = 1"
0, Von = 200 (mV), "VCH-V
CL = 20 (mV) ", A = 0 (dB),
When “VCH−VCL = 22.4 (mV)”, A = 1
(DB). Thus, even if a difference of only 2.4 (mV) occurs in the value of “VCH-VCL”, the amplification factor differs by 1 (dB), and the amplification factor could not be obtained accurately. .

【0018】さらには、上述したように、Von等の値
は、プロセス条件や温度の変化に応じて大きく変化する
ため、「VCH−VCL」と増幅率Aとの関係を一義的
に決定することができず、正確に増幅率を求めることが
できなかった。
Further, as described above, since the value of Von or the like greatly changes according to changes in process conditions or temperature, it is necessary to uniquely determine the relationship between "VCH-VCL" and the amplification factor A. However, the amplification rate could not be determined accurately.

【0019】また、複数のギルバート型増幅率可変増幅
器の増幅率を一体で求める術がなく、オペレータは、各
ギルバート型増幅率可変増幅器の増幅率を求め、これに
基づいて、複数のギルバート型増幅率可変増幅器の増幅
率を求めていたため、求めた増幅率の精度は、非常に悪
かった。
Further, there is no way to integrally obtain the amplification factors of the plurality of Gilbert-type variable gain amplifiers. The operator obtains the amplification factors of the respective Gilbert-type variable gain amplifiers, and based on the obtained gains, obtains the plurality of Gilbert-type variable gain amplifiers. Since the gain of the variable rate amplifier was determined, the accuracy of the determined gain was very poor.

【0020】そこで、本発明の目的は、簡易な構成で、
ギルバート型増幅率可変増幅器の増幅率を正確にモニタ
ーする回路を提供する点にある。また、本発明の他の目
的は、複数のギルバート型増幅率可変増幅器の増幅率を
精度良く、一体として求めるシステムを提供する点にあ
る。
Therefore, an object of the present invention is to provide a simple configuration,
An object of the present invention is to provide a circuit for accurately monitoring the gain of a Gilbert-type variable gain amplifier. Another object of the present invention is to provide a system for accurately and integrally obtaining the gains of a plurality of Gilbert-type variable gain amplifiers.

【0021】[0021]

【課題を解決するための手段】上記目的を達成するた
め、請求項1記載の発明によれば、差動信号を入力する
ための差動信号入力端子を備える入力トランジスタ対
と、自身が備える差動増幅率制御信号入力端子を介して
与えられる差動制御信号に応じて、前記差動信号入力端
子を介して入力される差動信号の増幅率を変更して差動
信号増幅する、2組の増幅率制御用トランジスタ対と、
増幅された差動信号を出力するための差動信号出力端子
を備える出力トランジスタ対と、前記入力トランジスタ
対および前記2組の増幅率制御用トランジスタ対に電流
を供給する定電流源と、を含むギルバート型増幅率可変
増幅器と、前記増幅率をモニターする増幅率モニター回
路と、を備え、さらに、該増幅率モニター回路を、前記
差動制御信号を入力する差動トランジスタ対と、該差動
トランジスタ対に電流を供給する定電流源と、前記差動
トランジスタ対を構成する一方のトランジスタから出力
される電流を出力するモニター出力端子と、を含む構成
とした、ギルバート型増幅率可変増幅器の増幅率モニタ
ー回路が提供される。
According to the first aspect of the present invention, there is provided an input transistor pair having a differential signal input terminal for inputting a differential signal, and a differential transistor provided in the input transistor pair. Amplifying the differential signal by changing the amplification factor of the differential signal input through the differential signal input terminal in accordance with the differential control signal supplied through the dynamic amplification control signal input terminal; And a transistor pair for controlling the amplification factor of
An output transistor pair having a differential signal output terminal for outputting an amplified differential signal; and a constant current source for supplying current to the input transistor pair and the two sets of amplification factor control transistor pairs. A Gilbert-type variable gain variable amplifier, and a gain monitor circuit for monitoring the gain, further comprising: a differential transistor pair for inputting the differential control signal; and the differential transistor A gain of a Gilbert-type variable gain amplifier having a configuration including a constant current source for supplying a current to the pair, and a monitor output terminal for outputting a current output from one of the transistors constituting the differential transistor pair. A monitor circuit is provided.

【0022】また、請求項2記載の発明によれば、請求
項1記載の発明において、前記増幅率モニター回路に含
まれる定電流源の供給電流を、前記ギルバート型増幅率
可変増幅器に含まれる1組の増幅率制御用トランジスタ
対に供給される供給電流の所定数倍としたことを特徴と
する、ギルバート型増幅率可変増幅器の増幅率モニター
回路が提供される。
According to a second aspect of the present invention, in the first aspect of the present invention, the supply current of the constant current source included in the amplification rate monitor circuit is controlled by the first current included in the Gilbert type variable amplification rate amplifier. A gain monitor circuit for a Gilbert-type variable gain amplifier, characterized in that the supply current is set to a predetermined number times the supply current supplied to the set of gain control transistor pairs.

【0023】さらにまた、本発明の他の態様である請求
項3記載の発明によれば、請求項1および2のいずれか
に記載のギルバート型増幅率可変増幅器および増幅率モ
ニター回路を複数組備えた回路ペア群と、各組のモニタ
ー出力端子からの出力電流を加算する加算器と、加算結
果を電流電圧変換する電流電圧変換回路と、電流電圧変
換された加算電結果に対して、増幅率を求める演算回路
と、演算結果を出力する出力部とを備えた、ギルバート
型増幅率可変増幅器の増幅率モニターシステムが提供さ
れることになる。
According to a third aspect of the present invention, there is provided a Gilbert-type variable gain amplifier and a plurality of gain monitoring circuits according to any one of the first and second aspects. Circuit pair group, an adder for adding the output currents from the monitor output terminals of each set, a current-to-voltage conversion circuit for converting the addition result to a current-to-voltage value, and an amplification factor for the current-to-voltage-converted addition power result. , And an output unit that outputs the operation result, and an amplification factor monitoring system of a Gilbert-type variable amplification factor amplifier is provided.

【0024】[0024]

【発明の実施の形態】以下、本発明の実施形態を図面を
参照しつつ説明する。図1に、本発明にかかる実施形態
であるギルバート型増幅率可変増幅器の増幅率モニター
回路の回路図を示す。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a circuit diagram of a gain monitor circuit of a Gilbert-type variable gain amplifier according to an embodiment of the present invention.

【0025】本回路は、ギルバート型増幅率可変増幅器
4と、該ギルバート型増幅率可変増幅器4の増幅率をモ
ニターする増幅率モニター回路とを有する。なお、ギル
バート型増幅率可変増幅器4は、図3と同一のものであ
る。
This circuit has a Gilbert-type variable gain amplifier 4 and an amplification-rate monitor circuit for monitoring the gain of the Gilbert-type variable gain amplifier 4. The Gilbert-type variable gain amplifier 4 is the same as that shown in FIG.

【0026】即ち、ギルバート型増幅率可変増幅器4
は、差動信号(V1)を入力するための差動信号入力端
子20、21を、ゲート端子に接続した入力MOSFE
T対M1、M2と、該入力MOSFET対のソース端子
に接続された定電流源M3(電流I3 )と、自身が備え
る差動増幅率制御信号入力端子23、24を介して与え
られる1組の差動増幅率制御信号V3(VCH、VC
L)に応じて、前記差動信号入力端子20、21を介し
て与えられる差動信号V1の増幅率を変更して差動信号
増幅する、2組の増幅率制御用MOSFET対(MOS
FET対M6、M7からなる増幅率制御用MOSFET
対aおよびMOSFET対M8、M9からなる増幅率制
御用MOSFET対b)と、増幅された差動信号V3を
出力するための差動信号出力端子27、28を、ドレイ
ンに接続した出力MOSFET対M10、M11と、前
記入力MOSFET対および前記2組の増幅率制御用M
OSFET対に電流を供給する定電流源M4(電流
4 )、M5(電流I5 )と、を有する。そして、定電
流源M4、M5の一端は、電源電圧VDDの電源ライン
に接続されると共に、定電流源M3の一端、および、出
力MOSFET対M10、M11のソース端子は、接地
電圧VSSのラインに接続されている。
That is, the Gilbert-type variable gain amplifier 4
Is an input MOSFE in which differential signal input terminals 20 and 21 for inputting a differential signal (V1) are connected to gate terminals.
T pair M1 and M2, a constant current source M3 (current I 3 ) connected to the source terminal of the input MOSFET pair, and one set given via its own differential amplification factor control signal input terminals 23 and 24 Differential gain control signal V3 (VCH, VC
L), two amplification factor control MOSFET pairs (MOS) for changing the amplification factor of the differential signal V1 provided through the differential signal input terminals 20 and 21 and amplifying the differential signal.
Amplification control MOSFET consisting of FET pair M6 and M7
An output MOSFET pair M10 having a drain connected to a pair a and a pair of amplification control MOSFETs b) including MOSFET pairs M8 and M9, and differential signal output terminals 27 and 28 for outputting an amplified differential signal V3. , M11 and the input MOSFET pair and the two sets of amplification factor control Ms.
OSFET pair constant current source for supplying a current to M4 (current I 4), having an M5 (current I 5), a. One ends of the constant current sources M4 and M5 are connected to the power supply line of the power supply voltage VDD, and one end of the constant current source M3 and the source terminals of the output MOSFET pair M10 and M11 are connected to the ground voltage VSS line. It is connected.

【0027】また、入力MOSFET対M1、M2の夫
々に流れる電流をI1 、I2 とし、増幅率制御用MOS
FET対a、増幅率制御用MOSFET対bに流れる電
流を、夫々I67、I89とすると、キルヒホッフの法則よ
り、「I4 =I1 +I67」、「I5 =I2 +I89」とな
り、「I4 =I5 」、かつ、差動信号入力V1が「0」
のとき、「I67=I89」となるように、回路が構成され
ている。
The currents flowing through the input MOSFET pairs M1 and M2 are denoted by I 1 and I 2 , respectively.
Assuming that the currents flowing through the FET pair a and the amplification rate control MOSFET pair b are I 67 and I 89 , respectively, according to Kirchhoff's law, “I 4 = I 1 + I 67 ” and “I 5 = I 2 + I 89 ”. , “I 4 = I 5 ” and the differential signal input V1 is “0”
At this time, the circuit is configured such that “I 67 = I 89 ”.

【0028】なお、第1の差動制御信号VCLは、増幅
率制御用MOSFET、M6、M9のゲートに印加さ
れ、第2の差動制御信号VCHは、増幅率制御用MOS
FET、M7、M8のゲートに印加され、増幅率を制御
しており、第2の差動制御信号VCHは、第1の差動制
御信号VCLより常に大きくなるように印加される。そ
して、差動信号入力端子20、21に差動信号が入力す
ると、増幅率制御用MOSFET対a、増幅率制御用M
OSFET対bによって、差動増幅され、増幅された差
動信号は、出力MOSFET対M10、M11のドレイ
ンに接続された、差動信号出力端子27、28を介して
出力される。
The first differential control signal VCL is applied to the gates of the gain control MOSFETs M6 and M9, and the second differential control signal VCH is applied to the gain control MOSFET.
The second differential control signal VCH is applied to the gates of the FETs M7 and M8 to control the amplification factor, and is applied so as to be always larger than the first differential control signal VCL. When a differential signal is input to the differential signal input terminals 20 and 21, the pair of amplification control MOSFETs a and the pair of amplification control M
The differential signal is differentially amplified by the OSFET pair b, and the amplified differential signal is output via differential signal output terminals 27 and 28 connected to the drains of the output MOSFET pair M10 and M11.

【0029】増幅率モニター回路100は、制御信号V
CL、VCHの各々を入力する差動MOSFET対M1
3、M14と、電源電圧VDDの電源ラインに接続され
ており、差動MOSFET対M13、M14に電流を供
給する定電流源12(電流I 12)と、前記差動MOSF
ET対を構成する一方のMOSFET、具体的には、M
OSFET(M14)から出力される電流(IM )を出
力するモニター出力端子110とをし、MOSFET
(M13)のドレイン端子には、負荷50が接続される
と共に、負荷の他方の端子は、接地電源VSSのライン
に接続されている。また、第1の制御信号VCL、第2
の制御信号VCHが夫々、MOSFET、M13、M1
4のゲート端子に印加可能に構成されている。
The amplification factor monitor circuit 100 controls the control signal V
A differential MOSFET pair M1 for inputting each of CL and VCH
3, M14 and the power supply line of the power supply voltage VDD.
Supply current to the differential MOSFET pair M13 and M14.
Constant current source 12 (current I 12) And the differential MOSF
One MOSFET constituting the ET pair, specifically, M
The current (I) output from the OSFET (M14)MOut)
Monitor output terminal 110 and MOSFET
The load 50 is connected to the drain terminal of (M13).
And the other terminal of the load is connected to the ground power VSS line
It is connected to the. Further, the first control signal VCL and the second
Control signals VCH of the MOSFET, M13, M1
4 can be applied to the gate terminal.

【0030】また、前述したように、ギルバート型増幅
率可変増幅器4において、差動信号V1が「0(V)」
のときに、MOSFET(M6)およびMOSFET
(M7)を流れる電流の和と、MOSFET(M8)お
よびMOSFET(M9)を流れる電流の和とを等しく
し、さらに、定電流源M12を流れる電流を、差動信号
V1が「0(V)」のときに、MOSFET(M6)お
よびMOSFET(M7)を流れる電流の和に等しく、
かつ、MOSFET(M8)およびMOSFET(M
9)を流れる電流の和に等しなるように定めると、等価
回路解析により、MOSFET(M14)を流れる電流
と増幅率Gain(dB)との間には、以下の関係式が求まる。
なお、本明細書中では、等価回路解析を用いた詳細な数
式を列挙することは理解の妨げになるため行わず、解析
結果のみを記載する。 Gain(dB)=Gfull(dB)+20log((√(1- β)-√β)/(√(1- β)+√β)) (2) ここで、Gfull(dB) はギルバート型増幅率可変増幅器4
の増幅率の最大値であり、入力MOSFET対M1、M
2の相互コンダクタンスと、出力MOSFET対M1
0、M11の相互コンダクタンスの比であり、また、
「β」は電流源M12を流れる電流I12を「1」とした
場合の、MOSFET(M14)に流れる電流(IM
の値である。なお、Gfull(dB) の値は、温度や電源電圧
の変化、プロセスの変動に対して安定である。
Further, as described above, in the Gilbert-type variable gain amplifier 4, the differential signal V1 is "0 (V)".
At the time of MOSFET (M6) and MOSFET
(M7) and the sum of the currents flowing through the MOSFET (M8) and the MOSFET (M9) are equalized. Further, the current flowing through the constant current source M12 is set to "0 (V) Is equal to the sum of the currents flowing through the MOSFET (M6) and the MOSFET (M7),
In addition, MOSFET (M8) and MOSFET (M
9), the following relational expression is obtained between the current flowing through the MOSFET (M14) and the gain Gain (dB) by an equivalent circuit analysis.
In this specification, detailed mathematical expressions using equivalent circuit analysis will not be listed because they hinder understanding, and only the analysis results will be described. Gain (dB) = Gfull (dB) + 20log ((√ (1-β) -√β) / (√ (1-β) + √β)) (2) where Gfull (dB) is Gilbert-type amplification Variable rate amplifier 4
Of the input MOSFET M1, M2
2 and the output MOSFET pair M1
0, the ratio of the transconductance of M11, and
"Β" is the current flowing through the current I 12 flowing through the current source M12 in the case of a "1", the MOSFET (M14) (I M)
Is the value of The value of Gfull (dB) is stable against changes in temperature, power supply voltage, and process.

【0031】βは、定電流源M12を流れる電流I12
「1」としたときの、モニター電流(IM )の値であり
(即ち、「I12:IM =1:β」)、定電流源M12を
流れる電流I12は、温度や電源電圧の変化、プロセス条
件の変動に対し安定であるから、モニター電流(IM
からβを求めることができる。
Β is the value of the monitor current (I M ) when the current I 12 flowing through the constant current source M12 is “1” (ie, “I 12 : I M = 1: β”), current I 12 flowing through the constant current source M12, the change in temperature and power supply voltage, because with respect to variations in process conditions are stable, the monitor current (I M)
Can be obtained from.

【0032】したがって、このような簡易な回路構成で
も、モニター出力端子110を介して、モニター電流
(IM )を求め、式(2)を用いることによって、ギル
バート型増幅率可変増幅器4の増幅率が正確に求まるこ
とになる。また、定電流源M12を、定電圧回路や抵抗
値が変化しにくい抵抗で構成すれば、温度や電源電圧変
化、プロセス条件の変動に対し、電流I12が安定にな
り、一層正確に増幅率が求まる。
Therefore, even with such a simple circuit configuration, the monitor current ( IM ) is obtained via the monitor output terminal 110, and by using the equation (2), the gain of the Gilbert-type variable gain amplifier 4 is obtained. Will be determined exactly. Further, the constant current source M12, if configured with hardly changes resistance constant voltage circuit and the resistance value, temperature and supply voltage changes, to variations in process conditions, current I 12 becomes stable, more accurately amplification factor Is found.

【0033】また、βと増幅率(Gain(dB))との間に
は、常に、式(2)が成立しており、従来の技術では、
温度や電源電圧の変化、プロセスの変動に対して安定的
に求めることができなかったギルバート型増幅率可変増
幅器の増幅率を、温度や電源電圧の変化や、プロセスの
変動に対して安定的に求めることができる。
Equation (2) is always established between β and the amplification factor (Gain (dB)).
The amplification factor of the Gilbert-type variable gain amplifier, which could not be obtained stably with respect to changes in temperature and power supply voltage, and process fluctuations, can be stably changed with temperature and power supply voltage changes and process fluctuations. You can ask.

【0034】なお、「Gfull(dB)=0 」とすると、式
(2)で定まるβとGain(dB)との関係を示すグラフは、
図6に示すようになる。このグラフを参照すれば分かる
ように、βが「0」近傍のときを除き、βが0.4まで
の範囲で、βと対数表示での増幅率(Gain(dB))との間
には、近似的に直線関係が成立する。
If "Gfull (dB) = 0", a graph showing the relationship between β and Gain (dB) determined by equation (2) is as follows.
As shown in FIG. As can be seen from this graph, unless β is near “0”, between β and logarithmic amplification factor (Gain (dB)) in the range of β up to 0.4 except for β. Approximately, a linear relationship is established.

【0035】したがって、βが「0」近傍のときにまで
直線関係を保証するために、定電流源M12を流れる電
流I12を、差動信号V1が0(V)のときに、増幅率制
御用MOSFET対a(または、増幅率制御用MOSF
ET対b)を構成するMOSFET、M6およびM7
(または、MOSFET、M8およびM9)を流れる電
流の和の所定数倍、例えば1から1.5倍程度の範囲の
値に設定すると、βが0〜0.4の範囲において、MO
SFET(M14)を流れるモニター電流(IM)と、
対数表示での増幅率(Gain(dB)) の間に、近似的に直線
関係が成立し、簡易な回路構成で、モニター電流
(IM )の値を求めることで、対数表示での増幅率(Ga
in(dB)) が容易に求まることになる。なお、前記「1か
ら1.5倍程度」と記載したのは、発明者らが行ったシ
ュミレーションツールでのシュレーション結果に基づい
ている。
Therefore, in order to guarantee a linear relationship until β is close to “0”, the current I 12 flowing through the constant current source M 12 is controlled by the amplification factor control when the differential signal V 1 is 0 (V). MOSFET pair a (or amplification factor control MOSF)
MOSFET, M6 and M7 constituting ET pair b)
(Or MOSFETs, M8 and M9), a predetermined multiple of the sum of the currents flowing through the MOSFETs, for example, a value in the range of about 1 to 1.5 times, when the β is in the range of 0 to 0.4, MO
A monitor current (I M ) flowing through the SFET (M14);
A linear relationship is approximately established between the amplification factor (Gain (dB)) in logarithmic display, and the value of the monitor current (I M ) is obtained with a simple circuit configuration to obtain the amplification factor in logarithmic display. (Ga
in (dB)) can be easily obtained. Note that the expression “about 1 to 1.5 times” is based on a simulation result by a simulation tool performed by the inventors.

【0036】さらに、図4には、求めた増幅率を表示出
力する回路構成を示している。本回路は、ギルバート型
増幅率可変増幅器4と、増幅率に対応したモニター電流
を出力する増幅率モニター回路100と、モニター電流
を電流・電圧変換するIV変換器115と、変換電圧を
アナログ・デジタル変換(AD変換)するAD変換器1
20と、デジタル信号を入力して、式(2)にしたがっ
て増幅率を演算するマイコン130と、演算結果を表示
する表示器140とを有する。
FIG. 4 shows a circuit configuration for displaying and outputting the obtained amplification factor. This circuit comprises a Gilbert-type variable gain variable amplifier 4, a gain monitor circuit 100 for outputting a monitor current corresponding to the gain, an IV converter 115 for current / voltage conversion of the monitor current, and an analog / digital conversion of the converted voltage. AD converter 1 for conversion (AD conversion)
20; a microcomputer 130 which receives a digital signal and calculates an amplification factor according to the equation (2); and a display 140 which displays a result of the calculation.

【0037】そして、マイコン130は、予め演算プロ
グラムを内蔵したROMと、ワークエリアとして機能す
るRAMと、ROMに内蔵されたプログラムにしたっが
って演算処理等の各種の処理を行うCPUとを有して実
現でき、また、表示器140は、7セグメントLED等
の表示素子やCRT等の表示デバイスで実現可能であ
る。なお、IV変換器115やAD変換器120は、公
知の回路を採用すればよい。このような回路構成におい
て、マイコン130は、IV変換器115によって電流
電圧変換され、さらに、AD変換器120によってAD
変換されたデジタル信号に対して、式(2)にしたがっ
た増幅率演算を行う。そして、表示器140は、増幅率
の演算結果を表示するので、オペレータは、即座に増幅
率を把握することが可能になる。もちろん、本発明にか
かるギルバート型増幅率可変増幅器4と、増幅率モニタ
ー回路100とを採用することによって、温度や電源電
圧の変化、プロセスの変動が存在しても、増幅率を安定
的に求めることができる。
The microcomputer 130 has a ROM in which a calculation program is built in advance, a RAM that functions as a work area, and a CPU that performs various processes such as calculation processing in accordance with the program built in the ROM. The display 140 can be realized by a display element such as a 7-segment LED or a display device such as a CRT. Note that the IV converter 115 and the AD converter 120 may employ known circuits. In such a circuit configuration, the microcomputer 130 performs the current-voltage conversion by the IV converter 115,
An amplification factor calculation is performed on the converted digital signal according to equation (2). Then, the display 140 displays the calculation result of the amplification factor, so that the operator can immediately grasp the amplification factor. Of course, by employing the Gilbert-type variable gain amplifier 4 according to the present invention and the gain monitor circuit 100, the gain can be stably obtained even when there is a change in temperature, power supply voltage, or process variation. be able to.

【0038】また、図5には、他の実施形態の回路構成
を示している。本回路は、ギルバート型増幅率可変増幅
器と増幅率に対応したモニター電流を出力する増幅率モ
ニター回路からなる複数の回路ペア(41と101、4
2と192、43と103、…、4iと10i)と、各
回路ペアから出力されるモニター電流を加算する加算器
150と、加算されたモニター電流を電流・電圧変換す
るIV変換器115と、変換電圧をアナログ・デジタル
変換(AD変換)するAD変換器120と、デジタル信
号を入力して、式(2)にしたがって増幅率を演算する
演算回路としてのマイコン130と、演算結果を表示す
る表示器140とを有する。
FIG. 5 shows a circuit configuration of another embodiment. This circuit is composed of a plurality of circuit pairs (41, 101, and 4) including a Gilbert-type variable gain amplifier and a gain monitor circuit that outputs a monitor current corresponding to the gain.
2 and 192, 43 and 103,..., 4i and 10i), an adder 150 for adding the monitor currents output from each circuit pair, an IV converter 115 for current / voltage conversion of the added monitor currents, An AD converter 120 that performs analog-to-digital conversion (AD conversion) of the converted voltage, a microcomputer 130 that receives a digital signal and calculates an amplification factor in accordance with Equation (2), and a display that displays the calculation result And a vessel 140.

【0039】なお、図示するように、各回路ペアから出
力されるモニタ電流を、IM1、IM2、IM3、…、IMi
している。そして、マイコン130は、予め演算プログ
ラムを内蔵したROMと、ワークエリアとして機能する
RAMと、ROMに内蔵されたプログラムにしたっがっ
て演算処理等の各種の処理を行うCPUとを有して実現
できる。
As shown in the figure, the monitor currents output from each circuit pair are denoted by I M1 , I M2 , I M3 ,..., I Mi. The microcomputer 130 is realized by a ROM having a built-in arithmetic program in advance, a RAM functioning as a work area, and a CPU performing various processes such as arithmetic processing in accordance with the program built in the ROM. it can.

【0040】また、出力部としての表示器140は、7
セグメントLED等の表示素子やCRT、液晶ディスプ
レイ等の表示装置で実現可能である。さらにまた、表示
器140の替わりに印字装置等の他の出力装置(出力
部)を設けてもよい。
The display unit 140 as an output unit has a
It can be realized by a display element such as a segment LED or a display device such as a CRT or a liquid crystal display. Furthermore, another output device (output unit) such as a printing device may be provided instead of the display device 140.

【0041】なお、加算器150、IV変換器115や
AD変換器120は、公知の回路を採用すればよい。こ
のような回路構成において、マイコン130は、IV変
換器115によって、各回路ペアから出力されるモニタ
ー電流を加算した結果が、電流電圧変換され、さらに、
AD変換器120によってAD変換されたデジタル信号
に対して、式(2)にしたがった増幅率演算を行う。そ
して、表示器140は、増幅率の演算結果を表示するの
で、オペレータは、即座に、回路ペア全体としての増幅
率を一度に把握することが可能になり、複数の回路ペア
を一体とした増幅率を即座に求めて、異常な回路ペアの
存在を即座に把握することが可能となる。なお、回路ペ
ア数は、2以上であれば何個でもよく、この際、加算器
150の構成を、回路ペア数に応じて構成変更すればよ
い。具体的には、回路ペア数の数だけ加算入力端子を備
えるように、加算器150を構成すればよい。
The adder 150, the IV converter 115, and the AD converter 120 may employ known circuits. In such a circuit configuration, the microcomputer 130 converts the result obtained by adding the monitor currents output from each circuit pair by the IV converter 115 into a current-to-voltage conversion.
The gain of the digital signal subjected to AD conversion by the AD converter 120 is calculated according to the equation (2). Then, the display 140 displays the calculation result of the amplification factor, so that the operator can immediately grasp the amplification factor of the entire circuit pair at a time, and amplify the integrated circuit pair. It is possible to immediately determine the rate and immediately grasp the existence of an abnormal circuit pair. The number of circuit pairs may be any number as long as it is two or more. In this case, the configuration of the adder 150 may be changed according to the number of circuit pairs. Specifically, the adder 150 may be configured to have the number of addition input terminals equal to the number of circuit pairs.

【0042】また、加算器150の加算結果を、測定電
流として直接測定可能な測定端子158を備えておくの
も、増幅率を即座に計測操作可能なことから、オペレー
タの計測操作便宜上好ましい。
It is also preferable to provide a measurement terminal 158 capable of directly measuring the addition result of the adder 150 as a measurement current, since the amplification factor can be immediately measured and operated, for the convenience of the operator's measurement operation.

【0043】さらにまた、本実施形態では、各種のトラ
ンジスタ対として、MOSFET対を採用したが、IC
BT対やMOS型以外の各種のFET対等、他のトラン
ジスタ対を採用しても良いことは言うまでもない。
Further, in this embodiment, MOSFET pairs are employed as various transistor pairs.
It goes without saying that other transistor pairs such as a BT pair and various FET pairs other than the MOS type may be employed.

【0044】[0044]

【発明の効果】以上説明したように、請求項1記載の発
明によれば、ギルバート型増幅率可変増幅器の増幅率を
モニターする増幅率モニター回路を、定電流源から電流
が供給され、ギルバート型増幅率可変増幅器の増幅率を
制御する制御信号の各々を入力する差動トランジスタ対
を含む構成とし、さらに、差動トランジスタ対の一方の
トランジスタから出力される電流を出力するモニター出
力端子を有した構成とすることによって、簡易な回路構
成で、ギルバート型増幅率可変増幅器の増幅率を正確に
モニター可能な回路を実現できる。
As described above, according to the first aspect of the present invention, a Gilbert-type amplification factor monitoring circuit for monitoring the amplification factor of a Gilbert-type variable gain amplifier is supplied with current from a constant current source. It has a configuration including a differential transistor pair for inputting each of the control signals for controlling the amplification factor of the amplification factor variable amplifier, and further has a monitor output terminal for outputting a current output from one transistor of the differential transistor pair. With this configuration, it is possible to realize a circuit capable of accurately monitoring the gain of the Gilbert-type variable gain amplifier with a simple circuit configuration.

【0045】また、請求項2記載の発明によれば、請求
項1記載の発明による効果に加え、モニター出力端子か
ら出力されるモニター電流変化と、対数表示の増幅率と
の間に直線関係が成立するので、さらに正確に増幅率を
モニター可能な回路を実現できる。
According to the second aspect of the present invention, in addition to the effect of the first aspect, a linear relationship exists between a change in monitor current output from the monitor output terminal and a logarithmic amplification factor. As a result, a circuit capable of monitoring the amplification factor more accurately can be realized.

【0046】さらに、請求項3記載の発明によれば、請
求項1または2記載の発明による効果に加え、請求項1
および2のいずれかに記載のギルバート型増幅率可変増
幅器および増幅率モニター回路を複数組備えた回路ペア
群を構成し、加算器が、各組のモニター出力端子からの
出力電流を加算して、演算回路が、加算結果を電流電圧
変換した加算電圧結果に対して増幅率を求め、出力部が
演算結果を出力するので、複数のギルバート型増幅率可
変増幅器の増幅率を精度良く、一体で求めるシステムを
実現できる。
Further, according to the third aspect of the present invention, in addition to the effects of the first or second aspect of the present invention, the first aspect of the present invention provides the following advantages.
And a circuit pair group comprising a plurality of sets of the Gilbert-type variable gain amplifier and the gain monitor circuit according to any one of 2 and 2, the adder adds the output current from the monitor output terminal of each set, The arithmetic circuit obtains the amplification factor with respect to the added voltage result obtained by converting the addition result into a current voltage, and the output unit outputs the calculation result. Therefore, the amplification factors of the plurality of Gilbert-type amplification variable variable amplifiers are accurately and integrally obtained. The system can be realized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施形態にかかる回路構成図である。FIG. 1 is a circuit configuration diagram according to an embodiment of the present invention.

【図2】ギルバート型増幅率可変増幅器の回路構成図で
ある。
FIG. 2 is a circuit configuration diagram of a Gilbert-type variable gain amplifier.

【図3】ギルバート型増幅率可変増幅器の動作の説明図
である。
FIG. 3 is an explanatory diagram of the operation of a Gilbert-type variable gain amplifier.

【図4】他の実施形態の構成図である。FIG. 4 is a configuration diagram of another embodiment.

【図5】他の実施形態の構成図である。FIG. 5 is a configuration diagram of another embodiment.

【図6】MOSFET(M12)に流れるモニター電流
の大きさを示すパラメータであるβと増幅率との関係を
示す説明図である。
FIG. 6 is an explanatory diagram showing a relationship between β, which is a parameter indicating a magnitude of a monitor current flowing through a MOSFET (M12), and an amplification factor.

【符号の説明】[Explanation of symbols]

4 ギルバート型増幅率可変増幅器 20 差動信号入力端子 21 差動信号入力端子 23 差動増幅率制御信号入力端子 24 差動増幅率制御信号入力端子 27 差動信号出力端子 28 差動信号出力端子 41 ギルバート型増幅率可変増幅器 42 ギルバート型増幅率可変増幅器 43 ギルバート型増幅率可変増幅器 4i ギルバート型増幅率可変増幅器 50 負荷 100 増幅率モニター回路 101 増幅率モニター回路 102 増幅率モニター回路 103 増幅率モニター回路 10i 増幅率モニター回路 110 モニター出力端子 115 IV変換器 120 AD変換器 130 マイコン 140 表示器 150 加算器 158 測定端子 Reference Signs List 4 Gilbert-type variable gain amplifier 20 Differential signal input terminal 21 Differential signal input terminal 23 Differential gain control signal input terminal 24 Differential gain control signal input terminal 27 Differential signal output terminal 28 Differential signal output terminal 41 Gilbert-type variable gain factor amplifier 42 Gilbert-type variable gain factor amplifier 43 Gilbert-type variable gain factor amplifier 4i Gilbert-type variable gain factor 50 Load 100 Gain monitor circuit 101 Gain monitor circuit 102 Gain monitor circuit 103 Gain monitor circuit 10i Amplification rate monitor circuit 110 Monitor output terminal 115 IV converter 120 A / D converter 130 Microcomputer 140 Display 150 Adder 158 Measurement terminal

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 差動信号を入力するための差動信号入力
端子を備える入力トランジスタ対と、自身が備える差動
増幅率制御信号入力端子を介して与えられる差動制御信
号に応じて、前記差動信号入力端子を介して入力される
差動信号の増幅率を変更して差動信号増幅する、2組の
増幅率制御用トランジスタ対と、増幅された差動信号を
出力するための差動信号出力端子を備える出力トランジ
スタ対と、前記入力トランジスタ対および前記2組の増
幅率制御用トランジスタ対に電流を供給する定電流源
と、を含むギルバート型増幅率可変増幅器と、 前記増幅率をモニターする増幅率モニター回路と、を備
え、 該増幅率モニター回路は、 前記差動制御信号を入力する差動トランジスタ対と、該
差動トランジスタ対に電流を供給する定電流源と、前記
差動トランジスタ対を構成する一方のトランジスタから
出力される電流を出力するモニター出力端子と、を含
む、ギルバート型増幅率可変増幅器の増幅率モニター回
路。
An input transistor pair having a differential signal input terminal for inputting a differential signal; and a differential control signal supplied via a differential amplification factor control signal input terminal provided therein. Two pairs of amplification factor control transistors for amplifying the differential signal by changing the amplification factor of the differential signal input via the differential signal input terminal, and the difference for outputting the amplified differential signal A Gilbert-type variable gain amplifier including: an output transistor pair having a dynamic signal output terminal; a constant current source that supplies current to the input transistor pair and the two pairs of gain control transistor pairs; And a gain monitor circuit for monitoring, the gain monitor circuit comprising: a differential transistor pair for inputting the differential control signal; a constant current source for supplying current to the differential transistor pair; And a monitor output terminal for outputting a current output from one of the transistors forming the differential transistor pair, the gain monitor circuit for a Gilbert-type variable gain amplifier.
【請求項2】 請求項1において、前記増幅率モニター
回路に含まれる定電流源の供給電流を、前記ギルバート
型増幅率可変増幅器に含まれる1組の増幅率制御用トラ
ンジスタ対に供給される供給電流の所定数倍としたこと
を特徴とする、ギルバート型増幅率可変増幅器の増幅率
モニター回路。
2. The power supply according to claim 1, wherein the supply current of a constant current source included in the amplification factor monitor circuit is supplied to a pair of amplification factor control transistor pairs included in the Gilbert type variable amplification factor amplifier. A gain monitor circuit for a Gilbert-type variable gain amplifier, characterized in that the current is set to a predetermined number of times.
【請求項3】 請求項1および2のいずれかに記載のギ
ルバート型増幅率可変増幅器および増幅率モニター回路
を複数組備えた回路ペア群と、各組のモニター出力端子
からの出力電流を加算する加算器と、加算結果を電流電
圧変換する電流電圧変換回路と、電流電圧変換された加
算結果に対して、増幅率を求める演算回路と、演算結果
を出力する出力部とを備えた、ギルバート型増幅率可変
増幅器の増幅率モニターシステム。
3. A circuit pair group comprising a plurality of Gilbert-type variable gain amplifiers and a plurality of gain monitor circuits according to claim 1 and an output current from a monitor output terminal of each set is added. A Gilbert type including an adder, a current-to-voltage conversion circuit for current-to-voltage conversion of the addition result, an operation circuit for obtaining an amplification factor for the current-to-voltage conversion addition result, and an output unit for outputting the operation result Gain control system for variable gain amplifier.
JP16478396A 1996-06-25 1996-06-25 Gain monitoring circuit for Gilbert-type variable gain amplifier and gain monitoring system for Gilbert-type variable gain amplifier Expired - Fee Related JP3516809B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16478396A JP3516809B2 (en) 1996-06-25 1996-06-25 Gain monitoring circuit for Gilbert-type variable gain amplifier and gain monitoring system for Gilbert-type variable gain amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16478396A JP3516809B2 (en) 1996-06-25 1996-06-25 Gain monitoring circuit for Gilbert-type variable gain amplifier and gain monitoring system for Gilbert-type variable gain amplifier

Publications (2)

Publication Number Publication Date
JPH1013169A true JPH1013169A (en) 1998-01-16
JP3516809B2 JP3516809B2 (en) 2004-04-05

Family

ID=15799872

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16478396A Expired - Fee Related JP3516809B2 (en) 1996-06-25 1996-06-25 Gain monitoring circuit for Gilbert-type variable gain amplifier and gain monitoring system for Gilbert-type variable gain amplifier

Country Status (1)

Country Link
JP (1) JP3516809B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003067755A1 (en) * 2002-02-08 2003-08-14 Kabushiki Kaisha Toyota Jidoshokki Semiconductor circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003067755A1 (en) * 2002-02-08 2003-08-14 Kabushiki Kaisha Toyota Jidoshokki Semiconductor circuit

Also Published As

Publication number Publication date
JP3516809B2 (en) 2004-04-05

Similar Documents

Publication Publication Date Title
US6492845B1 (en) Low voltage current sense amplifier circuit
EP2845316B1 (en) Electronic circuit for adjusting an offset of a differential amplifier
US20170160316A1 (en) Class D Audio Amplifier and Method for Reading a Current Supplied by the Amplifier
US11402456B2 (en) High voltage current sensing circuit with adaptive calibration
EP3012971A1 (en) Amplifier circuit and amplifier-circuit chip
JPH08321747A (en) Input discrimination circuit
US9859878B2 (en) Control circuit for use with a sensor, and measurement system including such a control circuit
JPH05225364A (en) Variable-resistance type mosfet analog multiplier
JP3516809B2 (en) Gain monitoring circuit for Gilbert-type variable gain amplifier and gain monitoring system for Gilbert-type variable gain amplifier
JPS61210965A (en) Measuring equipment for low resistance
JP5282370B2 (en) Pressure sensor device
US4598253A (en) JFET ohmic differential amplifier
JP2912512B2 (en) Amplifier phase compensation circuit
JP4302449B2 (en) Analog arithmetic circuit
US6232816B1 (en) Signal level monitoring circuit
JP3080226B2 (en) Logarithmic amplification circuit with amplification and rectification circuit
JPH02181663A (en) Current sensing circuit
US4724398A (en) Gain-controlled amplifier
JPH07221568A (en) Amplifier circuit device
JP3147986B2 (en) Expansion circuit
JP2654582B2 (en) Measurement method for semiconductor integrated circuits
KR930011170B1 (en) Method and circuit for measuring temperature
CA2002097C (en) Current split circuit having a digital to analog converter
JPH11274860A (en) Push-pull amplifier circuit
SU661369A1 (en) Differential voltage calibrator-voltmeter

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040121

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080130

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080130

Year of fee payment: 4

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080130

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080130

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090130

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090130

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100130

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100130

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110130

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110130

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120130

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120130

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130130

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140130

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees