JPH10125733A - Method of forming bumps on printed wiring board - Google Patents
Method of forming bumps on printed wiring boardInfo
- Publication number
- JPH10125733A JPH10125733A JP8281117A JP28111796A JPH10125733A JP H10125733 A JPH10125733 A JP H10125733A JP 8281117 A JP8281117 A JP 8281117A JP 28111796 A JP28111796 A JP 28111796A JP H10125733 A JPH10125733 A JP H10125733A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- forming
- laser
- wiring board
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、プリント配線板と
電子部品とを接続するためのバンプ、又はプリント配線
板同士を接続するためのバンプを、プリント配線板に形
成するプリント配線板へのバンプ形成方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a bump for connecting a printed wiring board to an electronic component or a bump for connecting a printed wiring board to a printed wiring board. It relates to a forming method.
【０００２】[0002]
【従来の技術】従来のバンプ形成方法としては、金型プ
レス法又は電解メッキ法がある。金型プレス法は、図４
に示すように、予め配線パターンを形成したプリント基
板１を金型２，３間に挟み、金型２，３によりプレスし
てプリント基板１にバンプを形成するものである。金型
２にはバンプ形成予定領域に凸部２ａが形成されてお
り、金型３にはバンプ形成予定領域に凹部３ａが形成さ
れている。そして、この凸部２ａと凹部３ａとの間でプ
リント基板１をプレスすることにより、プリント基板１
に配線パターンが一部で突出したバンプが形成される。2. Description of the Related Art As a conventional bump forming method, there is a die pressing method or an electrolytic plating method. Fig. 4
As shown in (1), a printed circuit board 1 on which a wiring pattern is formed in advance is sandwiched between dies 2 and 3 and pressed by the dies 2 and 3 to form bumps on the printed circuit board 1. The mold 2 has a convex portion 2a formed in a region where a bump is to be formed, and the mold 3 has a concave portion 3a formed in a region where a bump is to be formed. Then, the printed circuit board 1 is pressed between the convex portion 2a and the concave portion 3a, so that the printed circuit board 1 is pressed.
A bump is formed in which the wiring pattern partially protrudes.
【０００３】図５（ａ）乃至（ｅ）は電解メッキにより
バンプを形成する方法を工程順に示す断面図である。先
ず、図５（ａ）に示すように、基板３上に、配線回路５
を所定のパターンに形成する。FIGS. 5A to 5E are sectional views showing a method of forming a bump by electrolytic plating in the order of steps. First, as shown in FIG.
Is formed in a predetermined pattern.
【０００４】次に、図５（ｂ）に示すように、全面にレ
ジスト６を塗布し、図５（ｃ）に示すように、マスク７
を使用したフォトリソグラフィにより、レジスト６の所
定領域（バンプ形成予定領域）を選択的に露光し、現像
する。これにより、図５（ｄ）に示すように、レジスト
６のバンプ形成予定領域に孔６ａを形成する。その後、
金属を電解メッキすることにより、図５（ｅ）に示すよ
うに、孔６ａ内に金属が埋め込まれて、配線回路５上の
所定のバンプ形成予定領域に金属バンプ７が形成され
る。次いで、必要に応じて、レジスト６を除去する。Next, as shown in FIG. 5B, a resist 6 is applied to the entire surface, and as shown in FIG.
A predetermined area of the resist 6 (an area where a bump is to be formed) is selectively exposed and developed by photolithography. As a result, as shown in FIG. 5D, a hole 6a is formed in a region of the resist 6 where a bump is to be formed. afterwards,
As shown in FIG. 5E, the metal is buried in the hole 6a by electroplating the metal, and the metal bump 7 is formed in a predetermined bump formation region on the wiring circuit 5. Next, the resist 6 is removed as necessary.
【０００５】[0005]
【課題を解決するための手段】しかしながら、図４に示
す従来のバンプ形成方法においては、製品毎に金型を作
り替える必要があり、バンプの形成コストが高いという
欠点がある。また、微小バンプ及び高密度のバンプを形
成することは困難である。However, the conventional bump forming method shown in FIG. 4 has a drawback in that it is necessary to change the mold for each product, and the bump forming cost is high. Also, it is difficult to form minute bumps and high-density bumps.
【０００６】一方、図５に示す従来のバンプ形成方法に
おいては、縮小バンプ及び高密度バンプを高精度で作製
することができるが、バンプの形成コストが高いという
欠点がある。また、この従来方法により形成されたバン
プは剪断強度が弱いため、大きな応力がかかるものには
適さない。更に、この方法においては、電解メッキによ
り金属バンプ７を形成するため、メッキ時の電流密度の
バラツキによりバンプ７の高さにバラツキが生じる。On the other hand, in the conventional bump forming method shown in FIG. 5, reduced bumps and high-density bumps can be manufactured with high precision, but there is a disadvantage that the bump forming cost is high. Further, the bumps formed by this conventional method have low shear strength, and are not suitable for those subjected to large stress. Furthermore, in this method, since the metal bumps 7 are formed by electrolytic plating, the height of the bumps 7 varies due to the variation in current density during plating.
【０００７】本発明はかかる問題点に鑑みてなされたも
のであって、低コストで高精度のバンプを形成すること
ができ、高精度及び微小なバンプを形成することができ
るプリント配線板へバンプ形成方法を提供することを目
的とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and it is possible to form a high-precision bump at low cost and to form a bump on a printed wiring board capable of forming a high-precision and minute bump. It is an object to provide a forming method.
【０００８】[0008]
【課題を解決するための手段】本発明に係るプリント配
線板へのバンプ形成方法は、プリント配線板の絶縁基板
の表面のバンプ形成予定領域に金属膜を選択的に形成す
る工程と、前記プリント配線板の裏面から前記バンプ形
成予定領域にレーザを照射することにより前記絶縁基板
のレーザ照射領域を選択的に除去して孔を形成すると共
に、前記金属膜に膨らみを形成する工程と、前記孔に絶
縁樹脂を埋め込む工程とを有することを特徴とする。According to the present invention, there is provided a method for forming a bump on a printed wiring board, comprising the steps of: selectively forming a metal film in a region where a bump is to be formed on a surface of an insulating substrate of the printed wiring board; Irradiating a laser from the back surface of the wiring board to the area where the bumps are to be formed, thereby selectively removing a laser irradiation area of the insulating substrate to form a hole, and forming a bulge in the metal film; Embedded with an insulating resin.
【０００９】このプリント配線板へのバンプ形成方法に
おいて、前記金属膜を形成する工程は、前記絶縁基板の
表面のバンプ形成予定領域に金属膜を選択的に形成する
と共に、前記絶縁基板の裏面における前記バンプ形成予
定領域に対応する領域以外の領域にマスク金属膜を形成
するものであり、前記レーザを照射する工程は、前記絶
縁基板の裏面のマスク金属膜をマスクにして前記バンプ
形成予定領域にレーザを照射するものであるようにする
ことができる。In the method of forming bumps on a printed wiring board, the step of forming the metal film includes forming a metal film selectively in a region where a bump is to be formed on a surface of the insulating substrate, and forming a metal film on a back surface of the insulating substrate. A mask metal film is formed in a region other than a region corresponding to the bump formation planned region, and the step of irradiating the laser includes forming a mask metal film on a back surface of the insulating substrate as a mask in the bump formation planned region. Laser irradiation can be performed.
【００１０】又は、前記レーザを照射する工程は、レー
ザをマスクを使用して前記絶縁基板の所定の領域に照射
するものであるようにすることができる。Alternatively, the step of irradiating the laser may irradiate a predetermined area of the insulating substrate with the laser using a mask.
【００１１】本発明においては、レーザ加工により絶縁
基板に孔を形成するので、高精度でバンプを形成するこ
とができ、高精度及び微小なバンプを形成することがで
きる。また、本発明方法は、製造工程が簡素であるの
で、形成コストも低い。In the present invention, since holes are formed in the insulating substrate by laser processing, bumps can be formed with high precision, and high precision and minute bumps can be formed. In addition, since the manufacturing method of the present invention is simple, the manufacturing cost is low.
【００１２】[0012]
【発明の実施例の形態】次に、本発明の実施例につい
て、添付の図面を参照して具体的に説明する。図１及び
２は本発明の第１の実施例に係るバンプの形成方法を工
程順に示す断面図である。図１（ａ）に示すように、通
常の両面プリント配線板の素板は、絶縁性基板１１の表
面及び裏面に夫々銅箔１２，１３が積層形成されてい
る。そして、図１（ｂ）に示すように、この素板の表面
の銅箔１２をパターニングすることにより、バンプ形成
予定領域が円形をなす配線回路１４を形成する。一方、
素板の裏面の銅箔１３の所定の領域を除去することによ
り、図１（ｃ）に示すように、バンプ形成予定領域に対
応する領域に孔１５ａを有するマスク金属膜１５を形成
する。これらの銅箔１２，１３のパターニングによる配
線回路１４及びマスク金属膜１５の形成は同一の工程で
同時に形成することができる。Next, embodiments of the present invention will be described in detail with reference to the accompanying drawings. 1 and 2 are sectional views showing a method of forming a bump according to a first embodiment of the present invention in the order of steps. As shown in FIG. 1A, a copper plate 12, 13 is laminated on a front surface and a back surface of an insulating substrate 11, respectively. Then, as shown in FIG. 1B, by patterning the copper foil 12 on the surface of the raw plate, a wiring circuit 14 having a circular area where a bump is to be formed is formed. on the other hand,
By removing a predetermined region of the copper foil 13 on the back surface of the base plate, as shown in FIG. 1C, a mask metal film 15 having a hole 15a in a region corresponding to a region where a bump is to be formed is formed. The formation of the wiring circuit 14 and the mask metal film 15 by patterning these copper foils 12 and 13 can be simultaneously performed in the same step.
【００１３】次に、図２（ａ）に示すように、上述の如
くしてパターニングしたプリント配線板を、裏面のマス
ク金属膜１５側を上に向けて配置する。そして、図２
（ｂ）に示すように、上方から絶縁性基板１１の裏面に
短パルスＣＯ２レーザ等のレーザを照射することによ
り、マスク金属膜１５をマスクにして絶縁性基板１１に
孔１６を形成する。このレーザ加工により、レーザによ
って分解された絶縁体が跳びだす際の衝撃によって、絶
縁性基板１１の表面側の配線回路１４のバンプ形成予定
領域に膨らみが生じる。即ち、図１（ｃ）に示す孔１５
ａ内にのみレーザが照射され、この孔１５ａに対応する
配線回路１４の部分（円形のバンプ形成予定領域）にそ
の裏側からレーザが照射されるため、この部分に膨らみ
が生じる。この膨らみにより、図２（ｂ）に示すよう
に、バンプ１７が形成される。Next, as shown in FIG. 2A, the printed wiring board patterned as described above is arranged with the mask metal film 15 on the back surface facing upward. And FIG.
As shown in (b), the back surface of the insulating substrate 11 is irradiated with a laser such as a short-pulse CO2 laser from above to form holes 16 in the insulating substrate 11 using the mask metal film 15 as a mask. Due to this laser processing, an impact generated when the insulator decomposed by the laser jumps out causes a swelling in the bump formation region of the wiring circuit 14 on the front surface side of the insulating substrate 11. That is, the hole 15 shown in FIG.
The laser is radiated only in the area a, and the portion of the wiring circuit 14 corresponding to the hole 15a (the area where a circular bump is to be formed) is irradiated from the back side with the laser. Due to the swelling, the bumps 17 are formed as shown in FIG.
【００１４】その後、図２（ｃ）に示すように、絶縁性
基板１１の裏面のマスク金属膜（銅箔）１５の全面をエ
ッチングにより除去する。次いで、図２（ｄ）に示すよ
うに、孔１６内に樹脂を埋込み、バッキング１８を形成
する。このバッキング１８はバンプ１７の補強材とな
り、バンプに機械的強度を付与する。Thereafter, as shown in FIG. 2C, the entire surface of the mask metal film (copper foil) 15 on the back surface of the insulating substrate 11 is removed by etching. Next, as shown in FIG. 2D, a resin is embedded in the hole 16 to form a backing 18. The backing 18 serves as a reinforcing material for the bump 17 and imparts mechanical strength to the bump.
【００１５】このようにして、配線回路の所定位置を膨
らませて接続用のバンプを形成することができる。本実
施例においては、通常のプリント配線板をレーザ加工す
ることにより、バンプ１７を形成することができるの
で、低コストでバンプを形成することができる。また、
本実施例により形成されたバンプ１７は樹脂でバッキン
グされているため、機械的強度が優れている。更に、レ
ーザ加工によりバンプを形成するので、その照射エネル
ギを一定にすることにより、バンプの高さを高精度で所
定値に一致させることができる。In this way, the bumps for connection can be formed by expanding the predetermined position of the wiring circuit. In the present embodiment, the bumps 17 can be formed by laser processing a normal printed wiring board, so that the bumps can be formed at low cost. Also,
Since the bumps 17 formed according to this embodiment are backed with resin, they have excellent mechanical strength. Further, since the bumps are formed by laser processing, the height of the bumps can be made to match a predetermined value with high accuracy by keeping the irradiation energy constant.
【００１６】図３は本発明の第２の実施例を示す図であ
る。図３（ａ）に示すように、絶縁性基板２１の表面
（下面）に所定の配線パターンで配線回路２２を形成す
る。その後、絶縁性基板２１の裏面（上面）の所定領域
にレーザを照射して、図３（ｂ）に示すように、絶縁性
基板２１の所定領域に孔２５を形成する。このレーザ加
工工程においては、レーザ光源と絶縁性基板２１との間
のレーザ光路にマスク２３及びレンズ照射系２４を配設
し、このマスク２３との間及びレンズ照射系２４により
絶縁性基板２１の裏面におけるバンプ形成予定領域に整
合する領域にレーザを照射する。このレーザ加工によ
り。図３（ｂ）に示すように、絶縁性基板２１の所定の
領域に孔２５が選択的に形成されると共に、配線回路２
２のレーザ照射位置には、配線回路２２を構成する銅箔
がその裏面側からレーザ照射を受けることにより膨らみ
が形成され、バンプ２６が形成される。FIG. 3 is a diagram showing a second embodiment of the present invention. As shown in FIG. 3A, a wiring circuit 22 is formed on the surface (lower surface) of the insulating substrate 21 with a predetermined wiring pattern. Thereafter, a predetermined region on the back surface (upper surface) of the insulating substrate 21 is irradiated with a laser to form a hole 25 in the predetermined region of the insulating substrate 21 as shown in FIG. In this laser processing step, a mask 23 and a lens irradiation system 24 are provided in a laser beam path between the laser light source and the insulating substrate 21, and the insulating substrate 21 is formed between the mask 23 and the lens irradiation system 24. A laser is irradiated to a region on the back surface that matches a region where a bump is to be formed. By this laser processing. As shown in FIG. 3B, a hole 25 is selectively formed in a predetermined region of the insulating substrate 21 and the wiring circuit 2 is formed.
The copper foil constituting the wiring circuit 22 receives laser irradiation from the rear surface side of the copper irradiation part at the second laser irradiation position, so that a bulge is formed and a bump 26 is formed.
【００１７】その後、孔２５内に樹脂が流し込まれて樹
脂バッキング層が形成される。本実施例においても、図
１及び２に示す実施例と同様の効果を奏する。Thereafter, a resin is poured into the holes 25 to form a resin backing layer. In this embodiment, the same effects as those of the embodiment shown in FIGS.
【００１８】[0018]
【発明の効果】本発明によれば、通常のプリント配線材
の製造工程において、レーザ加工工程を付加するだけで
あるので、金型を使用せず、また、電解メッキ工程が不
要であるため、バンプの形成コストが低い、また、バン
プの凸形状をレーザ加工の衝撃により形成し、バンプの
高さは、レーザの照射エネルギを調整することにより、
制御するので、バンプの高さを高精度で制御することが
できる。更に、本発明においては、銅箔等の金属膜をレ
ーザ加工により変形させ、樹脂によりバッキングしてい
るので、バンプの機械的強度も優れている。According to the present invention, since only a laser processing step is added in a normal manufacturing process of a printed wiring material, a mold is not used, and an electrolytic plating step is not required. The bump formation cost is low, and the bump shape is formed by the impact of laser processing, and the height of the bump is adjusted by adjusting the irradiation energy of the laser.
Since the control is performed, the height of the bump can be controlled with high accuracy. Furthermore, in the present invention, since the metal film such as a copper foil is deformed by laser processing and backed with a resin, the mechanical strength of the bump is also excellent.
【図１】（ａ）乃至（ｃ）は、本発明の第１の実施例方
法を工程順に示す断面図である。FIGS. 1A to 1C are cross-sectional views showing a method of a first embodiment of the present invention in the order of steps.
【図２】（ａ）乃至（ｄ）は、同じく図１（ｃ）の工程
に続く本発明の第１の実施例方法を工程順に示す断面図
である。FIGS. 2A to 2D are cross-sectional views showing a method of the first embodiment of the present invention following the step of FIG. 1C in the order of steps.
【図３】（ａ）、（ｂ）は本発明の第２の実施例方法を
工程順に示す断面図である。FIGS. 3A and 3B are sectional views showing a method of a second embodiment of the present invention in the order of steps.
【図４】従来の金型によるバンプの形成方法を示す図で
ある。FIG. 4 is a view showing a conventional method of forming a bump using a mold.
【図５】（ａ）乃至（ｅ）は従来の電解メッキによるバ
ンプの形成方法を工程順に示す断面図である。FIGS. 5A to 5E are cross-sectional views showing a conventional method for forming a bump by electrolytic plating in the order of steps.
１１，２１；絶縁性基板 １５ａ、１６，２５；孔 １２，１３；銅箔 １４、２２：配線回路 １５：マスク金属膜 １７，２６：バンプ １８：バッキング ２３；マスク ２４；照射系 11, 21; Insulating substrate 15a, 16, 25; Hole 12, 13; Copper foil 14, 22: Wiring circuit 15: Mask metal film 17, 26: Bump 18: Backing 23; Mask 24;
Claims (3)
プ形成予定領域に金属膜を選択的に形成する工程と、前
記プリント配線板の裏面から前記バンプ形成予定領域に
レーザを照射することにより前記絶縁基板のレーザ照射
領域を選択的に除去して孔を形成すると共に、前記金属
膜に膨らみを形成する工程と、前記孔に絶縁樹脂を埋め
込む工程とを有することを特徴とするプリント配線板へ
のバンプ形成方法。A step of selectively forming a metal film in a region where a bump is to be formed on the surface of the insulating substrate of the printed wiring board; and irradiating a laser to the region where the bump is to be formed from the back surface of the printed wiring board. Forming a hole by selectively removing a laser irradiation region of the insulating substrate to form a hole, and forming a swelling in the metal film; and embedding an insulating resin in the hole. Bump formation method.
基板の表面のバンプ形成予定領域に金属膜を選択的に形
成すると共に、前記絶縁基板の裏面における前記バンプ
形成予定領域に対応する領域以外の領域にマスク金属膜
を形成するものであり、前記レーザを照射する工程は、
前記絶縁基板の裏面のマスク金属膜をマスクにして前記
バンプ形成予定領域にレーザを照射するものであること
を特徴とする請求項１に記載のプリント配線板へのバン
プ形成方法。2. The method according to claim 1, wherein the step of forming the metal film includes selectively forming a metal film on a surface of the insulating substrate where a bump is to be formed, and a region corresponding to the area where the bump is to be formed on the back surface of the insulating substrate. Forming a mask metal film in a region other than the step of irradiating the laser,
2. The method for forming a bump on a printed wiring board according to claim 1, wherein a laser is applied to the bump forming area using a mask metal film on the back surface of the insulating substrate as a mask.
マスクを使用して前記絶縁基板の所定の領域に照射する
ものであることを特徴とする請求項１に記載のプリント
配線板へのバンプ形成方法。3. The method according to claim 1, wherein the step of irradiating the laser includes irradiating a predetermined area of the insulating substrate with a laser using a mask. Forming method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8281117A JPH10125733A (en) | 1996-10-23 | 1996-10-23 | Method of forming bumps on printed wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8281117A JPH10125733A (en) | 1996-10-23 | 1996-10-23 | Method of forming bumps on printed wiring board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10125733A true JPH10125733A (en) | 1998-05-15 |
Family
ID=17634600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8281117A Pending JPH10125733A (en) | 1996-10-23 | 1996-10-23 | Method of forming bumps on printed wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10125733A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6872635B2 (en) | 2001-04-11 | 2005-03-29 | Sony Corporation | Device transferring method, and device arraying method and image display unit fabricating method using the same |
-
1996
- 1996-10-23 JP JP8281117A patent/JPH10125733A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6872635B2 (en) | 2001-04-11 | 2005-03-29 | Sony Corporation | Device transferring method, and device arraying method and image display unit fabricating method using the same |
| US7195687B2 (en) | 2001-04-11 | 2007-03-27 | Sony Corporation | Device transferring method, and device arraying method and image display unit fabricating method using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6783652B2 (en) | Process for manufacturing a wiring board | |
| US5759417A (en) | Flexible circuit board and production method therefor | |
| EP0403851B1 (en) | Excimer induced topography of flexible interconnect structures | |
| US4597177A (en) | Fabricating contacts for flexible module carriers | |
| JP2003046243A (en) | Method for manufacturing high density multilayer build- up wiring board | |
| US6627091B1 (en) | Method for producing printed circuit boards with rough conducting structures and at least one area with fine conducting structures | |
| US6783688B2 (en) | Method and apparatus for structuring printed circuit boards | |
| JPH10125733A (en) | Method of forming bumps on printed wiring board | |
| JPH1168288A (en) | Circuit board and production thereof | |
| JP4401527B2 (en) | Manufacturing method of semiconductor chip | |
| JP2621710B2 (en) | Method for manufacturing curved multilayer wiring board | |
| US6576402B2 (en) | Method for producing wiring configurations having coarse conductor structures and at least one region having fine conductor structures | |
| JP4491159B2 (en) | Manufacturing method of multilayer wiring board | |
| JP2001291956A (en) | Multilayered printed wiring board and producing method therefor | |
| JPH09148698A (en) | Double-sided printed wiring board and its manufacture | |
| JP4308589B2 (en) | Method for manufacturing printed wiring board | |
| JP2006202819A (en) | Method of manufacturing multilayer printed circuit board | |
| JP2516142B2 (en) | Multilayer substrate and manufacturing method thereof | |
| JPH09116255A (en) | Formation of circuit pattern | |
| JP2713282B2 (en) | Manufacturing method of printed wiring board | |
| JP2005108941A (en) | Multilayer wiring board and its manufacturing method | |
| JPH10224013A (en) | Production of circuit board | |
| JP2004158672A (en) | Method for manufacturing multilayer board | |
| JPH0677629A (en) | Production of printed wiring board | |
| JP2023074861A (en) | Manufacturing method for printed wiring board |