JPH10123253A - データラインと電荷収集電極との間に結合防止層を有するセンサアレイ - Google Patents

データラインと電荷収集電極との間に結合防止層を有するセンサアレイ

Info

Publication number
JPH10123253A
JPH10123253A JP9154864A JP15486497A JPH10123253A JP H10123253 A JPH10123253 A JP H10123253A JP 9154864 A JP9154864 A JP 9154864A JP 15486497 A JP15486497 A JP 15486497A JP H10123253 A JPH10123253 A JP H10123253A
Authority
JP
Japan
Prior art keywords
layer
data line
circuit configuration
coupling
fixed potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9154864A
Other languages
English (en)
Inventor
Richard L Weisfield
エル ワイスフィールド リチャード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xerox Corp
Original Assignee
Xerox Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xerox Corp filed Critical Xerox Corp
Publication of JPH10123253A publication Critical patent/JPH10123253A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures

Landscapes

  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Measurement Of Radiation (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 クロストークの原因となる容量結合を減少さ
せたセンサアレイの提供。 【解決手段】 センサアレイはそれぞれセンシング素子
およびスイッチング素子を有するセルを備える。センシ
ング素子は、電荷収集電極を備える。電荷収集電極とデ
ータラインとの間の結合防止層によって、電極とデータ
ラインとの間の容量結合が、そのレベルにおいてはクロ
ストークが許容できないしきい値レベル未満に減少され
る。電荷収集電極がデータラインと重複する場合は、結
合防止層によってクロストークは２％以下となるように
容量結合を減少させることができる。結合防止層は、６
未満の誘電率を有し、また１．５μｍを超える厚さを有
する誘電層であることが可能であり、誘電率が十分に低
く、また厚さが十分に大きいので、結合防止層によって
容量結合がしきい値レベル未満に減少される。または、
結合防止層は導電性物質よりなる固定電位副層を備え、
固定電位副層は、固定電位副層を固定電位に保持する回
路構成に接続されるので、固定電位副層によって容量結
合がしきい値レベル未満に減少される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】関連する米国特許出願第０８
／４８３，４０６号、発明の名称「改良固体センサ」お
よび米国特許出願第０８／４７４，８４５号、発明の名
称「高導電性金属を含む層内にすべて形成される、導電
ライン、接点リード、および蓄積キャパシタ電極を備え
るアレイ回路構成」は、両者ともその全体を参考資料と
して本特許明細書に取り込まれる。
【０００２】本発明は、センサアレイに関する。特に、
本発明は、クロストークを減少させる技術に関する。
【０００３】
【従来の技術】Ｌｅｅ，Ｄ．Ｌ．，Ｃｈｅｕｎｇ，Ｌ．
Ｋ．およびＪｅｒｏｍｉｎ，Ｌ．Ｓ．の「投射ラジオグ
ラフィ用の新ディジタル検出器」、ＳＰＩＥ第２４３２
巻、第２３７号、１９９５年に、ディジタルラジオグラ
フィシステムが記述されている。２３９ページから始ま
るセクション３に、多層構造検出器が記述され、図２〜
５に図解されている。２４０ページに記載される図２に
は、誘電体上に付着される薄い金属層であり、また多層
構造を完成させる頂部電極が示されている。各画素は、
蓄積キャパシタ、電荷収集電極、およびアモルファスシ
リコン電界効果トランジスタ（ＦＥＴ）よりなる。各Ｆ
ＥＴのゲートは、一組のゲートラインのうちのひとつ、
および一組のデータラインのうちのひとつに対する供給
源に接続される。図４には、「マッシュルーム」型電荷
収集電極設計を有する画素の断面図が示されている。図
示のように、画素ピッチは１３９μｍ×１３９μｍであ
り、一方マッシュルーム型電極は１２９μｍ×１２９μ
ｍである。マッシュルーム型電極は、全画素面積の８６
％を覆う。
【０００４】
【発明が解決しようとする課題】本発明は、センサアレ
イに発生する基本問題、特に誘電電荷収集電極がアレイ
のセルからアレイの周辺に信号を搬送するラインと重複
する場合の基本問題の認識に基づく。このラインを、本
明細書では「データライン」と呼ぶ。蓄積電荷の読み出
しの間、データラインは同時にひとつの電荷収集電極に
電気的に接続される。データラインと電荷収集電極との
間の容量結合によって、特に電荷収集電極がデータライ
ンと重複する場合に、読み出しエラーが生じることがあ
る。
【０００５】たとえば、容量結合が発生すると、「クロ
ストーク」、すなわち、データライン上に誘導される電
荷によりエラーオフセットが発生する。この誘導電荷は
特にデータラインに容量結合される電荷収集電極に起因
するが、他の容量結合素子により誘導される場合もあ
る。クロストークによって、データラインから読み取ら
れる電荷が変更される。また、クロストークによって、
容量結合される電極に蓄積される電荷が変更されること
もあり、蓄積電荷が読み出されるときにエラーが生じる
ことになる。したがって、クロストークによって、アレ
イから得られる画像が劣化される。
【０００６】クロストークが発生する場合は、切換によ
ってデータラインが電荷収集電極に電気的に接続された
後でのデータライン上の電荷は、複数の電荷量の合計と
なる。この合計には、切り換えられた電極によって蓄積
された電荷だけでなく、別の隣接する電荷収集電極に対
する容量結合に起因する誘導電荷も含まれる。
【０００７】クロストーク問題は、将来はさらに重要な
問題となると予測される。それは、従来提案されてきた
技術においては、電荷収集電極がデータラインと重複さ
れ、容量結合が増加されるためである。さらに、アレイ
のセルは寸法が縮小され、各セルの合計キャパシタンス
は減少すると予測されるので、電極に起因するエラーオ
フセット、および走査ライン、薄膜トランジスタ（ＴＦ
Ｔ）など他の構成要素との容量結合に起因するエラーオ
フセット、ならびに金属バイアスに起因するエラーオフ
セットはそれに見合って増加することになる。
【０００８】
【課題を解決するための手段】本発明は、容量結合を減
少させることによってクロストークを軽減する技術の発
見に基づく。この技術によって、データラインと電荷収
集電極との間の結合防止層が与えられる。結合防止層
は、データラインとそれぞれの電荷収集電極との間の容
量結合を、クロストークが許容されなくなるようなしき
い値を下回るように構成される。
【０００９】通常、クロストークが許容されなくなるレ
ベルは、クロストークによって、センサアレイから得ら
れる情報を示す画像に容易に目に付く変化が生じ始める
レベルである。したがって、しきい値レベルは、感知さ
れる明瞭なレベルの数、および知覚または自動画像解析
に影響を与える他のパラメータ、たとえば、センサアレ
イの空間解像度および入射刺激のパターンによって変化
する。非常に暗い背景に非常に明るい領域がある場合の
ように、入射刺激のパターンが十分なコントラストを有
するときは、結果としてクロストークも目立つアーティ
ファクトになる。データラインに沿う各電極の蓄積電荷
がクロストークによってデータラインを通じて変化され
るときは、これらのアーティファクトは、暗い領域にお
いては電極によって比較的明るいレベルの方にシフトさ
れ、明るい領域においては電極によって比較的暗いレベ
ルの方にシフトされる結果となる。通常は、クロストー
クが２％以下である場合は、良好な画質を得ることがで
きる。
【００１０】アレイ回路構成がデータライン、および各
データラインに対する多数のセルを含み、各セルはデー
タラインと接続されるセル回路構成を有するような形式
の改良されたセンサアレイを、ひとつの技術によって実
現することができる。各セルの回路構成は、センシング
素子およびスイッチング素子を含む。センシング素子
は、電荷収集電極を備え、刺激を受け取り、受け取った
信号の測度を示す電気信号を与える。スイッチング素子
は、データラインと電荷収集電極のデータリードとを結
合し、センシング素子からデータラインに電気信号を与
える。
【００１１】この技術によるセンサアレイの改良品にお
いては、一組の電荷結合電極のそれぞれについて、その
電極がデータラインと重複する重複領域が備えられる。
また、改良品においては、各重複領域について、電荷収
集電極とそれが重複するデータラインとの間に結合防止
層が備えられる。結合防止層は、電荷収集電極とデータ
ライン間の容量結合を、クロストークが２％以下である
しきい値レベル未満に減少させるように構成される。
【００１２】改良センサアレイにおいては、結合防止層
がデータラインの上にあり第一導電層が結合防止層の上
にある場合は、電荷収集電極は、第一導電層内に形成す
ることが可能である。電荷収集電極がデータラインの幅
全体と重複すること、または二つの隣接する電荷収集電
極がそれらの間にあるデータラインと部分的に重複する
ことが、可能である。第二の技術は薄膜構造中の誘電層
の厚さを単に増加させるだけでは、通常は容量結合が有
意に減少しないという認識に基づく。さらに、第二技術
は、比較的低い誘電率を有する結合防止層を用いても、
やはり容量結合を減少させることができるという発見に
基づく。
【００１３】第二技術は、前述のようにアレイ回路構成
が形成される基板を使用する装置として実施することが
できる。アレイ回路構成は、電荷収集電極とデータライ
ンとの間の結合防止層を備える。結合防止層は、６．０
未満の誘電率を有し、厚さは１．５μｍより厚い誘電層
である。誘電率は、十分に低く、厚さは十分に厚いの
で、結合防止層によって、それを超えるとクロストーク
を許容できなくなるようなしきい値レベルより下に容量
結合が減少される。たとえば、結合防止層は、４．０の
誘電率を有することができる。または、結合防止層は
３．０以下の誘電率を有する少なくとも３μｍの厚さと
することもできる。結合防止層は、１０μｍ以上の厚さ
とすることさえもできる。結合防止層は、ベンゾシクロ
ブテンの層とすることが可能であり、この場合は誘電率
は約２．７である。
【００１４】第三技術は、センサアレイの容量結合は固
定電位副層を有する結合防止層によって減少させること
ができるという認識に基づく。
【００１５】第三技術は、前述のようにアレイ回路構成
が形成される基板を使用する装置として実施することが
できる。第二技術の場合のように、アレイ回路構成は、
電荷収集電極とデータラインとの間に結合防止層を備え
る。結合防止層は、その電荷収集電極側の第一絶縁層お
よびそのデータライン側の第二絶縁層を備える。また、
結合防止層は、第一絶縁副層と第二絶縁副層との間に固
定電位副層を備える。結合防止層は、固定電位副層に電
気的に接続される回路構成を備え、この回路構成によっ
て固定電位に保持される。固定電位副層によって、容量
結合が、クロストークを許容できなくなるしきい値レベ
ル未満に減少される。固定電位副層は、たとえば、グリ
ッドを形成するパターン化された層とすることができ
る。固定電位副層は、アルミニウムまたはクロムとする
ことができる。
【００１６】通常、本発明は、電荷収集電極がデータラ
インと異なる層にあるセンサアレイであれば、いかなる
センサアレイについても実施することが可能であり、大
体において、縦型集積センサ素子を有するアレイに有用
である。特に、本発明は、各電荷収集電極がその隣接す
るデータラインのひとつまたは両方に重複する場合に、
電荷収集電極がデータラインの上にある導電層内に形成
されるセンサアレイに対して適切である。
【００１７】前述の技術が有利であるのは、これによっ
て電荷収集電極とデータライン間のクロストークが阻止
されるためである。たとえば、電磁放射線を検知するア
レイにおいては、この技術によって一層正確なグレース
ケール解像度を得ることが可能となる。
【００１８】さらに、前述の技術によって、電荷収集電
極と走査ラインまたは走査ラインに接続されるゲート電
極との間の容量結合を阻止することが可能であり、これ
はこのような結合によって相当に重大なオフセット信号
が生成されることがあるので有利である。このオフセッ
ト信号は、ＣGDΔＶGに等しく、ここに、ＣGDはゲート
と画素間のキャパシタンスであり、ΔＶGはオフレベル
からオンレベルへのゲート電圧振幅である。縦型集積セ
ンサにおいては、電荷収集電極と走査ラインとの重複に
よって、最大信号電荷に匹敵するフィードスルー電荷が
生じ得る。従来は、読み出しエレクトロニクスが変形さ
れ、このオフセットが補償されるが、前述の技術を使用
するときは、このような変形は必要ではない。
【００１９】以下の説明、図面、および特許請求の範囲
によって、本発明の前述およびその他の観点、目的、態
様、および利点を明らかにする。
【００２０】
【発明の実施の形態】
Ａ．概念構成 以下の概念構成は、広範囲な本発明を理解するために有
用であり、また以下に定義される述語は、特許請求の範
囲を含めて本出願を通じて定義された意味を有する。
【００２１】「回路構成」または「回路」は、ある位置
または時間における第一信号に応答して、別の位置また
は時間において、第二信号を与えることができる物体の
任意の物理的配列であり、この場合、第二信号のタイミ
ングまたは内容によって、第一信号のタイミングまたは
内容に関する情報が与えられる。回路構成が、第一信号
を第一位置において受け取り、これに応じて、第二信号
を第二位置において与えるとき、回路構成は、第一信号
を「転送する」という。
【００２２】信号をひとつの素子から別の素子に転送す
ることができる回路構成の組合せが存在するとき、二つ
の素子は「接続」されているという。たとえば、二つの
素子は、２素子間の接続の組合せによって「接続」さ
れ、この接続によって、信号を素子のひとつからもうひ
とつに転送できる。電気信号をひとつの素子からもう一
つの素子に転送することができる回路構成の組合せが存
在するとき、二つの素子は「電気的に接続される」とい
う。二つの素子は、たとえば容量結合を経由する場合の
ように、物理的に接続されないときでも、電気的に接続
されることができる。
【００２３】回路構成によって、信号が第一素子から第
二素子に転送されるとき、第一素子は信号を「与える」
ことになり、第二素子はその信号を「受け取る」ことに
なる。「信号インターバル」は、信号が与えられる期
間、または受け取られる期間である。
【００２４】「電気回路」は、その中で素子が電気的に
結合される回路である。「電気構造」は、ひとつ以上の
電気回路を含む物理構造である。
【００２５】「基板」または「チップ」は、回路構成を
形成することができる表面または取り付けることができ
る表面を有する材料よりなるユニットである。「絶縁基
板」は、電流を全く流すことができない基板である。
【００２６】「層」は、表面を覆って形成され、通常、
表面に平行に拡大され、表面に対向する一面と表面から
離隔される他面とを有し、厚さを有する素材である。層
は、その中に二つ以上の層を含むことがあり、これを
「副層（サブレイヤー）」という。層は、同質であるこ
ともあり、その組成が変化することもある。
【００２７】電気構造の層が、機能を実施できるような
厚さおよび構成を有するとき、その層は機能を実施する
「ための構造を有する」という。たとえば、同質層の材
料の特性およびその厚さによって、層は機能を実行する
ことができる。または、層の副層の特性によって、層は
その機能を実行できる。
【００２８】たとえば、物理的または化学的蒸着によっ
て、材料を付着させ、層を形成する操作を、層を「付着
させる」という。
【００２９】「パターン化層」は、パターンを形成する
層である。たとえば、パターン化層は、層の一部を除去
してパターンを形成することによって、または層をパタ
ーンとして付着させることによって、形成することがで
きる。
【００３０】「リソグラフィ」を実施すること、または
「リソグラフィでパターン化」することは、放射エネル
ギー線源を使用しマスクパターンを放射エネルギー線感
受性素材の層に転送し、次に、放射エネルギー線感受性
素材を現像し、マスクパターンのポジティブコピーまた
はネガティブコピーを得ることである。
【００３１】「薄膜構造」は、絶縁基板の表面に形成さ
れる電気構造である。薄膜構造は、たとえば、絶縁基板
の表面に膜を付着させ、膜をリソグラフィによりパター
ン化することによって形成することができる。
【００３２】「集積回路」は、基板表面に、付着、リソ
グラフィ、エッチング、酸化、拡散、注入、アニーリン
グのようなバッチ処理によって形成することができる回
路である。
【００３３】表面の電気構造において、第一層の一部と
表面との間に第二層の一部が存在するときは、第一層の
一部は第二層の一部を「被覆する」または「被覆する形
状を有する」または「上にある」という。
【００３４】「リード」は、素子の一部であり、素子が
別の素子と電気的に接続される点である。「ライン」
は、二つ以上のリードの間に伸びて、二つを電気的に接
続する簡単な構成要素である。ラインは、素子またはリ
ードの「間に接続される」ものであり、素子またはリー
ドを電気的に接続する。リードとラインとの組合せによ
って二つのリードが電気的に接続されるとき、素子のリ
ードは、別の素子のリードに「接続される」という。集
積回路においては、二つの素子のリードが両方の素子の
一部である単一のリードとして形成されることによっ
て、二つの素子のリードが「接続される」場合もある。
【００３５】術語「アレイ」と「セル」は関係がある。
「アレイ」は、「セル」の配列を含む装置である。たと
えば、「二次元アレイ」または「２Ｄアレイ」は、二次
元のセルの配列を含む。回路の２Ｄアレイは、行および
列を含むことがあり、各行には列があり、各列には行が
ある。ひとつの方向のラインは「データライン」である
ことがあり、これを通してセルは「データ信号」と呼ば
れる信号を受け取りまたは与え、この信号によってセル
の状態が決定または表される。他の方向のラインは「走
査ライン」であることがあり、これを通してセルは「走
査信号」と呼ばれる信号を受け取り、この信号によって
セルはそのデータラインから信号を受け取りまたはその
データラインに信号を与えることができる。
【００３６】回路構成のアレイにおいて、「セル回路構
成」は、セルの走査ラインおよびデータラインに接続さ
れる回路構成である。
【００３７】走査信号の「デューティインターバル」は
信号インターバルであり、その間は、走査信号を受け取
るために接続されるセルが、そのデータラインを通じて
データ信号を受け取ることまたは与えることが可能とさ
れる。
【００３８】「チャネル」は、素子の一部であり、これ
を通して電流が流れることができる。チャネルが、チャ
ネルを通って電流が流れることができる状態にあると
き、チャネルは、「導電性」であるという。
【００３９】「チャネルリード」は、チャネルに接続す
るリードである。チャネルは、たとえば、二つのチャネ
ルリードの間に伸びることができる。
【００４０】「スイッチング素子」は、二つのチャネル
リードの間に伸び、高インピーダンスと低インピーダン
スとを切り換えるように制御されることができるチャネ
ルを含む素子である。
【００４１】「センシング素子」は、刺激を受け取るこ
と、および受け取った刺激の測度を表示する電気信号を
与えることができる素子である。受け取られる刺激は、
電磁放射線、圧力、温度、化学薬品、またはその他の感
知および測定することが可能な刺激である。
【００４２】センシング素子は、「電荷収集電極」を備
えることがあり、電荷収集電極は、受け取られた刺激に
由来する電荷を収集するように機能する導電性素子を意
味する。
【００４３】「導電層」は、導電性物質によって形成さ
れる層である。
【００４４】「絶縁層」は、非導電性物質によって形成
される層である。
【００４５】層の一部が「エッジを有する」ということ
は、言い換えれば、層の相補部分が、ひとつ以上の操作
によって除去され、層の部分を離れたということであ
る。エッジは、層の部分とその相補部分との境界であ
る。
【００４６】第一層の一部が、第二層の一部のエッジの
上にあり、それを超えて伸びるが、第二層の一部のエッ
ジの内側にエッジを有するとき、第一層の一部は、第二
層の一部と「重複する」と言い、また逆にも言う。「重
複領域」は、ひとつの層の一部が別の層の一部と重複す
る領域である。第一層および第二層の重複する部分が第
三層によって分離されるとき、重複する部分の「間」に
ある第三層の一部は、第一部分の重複するエッジの第三
層上への投影と第二部分の重複するエッジの第三層上へ
の投影との間の部分である。
【００４７】「容量素子」または「キャパシタ」は、電
荷を蓄積することによって電圧レベルを保持する素子で
ある。容量素子は、二つの導電性素子を含むことがあ
り、これは「電極」と呼ばれ、絶縁層で分離される。
「誘電層」は、容量素子の電極を分離する絶縁層であ
る。
【００４８】誘電層の「誘電率」は、誘電層を含むキャ
パシタのキャパシタンスの、真空を誘電体として含みそ
の他は同一であるキャパシタのキャパシタンスに対する
比である。
【００４９】「容量結合信号」は、素子が、その素子へ
の直流電流または素子からの直流電流のような他のイベ
ントではなく、容量として受け取る信号である。
【００５０】「容量結合」は、ひとつの素子が、他の素
子から容量結合信号を受け取るとき、二つの素子の間に
発生する。
【００５１】素子がその特性を有しないと仮定した場合
より容量結合が低いような特性を素子が有するとき、そ
の素子は「容量結合を減少させる」機能を果たすとい
う。たとえば、素子が、その構造によって容量結合を減
少させるとき、その素子は、「容量結合を減少させる構
造を有する」という。
【００５２】「結合防止層」は、二つの素子の間の容量
結合を減少させるように機能する層である。
【００５３】センサアレイにおいては、「クロストーク
が許容できない点」における容量結合のレベルは、クロ
ストークが始まり、アレイによって得られる情報を示す
画像に容易に感知できる変化を起こさせる点における容
量結合のレベルである。したがって、しきい値レベル
は、感知されている異なった刺激レベルの数、ならびに
センサアレイの空間解像度および入射刺激のパターンの
ような知覚または自動解析に影響を与える他のパラメー
タによって変わる。本明細書において使用するように、
容量結合の「しきい値レベル」は、そのレベルを超える
場合はクロストークが許容されないレベルを意味する。
【００５４】容量結合に起因する誘導電荷と受け取られ
た刺激に起因する蓄積電荷との比が２：１００を超えな
いときは、クロストークは「２％以下である」という。
Ｘ線撮像分野の一部の出版物には、２％以下のクロスト
ークは許容し得ると表示されている。
【００５５】結合防止層は二つの素子の間の誘電層であ
り、正常な操作条件下において、二つの素子の間の容量
結合がクロストークが許容できないレベルより低いまま
であるときは、結合防止層は、「十分に低い誘電率およ
び．．．．十分な厚さ」を有し、容量結合をしきい値未
満に減少させるという。また、結合防止層の誘電率が増
加した場合、または厚さが減少した場合のみは、容量結
合が許容できないレベルに達することになる。
【００５６】回路の作動中に、素子がリードとラインと
の組合せを通じて低インピーダンス素子に接続されると
きは、素子は「固定電位に」あるという。この低インピ
ーダンス素子は、固定電位にあるとして処理され、以下
「固定電位回路構成」と呼ぶ。たとえば、通常、集積回
路は、ゼロ電位として処理される外部接地接続を有す
る。リードとラインとの組合せによって外部接地接続に
接続される素子は固定電位にあり、さらに厳密にいえ
ば、地電位にある。
【００５７】「固定電位副層」は、電気構造内の導電性
副層であり、この副層においては、構造が適切に機能す
るために、副層は固定電位であることが必要である。
【００５８】パターン化される固定電位副層、または別
のパターン化層が、線型態様または棒型態様の十文字を
含むときは、「グリッド」を形成するという。
【００５９】Ｂ．態様の概要 図１〜４に本発明の態様の概要を示す。図１に、結合防
止層によって、電荷収集電極とデータラインとの間の容
量結合を減少させる方法を示す。図２に、誘電率、厚
さ、およびそれを超えると容量結合が許容できないクロ
ストークを生じる結果となるしきい値レベルの関係を示
す。図３に、誘電率が十分に低く厚さが十分に厚いの
で、容量結合をしきい値未満に減少させる結合防止層を
示す。図４に、容量結合をしきい値未満に減少させる固
定電位副層を示す。
【００６０】図１のセル回路構成１０は、電荷収集電極
１２、センシング素子の一部を含む。センシング素子
は、いかなる測定可能な物理刺激でも受けることができ
るが、図１には、電磁放射線を受け、受けた放射線の測
度を示す電気信号を与えるセンシング素子の特定の例を
示す。さらに厳密には、図１に示すセンシング素子は、
例示のように、光を受け取るためのフォトダイオード１
４を備えるが、フォトダイオード１４は電磁放射線およ
び他の入射刺激を受け取ることができる広範囲の素子の
代表的な例に過ぎない。
【００６１】フォトダイオード１４が適切な周波数の放
射線を受けるとき、バイアス電圧ＶD のために、電流が
流れ、電荷が電荷収集電極１２に蓄積される。必要によ
り、センシング素子は、ＣSTのキャパシタンスを有する
蓄積キャパシタ１６を備えることができる。図に示すよ
うに、電荷収集電極１２は蓄積キャパシタ１６の電極の
ひとつであることが可能であり、または蓄積キャパシタ
電極のひとつに電気的に接続されることが可能であり、
その他の電極は従来は固定電位にある。また、フォトダ
イオード１４は、ＣPDのキャパシタンスを有する自体の
キャパシタ１８を備える。ＣPDが動作上の要求を満足す
るだけの十分な電荷蓄積を与えるときは、蓄積キャパシ
タ１６は不必要であるので省略できる。
【００６２】また、図１にはｍ番目のデータライン２
０、すなわちＭ本のデータラインを有するアレイのひと
つのデータラインが示してあり、ここでＭは２以上であ
る。セル回路構成１０は、また、スイッチング素子２２
を備え、スイッチング素子２２は走査ライン２４からの
信号に応答して、データライン２０と電荷収集電極１２
のデータリード２６とを電気的に接続するので、電荷収
集電極１２からの電荷はデータライン２０に与えられ
る。
【００６３】図１に示すように、電荷収集電極１２とデ
ータライン２０との間にＣX のキャパシタンスを有する
結合キャパシタ２８が存在する。電荷収集電極１２がデ
ータライン２０と重複する場合は、ＣX は電荷収集電極
１２とデータライン２０が同一平面上にある場合に発生
するフリンジングキャパシタンスよりも著しく増加す
る。
【００６４】厳密に言えば、ＣX＝ＣINSｗＬであり、こ
こで、ＣINS は電荷収集電極１２とデータライン２０と
の間の絶縁層の単位面積当たりのキャパシタンスであ
り、ｗは重複の幅であり、データライン２０の幅と等し
くすることが可能であり、Ｌは重複の長さであり、セル
の長さと等しくすることが可能である。対照的に、長さ
Ｌの正方形セルの場合は、ＣPD＝ＣSＬ2であり、ここ
で、ＣS はセンサ層の単位面積当たりのキャパシタンス
であり、センサ層はほぼセル面積Ｌ2の全体を占める。
【００６５】データライン２０に沿うセルにおいて生じ
る誘導信号がデータライン電圧を、走査ライン２４上の
走査信号がデューティインターバルとなったときに期待
される直接信号から変更するときには、クロストークが
生じている。スイッチング素子２２はトランジスタであ
ることがあり、デューティインターバルの間は、導電性
であるので、直接信号は電荷収集電極１２からデータラ
イン２０に与えられるが、キャパシタ２８からの誘導信
号およびデータライン２０沿いの他のセルの結合キャパ
シタンスに由来する類似の誘導信号も、データライン２
０に存在し、エラーオフセットを生成する。
【００６６】従来は、読み出し回路構成は、各読み出し
サイクルの間にデータライン２０を接地にリセットし、
容量結合の効果をゼロにする。これは、データライン２
０を固定電位に接続することによって実施できる。これ
が実施されると、特定のデータラインに対する最大クロ
ストーク信号電荷は、ＱX＝ＮGATEＩMAXτGATE（ＣX／
ＣT）で表され、ここで、ＮGATEは走査ラインの数であ
り、ＩMAXは最大刺激において各電荷収集電極に流れる
電流、たとえば、十分な照度下における光電流であり、
τGATEは読み出しサイクル間の時間であり、またＣT は
ＣX 以外の電荷収集電極の全キャパシタンスであり、Ｃ
STおよびＣPDの合計として概算することができる。これ
に対して、連続最大刺激の間は、各電荷収集電極によっ
て蓄積される直接電荷はＱT＝ＩMAXτFRAMEであり、こ
こで、フレーム集積時間τFRAMEもＮGATEτGATEに等し
い。したがって、最大クロストークエラーオフセットは
ＱX／ＱTであり、連続最大刺激の場合は、ＣX／ＣTに等
しい。さらに、通常は、ＱX＝Σ｛∫ＩTn（ｔ）ｄｔ
（ＣXn／ＣTn）｝であり、ここで、求和はｎ＝１からＮ
GA TEまで実施され、積分は０からτGATEまでの区間で実
施され、また、ＩTnは特定のデータラインに関連するｎ
番目の電荷収集電極に流れ込む電流であり、またＣXnお
よびＣTnはそれぞれｎ番目の電荷収集電極に関するクロ
ストークキャパシタンスおよび他のキャパシタンスであ
る。
【００６７】例を示してクロストーク問題の重大性を分
かり易く説明する。辺の長さ６３．５μｍの正方形セル
と、６μｍ幅を有しそのうちの１μｍが隣接する各電荷
収集電極と重複するデータラインと、厚さ１．３μｍの
センサ層と、誘電率Ｋ＝６および厚さ０．６μｍを有す
るＳｉＯXＮYの絶縁層とを有したインチ当たり４００点
（４００ｓｐｉ）のセンサアレイを仮定すると、ＣX ＝
０．０１５ｐＦおよびＣT ＝０．３３ｐＦとなり、０．
０１５／０．３３＝４．５％の最大クロストークエラー
オフセットとなり、これは通常許容できない。
【００６８】各セルが十分に小さいのでＣT が非常に小
さくなりＣX が一層重要になる場合は、重複がなくて
も、クロストーク問題が重大となることがある。蓄積キ
ャパシタを追加することによって、クロストーク問題は
ある程度までは軽減することができるが、これによっ
て、工程が複雑となるので歩留まりに影響を与え、また
読み出しが遅くなることがある。
【００６９】しかし、電極１２とデータライン２０との
間に結合防止層３０が構成されると、ＣX に由来する容
量結合が、クロストークが許容されなくなるしきい値レ
ベル未満に減少される。たとえば、結合防止層３０によ
って、容量結合を２％以下の状態まで減少させることが
できる。
【００７０】図２に、均質の誘電層の場合に、誘電率
Ｋ、厚さＴ、およびその点を超えると許容できないクロ
ストークが生じるしきい値レベルについて観察された関
係を示す。各しきい値はＣX とＣT の比であり、図２に
おいては、現在入手できる薄膜構造について得ることが
できるしきい値２％、４％、および６％を表す曲線を示
す。図に示すように、各しきい値は二つの境界点の間で
定義される特性曲線に従う。すなわち、しきい値曲線の
上および左のＫ−Ｔ領域においてはクロストークはしき
い値を超え、一方、下および右のＫ−Ｔ領域においては
クロストークはしきい値未満である。
【００７１】ひとつの境界点は、誘電層の最大実現可能
厚さＭａｘ（Ｔ）によって定められ、もう一つの境界点
は、誘電層を生成するために使用できる材料の最小利用
可能誘電率Ｍｉｎ（Ｋ）によって定められる。Ｍａｘ
（Ｔ）においては、Ｋを減少させることによってのみク
ロストークを減少させることができる。他方、Ｍｉｎ
（Ｋ）においては、Ｔを増加させることによってのみク
ロストークを減少させることができる。
【００７２】限界条件の間においては、しきい値はＴに
よって変化する曲線に従い、ＣX ≒Ｋε0（Ｌ＋３Ｔ）
（ｗ＋３Ｔ）／Ｔによって推定することが可能であり、
薄膜構造の場合はこの関係によってＣX は精密に近似さ
れる。重複がＴとの関係で大きいときは、重複の長さＬ
および幅ｗが３Ｔより遥かに大きければ、ＣX はＴに反
比例して変化する。重複がＴとの関係で減少すると、重
複の長さは３Ｔより遥かに大きいが幅は３Ｔより小さい
ので、ＣX はＴによって変化しない中間領域がある場合
がある。また、重複がＴとの関係で小さいときは、フリ
ンジングキャパシタンスが支配的となり、ＣX はＴに比
例して変化する。
【００７３】クロストークＸおよび厚さＴの関数である
Ｋ* も、図２に示す。表示の厚さＴm およびＸの値＝
０．０２、０．０４、および０．０６の場合は、Ｋ* は
Ｘ軸に示す三つの値を示す。Ｋ*（０．０２、Ｔm）が特
に重要であり、それはこれが２％クロストーク曲線の
「肩」の僅かに上にあり、この点においてはＴの小さな
変化によってＫ* は認められる程には変化しないが、こ
の点より僅かに下の領域においてはＴの小さな変化によ
ってＫ* は相当に変化するためである。勿論、実際に発
生するＴの変動は誘電層を生成するために使用される工
程によって変わるが、図２は、比較的低い値であるが変
動によってＫ* が有意に減少されない程度に僅かに高い
値を有するようにＴを選択する方法を示す。Ｋ* はクロ
ストークを許容できない方向に増加させる効果を有す
る。
【００７４】図３に、結合防止層を容量結合を減少させ
るように構成できる一方法を示す。電荷収集電極５０
は、データライン５２に重複する層であり、電極とデー
タラインとの間に誘電層５４を有し、誘電層５４は厚さ
Ｔ1 および誘電率Ｋ1 を有し、Ｋ1 はそのアレイに関す
るＫ*（Ｘ，Ｔ1）以下であり、その結果、クロストーク
はしきい値レベルＸ以下であり、ここでＸ＝ＣX／ＣTで
ある。その構造、および厳密に言えばその誘電率とその
厚さの組合せの結果として、誘電層５４は結合防止層と
して作用し、電極５０とデータライン５２との間の容量
結合をクロストークのしきい値レベル未満に減少させ
る。
【００７５】以下に説明するように、図３に示す方法
は、Ｋ＝２．６を有する３μｍの誘電層を使用すれば実
施できる。Ｋ＝２．６、厚さ３μｍとして、図１に関し
て前述した計算を適用すると、ＣX＝０．００５ｐＦそ
してＣT＝０．３３ｐＦとなるので、Ｘ＝１．５％とな
り、通常、許容できると考えられるクロストークのレベ
ルとなる。図４に、容量結合を減少させるように結合防
止層を構成できる別の方法を示す。電荷収集電極６０
は、データライン６２に重複する層内にあり、電極とデ
ータラインとの間に、副層を含む結合防止層６４を有す
る。第一絶縁副層７０は結合防止層６４のデータライン
６２に対向する側にある。第二絶縁副層７２は結合防止
層６４の電荷収集電極６０に対向する側にある。また、
導電性物質よりなる固定電位副層７４は、第一絶縁副層
７０と第二絶縁副層７２との間にある。また、図４は、
固定電位副層７４に電気的に接続され、それを固定電位
ＶF に保持する固定電位回路構成７６を示し、固定電位
は、たとえば、地電位であっても良い。
【００７６】Ｃ．実施の形態 前述の態様の概要は、多くの方法によって実施すること
ができる。以下に述べる実施形態によって、スイッチン
グ素子としてＴＦＴを有するアクティブマトリックスセ
ンサアレイが提供される。
【００７７】Ｃ．１．誘電層 図５に、電荷収集電極が隣接するデータラインに重複す
るセンサアレイの配列の一部を示す。図６は、図５に示
すアレイを線６−６に沿って切った断面を示す。図７
に、隣接する電荷収集電極が両方ともデータラインに重
複するセンサアレイの配列の一部を示す。図８は、図７
に示すアレイを線８−８に沿って切った断面を示す。図
９に、幾つかの実施形態についての、誘電率と厚さの関
係を示す。
【００７８】図５において、電荷収集電極１００と１０
２とは、最小電極離隔距離Δだけ離れている。断面図に
示すように、電極１００は完全にデータライン１０４に
重複する。
【００７９】図６に示すように、データライン１０４
は、下部層または基板の上の下部導電層に形成される。
データラインの上を、厚さＴの誘電層１１０が覆う。電
極１００および１０２は、誘電層１１０を覆うパターニ
ングされた上部導電層に形成される。
【００８０】図７に示すように、電荷収集電極１２０お
よび１２２も、最小離隔距離Δだけ離れているが、両方
とも部分的にデータライン１２４に重複する。
【００８１】図８に示すように、データライン１２４は
下部導電層に形成される。データラインの上に厚さＴを
有する誘電層１３０がある。電極１２０および１２２
は、誘電層１３０を覆う上部導電層に形成される。
【００８２】図５〜８に示す層は、同時係属、同時譲渡
の米国特許出願第０８／４８３，４０６号、発明の名称
「改良固体センサ」（「固体センサ出願」）および第０
８／４７４，８４５号、発明の名称「高導電性金属を含
む層内にすべて形成される導電ライン、接点リード、お
よび蓄積キャパシタを有するアレイ回路構成」（「単一
層出願」）に示され、開示される技術を含む多くの方法
によって製造することが可能であり、この両特許出願は
参考文献として本出願に組み込まれる。
【００８３】上記「固体センサ出願」には、画像センシ
ングアレイのような光検出素子がトランジスタ上に形成
されるフォトダイオードを備える技術が開示されてい
る。図１〜４に関して示し説明したように、約０．５μ
ｍから約２．０μｍまでのシリコンオキシナイトライド
（ＳｉＯXＮY）層がＴＦＴのソース電極を覆って形成さ
れ、ソース電極はＴｉＷ障壁層およびＡｌ層を含む。Ｓ
ｉＯXＮY層を覆ってｎ+ドープ層、すなわちフォトダイ
オードの下部電荷収集電極が形成され、またフォトダイ
オードは隣接するフォトダイオードからノッチによって
分離される。図５〜８に関して示し説明したように、Ｃ
ｒまたはＴｉＷよりなる任意の金属層をＳｉＯXＮY層と
ｎ+ドープ層との間に形成することが可能であり、また
ノッチも金属層を通して通すことができる。金属層を加
えて、導電性を増加させ、したがってフォトダイオード
からの光電荷の最大読み出し速度を増加させることがで
きる。
【００８４】上記「単一層出願」には、アレイが、アル
ミニウムまたは合金のような高導電性金属の層の上方に
導電素子を有し、ＳｉＯXＮY層または他の適切な物質に
よって離隔される技術が開示されている。高導電性層
は、データライン、ＴＦＴのリード、および蓄積キャパ
シタ電極を備える。Ｘ線センサにおいては、導電素子が
電荷収集電極として作用することができる。図３に関し
て示し説明したように、導電素子は隣接するひとつの走
査ラインと重複され、隣接するデータラインと一列に並
ぶが重複されず、また他の隣接する走査ラインと間隔を
置いて配置されることが可能である。図４に関して述べ
たように、データラインと導電素子との間に十分に厚い
ＳｉＯXＮYの層を有し、導電素子と重複する走査ライン
上の信号の伝搬が導電素子によって有意に遅延されるこ
とが、防止される場合は、データラインは、ＴｉＷより
なる上下の副層の間に挟まれるアルミニウムの副層を有
する層内に形成することが可能であり、また導電素子は
ＩＴＯ層内に形成することが可能である。図６に関して
述べたように、必要により結合を減少させるために、Ｓ
ｉＯXＮY層を６０００オングストローム（６μｍ）以上
の厚さに付着させることができる。図７に関して述べた
ように、不活性化層の厚さが不適切であり容量結合を防
止できないときは、導電素子も、データラインおよびリ
ードの中心線を外して配置し、クロストークを防止する
ことが可能である。
【００８５】図９に、図２に示すグラフに類似であるが
「固体センサ出願」および「単一層出願」のアレイと同
様なアレイの実施形態に基づく情報を有するグラフを示
す。通常、最新の実施形態においては、データラインは
６μｍ幅であり、隣接する各電荷収集電極は１μｍずつ
重複し、電極間の間隔は４μｍである。各画素は、６
３．５μｍ平方である。
【００８６】点１４０は、厚さ０．６μｍおよび誘電率
６であるシリコンナイトライド（ＳｉＯXＮY）製の従来
の誘電層を表す。点１４２は、厚さ２μｍのＳｉＯXＮY
よりなる層を表し、この点１４２は点１４０の層より幾
分厚く、製作が困難である。図２に関して説明したよう
に、一層厚い誘電層を使用することのみによって、クロ
ストークを大きく減少することはできない。
【００８７】点１５０は、ダウ社（Ｄｏｗ Ｃｈｅｍｉ
ｃａｌ）よりＢＣＢの商標で市販されているベンゾシク
ロブテンよりなる誘電層を表し、ＢＣＢは３μｍおよび
恐らくそれ以下の厚さにスピンコートすることが可能で
あり、約２．６の誘電率を有する。試験は、現在は３μ
ｍＢＣＢ層を実現する過程にあるが、計算によれば３μ
ｍの層はクロストークが約１．５％となり、これは実現
できれば許容できる。点１５２は、１０μｍの厚さを有
するＢＣＢの誘電層上のスピンコートされたものを表
し、この誘電層の製作は成功した。１０μｍのＢＣＢ層
についての試験は、クロストークは有意に減少されるこ
とを示す。
【００８８】ＢＣＢ材料は、この用途においては特に有
利であると見なされ、それはＢＣＢが所望の厚さにスピ
ンコートすることが可能であり、非常に低い誘電率を有
するためである。ＢＣＢの場合は、ＳｉＯXＮYの厚い場
合に必要とされる費用のかかる付着時間および付随する
機器の使用は必要としない。このことは、たとえば、Ｆ
ｕｈｒｍａｎｎ，Ｊ．、Ｒａｕ，Ｌ．、Ｋａｅｆｅｒ，
Ｓ．、Ｌｕｅｄｅｒ，Ｅ．、およびＲａｄｌｅｒ，
Ｍ．、「最新の電子部品樹脂を使用するＭＩＭ処理投射
ライトバルブの改良」ＳＩＤ９６ダイジェスト、１９９
６年５月、６０３−６０６ページに記載されている。
【００８９】様々な他の物質を使用し、適切な誘電層を
形成することができる。たとえば、約６の誘電率を有す
る酸化シリコンのようなＳｉＯXＮYに類似の低応力誘電
体は、ＰＥＣＶＤによって適切な厚さに生成することが
できる。または、ポリイミドのようなポリマー膜はコー
ティング工程によって適切な厚さに形成することができ
る。
【００９０】図９は、しきい値曲線１６０、１６２、お
よび１６４を示し、これは目標とするクロストークレベ
ルに関するしきい値曲線が誘電率および厚さの選択にど
のように影響を与えるかを簡単に説明する。しきい値曲
線１６０を利用する場合は、誘電率の選択は非常に低い
値に限定され、酸化シリコンの使用は除外される。しき
い値曲線１６２を利用する場合は、酸化シリコンを使用
することは可能であり、それは十分な厚さにおいては、
Ｋ＝４の条件で、クロストークは許容できる。しきい値
曲線１６４を利用する場合は、６未満の誘電率を有する
ＳｉＯXＮYの一部の形を使用することさえも可能であ
る。しかし、ＳｉＯXＮYの厚い層の製作が困難であるの
で、ＳｉＯXＮYの使用が困難となる。
【００９１】Ｃ．２．固定電位副層 図１０に、結合防止層が固定電位副層を備えるセンサア
レイの部分配置を示す。図１１に、図１０に示すアレイ
を線１１−１１に沿って切った断面を示す。
【００９２】図１０に、センサアレイの固定電位グリッ
ド１７０、すなわちセンサアレイのデータラインと電荷
収集電極との間のパターン形成された導電性副層を示
す。図に示すように、グリッド１７０はパッド１７２ま
で伸び、そこで回路構成１７４によって固定電位に電気
的に接続されることができる。接続は、大地、あるいは
基板裏面の電圧またはバイアス電圧のような他の簡単に
利用できる低インピーダンス固定電圧源に対する従来の
電気接続によって実施することができる。電気接続は、
図示のようにアレイの周辺のパッドを通じて直接に実施
することができるが、グリッド１７０が形成される層に
このような接続を行うために十分な表面がないときは、
下部層に開口部を切り取り、その結果、金属と金属との
接触によってグリッド１７０は別の金属層の一部に電気
接続され、次にその金属層がパッドに接続される。パッ
ドからの電気接続は、ワイヤまたは他の導電性要素によ
って実現される。
【００９３】グリッド１７０は、データライン１８０お
よび走査ライン１８２によって図示されるように、セン
サアレイのデータラインおよび走査ラインを覆い、また
トランジスタ領域１８４に図示されるように、各セルの
回路構成のＴＦＴ領域を覆い、トランジスタ領域におい
てデータライン１８０および走査ライン１８２はＴＦＴ
のリードに接続される。
【００９４】図１１に示されるように、データライン１
８０は、下部層または基板の上の下部導電層に形成され
る。データライン１８０の上に第一誘電副層１９０があ
り、この副層はＳｉＯXＮYで構成できる。第一誘電副層
１９０の上に、グリッド１７０が導電副層に形成され、
この副層は、アルミニウムまたはクロムのような導電性
金属などとすることが可能であり、また代案としては、
ＴｉＷまたはＴａのような高融点金属およびＡｌまたは
Ｃｒのような高導電性金属の交互層を有する多層構造と
して実施することができる。グリッド１７０の上に、第
二誘電副層１９２が形成され、この層もＳｉＯXＮYで構
成できる。また、図１１には、輪郭導電層１９４が示さ
れ、図５または図７のいずれかのような重複を有して、
この層に電荷収集電極を形成することができる。
【００９５】データラインおよびトランジスタ領域の被
覆に加えて、グリッド１７０は各セル回路構成の他の領
域を被覆することができる。しかし、グリッド１７０
は、電荷収集電極からのリードがトランジスタからのリ
ードまたは蓄積キャパシタのようなその他の素子に電気
接続される領域に伸びることはできない。
【００９６】図１０および図１１の実施形態は、図５〜
９の実施形態より有利である場合がある。それは図１０
および１１の実施形態においては誘電層の厚さが比較的
容易に付着される範囲まで減少されるためである。電荷
収集電極とデータラインとの間の容量結合の減少に加え
て、グリッド１７０は、アレイの一般電気ノイズを減少
させる接地面として機能することができる。
【００９７】他方、図１０および図１１の実施形態は、
追加金属副層の付着およびパターン化および追加誘電副
層の付着を必要とする。
【００９８】Ｃ．３．結果 図７および図８に関して前述した実施形態は、５１２×
６４０画素Ｘ線センサアレイについて実験的に実施され
た。このセンサアレイにおいては、各セル回路構成の各
ユニットのピッチは６３．５μｍ、データラインの幅は
６μｍ、隣接するセルの電荷収集電極間の間隔は約４μ
ｍである。
【００９９】図９に関して述べたように、ひとつの実験
においては１０μｍのＢＣＢ層を使用し、一方、別の実
験においては２μｍのＳｉＯXＮY層を使用したが、この
ＳｉＯXＮY層は厚すぎて具合良く製作できなかった。
【０１００】ＢＣＢを使用した実験は満足すべきもので
あり、容量結合は十分に減少され、２５６階調解像度に
おいてクロストークは許容できるものであった。結果は
予測と一致し、３μｍのＢＣＢ層も申し分ないであろう
ことを示すものである。さらに、両方のＢＣＢ実験にお
いては、容易にセレンを塗布してＸ線センサアレイを制
作することができる。この工程は、効率的であり、歩留
まりが良い。
【０１０１】Ｃ．４．バリエーション 前述の実施形態は、本発明の範囲内において、多くの方
法によって変更することができる。
【０１０２】前述の実施形態によって、石英またはガラ
スのような絶縁基板上の薄膜回路構成が提供される。本
発明は別の形式の基板上において、別の形式の回路構成
を使用して実施することができる。
【０１０３】前述の実施形態によって、特定の幾何学的
配置および電気特性を有する回路構成が提供されるが、
本発明は、異なる幾何学的配置を使用して実施すること
は可能であり、また、異なる回路構成を使用して実施す
ることは可能である。
【０１０４】前述の実施形態は、特定の材料から特定の
方法によって生成される特定の厚さの層を備えるが、別
の厚さを生成すること、ならびに別の材料および別の方
法を使用することは可能である。前述のように、ＳｉＯ
XＮYおよびＢＣＢのほかに、別の誘電物質、たとえば、
ＳｉＯ2、Ｓｉ3Ｎ4、Ｓｉ3Ｎ4とＳｉＯ2との複合材料、
あるいは酸化タンタルまたは酸化アルミニウムのような
陽極酸化物を使用することは可能であり、また、誘電体
は構造上適切である限り薄くすることができる。
【０１０５】電荷収集電極には、様々な導電材料を使用
することが可能であるが、しかし、ＩＴＯはセレン被覆
を有するＸ線センサアレイに適切である。それはＩＴＯ
によって阻止接触が与えられ、阻止接触は高電圧におけ
るセレン被覆への電荷担体の注入を阻止するためであ
る。さらに、ＩＴＯは透明であり、このことは一部の用
途において有用である。Ａｌおよびその合金、またはＣ
ｒ、Ｔｉ、ＷまたはＭｏのような高融点金属、またはそ
れらの合金で形成される電荷収集電極は、半導体トラン
スデューサ層との相互作用を阻止する。さらに、濃くド
ープされた導電性半導体層は、半導体トランスデューサ
層への電荷注入を阻止する。
【０１０６】また、種々の導電性物質が走査ラインおよ
びデータラインならびに固定電位副層に使用され、これ
らには、層または障壁金属を有するＡｌまたは有しない
Ａｌ、ＩＴＯ、ＭｏＴａ、Ｃｒ、ＭｏＣｒ、Ｔａ、Ｃ
ｕ、Ｔｉ、ＴｉＮ、Ｗのような適切な金属または合金、
ＴｉＷ／ＡｌＣｕのような複合多層スタック、および適
切な有機電導性物質が含まれるが、これに限定されるも
のではない。
【０１０７】前述の実施形態は特定の順序の層を含む
が、層の順序は変更することが可能である。たとえば、
基板によって放射線が受け取られる場合は、電荷収集電
極をデータラインの下に配置することは可能である。同
様に、セル回路構成の各ユニットの素子の適切な配列を
使用することができる。
【０１０８】前述の実施形態は、光導電性物質としてセ
レンが使用されるＸ線センサアレイに対して適切である
が、本発明は、他の光導電性物質を使用して実施するこ
とが可能であり、また他の周波数帯の放射線に対するセ
ンサアレイ、または化学薬品、圧力、および温度のよう
な電荷を生成できる、電磁放射線以外の刺激に対して使
用することが可能である。光導電体としては、アモルフ
ァスシリコン（ａ−Ｓｉ）、臭化タリウム、ヨウ化鉛、
または他の適切な物質を使用することができる。たとえ
ば、本発明は、「固体センサ出願」に開示のように、シ
リコン感光性層を用いて可視光線センサアレイに使用す
ることができる。
【０１０９】図５〜９の実施形態は電荷収集電極とデー
タラインとの間の単一の均質な誘電層に関して記載した
が、本発明は、共同して容量結合を減少させる異なる二
つ以上の誘電副層を備える誘電層を使用して実施するこ
とができる。
【０１１０】図１０および図１１の実施形態は第一およ
び第二絶縁層間の単一固定電位副層に関して記載した
が、本発明は、多くの固定電位副層を使用して実施する
ことが可能であり、また追加絶縁層を使用して実施する
ことが可能である。さらに、図１０および図１１の実施
形態は副層の一部が相互結合されメッシュを形成する特
定の固定電位副層配置に関して記載したが、本発明は、
広範囲の配置によって実施することが可能であり、たと
えば、副層の一部が相互に結合されないが、固定電位に
対して別々の電気結合を有する配置で実施することが可
能である。
【０１１１】前述の実施形態は、走査信号のデューティ
インターバルに応じて蓄積電荷が電荷収集電極からデー
タラインに転送され、次に、デューティインターバル
後、データラインの電荷がデータラインに電気接続され
る読み出し回路構成によって感知されるセンサアレイに
適合している。クロストークを減少させるこのような読
み出し方法の例は、参考文献として本発明に組み込まれ
る同時係属、同時譲渡、米国特許出願第０８／ＢＢＢ，
ＢＢＢ号（弁理士事件処理番号第Ｄ／９６３０３Ｑ
号）、発明の名称「クロストークの減少されたセンサア
レイデータライン読み出し」に開示されている。しか
し、本発明は、別の読み出し方法を使用して実施するこ
とは可能である。
【０１１２】前述の実施形態においては、スイッチング
素子としてＴＦＴを使用するが、本発明は、いずれかの
適切なスイッチング素子を使用して実施することは可能
である。
【０１１３】前述の実施形態においては、電荷収集電極
はデータラインと重複するが、本発明は、データライン
と重複されない電荷収集電極を使用して実施することは
可能である。
【０１１４】Ｄ．応用 本発明は、「単一層出願」に開示されるようなＸ線な
ど、および「固体センサ出願」に開示されるような可視
または近可視範囲の光線などの種々の帯域の放射線のセ
ンサ用のアレイなどの数多くの方面に適用することがで
きる。
【０１１５】小型、高解像度のＸ線センサアレイは、マ
ンモグラフィ撮像に使用することが可能であり、一方、
大型、低解像度のＸ線センサは、他の診断ラジオグラフ
ィ用途のフィルムの代替として使用することは可能であ
る。
【０１１６】大型、高解像度の光センサアレイは、ドキ
ュメントリーダに使用することができる。
【０１１７】Ｅ．その他 以上、本発明を薄膜の実施形態に関して説明したが、単
結晶技術を使用して本発明を実施することは可能であ
る。
【０１１８】実施形態に関して、その変形、異形、およ
び拡張と共に本発明を説明したが、別の変形、異形、お
よび拡張は本発明の範囲内にある。したがって、本発明
は本明細書に記述または図面によって制約されることは
なく、特許請求の範囲のみによって制約を受ける。
【図面の簡単な説明】
【図１】 結合防止層によって、電荷収集電極とデータ
ラインとの間の容量結合を減少させることができる方法
を説明する概略線図である。
【図２】 誘電率、厚さ、およびそれを超えると容量結
合が許容できないクロストークを生じる結果となるしき
い値レベルの関係を示すグラフである。
【図３】 容量結合をしきい値未満に減少させるために
十分な低い誘電率および十分な厚さを有することによ
り、容量結合が減少する結合防止層を示す断面図であ
る。
【図４】 容量結合をしきい値未満に減少させる固定電
荷副層を備える結合防止層を示す断面図である。
【図５】 データラインを覆う電荷収集電極を有するセ
ンサアレイを示す概略配置図である。
【図６】 図５に示すセンサアレイを線６−６に沿って
切った断面図である。
【図７】 それぞれ部分的にデータラインと重複する隣
接する電荷収集電極を有するセンサアレイを示す概略配
置図である。
【図８】 図７に示すセンサアレイを線８−８に沿って
切った断面図である。
【図９】 センサアレイの幾つかの実施形態について、
誘電率と厚さとの関係を図示するグラフである。
【図１０】 電荷収集電極とデータラインとの間の容量
結合を減少させる固定電位グリッドを有するセンサアレ
イを示す概略配置線図である。
【図１１】 図１０に示すセンサアレイを線１１−１１
に沿って切った断面を示す図である。
【符号の説明】
１０ セル回路構成、１２，５０，６０，１００，１０
２，１２０，１２２電荷収集電極、１４ フォトダイオ
ード、１６ 蓄積キャパシタ、１８，２８キャパシタ、
２０，５２，６２，１０４，１２４，１８０ データラ
イン、２２スイッチング素子、２４，１８２ 走査ライ
ン、２６ データリード、３０結合防止層、５４，１１
０，１３０ 誘電層、７０，１９０ 第一絶縁副層、７
２，１９２ 第二絶縁副層、７４ 固定電位副層、７６
固定電位回路構成、１６０，１６２，１６４ しきい
値曲線、１７０ 固定電位グリッド、１７２ パッド、
１７４ 回路構成、１８４ トランジスタ領域、１９４
輪郭導電層。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 27/14 Ｈ０１Ｌ 27/14 Ｃ Ｈ０４Ｎ 5/335 Ｋ

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 Ｍ本のデータラインを備え、Ｍは２以上
    であり、また前記Ｍ本のデータラインのそれぞれに対し
    て、多数のセルを備えるアレイ回路構成を有する形式の
    改良センサアレイであって、前記各セルは前記データラ
    インに接続されるセル回路構成を備え、ｍ番目の前記デ
    ータラインに沿う前記各セルの前記セル回路構成は、 刺激を受け取るためおよび受け取った前記刺激の測度を
    示す電気信号を与えるためのセンシング素子を備え、 前記センシング素子は電荷収集電極を含み、 前記セル回路構成は、さらに、 ｍ番目の前記データラインと前記電荷収集電極のデータ
    リードとを接続し、前記センシング素子からの前記電気
    信号をｍ番目の前記データラインに与えるためのスイッ
    チング素子を備え、 一組の前記各電荷収集電極は、それぞれひとつの前記デ
    ータラインと重複する重複領域を有し、また、 各前記重複領域においては、前記電荷収集電極と当該電
    荷収集電極が重複する前記データラインとの間に結合防
    止層が設けられ、 前記結合防止層は、前記電荷収集電極と前記データライ
    ンとの間の容量結合を、クロストークが２％以下である
    しきい値レベル未満に減少させること、 を特徴とする改良センサアレイ。
  2. 【請求項２】 請求項１に記載の改良センサアレイにお
    いて、前記結合防止層が、容量結合を前記しきい値未満
    に減少させるために十分である低い誘電率と十分な厚さ
    とを有することを特徴とする改良センサアレイ。
  3. 【請求項３】 請求項１に記載の改良センサアレイにお
    いて、前記結合防止層は、前記データラインに対向する
    第一面および前記電荷収集電極に対向する第二面を有
    し、前記結合防止層は、 前記第一面の側にある第一絶縁下位層と、 前記第二面の側にある第二絶縁下位層と、 前記第一絶縁副層と前記第二絶縁副層との間にある導電
    性物質よりなる固定電位下位層とを備え、 前記改良センサアレイは、さらに、 前記固定電位下位層を固定電位に保持するために前記固
    定電位下位層に電気的に接続される固定電位回路構成を
    備えることを特徴とする改良センサアレイ。
  4. 【請求項４】 請求項１に記載の改良センサアレイにお
    いて、前記結合防止層は前記データラインの上にあり、
    また前記電荷収集電極は前記結合防止層の上にあること
    を特徴とする改良センサアレイ。
  5. 【請求項５】 請求項１に記載の改良センサアレイにお
    いて、前記一組をなす前記電荷収集電極のひとつが、ひ
    とつの前記データラインの幅全体に重複することを特徴
    とする改良センサアレイ。
  6. 【請求項６】 請求項１に記載の改良センサアレイにお
    いて、両方とも前記一組に属する二つの隣接する前記電
    荷収集電極が、それぞれ、それらの間のひとつの前記デ
    ータラインの一部に重複することを特徴とする改良セン
    サアレイ。
  7. 【請求項７】 回路構成を形成することができる表面を
    有する基板と、 前記基板の前記表面に形成されるアレイ回路構成と、を
    備え、 前記アレイ回路構成はＭ本のデータラインを備え、Ｍは
    ２以上であり、 前記アレイ回路構成は、さらに、前記Ｍ本のデータライ
    ンのそれぞれに対して、多数のセルを備え、 前記各セルは前記データラインに接続されるセル回路構
    成を有し、 ｍ番目の前記データラインに沿う前記各セルの前記セル
    回路構成は、刺激を受け取るためおよび受け取った前記
    刺激の測度を示す電気信号を与えるためのセンシング素
    子を備え、 前記センシング素子は電荷収集電極を備え、 また、前記セル回路構成は、ｍ番目の前記データライン
    と前記電荷収集電極のデータリードとを電気的に接続し
    前記センシング素子からの前記電気信号をｍ番目の前記
    データラインに与えるためのスイッチング素子を備え、 また、前記アレイ回路構成は、前記電荷収集電極と前記
    データラインとの間に結合防止層を備え、 前記結合防止層は、６．０未満の誘電率および１．５μ
    ｍを超える厚さを有し、前記誘電率は十分に低く、また
    前記厚さは十分に大きいので、前記結合防止層は、前記
    電荷収集電極と前記データラインとの間の容量結合を、
    クロストークが許容できないレベルであるしきい値レベ
    ル未満に減少させること、 を特徴とする装置。
  8. 【請求項８】 請求項７に記載の装置であって、前記誘
    電率が４．０以下であることを特徴とする装置。
  9. 【請求項９】 請求項８に記載の装置であって、前記結
    合防止層が少なくとも３μｍの厚さであり、また前記誘
    電率が３．０以下であることを特徴とする装置。
  10. 【請求項１０】 請求項９に記載の装置であって、前記
    結合防止層が少なくとも１０μｍの厚さであることを特
    徴とする装置。
  11. 【請求項１１】 請求項７に記載の装置であって、前記
    結合防止層がベンゾシクロブテンよりなる層であること
    を特徴とする装置。
  12. 【請求項１２】 請求項１１に記載の装置であって、前
    記誘電率が約２．７であることを特徴とする装置。
  13. 【請求項１３】 回路構成を形成することができる表面
    を有する基板と、 前記基板の前記表面に形成されるアレイ回路構成と、を
    備え、 前記アレイ回路構成はＭ本のデータラインを備え、Ｍは
    ２以上であり、 前記アレイ回路構成は、さらに、前記Ｍ本のデータライ
    ンのそれぞれに対して、多数のセルを備え、 前記各セルは前記データラインに接続されるセル回路構
    成を有し、 ｍ番目のデータラインに沿う前記各セルの前記セル回路
    構成は、刺激を受け取るためおよび受け取った前記刺激
    の測度を示す電気信号を与えるためのセンシング素子を
    備え、 前記センシング素子は電荷収集電極を備え、 また、前記セル回路構成は、ｍ番目の前記データライン
    と前記電荷収集電極のデータリードとを電気的に接続し
    前記センシング素子からの前記電気信号をｍ番目の前記
    データラインに与えるためのスイッチング素子を備え、 また、該アレイ回路構成は、前記電荷収集電極に対向す
    る第一面および前記データラインに対向する第二面を有
    する結合防止層を備え、 前記結合防止層は、前記電荷収集電極と前記データライ
    ンとの間にあり、前記結合防止層は、 前記結合防止層の第一面の側にある第一絶縁下位層と、 前記結合防止層の第二面の側にある第二絶縁下位層と、 前記第一絶縁下位層と前記第二絶縁下位層との間にある
    導電物質よりなる固定電位下位層とを備え、 固定電位回路構成は、前記固定電位下位層に電気的に接
    続され、前記固定電位下位層を固定電位に保持し、 前記固定電位下位層によって、前記電荷収集電極と前記
    データラインとの間の容量結合が、クロストークが許容
    できないレベルであるしきい値レベル未満に減少される
    ことを特徴とする装置。
  14. 【請求項１４】 請求項１３に記載の装置であって、前
    記電荷収集電極が第一導電層内にあり、前記第一導電層
    は前記結合層の上にあり、前記結合層は前記データライ
    ンの上にあることを特徴とする装置。
  15. 【請求項１５】 請求項１３に記載の装置であって、前
    記固定電位下位層がグリッドを形成するようにパターニ
    ングされた層であることを特徴とする装置。
  16. 【請求項１６】 請求項１３に記載の装置であって、前
    記固定電位下位層がアルミニウムよりなることを特徴と
    する装置。
  17. 【請求項１７】 請求項１３に記載の装置であって、前
    記固定電位下位層がクロムよりなることを特徴とする装
    置。
JP9154864A 1996-06-20 1997-06-12 データラインと電荷収集電極との間に結合防止層を有するセンサアレイ Pending JPH10123253A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/667,198 1996-06-20
US08/667,198 US5770871A (en) 1996-06-20 1996-06-20 Sensor array with anticoupling layer between data lines and charge collection electrodes

Publications (1)

Publication Number Publication Date
JPH10123253A true JPH10123253A (ja) 1998-05-15

Family

ID=24677224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9154864A Pending JPH10123253A (ja) 1996-06-20 1997-06-12 データラインと電荷収集電極との間に結合防止層を有するセンサアレイ

Country Status (4)

Country Link
US (1) US5770871A (ja)
EP (1) EP0814515B1 (ja)
JP (1) JPH10123253A (ja)
DE (1) DE69739700D1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003529425A (ja) * 2000-03-30 2003-10-07 ゼネラル・エレクトリック・カンパニイ マトリックス・アドレス式イメージング・パネル内の局所容量性結合を使用した自動照射制御のための方法及び装置
JP2009175083A (ja) * 2008-01-28 2009-08-06 Fujifilm Corp 放射線画像検出装置およびその製造方法
US8368027B2 (en) 2008-07-01 2013-02-05 Canon Kabushiki Kaisha Radiation detection apparatus and radiographic imaging system

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6124606A (en) * 1995-06-06 2000-09-26 Ois Optical Imaging Systems, Inc. Method of making a large area imager with improved signal-to-noise ratio
US5641974A (en) * 1995-06-06 1997-06-24 Ois Optical Imaging Systems, Inc. LCD with bus lines overlapped by pixel electrodes and photo-imageable insulating layer therebetween
US6239702B1 (en) 1998-03-10 2001-05-29 Raytheon Company Electromagnetic energy detection
US6395586B1 (en) * 1999-02-03 2002-05-28 Industrial Technology Research Institute Method for fabricating high aperture ratio TFT's and devices formed
DE19922650A1 (de) * 1999-05-18 2000-11-23 Philips Corp Intellectual Pty Sensormatrix
US6266391B1 (en) * 1999-08-31 2001-07-24 General Electric Company Artifact compensation system for matrix-addressed x-ray imaging panel
US6617561B1 (en) 2000-03-09 2003-09-09 General Electric Company Low noise and high yield data line structure for imager
FR2814281B1 (fr) * 2000-09-19 2003-08-29 Thomson Lcd Matrice active tft pour capteur optique comportant une couche semi-conductrice photosensible, et capteur optique comportant une telle matrice
US7145152B2 (en) * 2003-10-14 2006-12-05 General Electric Company Storage capacitor design for a solid state imager
EP1761954A1 (en) * 2004-06-18 2007-03-14 Koninklijke Philips Electronics N.V. X-ray image detector
US7615731B2 (en) * 2006-09-14 2009-11-10 Carestream Health, Inc. High fill-factor sensor with reduced coupling

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4621275A (en) * 1983-04-30 1986-11-04 Matsushita Electric Industrial Co., Ltd. Solid-state imaging device
DE4227096A1 (de) * 1992-08-17 1994-02-24 Philips Patentverwaltung Röntgenbilddetektor
GB9414639D0 (en) * 1994-07-20 1994-09-07 Philips Electronics Uk Ltd An image detector
US5600155A (en) * 1995-01-03 1997-02-04 Xerox Corporation Array with metal scan lines controlling semiconductor gate lines
US5557534A (en) * 1995-01-03 1996-09-17 Xerox Corporation Forming array with metal scan lines to control semiconductor gate lines
WO1997005505A1 (en) * 1995-07-31 1997-02-13 Litton Systems Canada Limited Flat panel detector for radiation imaging with reduced electronic noise
US5610404A (en) * 1995-09-05 1997-03-11 General Electric Company Flat panel imaging device with ground plane electrode

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003529425A (ja) * 2000-03-30 2003-10-07 ゼネラル・エレクトリック・カンパニイ マトリックス・アドレス式イメージング・パネル内の局所容量性結合を使用した自動照射制御のための方法及び装置
JP2009175083A (ja) * 2008-01-28 2009-08-06 Fujifilm Corp 放射線画像検出装置およびその製造方法
US8368027B2 (en) 2008-07-01 2013-02-05 Canon Kabushiki Kaisha Radiation detection apparatus and radiographic imaging system

Also Published As

Publication number Publication date
EP0814515B1 (en) 2009-12-16
EP0814515A3 (en) 1998-12-02
DE69739700D1 (de) 2010-01-28
US5770871A (en) 1998-06-23
EP0814515A2 (en) 1997-12-29

Similar Documents

Publication Publication Date Title
US6797961B2 (en) X-ray detector and method of fabricating the same
US6665374B2 (en) Active matrix substrate, method of manufacturing same, and flat-panel image sensor
US6423973B2 (en) X-ray image sensor and method for fabricating the same
JP4753516B2 (ja) 放射線イメージャ用構造及び、放射線イメージャを製造する方法
US5648674A (en) Array circuitry with conductive lines, contact leads, and storage capacitor electrode all formed in layer that includes highly conductive metal
KR100577410B1 (ko) 엑스레이 영상 감지소자 및 그 제조방법
US7932500B2 (en) Radiation image detection method and apparatus
JPH10123253A (ja) データラインと電荷収集電極との間に結合防止層を有するセンサアレイ
US6407393B1 (en) X-ray image sensor and method for fabricating the same
US6340818B1 (en) Two-dimensional image detector
EP2023163A2 (en) Image detecion device
KR100443902B1 (ko) 엑스레이 영상 감지소자 및 그 제조방법
KR100463337B1 (ko) 엑스레이영상감지소자및그제조방법
JP4347427B2 (ja) センサアレイデータライン読み出しにおけるクロストークを減少するセンサアレイ及びその操作方法
US6600157B2 (en) Semiconductor device, and radiation detection device and radiation detection system having same
WO1999018614A1 (en) Prevention of photoelectric conversion layer contamination in an imaging device
US6384461B1 (en) Dual dielectric structure for suppressing lateral leakage current in high fill factor arrays
US20050082492A1 (en) Image detector with tandem-gate TFT
US7161640B2 (en) Shield junction thin film transistor structure
WO2001067519A1 (en) Low noise and high yield data line structure for imager
KR20090044471A (ko) 엑스레이 영상감지소자 및 그 제조방법
JP2000114534A (ja) 光電変換装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040609

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040609

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070904

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071204

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071207

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071225

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071228

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080204

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080207

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080501