JPH10116176A - オブジェクト参照メモリマッピング - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 メモリへのアクセス動作の総数およびその所
要時間を低減してシステムを高速化する、新しい方法お
よび装置を提供する。 【解決手段】 ディスプレイ装置上に表示可能なオブジ
ェクトを表す情報を格納する方法であって、第一のオブ
ジェクト点を決定するステップと、当点に対応する第一
のメモリセグメント位置をマークするステップであっ
て、オブジェクト上の次のオブジェクト点を決定するた
めに、第１のオブジェクト点に関して所定の移動パスに
沿ってオブジェクトを増分移動するステップと、次のオ
ブジェクト点に対応する次のメモリセグメント位置をマ
ークするステップであって、第１のオブジェクト点と次
のオブジェクト点との間の増分移動における差分を決定
するステップと、当差分に従って、メモリのメモリセグ
メント部分の寸法を規定するステップと、を包含する方
法。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、広義には、コンピ
ュータグラフィックスに関し、より具体的には、グラフ
ィックオブジェクトのメモリマッピングが最適化され
た、多次元グラフィックスシステムのための信号処理方
法に関する。

【０００２】

【従来の技術】ますます高速の情報処理および読み出し
装置が利用可能になるにつれ、コンピュータグラフィッ
クスの利用および適用は、あらゆる種類のシステム環境
に対してどんどん増加している。これらの装置の動作速
度は、いまなお高優先の設計課題である。このことは、
グラフィックスシステム（なかでも３Ｄグラフィックス
システム）において特に当てはまる。このようなグラフ
ィックスシステムは、膨大な量のデータのための多大な
処理を必要とし、新製品や新規システムの開発、あるい
は新用途に用いられるグラフィックスシステムの設計に
おいて、データフロースピードが決定的に重要となる。

【０００３】コンピュータグラフィックスの分野におい
て、ポリゴンをピクセルグリッド上に描く方法は、数多
く存在する。ＧＵＩ(Graphical User Interfaces)、Ｃ
ＡＤ（Computer Aided Design)、および３Ｄコンピュー
タアニメーション等の多くの用途において、描画プリミ
ティブとしてポリゴンが用いられている。ほとんどのポ
リゴン描画技術においては、ポリゴンを、ポリゴンの稜
線(edges)とピクセルグリッドとに位置合わせする一連
の走査ラインに分解する。これらの方法をハードウェア
で実現する場合、ピクセルグリッドは一般にシーケンシ
ャルにアクセスされる。つまり、ＸＹピクセルにアクセ
スする度に、そのＸＹアドレスに基づいてピクセルグリ
ッドが更新される。１回のピクセル更新を行うためのセ
ットアップ時間が長いピクセルグリッドの場合、この方
法は、システム全体の時間的なボトルネックになり得
る。

【０００４】あらゆるデータおよび情報処理システム
（特に、コンピュータグラフィックスシステム）におい
て多くの時間が費やされるのは、メモリ上のある位置
（格納位置）のデータブロックにアクセスしてその情報
を処理し、処理した情報を、その後、アクセス、処理お
よび／または表示するために別の格納位置に送信する作
業である。新しいプロセッサの速度が高まり続けるにつ
れ、メモリ内のデータにアクセスしてメモリからデータ
を取出すのにかかるアクセス時間が、システム速度の観
点からますます重大なボトルネックになってきている。

【０００５】近年のソフトウェアアプリケーションに要
求される多量のグラフィックデータを処理するために
は、グラフィックスシステムは、より洗練された機能を
より短い時間内で行えなければならない。フルカラー、
シェーディング、テクスチャマッピング、および透過ブ
レンド(transparency blending) を用いて３次元オブジ
ェクトを描くソフトウェアの方法およびハードウェアの
実現については、いまなお改善の必要性がある。ラスタ
ディスプレイシステムの開発によって、グラフィックシ
ステムの総コストは劇的に低減され、その性能も劇的に
向上した。ラスタディスプレイシステムにおいては、そ
れぞれピクセル列からなる水平および垂直走査ラインの
組が、ピクセルアレイ（ピクセルグリッド）を形成して
スクリーン領域全体を表す。スクリーンは、比較的高速
にピクセルグリッド全体を走査してフリッカを可能な限
り減少させることができる陰極線管(CRT)あるいは液晶
ディスプレイ(LCD)等であることが好ましい。

【０００６】ピクセルデータは、好ましくは、ダイナミ
ックランダムアクセスメモリ(DRAM)を含むフレームバッ
ファに格納される。各ピクセルは、所望の解像度、色、
明るさ、および他の変数によって異なる１ビット以上の
ビットによって表される。典型的なディスプレイシステ
ムの場合、使用されるソフトウェアドライバおよびハー
ドウェアに応じて、複数の色を用いて、（これらに限定
されるものではないが）640×480、800×600、1024×76
8、1280×1024、あるいは他の組み合わせ等の様々なス
クリーン解像度で、スクリーンへの描画を行うことがで
きる。ビデオコントローラは、フレームバッファ内のピ
クセルデータを走査して、これを、スクリーンシステム
がスクリーン上に情報を表示するために必要な制御信号
へと変換する。ビデオコントローラは、各ピクセルを、
上から下、左から右にシーケンシャルに走査し、ピクセ
ルデータをスクリーン上の対応ピクセルの強度を表す値
に変換する。CRTを用いたカラーグラフィックスシステ
ムの場合、３本の別々のビーム（即ち、各原色毎に１
本）が制御される。各色に対応するピクセル値によっ
て、各ビームの強度が決まる。LCD装置にも、これと同
様のシステムが用いられる。各ピクセル値は、例えば、
24ビット（即ち、赤、緑および青の各原色毎に１バイト
（８ビット））で構成され得る。このバイト値によっ
て、各表示色の強度が決まる。

【０００７】メモリ内のピクセルグリッドは、線形アク
セスメモリ内の２次元空間を表す。線形アクセスメモリ
は、各メモリ位置（即ち、１次元空間）毎に、増加する
アドレスを有する。「Ｙ」パラメータにピッチ値を設け
ることによって（即ち、「Ｙ」の１増分に対して複数の
ピクセルグリッド位置が「Ｘ」に存在する）、１次元ア
ドレッシングで２次元空間を表すことが可能になる。こ
れにより、２次元的なＸＹピクセルグリッドへのアクセ
スから、線形アドレスを算出できる。ピクセルグリッド
に描画を行うほとんど全ての方法においては、上記の方
法を用いてピクセルグリッドへのアクセスが行われる。
メモリ内の最新の２次元ピクセルグリッドに基づいてポ
リゴンが描かれている時に、ＸＹマッピングが固定され
る。この時点以降は、そうでないことが示されない限
り、ピクセルグリッドは、線形アクセスメモリ内のピク
セルグリッドの固定２次元表記であると仮定される。

【０００８】ポリゴンは、描かれるポリゴンの交差部分
に対応する、ピクセルグリッド上の点の組として表現さ
れる。ほとんどのラインまたはポリゴンは、最終的にピ
クセルグリッドによって近似可能な連続関数で定義され
る。コンピュータグラフィックスにおけるポリゴンは、
一般に、ポリゴンの定義を頂点という境界条件に分解す
ることによって描画される。頂点は、ポリゴンの端点(e
nd points)をピクセルグリッドへと近似したものであ
る。これらの頂点は、つぎに、Ｘ方向への各Ｙ走査の組
へと分解される。各Ｙ走査は、ポリゴン内に含まれるＸ
方向上の各ピクセルに対してなされる。

【０００９】コンピュータグラフィックスアプリケーシ
ョンに限って言えば、画像を表すデータは、ピクセル式
(pixel-oriented)フレームバッファに格納される。ビデ
オバッファの基準フレームは、ピクセル値と、表示画像
を規定するピクセル特性に関する情報とを格納する、格
納位置マトリクスに対するゼロ点(zero point)である。
このゼロ点格納位置は、格納されたピクセルを含む画像
を表示するディスプレイスクリーン上のゼロ点ピクセル
位置に対応する。バッファ内のデータストリングあるい
はデータ列は、ディスプレイスクリーン上のピクセル列
に対応する。ディスプレイスクリーン上で画像がリフレ
ッシュされる際、ビデオメモリに格納されたデータライ
ンをそれぞれメモリからシーケンシャルに読出し、これ
をディスプレイ装置に転送して、対応するピクセルのシ
ーケンシャルなラインをディスプレイ上に埋めていく。
このようなアクセスおよび転送の度に、これに付随して
遅延時間が生じる。この遅延時間は、これまで比較的調
節が困難であった。なぜなら、格納プロセスが走査プロ
セスに対して固有の依存性を有する（即ち、走査ライン
内の画像定義データ第１ビットの格納位置に関わらず、
各ラインは、各ディスプレイ走査ライン内の最も左側の
ピクセルから格納されていく）からである。この関係の
ために、１回のスクリーン表示に必要な固定回数のスク
リーン走査は、必然的に、それに相当する固定回数のア
クセスおよびそれに付随する遅延を伴っていた。

【００１０】現在用いられている方法によれば、各走査
ラインのピクセルグリッド上への描画は、ピクセルグリ
ッドへの一連のＸＹアクセスとして行われる。ピクセル
が１つ形成される度に、そのピクセルは、シーケンシャ
ルにピクセルグリッドに書き出される。ポリゴンをピク
セルグリッドに描画する上記方法を用いれば、ピクセル
グリッドへのアクセス回数は、ピクセルグリッド上への
ポリゴンの表示図形に含まれるピクセル数と同じであ
る。ピクセルグリッドへのシーケンシャルアクセスを行
うためのアクセス時間が比較的長いメモリサブシステム
の場合、ピクセルあたりのアクセス時間によって、ある
時間間隔内に描画されるポリゴンの数が制約され得る。
多くのメモリサブシステムにおいては、アクセス時間は
長いが、最初のアクセスが行われた後にバースト的に後
続アクセスを行えることによってこれを補償している。

【００１１】

【発明が解決しようとする課題】従って、一回のアクセ
スで描画されるピクセル数を増やすことによって、必要
なアクセス動作の総数およびその所要時間を低減してシ
ステムを高速化する、新しい方法が必要とされている。
また、処理データ数および情報転送効率を最大化できる
（すなわち、１回の走査でアクセスされる有用なデータ
の割合を最大化できる）改良された方法および装置が必
要とされている。

【００１２】本発明の目的は、メモリへのアクセス動作
の総数およびその所要時間を低減してシステムを高速化
し、また、処理データ数および情報転送効率を最大化す
る、新しい方法および装置を提供することである。

【００１３】

【課題を解決するための手段】本発明による方法は、デ
ィスプレイ装置上に表示可能なオブジェクトを表す情報
を格納する方法であって、メモリに格納するべきオブジ
ェクト上の第１のオブジェクト点を決定するステップ
と、メモリのメモリセグメント部分の中の第１のメモリ
セグメント位置をマークするステップであって、第１の
メモリセグメント位置は第１のオブジェクト点に対応す
る、ステップと、オブジェクト上の次のオブジェクト点
を決定するために、第１のオブジェクト点に関して所定
の移動パスに沿ってオブジェクトを増分移動するステッ
プと、メモリのメモリセグメント部分の中の次のメモリ
セグメント位置をマークするステップであって、次のメ
モリセグメント位置は次のオブジェクト点に対応するス
テップと、第１のオブジェクト点と次のオブジェクト点
との間の移動パスに沿った増分移動における差分を決定
するステップと、第１のオブジェクト点と次のオブジェ
クト点との間の移動パスに沿った増分移動における差分
に従って、メモリのメモリセグメント部分の寸法を規定
するステップと、を包含する方法であって、そのことに
より上記目的が達成される。

【００１４】ある実施形態では、第１のオブジェクト点
と任意の次のオブジェクト点との間の増分移動における
差分が、メモリの所定のメモリセグメント部分未満であ
る間は、増分移動するステップを反復する。

【００１５】ある実施形態では、増分移動するステップ
は、直前の次のオブジェクト点に関して反復的に行われ
る。

【００１６】ある実施形態では、増分移動するステップ
は、所定のパターンに従って行われる。

【００１７】ある実施形態では、所定のパターンは、交
互の垂直移動および水平移動に包含される。

【００１８】ある実施形態では、第１および次のオブジ
ェクト点は、オブジェクトの稜線上に位置する。

【００１９】ある実施形態では、垂直移動および水平移
動のそれぞれは、メモリのメモリセグメント部分の中の
あるビットに関連する。

【００２０】ある実施形態では、所定のパターンは、オ
ブジェクトのスロープ特性に関連する。

【００２１】ある実施形態では、メモリセグメント部分
は、SRAMメモリを包含する。

【００２２】本発明の記憶媒体は、機械可読符号を有す
る記憶媒体であって、記憶媒体は読取り装置に選択的に
結合され、読取り装置は処理回路部に結合され、読取り
装置は、機械可読符号を読取ってその符号を表すプログ
ラム信号を選択的に提供することができ、プログラム信
号は、メモリに格納するべきオブジェクト上の第１のオ
ブジェクト点を決定するステップと、メモリのメモリセ
グメント部分の中の第１のメモリセグメント位置をマー
クするステップであって、第１のメモリセグメント位置
は第１のオブジェクト点に対応する、ステップと、オブ
ジェクト上の次のオブジェクト点を決定するために、第
１のオブジェクト点に関して所定の移動パスに沿ってオ
ブジェクトを増分移動するステップと、メモリのメモリ
セグメント部分の中の次のメモリセグメント位置をマー
クするステップであって、次のメモリセグメント位置は
次のオブジェクト点に対応する、ステップと、第１のオ
ブジェクト点と次のオブジェクト点との間の移動パスに
沿った増分移動における差分を決定するステップと、第
１のオブジェクト点と次のオブジェクト点との間の移動
パスに沿った増分移動における差分に従って、メモリの
メモリセグメント部分の寸法を規定するステップと、を
実行することによって、処理回路部が、ディスプレイ装
置上に描画可能なオブジェクトを表す情報を格納するこ
とを可能にする、記憶媒体であり、そのことにより上記
目的が達成される。

【００２３】ある実施形態では、第１のオブジェクト点
と任意の次のオブジェクト点との間の増分移動における
差分が、メモリの所定のメモリセグメント部分未満であ
る間は、増分移動するステップを反復する。

【００２４】ある実施形態では、増分移動するステップ
は、直前の次のオブジェクト点に関して反復的に行われ
る。

【００２５】ある実施形態では、増分移動するステップ
は、所定のパターンに従って行われる。

【００２６】ある実施形態では、所定のパターンは、交
互の垂直移動および水平移動に包含される。

【００２７】ある実施形態では、第１および次のオブジ
ェクト点は、オブジェクトの稜線上に位置する。

【００２８】ある実施形態では、垂直移動および水平移
動のそれぞれは、メモリのメモリセグメント部分の中の
あるビットに関連する。

【００２９】ある実施形態では、所定のパターンは、オ
ブジェクトのスロープ特性に関連する。

【００３０】ある実施形態では、メモリセグメント部分
は、SRAMメモリを包含する。

【００３１】本発明によるグラフィックスステーション
は、メインバスと、ディスプレイ装置と、グラフィック
スサブシステムとを備えたコンピュータシステムを含
む、コンピュータを利用したグラフィックスステーショ
ンであって、グラフィックスサブシステムは、メインバ
スとディスプレイ装置とに接続されるグラフィックス処
理装置を備え、グラフィックスサブシステムは、グラフ
ィックス処理装置に結合されるグラフィックスメモリを
さらに含み、グラフィックスサブシステムは、メモリに
格納するべきオブジェクト上の第１のオブジェクト点を
決定するステップと、メモリのメモリセグメント部分の
中の第１のメモリセグメント位置をマークするステップ
であって、第１のメモリセグメント位置は第１のオブジ
ェクト点に対応するステップと、オブジェクト上の次の
オブジェクト点を決定するために、第１のオブジェクト
点に関して所定の移動パスに沿ってオブジェクトを増分
移動するステップと、メモリのメモリセグメント部分の
中の次のメモリセグメント位置をマークするステップで
あって、次のメモリセグメント位置は次のオブジェクト
点に対応するステップと、第１のオブジェクト点と次の
オブジェクト点との間の移動パスに沿った増分移動にお
ける差分を決定するステップと、第１のオブジェクト点
と次のオブジェクト点との間の移動パスに沿った増分移
動における差分に従って、メモリのメモリセグメント部
分の寸法を規定するステップと、を実行することによっ
て、ディスプレイ装置上に描画するべきオブジェクトを
表す情報を格納および処理することが選択的に可能であ
る、グラフィックスステーションであり、そのことによ
り上記目的が達成される。

【００３２】ある実施形態では、第１のオブジェクト点
と任意の次のオブジェクト点との増分移動における差分
が、メモリの所定のメモリセグメント部分未満である間
は、増分移動するステップを反復する。

【００３３】ある実施形態では、増分移動するステップ
は、直前の次のオブジェクト点に関して反復的に行われ
る。

【００３４】ある実施形態では、増分移動するステップ
は、所定のパターンに従って行われる。

【００３５】ある実施形態では、所定のパターンは、交
互の垂直移動および水平移動に包含される。

【００３６】ある実施形態では、第１および次のオブジ
ェクト点は、オブジェクトの稜線上に位置する。

【００３７】ある実施形態では、垂直移動および水平移
動のそれぞれは、メモリのメモリセグメント部分の中の
あるビットに関連する。

【００３８】ある実施形態では、所定のパターンは、オ
ブジェクトのスロープ特性に関連する。

【００３９】ある実施形態では、メモリセグメント部分
は、SRAMメモリを包含する。

【００４０】以下に作用を説明する。高速メモリを複数
のメモリセグメントに最適に分割する方法およびシステ
ムが提供される。各セグメントは、ディスプレイ装置上
に描画可能なグラフィックスオブジェクトの形状に関連
付けられる。この方法は反復的に行われ、さらなる処理
のためにオブジェクト全体がセグメント化されるまで、
オブジェクト参照最小メモリセグメントの決定を継続的
に行う。

【００４１】

【発明の実施の形態】添付の図面を参照しながら、好適
な実施形態についての以下の詳細な説明を考慮すること
により、本発明がより良く理解される。

【００４２】本願に開示される実施形態によれば、高速
シーケンシャルアクセスのメモリを用いて、ポリゴンの
ある部分が描画される。どのピクセルを高速シーケンシ
ャルアクセスメモリからピクセルグリッドに書き込むか
を決定するために、ピクセル書き込みマスクを用いる。
これにより、ピクセルグリッドメモリを２次元的にバー
スト的にアクセスすることが可能になる。開示される方
法を用いて、処理中のポリゴンのどの部分を高速シーケ
ンシャルアクセスメモリ（またはスクラッチパッドメモ
リ）に書き込んで適合させるべきかを決定する。そうし
て、スクラッチパッドメモリは、書き込むべきピクセル
で満たされる。ポリゴンの描画中、スクラッチパッドメ
モリは、ピクセルグリッドのように固定的なＸＹマッピ
ングを有さず、描画するべきポリゴンの部分的なブロッ
クに基づいて変化する。これにより、そのポリゴンにつ
いて、幅および高さが異なるブロックを書き込むことが
可能になる。このポリゴン描画方法は走査ライン法であ
るが、スクラッチパッドメモリに適合可能なブロックサ
イズに応じてＹ方向寸法が１つ以上の増分に分割され
る。各ピクセルはピクセルグリッドに書き込まれるかの
ようにスクラッチパッドメモリに書き込まれ、スクラッ
チパッドに書き込まれるピクセルを、ピクセル書き込み
マスクを用いて記録する。あるブロックがＹ方向につい
て埋め尽くされる（即ち、限界に達する）と、そのブロ
ックはピクセルグリッドに転送される。ピクセル書き込
みマスクを用いて、どのピクセルを書き込むかを決定す
る。これにより、そのピクセルグリッドを有するメモリ
サブシステムはバーストモードに維持され、メモリバン
ド幅が最適化される。

【００４３】本願で開示される実施例の場合、スクラッ
チパッドメモリとして、128バイトのSRAMがチップ上に
設けられ得る。ピクセルグリッドはＸＹマップであり、
フレームバッファ内に配置され得る。スクラッチパッド
メモリには、４つの「２」のべき乗のピッチ、すなわ
ち、Ｘ×Ｙ＝「１×128」、「２×64」、「４×32」お
よび「８×16」がある。ピクセルグリッドマッピング
は、メモリ制御装置のメモリマッピングモードに依存す
る。１ビットのピクセル書き込みマスクを用いて、書き
込むべきピクセルを決定する。スクラッチパッドメモリ
は、ピクセルフォーマット毎のバイト数に基づいて再構
成することができる。

【００４４】図１を参照して説明する。典型的なコンピ
ュータシステムあるいはワークステーション101におい
て、上記の様々な方法を用いることができる。本発明に
使用可能なワークステーションの典型的なハードウェア
構成は、図に示すような、従来型マイクロプロセッサ等
の中央処理装置(CPU)103、および、システムバス105を
介して相互接続される多くのその他の装置を含む。バス
105は、他のワークステーションあるいはネットワーク
等にさらに接続する拡張部分121を含み得る。図１に示
すワークステーションは、システムランダムアクセスメ
モリ(RAM)109およびシステムリードオンリーメモリ(RO
M)107を含む。システムバス105は、典型的には、ユーザ
インターフェースアダプタ115を介してキーボード装置1
11およびマウス（あるいは他のポインティングデバイ
ス）113にも接続される。ユーザインターフェースアダ
プタ115を介して、タッチスクリーン装置（図示せず）
等の他のユーザインターフェース装置もシステムバス10
5に接続され得る。また、図示されるように、グラフィ
ックス装置117は、システムバス105と、モニタすなわち
ディスプレイ装置119との間に接続される。本発明が実
施されるワークステーションあるいはコンピュータシス
テム101は、その多くの部分が当該分野において公知で
あり、これを構成する電子部品および回路もまた、当業
者には公知である。したがって、本発明に通底する概念
の理解および正確な把握のため、あるいは、本発明の教
示内容のあいまいな理解および逸脱を防ぐために、図１
に示さない回路の詳細について、上述のような、必要と
思われる範囲以上に説明をつけることはしない。

【００４５】図２において、システムバス105は、グラ
フィックス装置あるいはサブシステム117に接続されて
いる。グラフィックス装置117は、例えば、グラフィッ
クスプロセッサ201を含み得る。グラフィックスプロセ
ッサ201は、ローカルフレームバッファ装置203からの情
報あるいはデータの処理、送信および受信を行うように
構成されている。フレームバッファ装置203はフレーム
表示情報を有する。このフレーム表示情報は、ディスプ
レイ装置119に接続されるグラフィックスプロセッサ201
によってアクセスされる。ディスプレイ装置119は、フ
レームバッファ203に格納された情報をグラフィックス
プロセッサ201によって処理したグラフィックス表示を
提供し得る。本実施例で示されるグラフィックスプロセ
ッサ201はシステムCPU 103とは別に設けられている。し
かし、本発明は、グラフィックスプロセッサを別途設け
る場合に限定されるものではなく、本明細書中に教示さ
れる方法を、単一システムCPUあるいは他のより大きな
システムチップ（集積回路）において、またはその一部
として実施するシステムをも含むものである。

【００４６】図３に示されるように、本願に開示される
方法は、ステップ301のポリゴン描画コマンドによって
開始される。ポリゴン描画コマンドは、描画するポリゴ
ンのさまざまなスロープや頂点や点などの、描画するポ
リゴンに関するある特定の情報を参照する。次に、プロ
セスはステップ303に進み、ＸＹ高速メモリセグメント
サイズが決定される。このプロセスについては、後に、
図４〜図８を参照しながらより詳細に説明する。ここで
は、以下のようにだけ触れておく。セグメントサイズを
決定するステップによって高速メモリの利用効率が最適
化され、これにより、高速シーケンシャルアクセスを用
いてポリゴンのある部分を描画し、ピクセル書き込みマ
スクを用いてどのピクセルを高速シーケンシャルアクセ
スメモリからピクセルグリッドあるいはフレームバッフ
ァに書き込んで、ディスプレイ装置のスクリーン上に表
示するかを決定する。

【００４７】ステップ303のセグメントサイズの決定に
引き続いて、ステップ305において、たとえばSRAM等の
高速シーケンシャルメモリにセグメントを書き込む。本
実施例においては、SRAMは、グラフィックスチップ内に
組み込まれているが、システムあるいは他のチップ外の
SRAMを用いてもよいことが理解される。本願の開示にお
いて、用語「SRAM」、「高速メモリ」および「高速シー
ケンシャルアクセスメモリ」は、いずれも、本実施例の
グラフィックスサブシステムプロセッサ201に含まれ
る、いわゆる「スクラッチパッドメモリ」の意味で用い
られており、これらは置き換えても同意である。ステッ
プ305においてセグメントをスクラッチパッドメモリに
書き込んだ後、ステップ307において、図10を参照して
以下に詳述するようにセグメントを格納する。セグメン
ト格納ステップ307に続き、ステップ309において、ポリ
ゴン描画コマンドに対するポリゴンの描画が完了したか
どうかを判定する。最後のセグメントを格納した後、セ
グメント化されていない部分がポリゴンにまだ残ってい
る場合、プロセスは、セグメント化サイズ決定ステップ
の先頭303に戻り、次に描くポリゴンのセグメント片を
決定する。この反復的なプロセスは、描画するべきポリ
ゴン全体がセグメント化されて、ステップ309において
ポリゴン完了判定が真の結果を返すまで継続される。こ
の時、ディスプレイ装置119上に表示される特定の画像
フレームに描画するべきポリゴンがもう他にないかどう
かの判定が行われる。描画するべきポリゴンがまだ他に
も存在する場合、プロセスは初めのステップに戻り、ポ
リゴン描画ステップ301において、次のポリゴンの描画
を行う。特定のフレーム画像の全てのポリゴンがステッ
プ305において描画され、また、ステップ307において格
納され、かつ、ステップ311において、もうそれ以上描
画するべきポリゴンがないと判定された場合、ステップ
313において、部分的オブジェクトメモリマッピングプ
ロセスは終了する。

【００４８】図４に、セグメントサイズ決定（あるい
は、オブジェクトセグメント化）ステップ303をより詳
細に示す。図４のセグメント化プロセスをより完全に理
解するために、図５〜図８も参照しながら説明を行う。
図５は、スクリーン走査プロセスを示す。本実施例の場
合、スクリーン走査プロセスにおいて、１本あるいは複
数の電子ビームを用いて、CRTスクリーン503の一端501
から他端502に向かって、走査ライン504に沿って走査を
行う。図５には、表示中のポリゴン500（本実施例で
は、三角形）が示されている。便宜上、交点ピクセル50
7および509は、ラスタ走査ストローク505とポリゴンあ
るいは三角形500との交点として、拡大して図示されて
いる。三角形500は、メイン基点(main base point)51
6、「最高(top)」点514および頂点512を有する。三角形
500の「第１の対向スロープ」すなわち辺508上にある点
507と、三角形500の「メインスロープ」510上にある点5
09とにおいて、ラスタ走査505が三角形500と交差してい
る。三角形500の他方のスロープを「第２の対向スロー
プ」511と呼ぶ。一般にグラフィックスの用語では、例
えば三角形のプリミティブエレメントを参照する場合、
「メインスロープ」は、オブジェクト（例えば、三角形
500）の垂直寸法全体にわたって延び、最長の垂直成分
を有する辺として定義される。メインスロープの底(bot
tom)あるいは基部にある点516は、「基点（base poin
t）」と呼ばれる。「対向」スロープは、「メインスロ
ープ」に対向する辺であり、本明細書中では、ディスプ
レイの上から下に向かって、順に、「第１の対向スロー
プ」508および「第２の対向スロープ」511と呼ぶ。一般
に、フレームバッファメモリは、任意の瞬間に表示され
ている各画像フレームのピクセル情報を全て含んでい
る。この情報は、例えば、書き込まれた(filled-in)あ
るいはソリッドなドットピクセルの全て、および、ブラ
ンクピクセル(blank pixel)の全てを含んでいる。フレ
ーム表示情報を処理する場合、特に、そのような処理が
多いグラフィックスシステムにおいては、図５に示され
るフレーム情報格納方法は、処理を行うには非効率かつ
かさ高くなると考えられる。本明細書中に記載されるセ
グメント化プロセスは、オブジェクト情報格納プロセス
を有効に高効率化し、このような情報のアクセスおよび
処理を大幅に高速化するものと考えられる。

【００４９】図６に、128ビットSRAMのための数個の異
なるレイアウトあるいは参照オリエンテーション(refer
ence orientation)を示す。以下の記載において、ピク
セル被覆パターンは、メモリ位置および対応メモリ構成
に相当する様々な形状に構成される。また、説明の便宜
上、最小メモリ単位の意味で用語「ビット」を、およ
び、最小画素単位の意味で用語「ピクセル」を用いる。
第１のオリエンテーション601において、メモリは、高
さ１ビット×長さ128ビットで構成される。別のオリエ
ンテーション603は、高さ２ビット×長さ64ビットで構
成されている。その他のオリエンテーション605、607お
よび609は、それぞれ、高さ４ビット×長さ32ビット、
高さ32ビット×長さ４ビット、高さ128ビット×長さ１
ビットの構成を示す。128ビットメモリのレイアウトあ
るいはオリエンテーションに応じて、表示されるオブジ
ェクトの様々な領域を「被覆」できることが理解され
る。図７に示されるように、ポリゴン701が表示スクリ
ーン703上にある。表示スクリーン703は、スクリーン上
のピクセルを構成する情報ビットを有する。通常、ディ
スプレイシステムのフレームバッファは、上記のよう
に、表示スクリーン上の相対ピクセル位置と、対応する
ピクセルの内容または実体を含む（あるいは構成する）
ビットのメモリ内の位置とが対応するように構成され
る。図７に示されるように、ポリゴン701に関する情報
を有するメモリセグメントは、ポリゴン自体の様々な点
を基準となし得、これにより、関連するポリゴンの情報
は、よりコンパクトなメモリ領域（あるいはメモリサイ
ズ）内に格納され、より効率的な情報格納システムを提
供することができる。第１のメモリセグメント705の構
成における長さを、その高さと同程度にすることも可能
である。なぜなら、この位置では、ポリゴンはそれ程高
くないからである。第１のメモリセグメント705として
示された構成を有するメモリセグメントが、格納された
ポリゴン情報ビットで埋め尽くされると、判定が行われ
て、そのポリゴンについての情報がまだ全ては格納され
ておらず、それ以外のビットを格納するために別のメモ
リセグメントを構成する必要があると判定される。ポリ
ゴン701の次のセグメントは、第１のセグメントよりも
高さが高いので、このポリゴンの全情報を可能な限りコ
ンパクトなスペースに最適に格納するために、第２のメ
モリセグメント707は、高さ寸法をより長く、長さ寸法
をより短くして構成される。その次のメモリセグメント
709も同様に、ディスプレイ703上に描画されるポリゴン
のデータ格納効率が最大になるように最適に構成され
る。この技術により、ポリゴンの描画を、高速アクセス
SRAMメモリ等から、最小限のアクセス回数で行うことが
可能になる。

【００５０】オブジェクト参照格納方法を用いてフレー
ムバッファ内の情報がよりコンパクトに格納され得る、
再構成あるいはSRAM「整形」プロセスを、図８により詳
細に示す。図８において、縦座標「Ｙ」は、図示される
ように下方向に向かって増加する。図示されているポリ
ゴンの形状は三角形であり、三角形の頂点にあるTOP点8
01と、メインスロープ802の下端にあるBOTTOM点803と、
第１および第２の対向スロープ806および808を連結する
MID点（あるいは頂点）805とを有する。

【００５１】図４および図８をさらに詳細に参照する。
ポリゴン描画コマンド301が出されて高速メモリあるい
はSRAMのセグメントサイズ決定方法303が開始される
と、ステップ401において、描画するべきポリゴンの初
めの「１」ビットが検索される。図８を参照して、本実
施例における初めの「１」ビットは、ポリゴン800のTOP
点801である。ポリゴン描画コマンドは、描画するべき
オブジェクトあるいはポリゴンのスロープおよび頂点
（あるいは点）に関する情報を含んでいることに留意さ
れたい。従って、TOP点801の位置は、ポリゴン描画コマ
ンド生成時の処理によって分かる。次に、ステップ403
において、初めの「１」ビットの位置を、後から参照で
きるように、セグメント始点としてマークあるいは格納
しておく。この点は、高速SRAMメモリユニットの、オブ
ジェクトに基づく構成における開始点に相当する。この
基準点を用いて、ポリゴンの次のセグメントを最も効率
的に格納し得るSRAM構成を決定する。次に、例えば、本
実施例において128ビットメモリユニットをベースとし
て用いる場合、図８に示されるように、開始点801から
の相対的な移動によって、このプロセス内で128ビット
を使いきるまで、ポリゴン800上に点を描く。「Ｙ」方
向の１増分移動は、１「カウント」と呼ばれ、ある水平
ラインから次の水平ラインへの移動には所定数のビット
が必要であることに留意されたい。垂直方向の移動に加
えて、第１の垂線の足807からメインスロープ802の点80
9までの移動および第１の垂線の足807から第１の対向ス
ロープ806の点811までの移動に必要な数のビットが加わ
る。より具体的には、「次の“１”ビット（即ち、ポリ
ゴン800内の書き込まれたピクセル）までポリゴンを移
動する」ステップ405が開始される。本実施例の場合、
１カウントずつの増分で「Ｙ」方向を「調べ」て、左右
それぞれの方向の次の「１」ビットを探す。各「１」ビ
ットが位置決めされる度に、直前のセグメントの「開
始」点801に対する基準点としてそのビットをマークす
る。

【００５２】次に、ステップ407において、開始「１」
ビット801と新たに位置決めされた次の「１」ビット点
との差が、セグメントサイズ（本実施例の場合、128ビ
ット）よりも大きいかどうかを判定する。上記の差が12
8ビットより大きい場合、セグメントサイズを、開始
「１」ビットからの128ビットと決め、その後、ステッ
プ411において、セグメント形状を決める。ステップ407
において開始ビットからの移動量(traversal)がセグメ
ントサイズ以下であると判定され、且つ、ステップ409
において、新たに位置決めされた点がポリゴンの底であ
ると判定された場合も同様に、ステップ411において、
セグメントの形状を決定する。「セグメントサイズ」判
定407および「底」判定409がいずれも偽の結果を返した
場合、プロセスは「次の“１”ビットまでポリゴンを移
動」するステップ405に戻り、描画するべきポリゴンの
次の「１」ビットを検索する。その「１」ビット点がそ
のポリゴンのBOTTOM点である場合、プロセスはセグメン
ト形状決定ステップ411に進んだ後、図３を参照しなが
ら先に説明したセグメント書き込みステップ305に戻
る。

【００５３】「ポリゴンの次の“１”ビットまで移動」
するステップ405においては、ある交差「１」ビット点8
11あるいは809から次の「１」ビット点819あるいは815
まで、それぞれシーケンシャルな検索パターンでポリゴ
ン800の次の「１」ビットを検索する。この時、ステッ
プ407において、最後の開始点からの累積ビット数が128
ビットのSRAMセグメントサイズ未満であるかどうかの確
認が各点毎に行われる。その時点でのメモリセグメント
サイズが、128ビットのベースセグメントサイズを上回
る各点において、セグメント構成の形状が決定され得
る。セグメントの幅は、カウント数（即ち、開始点か
ら、128ビットのSRAMメモリユニット（またはベース容
量）の合計を越えた点までの間に引かれた垂線の数）に
よって決まる。この期間における累積水平増分移動量を
加算すれば、構成の長さを決定することも可能である。
このようにして、ポリゴンは、そのポリゴンの初めの
「１」ビットに依存しかつこれを参照するパターンに格
納され、SRAMセグメントサイズは、最大ポリゴン「被
覆」あるいはビット格納効率によって変わる様々な形状
あるいは比率に整形され、構成される。この反復的なSR
AM構成プロセスは、ポリゴン800のBOTTOM点803に到達す
るまで続けられ、BOTTOM点803に到達すると、方法は、
図３に示されるセグメント書き込みステップ305に戻
る。その後、図３に示される方法によって、描画するべ
き全てのポリゴンが、高速アクセススクラッチパッドSR
AM内に、新たに決定されたコンパクトな形態で完全に格
納され、且つ、本発明の方法によってポリゴンオブジェ
クト自身を参照するまで、SRAM整形プロセスが継続され
る。

【００５４】図９を参照しながら、図３のセグメント書
き込みステップ305をさらに詳細に説明する。ステップ3
03におけるメモリセグメント形状の決定に引き続いて、
ステップ901において、Ｚフェッチが要求されているか
どうかの判定を行う。ステップ901において、Ｚフェッ
チが要求されている場合、グラフィックスコントローラ
のＺバッファからＺ値をフェッチして、そのＺ値を、処
理中の特定の「１」ビット点に「貼り付ける」（あるい
は、その点を基準にする）。同様に、ステップ903にお
いて、色フェッチ（あるいはＣフェッチ）が要求されて
いる場合（即ち、処理中の点に何らかの色が関連付けら
れる場合）、ステップ907において色をフェッチし、そ
の後、組み立てられたファイルをSRAMあるいはスクラッ
チパッドメモリ内に書き込む（即ち、方法はSRAMへの書
き込みステップ911に進む）。

【００５５】図11を参照しながら、SRAMへの書き込みス
テップ911をさらに詳細に説明する。Ｚフェッチおよび
Ｃフェッチ（ステップ901および903）の後、ステップ11
01において、色ソースが必要であるかどうかの判定を行
う。色ソースが（例えば、透過効果(transparency effe
cts)あるいは色ソース比較機能のために）必要である場
合、ステップ1105において、カラーSRAM内にブロックを
フェッチする。次に、ステップ1103において、Ｚ奥行き
ソースが必要であるかどうかの判定を行う。Ｚ奥行きソ
ースが必要である場合、ステップ1107において、Ｚバッ
ファSRAM内にブロックをフェッチする。その後、プロセ
スは、色をＺバッファに書き込んで比較するステップ11
09へと継続する。図12に、色をＺバッファに書き込んで
比較するステップ1109をより詳細に示す。

【００５６】図12において、初めに、ステップ1201にお
いて、Ｚ比較が必要であるかどうかの判定を行う。Ｚ比
較が要求されている場合、ステップ1203において、分析
中の点に対するＺSRAM位置を読み出して比較を行う。新
たなＺ値が、格納されたＺ値よりも大きい（あるいは小
さい）場合（大小関係は、システム上の決まりに依存す
る）、ステップ1205において、新たな値をSRAMに書き込
む。そうでない場合には、前のＺ値を書き込む。その
後、ステップ1207において、そのブロックについての処
理が完了したかどうかを判定する。そのブロックについ
ての処理が完了していなかった場合、プロセスはステッ
プ1201に戻る。そのブロックについての処理が完了して
いた場合、プロセスは、セグメント格納ステップ307へ
と続行する。

【００５７】図10に示されるように、セグメント格納機
能307では、処理中の「１」ビット点の色の格納（色格
納ステップ1001）、およびＺ値あるいは奥行き値の格納
（Ｚ格納ステップ1003）が行われる。その後、プロセス
は、図３のポリゴン完了ステップ309に進み、描画を行
っている特定のポリゴンについての処理が完了したかど
うかを判定する。例えば、もし仮に、直前に分析あるい
は処理を行った「１」ビット点が図８における点815で
あるとすると、描画を行っているポリゴン800は完全に
はセグメント化されていない（即ち、処理が完了してい
ない）ので、ポリゴン完了判定309が返す判定結果は偽
となり、プロセスは図４のセグメント開始「１」ビット
検索ステップ401に戻って、次の「１」ビットを検索す
る。描画を行っている特定のポリゴンの処理が、ポリゴ
ンのBOTTOM点まで完了している場合には、ステップ311
において、処理中の特定のフレームについて、まだ他に
も描画するべきポリゴンがあるかどうかの判定を行う。
描画するべきポリゴンがそれ以上ないと判定された場
合、終了ステップ313でプロセスが終了する。まだ他に
も描画するべきポリゴンがある場合（即ち、まだ他にも
ポリゴン描画コマンドがある場合）、プロセスはポリゴ
ン描画ステップ301に戻り、次のポリゴンに対して上記
同様のプロセスを行う。上記処理は、特定のフレームの
全ポリゴンが開示される方法に従ってSRAMに再描画され
るまで反復的に行われる。開示された方法を用いれば、
フレームポリゴンデータの再構成（あるいは再組立）お
よび格納がコンパクト且つ効率的に行われるため、グラ
フィックスおよび三次元アプリケーションに特に適し
た、大幅に高速化された処理が可能になる。

【００５８】本発明の方法および装置を、本明細書中に
開示した好適な実施形態に関連して説明した。本明細書
中には、本発明の１つの実施形態を詳細に記載および説
明したが、当業者であれば、上記実施形態の特定の変形
例、および、本発明の教示内容を利用した他の変形実施
形態を容易に構築できる。従って、本発明が、本明細書
中に示された特別な形態に限定されるのではなく、逆
に、本発明が、その概念および範囲に妥当に含まれる代
替例、改変例および等価物を網羅することが意図されて
いる。

【００５９】

【発明の効果】本発明によれば、メモリへのアクセス動
作の総数およびその所要時間を低減してシステムを高速
化し、また、処理データ数および情報転送効率を最大化
する、新しい方法および装置を提供することができる。

【図面の簡単な説明】

【図１】グラフィックスシステムを有するコンピュータ
システムのブロック図である。

【図２】図１に示されるグラフィックス装置のブロック
図である。

【図３】グラフィックス表示データを処理する方法の全
体を示すフローチャートである。

【図４】最適メモリセグメント化データ格納方法におけ
る動作の流れを示すフローチャートである。

【図５】表示スクリーン上のオブジェクトの走査を示す
図である。

【図６】数種の可能な、オブジェクトに基づく部分的ピ
クセル領域被覆パターンを示す図である。

【図７】表示オブジェクトの一例に対するピクセル被覆
パターンの適用例を示す図である。

【図８】点参照オブジェクト走査方法を示す図である。

【図９】図３に示される動作の１つを示す詳細フローチ
ャートである。

【図１０】図３に示される別の動作を示す詳細フローチ
ャートである。

【図１１】図９に示される「SRAM書き込み」ステップを
示す詳細フローチャートである。

【図１２】図11に示されるフローチャートの１ステップ
の詳細を示す図である。

【符号の説明】 １０３ ＣＰＵ １０７ システムＲＯＭ １０９ システムＲＡＭ １１５ ユーザインターフェースアダプタ １１７ グラフィックス装置 １１９ ディスプレイ装置 ２０１ グラフィックスプロセッサ ２０３ フレームバッファ ６０１、６０３、６０５、６０７、６０９ 参照オリエ
ンテーション ７０１、８００ ポリゴン

───────────────────────────────────────────────────── フロントページの続き (71)出願人 595158337 3100 Ｗｅｓｔ Ｗａｒｒｅｎ Ａｖｅｎ ｕｅ，Ｆｒｅｍｏｎｔ，Ｃａｌｉｆｏｒｎ ｉａ 94538，Ｕ．Ｓ．Ａ.

Claims (27)

【特許請求の範囲】
1. 【請求項１】 ディスプレイ装置上に表示可能なオブジ
   ェクトを表す情報を格納する方法であって、 メモリに格納するべきオブジェクト上の第１のオブジェ
   クト点を決定するステップと、 該メモリのメモリセグメント部分の中の第１のメモリセ
   グメント位置をマークするステップであって、該第１の
   メモリセグメント位置は該第１のオブジェクト点に対応
   する、ステップと、 該オブジェクト上の次のオブジェクト点を決定するため
   に、該第１のオブジェクト点に関して所定の移動パスに
   沿って該オブジェクトを増分移動するステップと、 該メモリの該メモリセグメント部分の中の次のメモリセ
   グメント位置をマークするステップであって、該次のメ
   モリセグメント位置は該次のオブジェクト点に対応する
   ステップと、 該第１のオブジェクト点と該次のオブジェクト点との間
   の該移動パスに沿った増分移動における差分を決定する
   ステップと、 該第１のオブジェクト点と該次のオブジェクト点との間
   の該移動パスに沿った増分移動における該差分に従っ
   て、該メモリの該メモリセグメント部分の寸法を規定す
   るステップと、を包含する方法。
2. 【請求項２】 前記第１のオブジェクト点と任意の次の
   オブジェクト点との間の増分移動における前記差分が、
   前記メモリの所定のメモリセグメント部分未満である間
   は、前記増分移動するステップを反復する、請求項１に
   記載の方法。
3. 【請求項３】 前記増分移動するステップは、直前の次
   のオブジェクト点に関して反復的に行われる、請求項２
   に記載の方法。
4. 【請求項４】 前記増分移動するステップは、所定のパ
   ターンに従って行われる、請求項３に記載の方法。
5. 【請求項５】 前記所定のパターンは、交互の垂直移動
   および水平移動に包含される、請求項４に記載の方法。
6. 【請求項６】 前記第１および次のオブジェクト点は、
   前記オブジェクトの稜線上に位置する、請求項５に記載
   の方法。
7. 【請求項７】 前記垂直移動および水平移動のそれぞれ
   は、前記メモリの前記メモリセグメント部分の中のある
   ビットに関連する、請求項６に記載の方法。
8. 【請求項８】 前記所定のパターンは、前記オブジェク
   トのスロープ特性に関連する、請求項４に記載の方法。
9. 【請求項９】 前記メモリセグメント部分は、SRAMメモ
   リを包含する、請求項７に記載に記載の方法。
10. 【請求項１０】 機械可読符号(indicia)を有する記憶
    媒体であって、該記憶媒体は読取り装置に選択的に結合
    され、該読取り装置は処理回路部に結合され、該読取り
    装置は、該機械可読符号を読取って該符号を表すプログ
    ラム信号を選択的に提供することができ、該プログラム
    信号は、 メモリに格納するべき該オブジェクト上の第１のオブジ
    ェクト点を決定するステップと、 該メモリのメモリセグメント部分の中の第１のメモリセ
    グメント位置をマークするステップであって、該第１の
    メモリセグメント位置は該第１のオブジェクト点に対応
    する、ステップと、 該オブジェクト上の次のオブジェクト点を決定するため
    に、該第１のオブジェクト点に関して所定の移動パスに
    沿って該オブジェクトを増分移動するステップと、 該メモリの該メモリセグメント部分の中の次のメモリセ
    グメント位置をマークするステップであって、該次のメ
    モリセグメント位置は該次のオブジェクト点に対応す
    る、ステップと、 該第１のオブジェクト点と該次のオブジェクト点との間
    の該移動パスに沿った増分移動における差分を決定する
    ステップと、 該第１のオブジェクト点と該次のオブジェクト点との間
    の該移動パスに沿った増分移動における該差分に従っ
    て、該メモリの該メモリセグメント部分の寸法を規定す
    るステップと、を実行することによって、該処理回路部
    が、ディスプレイ装置上に描画可能なオブジェクトを表
    す情報を格納することを可能にする、記憶媒体。
11. 【請求項１１】 前記第１のオブジェクト点と任意の次
    のオブジェクト点との間の増分移動における前記差分
    が、前記メモリの所定のメモリセグメント部分未満であ
    る間は、前記増分移動するステップを反復する、請求項
    10に記載の記憶媒体。
12. 【請求項１２】 前記増分移動するステップは、直前の
    次のオブジェクト点に関して反復的に行われる、請求項
    11に記載の記憶媒体。
13. 【請求項１３】 前記増分移動するステップは、所定の
    パターンに従って行われる、請求項12に記載の記憶媒
    体。
14. 【請求項１４】 前記所定のパターンは、交互の垂直移
    動および水平移動に包含される、請求項13に記載の記憶
    媒体。
15. 【請求項１５】 前記第１および次のオブジェクト点
    は、前記オブジェクトの稜線上に位置する、請求項14に
    記載の記憶媒体。
16. 【請求項１６】 前記垂直移動および水平移動のそれぞ
    れは、前記メモリの前記メモリセグメント部分の中のあ
    るビットに関連する、請求項15に記載の記憶媒体。
17. 【請求項１７】 前記所定のパターンは、前記オブジェ
    クトのスロープ特性に関連する、請求項13に記載の記憶
    媒体。
18. 【請求項１８】 前記メモリセグメント部分は、SRAMメ
    モリを包含する、請求項16に記載に記載の記憶媒体。
19. 【請求項１９】 メインバスと、ディスプレイ装置と、
    グラフィックスサブシステムとを備えたコンピュータシ
    ステムを含む、コンピュータを利用したグラフィックス
    ステーションであって、該グラフィックスサブシステム
    は、該メインバスと該ディスプレイ装置とに接続される
    グラフィックス処理装置を備え、該グラフィックスサブ
    システムは、該グラフィックス処理装置に結合されるグ
    ラフィックスメモリをさらに含み、該グラフィックスサ
    ブシステムは、 メモリに格納するべき該オブジェクト上の第１のオブジ
    ェクト点を決定するステップと、 該メモリのメモリセグメント部分の中の第１のメモリセ
    グメント位置をマークするステップであって、該第１の
    メモリセグメント位置は該第１のオブジェクト点に対応
    するステップと、 該オブジェクト上の次のオブジェクト点を決定するため
    に、該第１のオブジェクト点に関して所定の移動パスに
    沿って該オブジェクトを増分移動するステップと、 該メモリの該メモリセグメント部分の中の次のメモリセ
    グメント位置をマークするステップであって、該次のメ
    モリセグメント位置は該次のオブジェクト点に対応する
    ステップと、 該第１のオブジェクト点と該次のオブジェクト点との間
    の該移動パスに沿った増分移動における差分を決定する
    ステップと、 該第１のオブジェクト点と該次のオブジェクト点との間
    の該移動パスに沿った増分移動における該差分に従っ
    て、該メモリの該メモリセグメント部分の寸法を規定す
    るステップと、を実行することによって、ディスプレイ
    装置上に描画するべきオブジェクトを表す情報を格納お
    よび処理することが選択的に可能である、グラフィック
    スステーション。
20. 【請求項２０】 前記第１のオブジェクト点と任意の次
    のオブジェクト点との増分移動における前記差分が、前
    記メモリの所定のメモリセグメント部分未満である間
    は、前記増分移動するステップを反復する、請求項19に
    記載のグラフィックスステーション。
21. 【請求項２１】 前記増分移動するステップは、直前の
    次のオブジェクト点に関して反復的に行われる、請求項
    20に記載のグラフィックスステーション。
22. 【請求項２２】 前記増分移動するステップは、所定の
    パターンに従って行われる、請求項21に記載のグラフィ
    ックスステーション。
23. 【請求項２３】 前記所定のパターンは、交互の垂直移
    動および水平移動に包含される、請求項22に記載のグラ
    フィックスステーション。
24. 【請求項２４】 前記第１および次のオブジェクト点
    は、前記オブジェクトの稜線上に位置する、請求項23に
    記載のグラフィックスステーション。
25. 【請求項２５】 前記垂直移動および水平移動のそれぞ
    れは、前記メモリの前記メモリセグメント部分の中のあ
    るビットに関連する、請求項24に記載のグラフィックス
    ステーション。
26. 【請求項２６】 前記所定のパターンは、前記オブジェ
    クトのスロープ特性に関連する、請求項22に記載のグラ
    フィックスステーション。
27. 【請求項２７】 前記メモリセグメント部分は、SRAMメ
    モリを包含する、請求項25に記載に記載のグラフィック
    スステーション。