JPH10112621A - 交流電源回路 - Google Patents
交流電源回路Info
- Publication number
- JPH10112621A JPH10112621A JP28316296A JP28316296A JPH10112621A JP H10112621 A JPH10112621 A JP H10112621A JP 28316296 A JP28316296 A JP 28316296A JP 28316296 A JP28316296 A JP 28316296A JP H10112621 A JPH10112621 A JP H10112621A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- amplifier
- output
- voltage
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【課題】 周囲温度変化等に対し一定電圧の交流電源を
得る。 【解決手段】 抵抗とコンデンサで増幅器の出力を正帰
還し発振周波数を得る増幅器と、増幅器から出力される
正弦波を増幅し出力を得る電力増幅器及び電圧レベル変
換する変圧器と、出力された正弦波のピークをピ-クホ-
ルドする回路と、ピークホールドされた電圧と比較する
基準電圧を操作し出力電圧を設定して直流成分に対し大
きな利得を持ち差分を出力をする積分回路と、積分回路
の出力がゲートに入力されるＪ−ＦＥＴのドレインソー
ス間のチヤネル抵抗を介し発振出力を得る増幅器に負帰
還入力し利得を制御し交流電源出力を得て、周囲温度が
変化した場合及び、負荷が変動した場合にも一定の電圧
の正弦波電源と成すことができる。
得る。 【解決手段】 抵抗とコンデンサで増幅器の出力を正帰
還し発振周波数を得る増幅器と、増幅器から出力される
正弦波を増幅し出力を得る電力増幅器及び電圧レベル変
換する変圧器と、出力された正弦波のピークをピ-クホ-
ルドする回路と、ピークホールドされた電圧と比較する
基準電圧を操作し出力電圧を設定して直流成分に対し大
きな利得を持ち差分を出力をする積分回路と、積分回路
の出力がゲートに入力されるＪ−ＦＥＴのドレインソー
ス間のチヤネル抵抗を介し発振出力を得る増幅器に負帰
還入力し利得を制御し交流電源出力を得て、周囲温度が
変化した場合及び、負荷が変動した場合にも一定の電圧
の正弦波電源と成すことができる。
Description
【０００１】
【発明の属する技術分野】本発明は、オーデイオ等の増
幅回路に用いられる交流電源に関するものである。
幅回路に用いられる交流電源に関するものである。
【０００２】
【従来の技術】従来オーディオ回路等に用いられる交流
電源の回路を図２に示す。抵抗ＲとコンデンサＣで構成
される周波数決定回路１は、増幅器２の出力から抵抗Ｒ
１とコンデンサＣ１の直列回路で増幅器２の入力に正帰
還され抵抗Ｒ２とコンデンサＣ２の並列回路で接地さ
れ、正弦波が発振される。しかし、この状態では、発振
した正弦波が発散するか又は収束してしまうので、増幅
器２の出力を整流ダイオードで整流してピークホールド
するピークホールド回路３’を設け、出力される正弦波
の負のピークを検出し、負の直流電圧を保持する。
電源の回路を図２に示す。抵抗ＲとコンデンサＣで構成
される周波数決定回路１は、増幅器２の出力から抵抗Ｒ
１とコンデンサＣ１の直列回路で増幅器２の入力に正帰
還され抵抗Ｒ２とコンデンサＣ２の並列回路で接地さ
れ、正弦波が発振される。しかし、この状態では、発振
した正弦波が発散するか又は収束してしまうので、増幅
器２の出力を整流ダイオードで整流してピークホールド
するピークホールド回路３’を設け、出力される正弦波
の負のピークを検出し、負の直流電圧を保持する。
【０００３】増幅器２の利得を決定する利得決定回路４
の増幅器２の出力から抵抗Ｒ３を介し負帰還入力される
負帰還入力端をピークホールド回路３’で検出した負の
電圧値をＪ−ＦＥＴ５のゲートとソース間に印加するこ
とによって、Ｊ−ＦＥＴ５のドレイン・ソース間のチヤ
ネル抵抗を制御しドレインに接続される抵抗Ｒ４を介し
負帰還入力端を接地する。この時、出力される正弦波の
周波数は、１／２πＣＲである。但しＲ＝Ｒ１＝Ｒ２，
Ｃ＝Ｃ１＝Ｃ２である。増幅器２から出力された正弦波
を電力増幅器７で電力増幅し、変圧器８を介し、出力端
９から交流電源出力を得ていた。
の増幅器２の出力から抵抗Ｒ３を介し負帰還入力される
負帰還入力端をピークホールド回路３’で検出した負の
電圧値をＪ−ＦＥＴ５のゲートとソース間に印加するこ
とによって、Ｊ−ＦＥＴ５のドレイン・ソース間のチヤ
ネル抵抗を制御しドレインに接続される抵抗Ｒ４を介し
負帰還入力端を接地する。この時、出力される正弦波の
周波数は、１／２πＣＲである。但しＲ＝Ｒ１＝Ｒ２，
Ｃ＝Ｃ１＝Ｃ２である。増幅器２から出力された正弦波
を電力増幅器７で電力増幅し、変圧器８を介し、出力端
９から交流電源出力を得ていた。
【０００４】
【発明が解決しようとする課題】しかしながら、整流ダ
イオード６の順方向電圧は、周囲の温度変化に依存し、
変化する特性を持っている。一般にダイオ-ドの順方向
電圧Ｖｄは、周囲温度が高温になると、常温時よりも低
い電圧になり、周囲温度が低温になると、常温時よりも
高い電圧になる特性を持っている。Ｊ−ＦＥＴ５のドレ
インとソース間のチャネル対抗は、ピークホールド回路
３’の負の電圧値に依存する。従って周囲温度が変化し
た場合、増幅器利得決定回路４の定数が周囲温度によっ
て変化し、増幅器２の利得が変化するので出力端９の交
流電圧が変化してしまう。
イオード６の順方向電圧は、周囲の温度変化に依存し、
変化する特性を持っている。一般にダイオ-ドの順方向
電圧Ｖｄは、周囲温度が高温になると、常温時よりも低
い電圧になり、周囲温度が低温になると、常温時よりも
高い電圧になる特性を持っている。Ｊ−ＦＥＴ５のドレ
インとソース間のチャネル対抗は、ピークホールド回路
３’の負の電圧値に依存する。従って周囲温度が変化し
た場合、増幅器利得決定回路４の定数が周囲温度によっ
て変化し、増幅器２の利得が変化するので出力端９の交
流電圧が変化してしまう。
【０００５】この場合、周囲温度が低温へ変動した場合
に、常温のときより高い出力電圧になり、周囲温度が高
温へ変動した場合、常温のときより低い出力電圧にな
る。つまり周囲温度の変化に出力電圧の値が依存し変化
してしまう特性がある。また、電力増幅器７と変圧器８
は、その容量に従い負荷によって出力電圧値が変動す
る。負荷が大きく、大電流を供給しなければならない場
合、出力電圧が減少する。つまり負荷に依存し、出力電
圧値が変化してしまう。
に、常温のときより高い出力電圧になり、周囲温度が高
温へ変動した場合、常温のときより低い出力電圧にな
る。つまり周囲温度の変化に出力電圧の値が依存し変化
してしまう特性がある。また、電力増幅器７と変圧器８
は、その容量に従い負荷によって出力電圧値が変動す
る。負荷が大きく、大電流を供給しなければならない場
合、出力電圧が減少する。つまり負荷に依存し、出力電
圧値が変化してしまう。
【０００６】
【課題を解決するための手段】本発明は、抵抗及びコン
デンサで増幅器の出力を正帰還し一定の発振周波数出力
を得る増幅器と、前記増幅器の出力を増幅する電力増幅
器及び電圧レベルの変換をする変圧器と、前記変圧器の
出力をピ-クホ-ルドするピークホールド回路と、直流成
分に対し大きな利得を持ち前記ピークホールド回路の出
力電圧と基準電圧とを比較しその差分を出力する積分回
路と、前記積分回路の出力をＪ−ＦＥＴのゲートに供給
しドレインソース間のチヤネル抵抗を前記増幅器へ負帰
還し利得を制御する利得制御回路を具備する交流電源回
路である。
デンサで増幅器の出力を正帰還し一定の発振周波数出力
を得る増幅器と、前記増幅器の出力を増幅する電力増幅
器及び電圧レベルの変換をする変圧器と、前記変圧器の
出力をピ-クホ-ルドするピークホールド回路と、直流成
分に対し大きな利得を持ち前記ピークホールド回路の出
力電圧と基準電圧とを比較しその差分を出力する積分回
路と、前記積分回路の出力をＪ−ＦＥＴのゲートに供給
しドレインソース間のチヤネル抵抗を前記増幅器へ負帰
還し利得を制御する利得制御回路を具備する交流電源回
路である。
【０００７】又、本発明は、抵抗及びコンデンサで増幅
器を正帰還して発振周波数を決定する周波数決定増幅回
路と、前記周波数決定増幅回路で決定された正弦波を電
力増幅し出力する電力増幅器及び電圧レベルを変換する
変圧器と、前記変圧器の出力をピークホールドするピー
クホールド回路と、前記ピークホールドされた電圧と基
準電圧とを比較し直流成分に対し大きな利得を持ち差分
を出力する積分回路と、前記周波数決定増幅回路の増幅
器の出力から第１の抵抗を介し負帰還入力すると共に前
記積分回路の出力をＪ−ＦＥＴのゲートに入力しドレイ
ン・ソース間のチヤネル抵抗と第２の抵抗を直列接続し
前記負帰還入力を接地する利得制御回路を具備する交流
電源回路である。本発明は、周囲温度の温度変化と負荷
の変動に依存することのない、所定の周波数の正弦波を
一所定のレベルで出力することができる。
器を正帰還して発振周波数を決定する周波数決定増幅回
路と、前記周波数決定増幅回路で決定された正弦波を電
力増幅し出力する電力増幅器及び電圧レベルを変換する
変圧器と、前記変圧器の出力をピークホールドするピー
クホールド回路と、前記ピークホールドされた電圧と基
準電圧とを比較し直流成分に対し大きな利得を持ち差分
を出力する積分回路と、前記周波数決定増幅回路の増幅
器の出力から第１の抵抗を介し負帰還入力すると共に前
記積分回路の出力をＪ−ＦＥＴのゲートに入力しドレイ
ン・ソース間のチヤネル抵抗と第２の抵抗を直列接続し
前記負帰還入力を接地する利得制御回路を具備する交流
電源回路である。本発明は、周囲温度の温度変化と負荷
の変動に依存することのない、所定の周波数の正弦波を
一所定のレベルで出力することができる。
【０００８】
【発明の実施の形態】本発明の交流電源の一実施例を図
１の回路図を用いて説明する。オーディオ回路に用いら
れる低い周波数の交流電源の回路は、抵抗Ｒ１及びＲ２
とコンデンサＣ１及びＣ２で構成される周波数決定回路
１により、増幅器２の出力から抵抗Ｒ１とコンデンサＣ
１の直列回路で入力に正帰還され抵抗Ｒ２とコンデンサ
Ｃ２の並列回路で接地され正弦波が発振される。
１の回路図を用いて説明する。オーディオ回路に用いら
れる低い周波数の交流電源の回路は、抵抗Ｒ１及びＲ２
とコンデンサＣ１及びＣ２で構成される周波数決定回路
１により、増幅器２の出力から抵抗Ｒ１とコンデンサＣ
１の直列回路で入力に正帰還され抵抗Ｒ２とコンデンサ
Ｃ２の並列回路で接地され正弦波が発振される。
【０００９】周波数決定回路１と、増幅器２の利得を制
御する利得制御回路４の抵抗により、１＋Ｒ１／Ｒ２＋
Ｃ２／Ｃ１＝（Ｒ３＋Ｒ４）／Ｒ４の条件で正弦波を発
振する。従ってＣ１＝Ｃ２＝Ｃ，Ｒ１＝Ｒ２＝Ｒとした
場合、Ｒ３＝２Ｒ４の条件で発振する。発振周波数は１
／２πＣＲである。
御する利得制御回路４の抵抗により、１＋Ｒ１／Ｒ２＋
Ｃ２／Ｃ１＝（Ｒ３＋Ｒ４）／Ｒ４の条件で正弦波を発
振する。従ってＣ１＝Ｃ２＝Ｃ，Ｒ１＝Ｒ２＝Ｒとした
場合、Ｒ３＝２Ｒ４の条件で発振する。発振周波数は１
／２πＣＲである。
【００１０】発振した出力を電力増幅器７によって電力
増幅し、変圧器８によって、出力電圧のレベルを変換し
出力端９から出力する。出力端９から出力された正弦波
の電源電圧を増幅器３ａに入力し、増幅器３ａの出力か
らダイオード３ｂを介し負帰還接続するピークホールド
回路３によって安定した正のピーク値Ｖａを検出する。
抵抗とコンデンサの直列回路で負帰還され、直流成分で
は高増幅率を有する積分回路６によって、図示せずも直
流電源から抵抗分割され、分圧されて可変調節される基
準電圧Ｖｓを設定して、出力電圧Ｖｏを決める基準電圧
設定回路１０を有し、ピークホールド回路３によって検
出された正のピークの電圧値Ｖａと基準電圧Ｖｓとを比
較し、その差分を出力する。積分回路６から出力された
差分の電圧Ｖｂを増幅器３の利得を制御する利得制御回
路４のＪ−ＦＥＴ５のゲートとソース間に印加する。
増幅し、変圧器８によって、出力電圧のレベルを変換し
出力端９から出力する。出力端９から出力された正弦波
の電源電圧を増幅器３ａに入力し、増幅器３ａの出力か
らダイオード３ｂを介し負帰還接続するピークホールド
回路３によって安定した正のピーク値Ｖａを検出する。
抵抗とコンデンサの直列回路で負帰還され、直流成分で
は高増幅率を有する積分回路６によって、図示せずも直
流電源から抵抗分割され、分圧されて可変調節される基
準電圧Ｖｓを設定して、出力電圧Ｖｏを決める基準電圧
設定回路１０を有し、ピークホールド回路３によって検
出された正のピークの電圧値Ｖａと基準電圧Ｖｓとを比
較し、その差分を出力する。積分回路６から出力された
差分の電圧Ｖｂを増幅器３の利得を制御する利得制御回
路４のＪ−ＦＥＴ５のゲートとソース間に印加する。
【００１１】Ｊ−ＦＥＴ５のドレイン・ソース間の抵抗
（チャネル抵抗）は、ゲートとソース間の印加電圧が負
の高い電圧の場合、大きい値のドレイン・ソース間のチ
ャネル抵抗を有し、負の低い電圧の場合、ドレイン・ソ
ース間のチャネル抵抗は小さい抵抗を有する。Ｊ−ＦＥ
Ｔ５のドレイン・ソース間のチャネル抵抗を抵抗Ｒ４を
介し利得制御回路４の接地抵抗として、増幅器２の負帰
還抵抗Ｒ３との比により利得を自動制御することによっ
て、出力端９から出力される電圧Ｖｏは、周囲の温度変
化に対し安定した出力電圧を得ることができる。
（チャネル抵抗）は、ゲートとソース間の印加電圧が負
の高い電圧の場合、大きい値のドレイン・ソース間のチ
ャネル抵抗を有し、負の低い電圧の場合、ドレイン・ソ
ース間のチャネル抵抗は小さい抵抗を有する。Ｊ−ＦＥ
Ｔ５のドレイン・ソース間のチャネル抵抗を抵抗Ｒ４を
介し利得制御回路４の接地抵抗として、増幅器２の負帰
還抵抗Ｒ３との比により利得を自動制御することによっ
て、出力端９から出力される電圧Ｖｏは、周囲の温度変
化に対し安定した出力電圧を得ることができる。
【００１２】出力端９の出力電圧Ｖｏの負荷の変動によ
り振幅が減少した場合、ピークホールド回路３の出力電
圧Ｖａは減少する。Ｖａが減少した場合は、積分回路６
の出力Ｖｂは増加し、Ｊ−ＦＥＴ５のチャネル抵抗が減
少し、増幅器２の利得を高利得にし、増幅器２の正弦波
電圧を増加させる。また出力電圧Ｖｏの振幅が増加した
場合は、各動作が前記とは逆の動作となり、出力電圧Ｖ
ｏは振幅が減少するように制御される。これらの動作を
繰り返すことによって、周囲温度の変化と負荷の変動に
対し安定な正弦波出力を得ることができる。
り振幅が減少した場合、ピークホールド回路３の出力電
圧Ｖａは減少する。Ｖａが減少した場合は、積分回路６
の出力Ｖｂは増加し、Ｊ−ＦＥＴ５のチャネル抵抗が減
少し、増幅器２の利得を高利得にし、増幅器２の正弦波
電圧を増加させる。また出力電圧Ｖｏの振幅が増加した
場合は、各動作が前記とは逆の動作となり、出力電圧Ｖ
ｏは振幅が減少するように制御される。これらの動作を
繰り返すことによって、周囲温度の変化と負荷の変動に
対し安定な正弦波出力を得ることができる。
【００１３】
【発明の効果】本発明によれば、周囲温度が変化した場
合及び、負荷が変動した場合でも、一定の電源電圧出力
を得ることができる。
合及び、負荷が変動した場合でも、一定の電源電圧出力
を得ることができる。
【図１】本発明の交流電源の一実施例のブロック図。
【図２】従来例を示すブロック図。
１ 周波数決定回路 ２ 増幅器 ３ ピークホールド回路 ４ 利得制御回路 ５ Ｊ−ＦＥＴ ６ 積分回路 ７ 電力増幅器 ８ 変圧器 ９ 出力端 １０ 基準電圧設定回路
Claims (2)
- 【請求項１】 抵抗及びコンデンサで増幅器の出力を正
帰還し一定の発振周波数出力を得る増幅器と、前記増幅
器の出力を増幅する電力増幅器及び電圧レベルの変換を
する変圧器と、前記変圧器の出力をピ-クホ-ルドするピ
ークホールド回路と、直流成分に対して大きな利得を持
ち前記ピークホールド回路の出力電圧と基準電圧とを比
較しその差分を出力する積分回路と、前記積分回路の出
力をＪ−ＦＥＴのゲートに供給しドレインソース間のチ
ヤネル抵抗を前記増幅器へ負帰還し利得を制御する利得
制御回路を具備することを特徴とする交流電源回路。 - 【請求項２】 抵抗及びコンデンサで増幅器を正帰還し
て発振周波数を決定する周波数決定増幅回路と、前記周
波数決定増幅回路で決定された正弦波を電力増幅し出力
する電力増幅器及び電圧レベルを変換する変圧器と、前
記変圧器の出力をピークホールドするピークホールド回
路と、前記ピークホールドされた電圧と基準電圧とを比
較し直流成分に対して大きな利得を持ち差分を出力する
積分回路と、前記周波数決定増幅回路の増幅器の出力か
ら第１の抵抗を介し負帰還入力すると共に前記積分回路
の出力をＪ−ＦＥＴのゲートに入力しドレイン・ソース
間のチヤネル抵抗と第２の抵抗を直列接続し前記負帰還
入力を接地する利得制御回路を具備することを特徴とす
る交流電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28316296A JPH10112621A (ja) | 1996-10-04 | 1996-10-04 | 交流電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28316296A JPH10112621A (ja) | 1996-10-04 | 1996-10-04 | 交流電源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10112621A true JPH10112621A (ja) | 1998-04-28 |
Family
ID=17661999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28316296A Withdrawn JPH10112621A (ja) | 1996-10-04 | 1996-10-04 | 交流電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10112621A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8729971B2 (en) | 2010-12-20 | 2014-05-20 | Ricoh Company, Ltd. | Oscillator, and clock generator, semiconductor device, and electronic device including the same |
-
1996
- 1996-10-04 JP JP28316296A patent/JPH10112621A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8729971B2 (en) | 2010-12-20 | 2014-05-20 | Ricoh Company, Ltd. | Oscillator, and clock generator, semiconductor device, and electronic device including the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5430409A (en) | Amplifier clipping distortion indicator with adjustable supply dependence | |
| US11211545B2 (en) | Vibration controller | |
| US4183082A (en) | Regulated power supply | |
| US6111466A (en) | Amplifier with feedback to provide bias adjustment | |
| US6809591B1 (en) | AGC circuit providing control of output signal amplitude and of output signal DC level | |
| US6603293B2 (en) | Power supply rejection ratio optimization during test | |
| US5164679A (en) | AC power amplifier having current limit control | |
| US6420861B2 (en) | Switching regulator drive signal circuit responsive to rapid power source changes for stable output voltage | |
| KR100196089B1 (ko) | 오디오 장치의 마지막 단의 출력왜곡을 감지하기 위한 회로 | |
| JPH10112621A (ja) | 交流電源回路 | |
| US6335657B1 (en) | MOSFET amplifier circuit | |
| JPS62202608A (ja) | コンプレツサ | |
| EP0921635A1 (en) | Power amplifier device | |
| EP0408137B1 (en) | Amplifier arrangement | |
| US4506169A (en) | Peak amplitude detector | |
| US6271734B1 (en) | Piezoelectric oscillator | |
| US6121834A (en) | Signal compressing apparatus | |
| JPH0228104B2 (ja) | ||
| JPH11143556A (ja) | ２相交流電源回路 | |
| JPS6048609A (ja) | 自動レベル調整回路 | |
| JPS59172819A (ja) | 利得可変増幅器 | |
| KR900001995B1 (ko) | 자동레벨 조정 집적회로 | |
| KR100271590B1 (ko) | 차동 증폭 장치 | |
| JPS59108413A (ja) | 自動レベル調整回路 | |
| KR910000377Y1 (ko) | 레벨 메타의 신호레벨 조정회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040106 |