JPH10111519A - Active matrix type liquid crystal display device - Google Patents

Active matrix type liquid crystal display device

Info

Publication number
JPH10111519A
JPH10111519A JP26728696A JP26728696A JPH10111519A JP H10111519 A JPH10111519 A JP H10111519A JP 26728696 A JP26728696 A JP 26728696A JP 26728696 A JP26728696 A JP 26728696A JP H10111519 A JPH10111519 A JP H10111519A
Authority
JP
Japan
Prior art keywords
liquid crystal
signal line
display device
crystal display
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26728696A
Other languages
Japanese (ja)
Inventor
Kenichi Ishiguro
謙一 石黒
Yasuyoshi Kaize
泰佳 海瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP26728696A priority Critical patent/JPH10111519A/en
Publication of JPH10111519A publication Critical patent/JPH10111519A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an active matrix type liquid crystal display device which is capable of shielding light incident on a thin film transistor without forming a black matrix and also is capable of enhancing an opening ratio of pixel and is excellent in a display grade. SOLUTION: In an active matrix type liquid crystal display device displaying characters and graphics or the like by partially orienting liquid crystal L while sealing the liquid crystal L in between the upper glass substrate 10B and the lower glass substrate 10A being confronted with each other, the electrode of the drain 2B of the thin film transistor 2 driving a pixel electrode 1 is formed by providing a prescribed overlapping with the gate 2C of the transistor 2 so as cover the whole of the drain and also to exist along the gate 2C are respectively film. Thus, the channel and the drain 2B of the thin film transistor 2 are respectively shielded from a light by the gate 2C and the electrode of the drain 2B to prevent the generating of a photoelectric current (leakage current).

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、薄膜トランジスタ
を用いたアクティブマトリックス型液晶表示装置に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix type liquid crystal display using thin film transistors.

【0002】[0002]

【従来の技術】近年、ノートブック型パソコンなどの携
帯型情報機器の急速な普及に伴い、省スペース性に優れ
ると共に消費電力の小さな平面ディスプレイの需要が益
々拡大しつつある。この表面ディスプレイとして液晶表
示装置が知られており、特に薄膜トランジスタを用いた
アクティブマトリックス型液晶表示装置は、極めて表示
品位に優れたものとして注目されている。
2. Description of the Related Art In recent years, with the rapid spread of portable information devices such as notebook type personal computers, the demand for flat displays with excellent space saving and low power consumption is increasing. A liquid crystal display device is known as the surface display. In particular, an active matrix type liquid crystal display device using a thin film transistor has been attracting attention as having extremely high display quality.

【0003】一般に、アクティブマトリックス型液晶表
示装置は、上部ガラス基板と下部ガラス基板との間に封
入された液晶に電界を印加して局部的に配向させること
により、下部ガラス基板側から照射されるバックライト
光の透過を制御し、文字や図形などを表示するものであ
って、上部ガラス基板に対向する下部ガラス基板の一面
側には画素に対応して液晶に局部的に電界を印加するた
めの画素電極が薄膜トランジスタと一体的にマトリック
ス状に形成されている。各画素電極に接続された薄膜ト
ランジスタは選択的に導通制御され、表示内容に応じて
液晶を配向させるための駆動電圧を各画素電極に与え
る。
In general, in an active matrix type liquid crystal display device, an electric field is applied to liquid crystal sealed between an upper glass substrate and a lower glass substrate to locally align the liquid crystal, thereby irradiating the liquid crystal from the lower glass substrate side. It controls the transmission of backlight light and displays characters and figures. On one side of the lower glass substrate facing the upper glass substrate, a local electric field is applied to the liquid crystal corresponding to the pixels. Of pixel electrodes are formed in a matrix integrally with the thin film transistors. The thin film transistor connected to each pixel electrode is selectively controlled to conduct, and applies a drive voltage for aligning the liquid crystal according to the display content to each pixel electrode.

【0004】従来のアクティブマトリックス型液晶表示
装置について、図3及び図4を参照しながら説明する。
ここで、図3は、従来のアクティブマトリックス型液晶
表示装置の単位画素の拡大図であり、図4はそのB−B
断面図である。図3に示すように、アクティブマトリッ
クス型液晶表示装置の単位画素は、液晶を配向させるた
めの画素電極1と、ソース2A及びドレイン2B並びに
ゲート2Cからなる薄膜トランジスタ2とを有して構成
されており、ドレイン2Bはドレイン電極2bを介して
画素電極1に電気的に接続され、薄膜トランジスタ2の
ソース2aは垂直方向に布線されたデータ信号線3に接
続されている。また、ゲート2Cは走査信号線4の一部
を薄膜トランジスタ2のチャンネル上部に延在させて形
成されており、走査信号線4とデータ信号線3とは、互
いに電気的に絶縁されて交差するように格子状に布線さ
れている。
A conventional active matrix type liquid crystal display device will be described with reference to FIGS.
Here, FIG. 3 is an enlarged view of a unit pixel of a conventional active matrix type liquid crystal display device, and FIG.
It is sectional drawing. As shown in FIG. 3, the unit pixel of the active matrix type liquid crystal display device includes a pixel electrode 1 for aligning liquid crystal, and a thin film transistor 2 including a source 2A, a drain 2B, and a gate 2C. , The drain 2B is electrically connected to the pixel electrode 1 via the drain electrode 2b, and the source 2a of the thin film transistor 2 is connected to the data signal line 3 laid in the vertical direction. The gate 2C is formed by extending a part of the scanning signal line 4 above the channel of the thin film transistor 2, and the scanning signal line 4 and the data signal line 3 are electrically insulated from each other and cross each other. Are arranged in a grid pattern.

【0005】図4にその断面構造を示すように、薄膜ト
ランジスタ2のソース2A及びドレイン2Bは、下側ガ
ラス基板10Aの一面側に堆積した多結晶シリコンやア
モルファスシリコン等の半導体薄膜層にチャンネル形成
領域Pを挟んで不純物を選択的にドープして形成され、
このチャンネル形成領域Pの上部には絶縁膜5を介して
ソース2Aとドレイン2Bとの間にチャンネルを誘導し
て導通を制御するゲート2C(走査信号線4)がアルミ
ニウム等の第1配線層により形成されている。
As shown in FIG. 4, the source 2A and the drain 2B of the thin film transistor 2 are formed with a channel forming region in a semiconductor thin film layer such as polycrystalline silicon or amorphous silicon deposited on one surface of a lower glass substrate 10A. Formed by selectively doping impurities with P interposed therebetween,
Above the channel forming region P, a gate 2C (scanning signal line 4) for guiding a channel between the source 2A and the drain 2B via an insulating film 5 to control conduction is formed by a first wiring layer of aluminum or the like. Is formed.

【0006】また、この第1配線層(ゲート2C)の上
には中間絶縁膜6を挟んで同じくアルミニウム等の第2
配線層により形成されたソース電極2a及びドレイン電
極2bが形成され、これらソース電極2a及びドレイン
電極2bはコンタクトホールCHを通じてそれぞれソー
ス2A及びドレイン2Bに電気的に接続されている。そ
して、画素電極1がドレイン電極2b及び中間絶縁膜6
の上に形成され、ドレイン電極2bと電気的に接続され
ている。なお、ソース電極2aを形成する第2配線層
は、データ信号線3の形成にも使用され、ソース電極2
aとデータ信号線3は一体的に形成されている。
On the first wiring layer (gate 2C), a second insulating layer 6 made of aluminum or the like is also interposed with an intermediate insulating film 6 interposed therebetween.
The source electrode 2a and the drain electrode 2b formed by the wiring layer are formed, and the source electrode 2a and the drain electrode 2b are electrically connected to the source 2A and the drain 2B through the contact holes CH, respectively. Then, the pixel electrode 1 includes the drain electrode 2 b and the intermediate insulating film 6.
And is electrically connected to the drain electrode 2b. Note that the second wiring layer forming the source electrode 2a is also used for forming the data signal line 3, and the source electrode 2a
a and the data signal line 3 are integrally formed.

【0007】さらに、薄膜トランジスタ2及び画素電極
1が形成された下部ガラス基板10Aと上部ガラス基板
10Bとの間には液晶Lが封入されており、この液晶L
が下部ガラス基板10A側に形成された画素電極1と上
部ガラス基板10B側に形成された図示しない透明電極
との間の電界により配向状態が定められる。なお、上部
ガラス基板10Bには、後述するように、配向が制御さ
れる領域外を透過(漏洩)するバックライト光をカット
するためのブラックマトリックスBMが形成されてい
る。
Further, a liquid crystal L is sealed between the lower glass substrate 10A on which the thin film transistor 2 and the pixel electrode 1 are formed and the upper glass substrate 10B.
The alignment state is determined by the electric field between the pixel electrode 1 formed on the lower glass substrate 10A side and the transparent electrode (not shown) formed on the upper glass substrate 10B side. Note that, as described later, a black matrix BM is formed on the upper glass substrate 10B to cut off backlight light that is transmitted (leaked) outside the region whose orientation is controlled.

【0008】このように構成された液晶表示装置で文字
や図形などを表示する場合、データ信号線3に接続され
た薄膜トランジスタ2の導通を時分割的に制御して、該
薄膜トランジスタ2を介して表示内容に応じた駆動電圧
を画素電極1に印加する。この薄膜トランジスタ2は駆
動電圧を画素電極1に与えた後に非導通状態とされ、画
素電極1に与えられた駆動電圧は画素電極1が上部ガラ
ス基板10Bの透明電極(図示なし)との間に形成する
容量成分により保持される。下部ガラス基板10Aと上
部ガラス基板10Bとの間に封入された液晶の配向は、
この用量成分に保持された駆動電圧により定められる。
When displaying characters, figures, and the like on the liquid crystal display device configured as described above, the conduction of the thin film transistor 2 connected to the data signal line 3 is controlled in a time division manner, and the display is performed via the thin film transistor 2. A drive voltage according to the content is applied to the pixel electrode 1. The thin film transistor 2 is turned off after a driving voltage is applied to the pixel electrode 1, and the driving voltage applied to the pixel electrode 1 is generated between the pixel electrode 1 and a transparent electrode (not shown) of the upper glass substrate 10B. It is held by the capacitance component. The orientation of the liquid crystal sealed between the lower glass substrate 10A and the upper glass substrate 10B is as follows.
It is determined by the drive voltage held in this dose component.

【0009】ここで、薄膜トランジスタ2に要求される
特性として、数μから数十μ秒程度の短い導通時間の間
に画素電極1に対して十分な駆動電圧を与えられるだけ
の大きなオン電流を有することに加え、画素電極1に駆
動電圧を与えて非導通状態とされた後の保持期間(通常
は16.7msec)において、画素電極1に保持され
る駆動電圧の変動が無視できる程に小さなオフ電流を有
することが挙げられ、これらオン電流とオフ電流との比
(オン電流/オフ電流)が高いことが要求される。
Here, a characteristic required for the thin film transistor 2 is that it has a large on-current that can supply a sufficient drive voltage to the pixel electrode 1 during a short conduction time of about several μs to several tens μs. In addition, in a holding period (normally, 16.7 msec) after a driving voltage is applied to the pixel electrode 1 to make the pixel electrode 1 non-conductive, a variation in the driving voltage held in the pixel electrode 1 is so small as to be negligible. It is necessary to have a high ratio of on-current to off-current (on-current / off-current).

【0010】[0010]

【発明が解決しようとする課題】ところで、外部から薄
膜トランジスタ2に光が入射すると、薄膜トランジスタ
2の内部でキャリアが励起されて光電流が発生すること
に起因して、薄膜トランジスタ2のオフ電流が増加す
る。この結果、画素電極1が保持する駆動電圧が変動し
て液晶の配向状態が乱され、表示不良が発生する。これ
を防ぐため、図3及び図4に示すように、薄膜トランジ
スタ2の上部を覆うようにして上部ガラス基板10B側
の対向する位置にブラックマトリックスBMを形成する
方法がある。なお、図4に示すブラックマトリックスB
Mは、破線で囲まれた領域の外部(ハッチング領域)が
遮光される領域となる。
By the way, when light enters the thin film transistor 2 from the outside, carriers are excited inside the thin film transistor 2 to generate a photocurrent, so that the off current of the thin film transistor 2 increases. . As a result, the driving voltage held by the pixel electrode 1 fluctuates, and the alignment state of the liquid crystal is disturbed, and a display failure occurs. In order to prevent this, as shown in FIGS. 3 and 4, there is a method of forming a black matrix BM at a position facing the upper glass substrate 10B so as to cover the upper part of the thin film transistor 2. The black matrix B shown in FIG.
M is a region where the outside (hatched region) of the region surrounded by the broken line is shielded from light.

【0011】即ち、図3及び図4において、下部ガラス
基板10Aに対向する上部ガラス基板10Bの一面側に
は、画素電極1の外縁領域及びその周囲(薄膜トランジ
スタ2を含む)に対向する領域を覆うようにしてブラッ
クマトリックスBMが形成されている。このブラックマ
トリックスBMは、上述の上部ガラス基板10B側から
薄膜トランジスタ2に入射する外部からの光を遮光する
働きに加え、配向が制御される領域外(画素電極1と走
査信号線4/データ信号線3との間)を透過する(漏れ
出る)図示しないバックライトの光をカットして、表示
特性を改善する働きを担っている。
That is, in FIGS. 3 and 4, one surface of the upper glass substrate 10B facing the lower glass substrate 10A covers an outer edge region of the pixel electrode 1 and a region facing the periphery thereof (including the thin film transistor 2). Thus, the black matrix BM is formed. The black matrix BM not only functions to block external light incident on the thin film transistor 2 from the upper glass substrate 10B side, but also outside the region where the alignment is controlled (the pixel electrode 1 and the scanning signal line 4 / data signal line 4). 3), which cuts light from a backlight (not shown) that passes through (leaks out) and improves display characteristics.

【0012】しかし、この従来のアクティブマトリック
ス型液晶表示装置によれば、ブラックマトリックスBM
が形成される上部ガラス基板10Bと薄膜トランジスタ
2が形成される下部ガラス基板とを張り合わせる際の位
置ずれや、斜め方向から薄膜トランジスタ2に入射する
光の影響を考慮すると、ブラックマトリックスBMを薄
膜トランジスタ2の大きさよりも大きく形成する必要が
ある。この結果、ブラックマトリックスBMの領域が増
加する反面、バックライト光を透過する画素の開口領域
の割合(以下、「開口率」と記す)が減少し、表示特性
が低下する。
However, according to the conventional active matrix type liquid crystal display device, the black matrix BM
In consideration of the displacement when the upper glass substrate 10B on which the thin film transistor 2 is formed and the lower glass substrate on which the thin film transistor 2 is formed, and the effect of light incident on the thin film transistor 2 from an oblique direction, the black matrix BM It must be formed larger than the size. As a result, while the area of the black matrix BM increases, the ratio of the opening area of the pixel that transmits the backlight (hereinafter, referred to as “opening ratio”) decreases, and the display characteristics deteriorate.

【0013】この開口率の減少を抑える方法としては、
データ信号線3と画素電極1との間に絶縁膜を形成し、
その絶縁膜を介して画素電極1を走査信号線5やデータ
信号線4と重ねることにより、走査信号線やデータ信号
線にブラックマトリックスBMの役割を担わせる方法が
提案されている。しかし、この方法でも、薄膜トランジ
スタ2に入射する光を遮るためには、薄膜トランジスタ
2を覆うためのブラックマトリックスを部分的に形成し
なければならず、同様に画素の開口率の減少を招く。
As a method of suppressing the decrease of the aperture ratio,
Forming an insulating film between the data signal line 3 and the pixel electrode 1;
A method has been proposed in which the pixel electrode 1 is overlapped with the scanning signal line 5 or the data signal line 4 via the insulating film so that the scanning signal line or the data signal line plays the role of the black matrix BM. However, even in this method, in order to block light incident on the thin film transistor 2, a black matrix for covering the thin film transistor 2 must be partially formed, and similarly, the aperture ratio of the pixel is reduced.

【0014】また、薄膜トランジスタに入射する光を遮
る方法として、非透光性のソース電極でチャンネル領域
の上を覆う方法が提案されている(特公平5−3483
6号公報参照)。しかし、この方法によっても、斜め方
向から入射する光を有効に遮るためには、同様にブラッ
クマトリックスを設ける必要がある。また、この方法に
よれば、ゲート電極の上にソース電極が大きく重なるの
で、ゲート・ソース間の寄生容量が増加し、この寄生容
量を介して薄膜トランジスタのゲートとソースとの間に
クロストークが発生して信号歪が大きくなる。この結
果、画素電極に与えられる駆動電圧が変動し、表示品位
が低下する。
Further, as a method of blocking light incident on the thin film transistor, a method of covering the channel region with a non-transparent source electrode has been proposed (Japanese Patent Publication No. 5-3483).
No. 6). However, even with this method, it is necessary to similarly provide a black matrix in order to effectively block light incident from oblique directions. In addition, according to this method, since the source electrode greatly overlaps the gate electrode, the parasitic capacitance between the gate and the source increases, and crosstalk occurs between the gate and the source of the thin film transistor via the parasitic capacitance. As a result, the signal distortion increases. As a result, the driving voltage applied to the pixel electrode fluctuates, and the display quality deteriorates.

【0015】本発明は、このような問題に鑑みてなされ
たものであり、ブラックマトリックスを形成することな
く薄膜トランジスタへの入射光を有効に遮ることができ
ると共に、画素の開口率を向上させることができ、表示
品位に優れたアクティブマトリックス型液晶表示装置を
提供することを課題とする。
The present invention has been made in view of such a problem, and it is possible to effectively block incident light to a thin film transistor without forming a black matrix and to improve the aperture ratio of a pixel. It is an object of the present invention to provide an active matrix liquid crystal display device which is capable of providing excellent display quality.

【0016】[0016]

【課題を解決するための手段】本発明は、前記課題を解
決達成するため、以下の構成を有する。即ち、請求項1
に記載の発明に係るアクティブマトリックス型液晶表示
装置は、対向する上部ガラス基板と下部ガラス基板との
間に液晶を封入し、該液晶を局部的に配向させて文字や
図形等を表示するアクティブマトリックス型液晶表示装
置であって、前記下部ガラス基板の一面側に互いに交差
するように格子状に布線された走査信号線及びデータ信
号線と、前記走査信号線と前記データ信号線との交差点
に対応づけて前記一面側にマトリックス状に形成された
画素電極と、ソース及びドレインが前記データ信号線及
び前記画素電極にそれぞれ電気的に接続されると共にゲ
ートが前記走査信号線に電気的に接続された薄膜トラン
ジスタとを備えて構成され、前記薄膜トランジスタは前
記ドレインに接続された非透光性のドレイン電極を有
し、該ドレイン電極は前記ドレインの全体を覆うと共に
絶縁層を介して前記ゲートの上に延在するように該ゲー
トとの間に所定の重なりを設けて形成されたことを特徴
とするアクティブマトリックス型液晶表示装置の構成を
有する。
Means for Solving the Problems The present invention has the following arrangement to achieve the above object. That is, claim 1
The active matrix type liquid crystal display device according to the invention described in (1), an active matrix liquid crystal is sealed between the upper glass substrate and the lower glass substrate facing each other, and the liquid crystal is locally oriented to display characters, graphics, and the like. A liquid crystal display device, wherein a scanning signal line and a data signal line laid in a grid pattern so as to intersect with each other on one surface side of the lower glass substrate, and at an intersection of the scanning signal line and the data signal line. Pixel electrodes, which are formed in a matrix on one surface side, are electrically connected to the data signal lines and the pixel electrodes, respectively, and the gates are electrically connected to the scanning signal lines. And a non-light-transmitting drain electrode connected to the drain. A structure of an active matrix type liquid crystal display device, wherein said active matrix type liquid crystal display device is formed so as to cover said entire drain and to extend above said gate via an insulating layer with a predetermined overlap between said gate and said gate. Having.

【0017】また、請求項2に記載の発明に係るアクテ
ィブマトリックス型液晶表示装置は、ゲートが、非透光
性を有する導電性部材からなることを特徴とする請求項
1に記載のアクティブマトリックス型液晶表示装置の構
成を有する。
In the active matrix type liquid crystal display device according to the second aspect of the present invention, the gate is made of a non-light-transmitting conductive member. It has a configuration of a liquid crystal display device.

【0018】さらに、請求項3に記載の発明に係るアク
ティブマトリックス型液晶表示装置は、薄膜トランジス
タがソースと電気的に接続された非透光性のソース電極
を有し、該ソース電極がソースの全体を覆うと共に絶縁
層を介してゲートの上に延在するように該ゲートとの間
に所定の重なりを設けて形成されたことを特徴とする請
求項2に記載のアクティブマトリックス型液晶表示装置
の構成を有する。
Further, in the active matrix type liquid crystal display device according to the third aspect of the present invention, the thin film transistor has a non-transparent source electrode electrically connected to the source, and the source electrode is the entire source. 3. The active matrix type liquid crystal display device according to claim 2, wherein a predetermined overlap is formed between the gate and the gate so as to extend over the gate via the insulating layer. Having a configuration.

【0019】さらにまた、請求項4に記載の発明に係る
アクティブマトリックス型液晶表示装置は、走査信号線
及びデータ信号線が、非透過性の導電性部材からなり、
絶縁層を介して画素電極との間に所定の重なりを設けて
形成されたことを特徴とする請求項1から3の何れかに
記載のアクティブマトリックス型液晶表示装置の構成を
有する。
Further, in the active matrix type liquid crystal display device according to the present invention, the scanning signal lines and the data signal lines are formed of a non-transmissive conductive member,
4. The active matrix type liquid crystal display device according to claim 1, wherein the active matrix type liquid crystal display device is formed by providing a predetermined overlap between the pixel electrode and the pixel electrode via an insulating layer.

【0020】さらにまた、請求項5に記載の発明に係る
アクティブマトリックス型液晶表示装置は、ソース電極
及びドレイン電極が、データ信号線と同一の配線層を用
いて形成されたことを特徴とする請求項1から4の何れ
かに記載のアクティブマトリックス型液晶表示装置の構
成を有する。
Further, in the active matrix type liquid crystal display device according to the present invention, the source electrode and the drain electrode are formed using the same wiring layer as the data signal line. Item 5 has a configuration of the active matrix type liquid crystal display device according to any one of Items 1 to 4.

【0021】上記構成された請求項1から5に記載のア
クティブマトリックス型液晶表示装置は以下のように作
用する。即ち、請求項1に記載の発明に係るアクティブ
マトリックス型液晶表示装置によれば、薄膜トランジス
タが備えるドレイン電極がドレインとチャンネルとの境
界を含んでドレインの全体を覆う。従って、薄膜トラン
ジスタのドレイン全体及びドレイン近傍のチャンネルの
一部が遮光され、光電流に起因してドレイン(画素電
極)からリークする電流の発生が阻止され、画素電極の
電圧が安定化される。
The active matrix type liquid crystal display device according to any one of the first to fifth aspects operates as follows. That is, according to the active matrix type liquid crystal display device of the first aspect, the drain electrode of the thin film transistor covers the entire drain including the boundary between the drain and the channel. Accordingly, the entire drain of the thin film transistor and a part of the channel near the drain are shielded, and the generation of current leaking from the drain (pixel electrode) due to the photocurrent is prevented, and the voltage of the pixel electrode is stabilized.

【0022】また、請求項2に記載の発明に係るアクテ
ィブマトリックス型液晶表示装置は、請求項1に記載の
アクティブマトリックス型液晶表示装置において、非透
光性の部材からなるゲートによりチャンネルが遮光さ
れ、光電流に起因するチャンネルからリークする電流の
発生が阻止される。
According to a second aspect of the present invention, in the active matrix type liquid crystal display device according to the first aspect, the channel is shielded by a gate made of a non-translucent member. In addition, generation of current leaking from the channel due to photocurrent is prevented.

【0023】さらに、請求項3に記載の発明に係るアク
ティブマトリックス型液晶表示装置は、請求項2に記載
のアクティブマトリックス型液晶表示装置において、ソ
ース電極がソースとチャンネルとの境界を含んでソース
の全体を覆う。従って、薄膜トランジスタのソース及び
ドレインの全体並びにチャンネルの全体が遮光され、光
電流に起因するソース及びドレイン(画素電極)並びに
チャンネルからリークする電流の発生が阻止される。
Further, according to a third aspect of the present invention, there is provided an active matrix type liquid crystal display device according to the second aspect, wherein the source electrode includes a boundary between the source and the channel. Cover the whole. Therefore, the entire source and drain and the entire channel of the thin film transistor are shielded from light, and the generation of current leaking from the source and drain (pixel electrode) and the channel due to the photocurrent is prevented.

【0024】さらにまた、請求項4に記載の発明に係る
アクティブマトリックス型液晶表示装置は、請求項1か
ら3の何れかに記載のアクティブマトリックス型液晶表
示装置において、走査信号線と画素電極との間、または
データ信号線と画素電極との間は絶縁層を介して重なり
が設けられているので、これらの間は、走査信号線、デ
ータ信号線または画素電極の何れかに覆われ、光の漏洩
が阻止される。
According to a fourth aspect of the present invention, there is provided an active matrix type liquid crystal display device according to any one of the first to third aspects, wherein a scanning signal line and a pixel electrode are connected to each other. Since an overlap is provided between the data signal lines and the pixel electrode via an insulating layer, the space between these is covered with any one of the scanning signal line, the data signal line and the pixel electrode, Leaks are prevented.

【0025】さらにまた、請求項5に記載の発明に係る
アクティブマトリックス型液晶表示装置は、請求項1か
ら4の何れかに記載のアクティブマトリックス型液晶表
示装置において、薄膜トランジスタを構成するソース電
極及びドレイン電極がデータ信号線と同一の配線層から
構成され、ゲートが走査信号線と同一の配線層から構成
される。即ち、ソース電極、ドレイン電極及びゲート
は、データ信号線及び走査信号線をそれぞれ構成する2
種類の配線層のみを用いて形成される。
According to a fifth aspect of the present invention, there is provided an active matrix type liquid crystal display device according to any one of the first to fourth aspects, wherein a source electrode and a drain constituting a thin film transistor are provided. The electrodes are formed of the same wiring layer as the data signal lines, and the gates are formed of the same wiring layer as the scanning signal lines. That is, the source electrode, the drain electrode, and the gate constitute a data signal line and a scanning signal line, respectively.
It is formed using only different types of wiring layers.

【0026】[0026]

【発明の実施の形態】本発明の実施の形態に係るアクテ
ィブマトリックス型液晶表示装置について、図1及び図
2を参照して説明する。ここで、図1は、本発明の実施
形態に係る液晶表示装置の単位画素の拡大図であり、図
2はそのA−A断面図である。なお、各図において、同
一要素または相当する要素には同一符号を付す。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An active matrix type liquid crystal display device according to an embodiment of the present invention will be described with reference to FIGS. Here, FIG. 1 is an enlarged view of a unit pixel of the liquid crystal display device according to the embodiment of the present invention, and FIG. 2 is a sectional view taken along the line AA. In each of the drawings, the same or corresponding elements have the same reference characters allotted.

【0027】図1に示す本実施形態の装置と前述の図3
に示す従来の装置との主な相違点は、本実施形態の装置
が備える薄膜トランジスタ2のソース電極2a(データ
信号線3Aの一部)及びドレイン電極2bが、後述の中
間絶縁層6を介してゲートの上に延在するように所定の
重なりを設けて形成された点と、データ信号線3A及び
走査信号線4Aが画素電極1と重なりを設けて形成され
た点の2点であり、これにより、ブラックマトリックス
を要することなく薄膜トランジスタへの光の入射を防止
すると共に画素電極周辺からのバックライト光の透過
(漏洩)を防止するものである。
The apparatus of the present embodiment shown in FIG.
The main difference from the conventional device shown in FIG. 5 is that the source electrode 2a (a part of the data signal line 3A) and the drain electrode 2b of the thin film transistor 2 included in the device of the present embodiment are connected via an intermediate insulating layer 6 described later. There are two points: a point formed by providing a predetermined overlap so as to extend over the gate, and a point formed by providing the data signal line 3A and the scanning signal line 4A so as to overlap the pixel electrode 1. Accordingly, it is possible to prevent light from entering the thin film transistor without requiring a black matrix and to prevent transmission (leakage) of backlight from around the pixel electrode.

【0028】即ち、図2にその断面構造を詳細に示すよ
うに、本実施形態の装置が備える薄膜トランジスタ2の
ソース2A及びドレイン2BにコンタクトホールCHを
通じてそれぞれ接続されるソース電極2a及びドレイン
電極2bは、中間絶縁層6を挟んでゲート2Cの上に重
なりdを設けて形成されいる。また、データ信号線3A
(ソース電極2a)は、第2中間絶縁膜6Bを挟んで画
素電極1と重なりD1を設けて形成され、走査信号線4
A(ゲート2C)は、中間絶縁層6及び第2中間絶縁層
6Bを挟んで画素電極1と重なりD2を設けて形成され
ている。
That is, as shown in FIG. 2 in detail, the source electrode 2a and the drain electrode 2b connected to the source 2A and the drain 2B of the thin film transistor 2 provided in the device of the present embodiment through the contact holes CH, respectively, are shown in FIG. , And an overlap d is provided on the gate 2C with the intermediate insulating layer 6 interposed therebetween. Also, the data signal line 3A
The (source electrode 2a) is formed so as to overlap with the pixel electrode 1 with the second intermediate insulating film 6B interposed therebetween and to be provided with D1.
A (gate 2C) is formed so as to overlap D2 with the pixel electrode 1 with the intermediate insulating layer 6 and the second intermediate insulating layer 6B interposed therebetween.

【0029】以下、2層メタルプロセスを用いる場合を
例として、本実施形態の装置の製作プロセスについて、
図2を参照しながら説明する。先ず、下部ガラス基板1
0A上に多結晶シリコンやアモルファスシリコンなどの
半導体薄膜Sを形成した後、ドナーまたはアクセプタと
しての不純物を選択的にドープしてチャンネル形成領域
Pを挟んでソース2A及びドレイン3Aを形成する。次
に、絶縁膜5を成膜して、図1に示す走査信号線4Aを
アルミニウムなどの第1配線層を用いて形成する。この
とき、走査信号線4Aの一部をチャンネル形成領域Pの
上部に絶縁膜5を挟んでゲート電極2Cとして延在させ
る。
Hereinafter, the manufacturing process of the apparatus according to the present embodiment will be described with reference to an example in which a two-layer metal process is used.
This will be described with reference to FIG. First, the lower glass substrate 1
After a semiconductor thin film S such as polycrystalline silicon or amorphous silicon is formed on 0A, an impurity as a donor or an acceptor is selectively doped to form a source 2A and a drain 3A with a channel forming region P interposed therebetween. Next, an insulating film 5 is formed, and the scanning signal line 4A shown in FIG. 1 is formed using a first wiring layer such as aluminum. At this time, a part of the scanning signal line 4A is extended above the channel formation region P with the insulating film 5 interposed therebetween as the gate electrode 2C.

【0030】次に、第1配線層(ゲート2C,走査信号
線4A)の上に中間絶縁層6を形成し、さらにソース2
A及びドレイン2Bの上部に位置させて絶縁膜5及び中
間絶縁層6を貫通するようにコンタクトホールCHを形
成した後、ソース電極2a(データ信号線3A)及びド
レイン電極2bを第2配線層を用いて形成する。これら
ソース電極2a及びドレイン電極2bはコンタクトホー
ルCHを通じてソース領域及びドレイン領域にそれぞれ
電気的に接続される。ここで、ゲート2C、走査信号線
4Aを形成する第1配線層と、ドレイン電極2b、ソー
ス電極2a及びデータ信号線3Aを形成する第2配線層
とは、非透光性の導電性部材からなる。
Next, an intermediate insulating layer 6 is formed on the first wiring layer (gate 2C, scanning signal line 4A),
After a contact hole CH is formed so as to penetrate the insulating film 5 and the intermediate insulating layer 6 above the A and the drain 2B, the source electrode 2a (the data signal line 3A) and the drain electrode 2b are connected to the second wiring layer. It is formed by using. The source electrode 2a and the drain electrode 2b are electrically connected to a source region and a drain region through a contact hole CH, respectively. Here, the first wiring layer forming the gate 2C and the scanning signal line 4A, and the second wiring layer forming the drain electrode 2b, the source electrode 2a and the data signal line 3A are made of a non-translucent conductive member. Become.

【0031】ここで、ソース電極2a及びドレイン電極
2bのそれぞれは、図1及び図2に示すように、ソース
領域2A及びドレイン領域2Bの全体を覆うと共に、中
間絶縁層6を介してゲート2Cとの間に重なりdを有し
て形成される。この重なりdは、ゲート電極2Cとソー
ス電極2a/ドレイン電極2bとの間に寄生容量を形成
し、これらの電極間のクロストークを助長する原因とな
る。このため、この重なりdの量は最小限に抑える必要
があり、プロセスの合わせ精度が許容する範囲で可能な
限り小さく設定する。
As shown in FIGS. 1 and 2, each of the source electrode 2a and the drain electrode 2b covers the entire source region 2A and the drain region 2B, and is connected to the gate 2C via the intermediate insulating layer 6. Are formed with an overlap d between them. The overlap d forms a parasitic capacitance between the gate electrode 2C and the source electrode 2a / drain electrode 2b, and promotes crosstalk between these electrodes. For this reason, the amount of the overlap d needs to be minimized, and is set to be as small as possible as long as the alignment accuracy of the process allows.

【0032】なお、図1に示すように、データ信号線3
A(第2配線層)及び走査信号線4A(第1配線層)を
形成するにあたっては、データ信号線3Aを第2中間絶
縁層6Bを挟んで画素電極1と重なりD1を設けて形成
し、走査信号線4Aを中間絶縁層6及び第2中間絶縁層
6Bを挟んで画素電極1と重なりD2を設けて形成する
ことにより、画素電極1の周縁領域及び周囲を非透光性
の第1及び第2配線層により覆う。これにより、ブラッ
クマトリックスを設けることなく、画素電極1の領域外
を透過(漏洩)する光が遮断される。
Note that, as shown in FIG.
When forming the A (second wiring layer) and the scanning signal line 4A (first wiring layer), the data signal line 3A is formed so as to overlap the pixel electrode 1 with the second intermediate insulating layer 6B interposed therebetween, and to provide D1. By forming the scanning signal line 4A so as to overlap with the pixel electrode 1 with the intermediate insulating layer 6 and the second intermediate insulating layer 6B interposed therebetween and to form the scanning signal line 4A, the peripheral region and the periphery of the pixel electrode 1 are non-transparent first and Cover with the second wiring layer. Accordingly, light transmitted (leaked) outside the region of the pixel electrode 1 is blocked without providing a black matrix.

【0033】次に第2配線層の上に第2中間絶縁層6B
を形成してドレイン電極2bの上に位置するように第2
コンタクトホールCH2を形成し、さらに第2中間絶縁
層6Bの上に画素電極1を形成して第2コンタクトホー
ルを通じて画素電極1をドレイン電極に電気的に接続す
る。以上により、画素電極1の外縁及び周囲(薄膜トラ
ンジスタ2を含む)が第1及び第2配線層で覆われて、
走査信号線4A、データ信号線3A、画素電極1及び薄
膜トランジスタ2がその一面側に形成された下部ガラス
基板10Aを得る。
Next, a second intermediate insulating layer 6B is formed on the second wiring layer.
And a second electrode is formed so as to be located on the drain electrode 2b.
A contact hole CH2 is formed, a pixel electrode 1 is formed on the second intermediate insulating layer 6B, and the pixel electrode 1 is electrically connected to the drain electrode through the second contact hole. As described above, the outer edge and the periphery (including the thin film transistor 2) of the pixel electrode 1 are covered with the first and second wiring layers,
A lower glass substrate 10A having the scanning signal line 4A, the data signal line 3A, the pixel electrode 1, and the thin film transistor 2 formed on one surface thereof is obtained.

【0034】このようにして得られた下部ガラス基板1
0Aと予め透明電極(図示なし)が形成された上部ガラ
ス基板10Bとを液晶Lを封入して張り合わせ、本実施
形態のアクティブマトリックス型液晶表示装置が完成す
る。なお、本実施形態における上部ガラス基板10Bに
はブラックマトリックスは形成されていない。
The lower glass substrate 1 thus obtained
0A and an upper glass substrate 10B on which a transparent electrode (not shown) is formed in advance, and a liquid crystal L is sealed and bonded to complete the active matrix liquid crystal display device of the present embodiment. Note that no black matrix is formed on the upper glass substrate 10B in the present embodiment.

【0035】以上説明した本実施形態の装置は、薄膜ト
ランジスタ2を含んで画素電極の周囲を第1配線層及び
第2配線層により覆うように構成したが、薄膜トランジ
スタ2のみを第1及び第2配線層で覆い、画素電極1の
周辺から等化するバックライト光を従来と同様にブラッ
クマトリックスでカットするように構成してもよく。必
要に応じて組み合わせて構成すればよい。
The device according to the present embodiment described above is configured so that the periphery of the pixel electrode including the thin film transistor 2 is covered with the first and second wiring layers, but only the thin film transistor 2 is connected to the first and second wiring layers. The backlight which is covered with a layer and equalized from the periphery of the pixel electrode 1 may be cut by a black matrix as in the related art. What is necessary is just to combine and configure as needed.

【0036】また、図2に示すように、本実施形態の装
置は、画素電極1とドレイン電極2b(第2配線層)と
の間に第2中間絶縁層6Bを形成して構成されるものと
したが、図4に示す従来のプロセス構成によっても容易
に実現することができ、何ら製作プロセスの複雑化を招
くものではなく、むしろブラックマトリックスを要しな
い分、プロセスを簡略化することができる。
As shown in FIG. 2, the device according to the present embodiment is formed by forming a second intermediate insulating layer 6B between the pixel electrode 1 and the drain electrode 2b (second wiring layer). However, the process can be easily realized by the conventional process configuration shown in FIG. 4 and does not cause any complexity in the manufacturing process. Rather, the process can be simplified because a black matrix is not required. .

【0037】[0037]

【発明の効果】以上の説明から明らかなように、本発明
によれば、以下の効果を得ることができる。即ち、請求
項1に記載の発明によれば、画素電極が接続される薄膜
トランジスタのドレイン全体とチャンネルの一部とを覆
うようにドレイン電極を形成したので、薄膜トランジス
タのドレインに入射する光に起因するリーク電流の発生
を阻止することができる。このため、光の影響を受ける
ことなく、画素電極が保持する電圧の変動を有効に防止
することができ、極めて優れた表示品位を安定的に維持
することができる。
As is apparent from the above description, according to the present invention, the following effects can be obtained. That is, according to the first aspect of the present invention, since the drain electrode is formed so as to cover the entire drain and a part of the channel of the thin film transistor to which the pixel electrode is connected, it is caused by light incident on the drain of the thin film transistor. The occurrence of a leak current can be prevented. For this reason, without being affected by light, it is possible to effectively prevent a change in the voltage held by the pixel electrode, and to stably maintain an extremely excellent display quality.

【0038】また、請求項2に記載の発明によれば、請
求項1に記載の発明において、薄膜トランジスタのゲー
トを非透光性の導電性部材を用いて構成したので、チャ
ンネルに入射する光に起因するリーク電流の発生をも阻
止することができる。このため、請求項1に記載の発明
により得られる効果に加えて、画素電極が保持する電圧
の変動を一層有効に防止することができ、優れた表示品
位を一層安定的に維持することができる。
According to the second aspect of the present invention, in the first aspect of the present invention, since the gate of the thin film transistor is formed by using a non-transmissive conductive member, light incident on the channel can be reduced. It is also possible to prevent the occurrence of leakage current due to the above. For this reason, in addition to the effect obtained by the first aspect of the present invention, the fluctuation of the voltage held by the pixel electrode can be more effectively prevented, and excellent display quality can be maintained more stably. .

【0039】さらに、請求項3に記載の発明によれば、
請求項2に記載の発明において、薄膜トランジスタのソ
ース全体を覆うようにソース電極を形成したので、ソー
スに入射する光に起因するリーク電流の発生を阻止する
ことができる。このため、請求項2に記載の発明により
得られる効果に加えて、薄膜トランジスタのソース側の
電圧変動を有効に防止することができ、安定した動作を
維持することができる。
According to the third aspect of the present invention,
According to the second aspect of the present invention, since the source electrode is formed so as to cover the entire source of the thin film transistor, it is possible to prevent generation of a leak current due to light incident on the source. For this reason, in addition to the effect obtained by the second aspect of the invention, voltage fluctuation on the source side of the thin film transistor can be effectively prevented, and stable operation can be maintained.

【0040】さらに、請求項4に記載の発明によれば、
請求項1から3の何れかに記載の発明において、非透光
性の走査信号線及びデータ信号線が画素電極と重なりを
設けて形成されるので、請求項1から3の何れかに記載
の発明により得られる効果に加えて、ブラックマトリッ
クスを設けることなく、画素電極の外縁領域及び周囲を
透過(漏洩)しようとする光を遮ることができ、製作工
程(プロセス)を簡略化することができる。
Further, according to the invention described in claim 4,
In the invention according to any one of claims 1 to 3, the non-light-transmitting scanning signal line and the data signal line are formed so as to overlap with the pixel electrode. In addition to the effects obtained by the present invention, it is possible to block light that is going to be transmitted (leaked) in the outer edge region and the periphery of the pixel electrode without providing a black matrix, thereby simplifying a manufacturing process (process). .

【0041】さらにまた、請求項5に記載の発明によれ
ば、請求項1から4の何れかに記載の発明において、ソ
ース電極及びドレイン電極を、データ信号線と同一の配
線層を用いて形成したので、請求項1から4の何れかに
記載の発明により得られる効果に加えて、配線層の増加
を招くことなく、薄膜トランジスタに入射する光を遮光
するためのソース電極及びドレイン電極を形成すること
ができる。
According to a fifth aspect of the present invention, in the first aspect, the source electrode and the drain electrode are formed using the same wiring layer as the data signal line. Therefore, in addition to the effects obtained by the invention according to any one of claims 1 to 4, a source electrode and a drain electrode for blocking light incident on the thin film transistor are formed without increasing the number of wiring layers. be able to.

【0042】従って、本発明によれば、ブラックマトリ
ックスを形成することなく薄膜トランジスタへの入射光
を有効に遮ることができると共に画素の開口率を向上さ
せることができ、工程数の増加を伴うことなく表示品位
に優れたアクティブマトリックス型液晶表示装置を実現
することができる。
Therefore, according to the present invention, it is possible to effectively block incident light to a thin film transistor without forming a black matrix, to improve the aperture ratio of a pixel, and to increase the number of steps without increasing the number of steps. An active matrix liquid crystal display device having excellent display quality can be realized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施形態に係るアクティブマトリック
ス型液晶表示装置の単位画素の拡大図である。
FIG. 1 is an enlarged view of a unit pixel of an active matrix liquid crystal display device according to an embodiment of the present invention.

【図2】本発明の実施形態に係るアクティブマトリック
ス型液晶表示装置の単位画素のA−A断面図である。
FIG. 2 is a sectional view taken along the line AA of the unit pixel of the active matrix type liquid crystal display device according to the embodiment of the present invention.

【図3】従来のアクティブマトリックス型液晶表示装置
の単位画素の拡大図である。
FIG. 3 is an enlarged view of a unit pixel of a conventional active matrix type liquid crystal display device.

【図4】従来のアクティブマトリックス型液晶表示装置
のB−B断面図である。
FIG. 4 is a sectional view of a conventional active matrix type liquid crystal display device, taken along line BB.

【符号の説明】[Explanation of symbols]

1 画素電極 2 薄膜トランジスタ 2A ソース 2B ドレイン 2C ゲート 2a ソース電極 2b ドレイン電極 3,3A データ信号線 4,4A 走査信号線 5 絶縁膜 6 中間絶縁層 6B 第2中間絶縁層 10A 下部ガラス基板 10B 上部ガラス基板 BM ブラックマトリックス CH コンタクトホール CH2 第2コンタクトホール L 液晶 P チャンネル形成領域 S 半導体薄膜 D1,D2,d 重なり Reference Signs List 1 pixel electrode 2 thin film transistor 2A source 2B drain 2C gate 2a source electrode 2b drain electrode 3,3A data signal line 4,4A scanning signal line 5 insulating film 6 intermediate insulating layer 6B second intermediate insulating layer 10A lower glass substrate 10B upper glass substrate BM Black matrix CH Contact hole CH2 Second contact hole L Liquid crystal P Channel formation region S Semiconductor thin film D1, D2, d Overlap

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 対向する上部ガラス基板と下部ガラス基
板との間に液晶を封入し、該液晶を局部的に配向させて
文字や図形等を表示するアクティブマトリックス型液晶
表示装置であって、 前記下部ガラス基板の一面側に互いに交差するように格
子状に布線された走査信号線及びデータ信号線と、 前記走査信号線と前記データ信号線との交差点に対応づ
けて前記一面側にマトリックス状に形成された画素電極
と、 ソース及びドレインが前記データ信号線及び前記画素電
極にそれぞれ電気的に接続されると共にゲートが前記走
査信号線に電気的に接続された薄膜トランジスタとを備
えて構成され、 前記薄膜トランジスタは前記ドレインに接続された非透
光性のドレイン電極を有し、該ドレイン電極は前記ドレ
インの全体を覆うと共に絶縁層を介して前記ゲートの上
に延在するように該ゲートとの間に所定の重なりを設け
て形成されたことを特徴とするアクティブマトリックス
型液晶表示装置。
1. An active matrix type liquid crystal display device in which liquid crystal is sealed between an upper glass substrate and a lower glass substrate facing each other, and the liquid crystal is locally oriented to display characters, graphics, and the like. A scanning signal line and a data signal line laid in a lattice pattern so as to intersect with each other on one surface side of the lower glass substrate; and a matrix shape on the one surface side in correspondence with an intersection of the scanning signal line and the data signal line. A pixel electrode, and a thin film transistor, the source and the drain of which are electrically connected to the data signal line and the pixel electrode, respectively, and the gate of which is electrically connected to the scanning signal line. The thin film transistor has a non-light-transmitting drain electrode connected to the drain, and the drain electrode covers the entire drain and has an insulating layer interposed therebetween. Active matrix liquid crystal display device characterized by being formed with a predetermined overlap between the gate so as to extend over the gate Te.
【請求項2】 ゲートは、非透光性を有する導電性部材
からなることを特徴とする請求項1に記載のアクティブ
マトリックス型液晶表示装置。
2. The active matrix type liquid crystal display device according to claim 1, wherein the gate is formed of a non-light-transmitting conductive member.
【請求項3】 薄膜トランジスタはソースと電気的に接
続された非透光性のソース電極を有し、該ソース電極は
ソースの全体を覆うと共に絶縁層を介してゲートの上に
延在するように該ゲートとの間に所定の重なりを設けて
形成されたことを特徴とする請求項2に記載のアクティ
ブマトリックス型液晶表示装置。
3. The thin film transistor has a non-light-transmitting source electrode electrically connected to the source, the source electrode covering the entire source and extending over the gate via an insulating layer. 3. The active matrix liquid crystal display device according to claim 2, wherein a predetermined overlap is provided between the gate and the gate.
【請求項4】 走査信号線及びデータ信号線は、非透過
性の導電性部材からなり、絶縁層を介して画素電極との
間に所定の重なりを設けて形成されたことを特徴とする
請求項1から3の何れかに記載のアクティブマトリック
ス型液晶表示装置。
4. The scanning signal line and the data signal line are made of a non-transmissive conductive member, and are formed with a predetermined overlap between the scanning signal line and the pixel electrode via an insulating layer. Item 4. An active matrix liquid crystal display device according to any one of Items 1 to 3.
【請求項5】 ソース電極及びドレイン電極は、データ
信号線と同一の配線層を用いて形成されたことを特徴と
する請求項1から4の何れかに記載のアクティブマトリ
ックス型液晶表示装置。
5. The active matrix type liquid crystal display device according to claim 1, wherein the source electrode and the drain electrode are formed using the same wiring layer as the data signal line.
JP26728696A 1996-10-08 1996-10-08 Active matrix type liquid crystal display device Pending JPH10111519A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26728696A JPH10111519A (en) 1996-10-08 1996-10-08 Active matrix type liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26728696A JPH10111519A (en) 1996-10-08 1996-10-08 Active matrix type liquid crystal display device

Publications (1)

Publication Number Publication Date
JPH10111519A true JPH10111519A (en) 1998-04-28

Family

ID=17442728

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26728696A Pending JPH10111519A (en) 1996-10-08 1996-10-08 Active matrix type liquid crystal display device

Country Status (1)

Country Link
JP (1) JPH10111519A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002319679A (en) * 2001-04-20 2002-10-31 Semiconductor Energy Lab Co Ltd Semiconductor device
CN1304895C (en) * 2003-04-07 2007-03-14 友达光电股份有限公司 Pixel structure and its making method
JP2008070521A (en) * 2006-09-13 2008-03-27 Sony Corp Display device
JP2012181530A (en) * 1999-02-23 2012-09-20 Semiconductor Energy Lab Co Ltd Liquid crystal display device
JP2013152472A (en) * 2013-02-27 2013-08-08 Semiconductor Energy Lab Co Ltd Display device
KR101409704B1 (en) * 2006-12-26 2014-06-19 엘지디스플레이 주식회사 Liquid crystal display device and method of manufacturing the same
JP2016012152A (en) * 2015-10-20 2016-01-21 株式会社半導体エネルギー研究所 Display device

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012181530A (en) * 1999-02-23 2012-09-20 Semiconductor Energy Lab Co Ltd Liquid crystal display device
JP2012190022A (en) * 1999-02-23 2012-10-04 Semiconductor Energy Lab Co Ltd Liquid crystal display device
US9431431B2 (en) 1999-02-23 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US9910334B2 (en) 1999-02-23 2018-03-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
JP2002319679A (en) * 2001-04-20 2002-10-31 Semiconductor Energy Lab Co Ltd Semiconductor device
CN1304895C (en) * 2003-04-07 2007-03-14 友达光电股份有限公司 Pixel structure and its making method
JP2008070521A (en) * 2006-09-13 2008-03-27 Sony Corp Display device
KR101409704B1 (en) * 2006-12-26 2014-06-19 엘지디스플레이 주식회사 Liquid crystal display device and method of manufacturing the same
JP2013152472A (en) * 2013-02-27 2013-08-08 Semiconductor Energy Lab Co Ltd Display device
JP2016012152A (en) * 2015-10-20 2016-01-21 株式会社半導体エネルギー研究所 Display device

Similar Documents

Publication Publication Date Title
US6812912B2 (en) Active matrix display device with storage capacitor for each pixel
US5650637A (en) Active matrix assembly
JP3708637B2 (en) Liquid crystal display device
US6246453B1 (en) Electro-optical device
US6104449A (en) Liquid crystal display device having DTFTs connected to a short ring
US5365079A (en) Thin film transistor and display device including same
US6781658B1 (en) Reflection type liquid crystal display device having a high aperture ratio
US7379139B2 (en) Liquid crystal display and electro-optical devices with a function element
KR100838185B1 (en) an array panel and a liquid crystal display using by it, and fabricating method of the same
US10910411B2 (en) Array substrate, manufacturing method thereof and display panel
US6410969B1 (en) Thin film transistor and method of manufacturing the same
JPH05181159A (en) Active matrix type liquid crystal display element
JPH10111519A (en) Active matrix type liquid crystal display device
US5677547A (en) Thin film transistor and display device including same
JPH10142636A (en) Active matrix type display circuit
JPH1010581A (en) Display device
CN113325647B (en) Display panel and display device
JP2002297060A (en) Active matrix type display device
JP2002297058A (en) Active matrix type display device
JP2002296619A (en) Active matrix type display device
JP3419374B2 (en) Liquid crystal display
JPH05224236A (en) Active matric type liquid crystal display device
JPH0730120A (en) Thin film transistor and liquid crystal display device using same
KR101001430B1 (en) Thin film transistor and fabricating method thereof
KR200255830Y1 (en) Array Panel for Black Matrix on Array Structure Liquid Crystal Display Device