JPH10107520A - ３分配器及び３合成器 - Google Patents
３分配器及び３合成器Info
- Publication number
- JPH10107520A JPH10107520A JP8261096A JP26109696A JPH10107520A JP H10107520 A JPH10107520 A JP H10107520A JP 8261096 A JP8261096 A JP 8261096A JP 26109696 A JP26109696 A JP 26109696A JP H10107520 A JPH10107520 A JP H10107520A
- Authority
- JP
- Japan
- Prior art keywords
- microstrip line
- port
- ports
- microstrip
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Non-Reversible Transmitting Devices (AREA)
Abstract
(57)【要約】
【課題】 誘電体基板上に実現する際の配置、形状の自
由度の高い３分配器及び３合成器を提供する。 【解決手段】 平行に設けられた３本のマイクロストリ
ップライン７，８及び９が電界・磁界結合することによ
り、３分配器・３合成器を実現する。３分配器として使
用する場合、中央のマイクロストリップライン８のポー
ト１が入力ポート、同ラインのポート２が第１の出力ポ
ートとなる。このマイクロストリップライン８を挟んで
両側に形成されているライン７及び９のうち、ポート３
が第２の出力ポートとなり、ポート４が第３の出力ポー
トとなる。アイソレーションポートとなるポート５及び
６に夫々終端抵抗を設ければ良いので、誘電体基板上に
実現する際の配置、形状の自由度が高い。
由度の高い３分配器及び３合成器を提供する。 【解決手段】 平行に設けられた３本のマイクロストリ
ップライン７，８及び９が電界・磁界結合することによ
り、３分配器・３合成器を実現する。３分配器として使
用する場合、中央のマイクロストリップライン８のポー
ト１が入力ポート、同ラインのポート２が第１の出力ポ
ートとなる。このマイクロストリップライン８を挟んで
両側に形成されているライン７及び９のうち、ポート３
が第２の出力ポートとなり、ポート４が第３の出力ポー
トとなる。アイソレーションポートとなるポート５及び
６に夫々終端抵抗を設ければ良いので、誘電体基板上に
実現する際の配置、形状の自由度が高い。
Description
【０００１】
【発明の属する技術分野】本発明は３分配器及び３合成
器に関し、特に高周波回路において電力分配に利用され
る３分配器及び電力合成に利用される３合成器に関す
る。
器に関し、特に高周波回路において電力分配に利用され
る３分配器及び電力合成に利用される３合成器に関す
る。
【０００２】
【従来の技術】従来、電力分配・合成器においてよく用
いられているのが、ウイルキンソン型分配・合成器と呼
ばれるものである。これは、例えば、平２−３７１２５
号公報に示されているように、マイクロ波電力を分配す
る電力分配器として用いられている。また、１／８波長
変成器を利用して特性改善を行ったものが、特開平７−
３８３０９号公報に記載されている。
いられているのが、ウイルキンソン型分配・合成器と呼
ばれるものである。これは、例えば、平２−３７１２５
号公報に示されているように、マイクロ波電力を分配す
る電力分配器として用いられている。また、１／８波長
変成器を利用して特性改善を行ったものが、特開平７−
３８３０９号公報に記載されている。
【０００３】図５に示されているような誘電体基板上で
実現したウイルキンソン型の３電力分配・合成器を例に
とって説明する。同図においては、誘電体基板３９上
に、３本のマイクロストリップライン３３〜３５と、３
つの吸収抵抗３６〜３８とが形成されている。そして、
３本のマイクロストリップライン３３〜３５は、一端が
入出力ポート２９で接続されている。また、マイクロス
トリップライン３３〜３５には、夫々入出力ポート３
０，３１，３２が設けられている。
実現したウイルキンソン型の３電力分配・合成器を例に
とって説明する。同図においては、誘電体基板３９上
に、３本のマイクロストリップライン３３〜３５と、３
つの吸収抵抗３６〜３８とが形成されている。そして、
３本のマイクロストリップライン３３〜３５は、一端が
入出力ポート２９で接続されている。また、マイクロス
トリップライン３３〜３５には、夫々入出力ポート３
０，３１，３２が設けられている。
【０００４】この電力分配・合成器を３分配器として使
用する場合は、ポート２９が入力端子となり、ポート３
０、３１、３２が出力端子となる。マイクロストリップ
ライン３３，３４，３５は、１／４波長変成器となって
おり、これにより出力ポート間のアイソレーションをと
ることができる。
用する場合は、ポート２９が入力端子となり、ポート３
０、３１、３２が出力端子となる。マイクロストリップ
ライン３３，３４，３５は、１／４波長変成器となって
おり、これにより出力ポート間のアイソレーションをと
ることができる。
【０００５】一方、入出力を逆に用いた場合は、３つの
入力を１つの出力に合成する３合成器として機能する。
入力を１つの出力に合成する３合成器として機能する。
【０００６】なお、特開平７−３３６１１６号公報に示
されている分配器は、吸収抵抗を持たない、出力ポート
間のアイソレーションを持たない分配器である。
されている分配器は、吸収抵抗を持たない、出力ポート
間のアイソレーションを持たない分配器である。
【０００７】
【発明が解決しようとする課題】上述した従来の分配・
合成器は、誘電体基板上に実現する際、配置の制約が多
く、形状が限られてしまうという欠点がある。すなわ
ち、３つの吸収抵抗が３つの出力ポート間に夫々接続さ
れなければならず、また３つの１／４波長ラインは１点
から出て３つの吸収抵抗の各一端に夫々接続されなけれ
ばならず、さらにこれらすべてを誘電体基板の同一平面
上に形成しなければならないからである。
合成器は、誘電体基板上に実現する際、配置の制約が多
く、形状が限られてしまうという欠点がある。すなわ
ち、３つの吸収抵抗が３つの出力ポート間に夫々接続さ
れなければならず、また３つの１／４波長ラインは１点
から出て３つの吸収抵抗の各一端に夫々接続されなけれ
ばならず、さらにこれらすべてを誘電体基板の同一平面
上に形成しなければならないからである。
【０００８】本発明は上述した従来技術の欠点を解決す
るためになされたものであり、その目的は、誘電体基板
上に実現する際の配置、形状の自由度の高い３分配器及
び３合成器を提供することである。
るためになされたものであり、その目的は、誘電体基板
上に実現する際の配置、形状の自由度の高い３分配器及
び３合成器を提供することである。
【０００９】
【課題を解決するための手段】本発明による３分配器
は、第１のマイクロストリップラインと、このマイクロ
ストリップラインを挟んで該ラインに平行に設けられた
第２及び第３のマイクロストリップラインとを含み、前
記第１のマイクロストリップラインの一端を入力端子と
し他端を第１の出力端子とし、前記第２のマイクロスト
リップラインの両端部のうち前記入力端子と同一側の各
端部を第２の出力端子とし、前記第３のマイクロストリ
ップラインの両端部のうち前記入力端子と同一側の各端
部を第３の出力端子としたことを特徴とする。
は、第１のマイクロストリップラインと、このマイクロ
ストリップラインを挟んで該ラインに平行に設けられた
第２及び第３のマイクロストリップラインとを含み、前
記第１のマイクロストリップラインの一端を入力端子と
し他端を第１の出力端子とし、前記第２のマイクロスト
リップラインの両端部のうち前記入力端子と同一側の各
端部を第２の出力端子とし、前記第３のマイクロストリ
ップラインの両端部のうち前記入力端子と同一側の各端
部を第３の出力端子としたことを特徴とする。
【００１０】本発明による３合成器は、第１のマイクロ
ストリップラインと、このマイクロストリップラインを
挟んで該ラインに平行に設けられた第２及び第３のマイ
クロストリップラインとを含み、前記第１のマイクロス
トリップラインの一端を出力端子とし他端を第１の入力
端子とし、前記第２のマイクロストリップラインの両端
部のうち前記出力端子と同一側の各端部を第２の入力端
子とし、前記第３のマイクロストリップラインの両端部
のうち前記出力端子と同一側の各端部を第３の入力端子
としたことを特徴とする。
ストリップラインと、このマイクロストリップラインを
挟んで該ラインに平行に設けられた第２及び第３のマイ
クロストリップラインとを含み、前記第１のマイクロス
トリップラインの一端を出力端子とし他端を第１の入力
端子とし、前記第２のマイクロストリップラインの両端
部のうち前記出力端子と同一側の各端部を第２の入力端
子とし、前記第３のマイクロストリップラインの両端部
のうち前記出力端子と同一側の各端部を第３の入力端子
としたことを特徴とする。
【００１１】本発明の３分配・合成器は、平行に設けら
れた３本のマイクロストリップラインが電界・磁界結合
することにより実現され、出力ポートに必要であった３
つの吸収抵抗を不要とする。これにより、出力ポート間
に必要であった３つの吸収抵抗を不要とし、２つのアイ
ソレーションポートに終端抵抗を夫々１つずつ設ければ
良い。
れた３本のマイクロストリップラインが電界・磁界結合
することにより実現され、出力ポートに必要であった３
つの吸収抵抗を不要とする。これにより、出力ポート間
に必要であった３つの吸収抵抗を不要とし、２つのアイ
ソレーションポートに終端抵抗を夫々１つずつ設ければ
良い。
【００１２】このように、終端抵抗を２つにすることに
より、３つの吸収抵抗を３つの出力ポート間に夫々接続
しなければならない点と、３つの１／４波長ラインが１
点から出て３つの吸収抵抗の各一端に接続しなければな
らない点という配置上の制約を排除することができる。
さらに、３層構造とすることにより、同一平面上に、平
行した３本のマイロストリップラインを形成しなければ
ならないという形状上の制約を排除でき、誘電体基板上
に実現する際の配置及び形状の自由度を高めることがで
きる。
より、３つの吸収抵抗を３つの出力ポート間に夫々接続
しなければならない点と、３つの１／４波長ラインが１
点から出て３つの吸収抵抗の各一端に接続しなければな
らない点という配置上の制約を排除することができる。
さらに、３層構造とすることにより、同一平面上に、平
行した３本のマイロストリップラインを形成しなければ
ならないという形状上の制約を排除でき、誘電体基板上
に実現する際の配置及び形状の自由度を高めることがで
きる。
【００１３】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１４】図１は本発明による３分配器及び３合成器
の第１の実施の形態を示す平面図である。同図に示され
ているように、本発明による３分配器及び３合成器は、
誘電体基板１１の表面に互いに平行にかつ等間隔に形成
された３本のマイクロストリップライン７，８及び９
と、これらラインの周囲に、かつ、これらラインと同一
平面上に形成されたグランドパターン１０とを含んで構
成されている。そして、これらライン等が形成されてい
る面の裏面には全面ベタのグランドパターンが形成され
ているものとする。なお、図示されているように、マイ
クロストリップライン７，８及び９の各端部は、入出力
ポート１〜６となる。
の第１の実施の形態を示す平面図である。同図に示され
ているように、本発明による３分配器及び３合成器は、
誘電体基板１１の表面に互いに平行にかつ等間隔に形成
された３本のマイクロストリップライン７，８及び９
と、これらラインの周囲に、かつ、これらラインと同一
平面上に形成されたグランドパターン１０とを含んで構
成されている。そして、これらライン等が形成されてい
る面の裏面には全面ベタのグランドパターンが形成され
ているものとする。なお、図示されているように、マイ
クロストリップライン７，８及び９の各端部は、入出力
ポート１〜６となる。
【００１５】かかる構成において、３分配器として使用
する場合、中央のマイクロストリップライン８のポート
１が入力ポート、同ラインのポート２が第１の出力ポー
トとなる。そして、このマイクロストリップライン８を
挟んで両側に形成されているライン７及び９のうち、ポ
ート３が第２の出力ポートとなり、ポート４が第３の出
力ポートとなる。
する場合、中央のマイクロストリップライン８のポート
１が入力ポート、同ラインのポート２が第１の出力ポー
トとなる。そして、このマイクロストリップライン８を
挟んで両側に形成されているライン７及び９のうち、ポ
ート３が第２の出力ポートとなり、ポート４が第３の出
力ポートとなる。
【００１６】したがって、ポート１から入力された信号
は、１／４波長のマイクロストリップライン７，８及び
９の電界・磁界結合により、ポート２、８、４に３等分
されて出力される。このときの伝送特性が、図２（Ａ）
に示されている。同図においては、ポート１とポート２
との間の伝送特性がＳ21、ポート１とポート３との間の
伝送特性がＳ31、ポート１とポート４との間の伝送特性
がＳ41で夫々示されている。なお、同図において、横軸
は周波数（１０［ＭＨｚ／ｄｉｖ］）、縦軸は伝送特性
（［ｄＢ］）である。
は、１／４波長のマイクロストリップライン７，８及び
９の電界・磁界結合により、ポート２、８、４に３等分
されて出力される。このときの伝送特性が、図２（Ａ）
に示されている。同図においては、ポート１とポート２
との間の伝送特性がＳ21、ポート１とポート３との間の
伝送特性がＳ31、ポート１とポート４との間の伝送特性
がＳ41で夫々示されている。なお、同図において、横軸
は周波数（１０［ＭＨｚ／ｄｉｖ］）、縦軸は伝送特性
（［ｄＢ］）である。
【００１７】また、ポート５及び６はアイソレーション
ポートとなる。このため、これら両ポートには図示せぬ
終端抵抗が夫々取付けられる。
ポートとなる。このため、これら両ポートには図示せぬ
終端抵抗が夫々取付けられる。
【００１８】このときのアイソレーション特性が、図２
（Ｂ）に示されている。同図においては、ポート１とポ
ート５との間のアイソレーション特性がＳ51、ポート１
とポート６との間のアイソレーション特性がＳ61で夫々
示されている。なお、同図において、横軸は周波数（１
０［ＭＨｚ／ｄｉｖ］）、縦軸はアイソレーション特性
（［ｄＢ］）である。
（Ｂ）に示されている。同図においては、ポート１とポ
ート５との間のアイソレーション特性がＳ51、ポート１
とポート６との間のアイソレーション特性がＳ61で夫々
示されている。なお、同図において、横軸は周波数（１
０［ＭＨｚ／ｄｉｖ］）、縦軸はアイソレーション特性
（［ｄＢ］）である。
【００１９】ここで、ポート２とポート３及び４との出
力の位相差は、１／４波長分の９０゜となる。なお、ポ
ート２を入力ポートとした場合には、ポート１，５及び
６が出力ポートとなり、ポート３及び４がアイソレーシ
ョンポートとなる。
力の位相差は、１／４波長分の９０゜となる。なお、ポ
ート２を入力ポートとした場合には、ポート１，５及び
６が出力ポートとなり、ポート３及び４がアイソレーシ
ョンポートとなる。
【００２０】以上は、３分配器として機能する場合につ
いて説明したが、入出力を逆に使用すれば、３つの入力
を１つの出力にする３合成器として機能することは明ら
かである。
いて説明したが、入出力を逆に使用すれば、３つの入力
を１つの出力にする３合成器として機能することは明ら
かである。
【００２１】なお、各終端抵抗の抵抗値は、マイクロス
トリップラインの特性インピーダンスに応じて選定す
る。例えば、マイクロストリップラインの特性インピー
ダンスが５０［Ω］の場合には、終端抵抗の抵抗値も５
０［Ω］とする。
トリップラインの特性インピーダンスに応じて選定す
る。例えば、マイクロストリップラインの特性インピー
ダンスが５０［Ω］の場合には、終端抵抗の抵抗値も５
０［Ω］とする。
【００２２】次に、本発明の第２の実施の形態について
図３を参照して説明する。同図において、図（Ａ）は誘
電体基板の第１層面パターン図、図（Ｂ）は第２層面パ
ターン図、図（Ｃ）は第３層面パターン図である。な
お、図（Ｃ）に第３層面パターンを裏面から見た場合が
示されている。このため、図（Ａ）及び（Ｂ）において
左上に位置している「△」マークが、図（Ｃ）では右上
に位置している。
図３を参照して説明する。同図において、図（Ａ）は誘
電体基板の第１層面パターン図、図（Ｂ）は第２層面パ
ターン図、図（Ｃ）は第３層面パターン図である。な
お、図（Ｃ）に第３層面パターンを裏面から見た場合が
示されている。このため、図（Ａ）及び（Ｂ）において
左上に位置している「△」マークが、図（Ｃ）では右上
に位置している。
【００２３】図（Ａ）を参照すると、第１層面にはマイ
クロストリップライン１８が形成され、その周囲にはグ
ランドパターン１９が形成されている。また図（Ｂ）を
参照すると、第２層面にはマイクロストリップライン２
６が形成され、その周囲にはグランドパターン２５が形
成されている。さらに図（Ｃ）を参照すると、第３層面
にはマイクロストリップライン２８が形成され、その周
囲にはグランドパターン２７が形成されている。
クロストリップライン１８が形成され、その周囲にはグ
ランドパターン１９が形成されている。また図（Ｂ）を
参照すると、第２層面にはマイクロストリップライン２
６が形成され、その周囲にはグランドパターン２５が形
成されている。さらに図（Ｃ）を参照すると、第３層面
にはマイクロストリップライン２８が形成され、その周
囲にはグランドパターン２７が形成されている。
【００２４】ここで、図（Ａ）のＡ―Ａ断面図が図４に
示されている。同図において図３と同等部分は同一符号
により示されている。同図に示されているように、各マ
イクロストリップライン１８，２６，２８の間には誘電
体基板２０による誘電体層が設けられている。
示されている。同図において図３と同等部分は同一符号
により示されている。同図に示されているように、各マ
イクロストリップライン１８，２６，２８の間には誘電
体基板２０による誘電体層が設けられている。
【００２５】これら図３及び図４に示されているよう
に、マイクロストリップライン１８、２６、２８を３層
に分け、平行に配置することによって、上述した第１の
実施の形態の機能を有しつつ、形状の自由度を高めるこ
とができるのである。
に、マイクロストリップライン１８、２６、２８を３層
に分け、平行に配置することによって、上述した第１の
実施の形態の機能を有しつつ、形状の自由度を高めるこ
とができるのである。
【００２６】さらに、図３においては、入出力ポート１
２とマイクロストリップライン２６とがスルーホール２
２によって電気的に接続され、入出力ポート１３とマイ
クロストリップライン２６とがスルーホール２４によっ
て電気的に接続されている。そして、入出力ポート１４
とマイクロストリップライン２８とがスルーホール２１
によって電気的に接続され、入出力ポート１６とマイク
ロストリップライン２８とがスルーホール２３によって
電気的に接続されている。このように、各入出力ポート
１２，１３，１４，１６を、スルーホール２１，２２，
２３，２４によって第１層面に導き出すことにより、第
１層面のみで信号の入力及び出力を行うことができ、使
用上の利便性が向上するのである。
２とマイクロストリップライン２６とがスルーホール２
２によって電気的に接続され、入出力ポート１３とマイ
クロストリップライン２６とがスルーホール２４によっ
て電気的に接続されている。そして、入出力ポート１４
とマイクロストリップライン２８とがスルーホール２１
によって電気的に接続され、入出力ポート１６とマイク
ロストリップライン２８とがスルーホール２３によって
電気的に接続されている。このように、各入出力ポート
１２，１３，１４，１６を、スルーホール２１，２２，
２３，２４によって第１層面に導き出すことにより、第
１層面のみで信号の入力及び出力を行うことができ、使
用上の利便性が向上するのである。
【００２７】かかる構成において、上述した第１の実施
の形態の場合と同様に、例えば、ポート１２を入力ポー
トとすると、入力された信号は、１／４波長のマイクロ
ストリップライン１８，２６，２８の電界・磁界結合に
より、ポート１３，１４及び１５に３等分されて出力さ
れる。このとき、ポート１６及び１７はアイソレーショ
ンポートとなる。
の形態の場合と同様に、例えば、ポート１２を入力ポー
トとすると、入力された信号は、１／４波長のマイクロ
ストリップライン１８，２６，２８の電界・磁界結合に
より、ポート１３，１４及び１５に３等分されて出力さ
れる。このとき、ポート１６及び１７はアイソレーショ
ンポートとなる。
【００２８】一方、ポート１３を入力ポートとすれば、
ポート１２，１６及び１７が出力ポートとなり、ポート
１４、１５がアイソレーションポートとなる。また、入
出力関係を逆に使用すれば、３合成器として機能するこ
とは明らかである。
ポート１２，１６及び１７が出力ポートとなり、ポート
１４、１５がアイソレーションポートとなる。また、入
出力関係を逆に使用すれば、３合成器として機能するこ
とは明らかである。
【００２９】以上のように３分配器又は３合成器を構成
することにより、吸収抵抗が２つのアイソレーションポ
ートへの終端抵抗２つで済むので、配置及び形状の自由
度が高くなるのである。さらに、第２の実施の形態のよ
うに３層構造をとった場合、マイクロストリップライン
は、直線である必要がなくなり、配置及び形状の自由度
がより高くなるのである。
することにより、吸収抵抗が２つのアイソレーションポ
ートへの終端抵抗２つで済むので、配置及び形状の自由
度が高くなるのである。さらに、第２の実施の形態のよ
うに３層構造をとった場合、マイクロストリップライン
は、直線である必要がなくなり、配置及び形状の自由度
がより高くなるのである。
【００３０】なお、以上は、３等分に分配又は合成を行
う構成であるので各マイクロストリップライン間の間隔
は同一であるが、均等に分配又は合成しない場合には各
ラインの間隔を異なるものにすれば良い。
う構成であるので各マイクロストリップライン間の間隔
は同一であるが、均等に分配又は合成しない場合には各
ラインの間隔を異なるものにすれば良い。
【００３１】請求項の記載に関連して本発明は更に次の
態様をとりうる。
態様をとりうる。
【００３２】（１） 一端を入力端子とし他端を第１の
出力端子とする第１のマイクロストリップラインと、こ
のマイクロストリップラインを挟んで該ラインに平行に
設けられ前記入力端子と同一側の各端部を第２及び第３
の出力端子とする第２及び第３のマイクロストリップラ
インとを含むことを特徴とする３分配器。
出力端子とする第１のマイクロストリップラインと、こ
のマイクロストリップラインを挟んで該ラインに平行に
設けられ前記入力端子と同一側の各端部を第２及び第３
の出力端子とする第２及び第３のマイクロストリップラ
インとを含むことを特徴とする３分配器。
【００３３】（２）一端を出力端子とし他端を第１の入
力端子とする第１のマイクロストリップラインと、この
マイクロストリップラインを挟んで該ラインに平行に設
けられ前記出力端子と同一側の各端部を第２及び第３の
入力端子とする第２及び第３のマイクロストリップライ
ンとを含むことを特徴とする３合成器。
力端子とする第１のマイクロストリップラインと、この
マイクロストリップラインを挟んで該ラインに平行に設
けられ前記出力端子と同一側の各端部を第２及び第３の
入力端子とする第２及び第３のマイクロストリップライ
ンとを含むことを特徴とする３合成器。
【００３４】
【発明の効果】以上説明したように本発明は、平行した
３本のマイクロストリップラインが電界・磁界結合する
ことで３分配器・３合成器を実現することにより、終端
抵抗を２つ設ければ良く、配置及び形状の自由度が高く
なるという効果がある。さらに、３層構造をとって３本
のマイクロストリップラインを配置した場合、各マイク
ロストリップラインは、直線である必要がなくなり、配
置及び形状の自由度がより高くなるという効果がある。
３本のマイクロストリップラインが電界・磁界結合する
ことで３分配器・３合成器を実現することにより、終端
抵抗を２つ設ければ良く、配置及び形状の自由度が高く
なるという効果がある。さらに、３層構造をとって３本
のマイクロストリップラインを配置した場合、各マイク
ロストリップラインは、直線である必要がなくなり、配
置及び形状の自由度がより高くなるという効果がある。
【図１】本発明の第１の実施の形態による３分配器及び
３合成器の構成を示す平面図である。
３合成器の構成を示す平面図である。
【図２】（Ａ）は図１中の各マイクロストリップライン
間の伝達特性を示す図、（Ｂ）は図１中の各マイクロス
トリップライン間のアイソレーション特性を示す図であ
る。
間の伝達特性を示す図、（Ｂ）は図１中の各マイクロス
トリップライン間のアイソレーション特性を示す図であ
る。
【図３】本発明の第２の実施の形態による３分配器及び
３合成器の構成を示す平面図であり、（Ａ）は第１層面
パターン図、（Ｂ）は第２層面パターン図、（Ｃ）は第
３層面パターン図である。
３合成器の構成を示す平面図であり、（Ａ）は第１層面
パターン図、（Ｂ）は第２層面パターン図、（Ｃ）は第
３層面パターン図である。
【図４】図３（Ａ）中のＡ―Ａ断面図である。
【図５】従来の３分配器及び３合成器の例を示す図であ
る。
る。
１〜６，１２〜１７ 入出力ポート ７〜９，１８，２６，２８ マイクロストリップライン １０，１９，２５，２７ グランドパターン １１，２０ 誘電体基板 ２１〜２４ スルーホール
Claims (6)
- 【請求項１】 第１のマイクロストリップラインと、こ
のマイクロストリップラインを挟んで該ラインに平行に
設けられた第２及び第３のマイクロストリップラインと
を含み、前記第１のマイクロストリップラインの一端を
入力端子とし他端を第１の出力端子とし、前記第２のマ
イクロストリップラインの両端部のうち前記入力端子と
同一側の各端部を第２の出力端子とし、前記第３のマイ
クロストリップラインの両端部のうち前記入力端子と同
一側の各端部を第３の出力端子としたことを特徴とする
３分配器。 - 【請求項２】 前記第１〜第３のマイクロストリップラ
インは互いに異なる第１〜第３の層に配置され、各層の
間に誘電体層が設けられてなることを特徴とする請求項
１記載の３分配器。 - 【請求項３】 前記第１〜第３の層のいずれか１つの層
に設けられた入力ポート及び第１〜第３の出力ポート
と、これら各ポートと前記入力端子及び第１〜第３の出
力端子とを電気的に接続するスルーホールとを更に含む
ことを特徴とする請求項２記載の３分配器。 - 【請求項４】 第１のマイクロストリップラインと、こ
のマイクロストリップラインを挟んで該ラインに平行に
設けられた第２及び第３のマイクロストリップラインと
を含み、前記第１のマイクロストリップラインの一端を
出力端子とし他端を第１の入力端子とし、前記第２のマ
イクロストリップラインの両端部のうち前記出力端子と
同一側の各端部を第２の入力端子とし、前記第３のマイ
クロストリップラインの両端部のうち前記出力端子と同
一側の各端部を第３の入力端子としたことを特徴とする
３合成器。 - 【請求項５】 前記第１〜第３のマイクロストリップラ
インは互いに異なる第１〜第３の層に配置され、各層の
間に誘電体層が設けられてなることを特徴とする請求項
４記載の３合成器。 - 【請求項６】 前記第１〜第３の層のいずれか１つの層
に設けられた出力ポート及び第１〜第３の入力ポート
と、これら各ポートと前記出力端子及び第１〜第３の入
力端子とを電気的に接続するスルーホールとを更に含む
ことを特徴とする請求項５記載の３合成器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8261096A JPH10107520A (ja) | 1996-10-02 | 1996-10-02 | ３分配器及び３合成器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8261096A JPH10107520A (ja) | 1996-10-02 | 1996-10-02 | ３分配器及び３合成器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10107520A true JPH10107520A (ja) | 1998-04-24 |
Family
ID=17357038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8261096A Pending JPH10107520A (ja) | 1996-10-02 | 1996-10-02 | ３分配器及び３合成器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10107520A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012257018A (ja) * | 2011-06-08 | 2012-12-27 | Nippon Antenna Co Ltd | ３合成３分配器 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59169203A (ja) * | 1983-03-16 | 1984-09-25 | Mitsubishi Electric Corp | ストリツプ線路方向性結合器 |
| JPS60217701A (ja) * | 1984-04-13 | 1985-10-31 | Hitachi Ltd | マイクロストリツプ線路 |
| JPH0514019A (ja) * | 1991-07-01 | 1993-01-22 | Taisee:Kk | 方向性結合器 |
| JPH0514017A (ja) * | 1991-06-27 | 1993-01-22 | Taisee:Kk | 方向性結合器 |
| JPH05110314A (ja) * | 1991-10-15 | 1993-04-30 | Hirose Electric Co Ltd | 方向性結合器およびその製造方法 |
| JPH07508872A (ja) * | 1993-05-04 | 1995-09-28 | モトローラ・インコーポレイテッド | 無線周波数の結合を変更する装置および方法 |
-
1996
- 1996-10-02 JP JP8261096A patent/JPH10107520A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59169203A (ja) * | 1983-03-16 | 1984-09-25 | Mitsubishi Electric Corp | ストリツプ線路方向性結合器 |
| JPS60217701A (ja) * | 1984-04-13 | 1985-10-31 | Hitachi Ltd | マイクロストリツプ線路 |
| JPH0514017A (ja) * | 1991-06-27 | 1993-01-22 | Taisee:Kk | 方向性結合器 |
| JPH0514019A (ja) * | 1991-07-01 | 1993-01-22 | Taisee:Kk | 方向性結合器 |
| JPH05110314A (ja) * | 1991-10-15 | 1993-04-30 | Hirose Electric Co Ltd | 方向性結合器およびその製造方法 |
| JPH07508872A (ja) * | 1993-05-04 | 1995-09-28 | モトローラ・インコーポレイテッド | 無線周波数の結合を変更する装置および方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012257018A (ja) * | 2011-06-08 | 2012-12-27 | Nippon Antenna Co Ltd | ３合成３分配器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0927434B1 (en) | Thick film construct for quadrature translation of rf signals | |
| CA1116251A (en) | Radio frequency energy combiner or divider | |
| US20040061568A1 (en) | Power splitter/combiner circuit, high power amplifier and balun circuit | |
| US5079527A (en) | Recombinant, in-phase, 3-way power divider | |
| US4809356A (en) | Three-way power splitter using directional couplers | |
| JPH09191205A (ja) | 信号分離マイクロ波スプリッタ／コンバイナ | |
| US5455546A (en) | High power radio frequency divider/combiner | |
| JP3811551B2 (ja) | 高出力電力増幅器 | |
| US4952895A (en) | Planar airstripline-stripline magic-tee | |
| JPS58117701A (ja) | 高周波ストリツプ線路 | |
| JPH10107520A (ja) | ３分配器及び３合成器 | |
| US6037845A (en) | RF three-way combiner/splitter | |
| JPH09246817A (ja) | 高周波電力分配合成器 | |
| JPH04185102A (ja) | 電力分配合成器 | |
| CN115360492B (zh) | 一种一分七功分器 | |
| JP3160865B2 (ja) | スリット付多層伝送線路およびそれを用いたハイブリッド | |
| JPH05218712A (ja) | 平衡不平衡変換器 | |
| GB2100539A (en) | Frequency converter employing a diode bridge | |
| JPS5853767Y2 (ja) | 電力合成器 | |
| JPH04902A (ja) | 可変電力分配回路 | |
| JP2644561B2 (ja) | ハイブリッド回路 | |
| JP4162819B2 (ja) | 高周波回路装置 | |
| JPS60183801A (ja) | マイクロ波電力分配回路 | |
| JPH05199022A (ja) | 電力分配・合成器 | |
| JPH03239003A (ja) | ミキサー回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |