JPH098564A

JPH098564A - 増幅回路

Info

Publication number: JPH098564A
Application number: JP7157340A
Authority: JP
Inventors: Toru Masuda; 徹増田; Hiroaki Nanbu; 博昭南部; Yoji Idei; 陽治出井; Kazuo Kanetani; 一男金谷; Yukihiro Onouchi; 享裕尾内; Su Yamazaki; 枢山崎; Kenichi Ohata; 賢一大畠; Noriyuki Honma; 紀之本間
Original assignee: Hitachi Device Engineering Co Ltd; Hitachi Ltd
Current assignee: Hitachi Ltd; Japan Display Inc
Priority date: 1995-06-23
Filing date: 1995-06-23
Publication date: 1997-01-10

Abstract

(57)【要約】【目的】増幅回路の入力容量がトランスインピーダン
スの帯域に与える影響を減少させ、増幅回路の帯域を向
上させる。【構成】トランジスタＱ１のエミッタを定電圧の端子
Ｖ１に、コレクタを抵抗Ｒ１’を介して定電圧ｖ２の端
子に接続し、トランジスタＱ１のコレクタをトランジス
タＱ２のベースに接続し、トランジスタＱ２のコレクタ
を定電圧Ｖ２の端子に、エミッタを抵抗Ｒ２を介してト
ランジスタＱ１のベースに接続し、トランジスタＱ３の
コレクタをトランジスタＱ１のベースに、ベースを定電
圧Ｖ３の端子に、エミッタを抵抗もしくは定電流源Ｉ１
を介して定電圧Ｖ４の端子に接続する構成の増幅回路。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、光伝送システムにおけ
る光通信用受信器の初段などに用いる前置増幅器の広帯
域化に好適な増幅回路に関するものである。

【０００２】

【従来の技術】近年、光通信用の前置増幅器として、広
い周波数帯域において同一の変換利得（入力電流に対す
る出力電圧の比）をもつ広帯域増幅回路が必要となって
いる。しかし、このような前置増幅器を構成する負帰還
型増幅回路、特にエミッタ接地型では、帯域が大きな入
力容量に制限され、広帯域化に限界があった。

【０００３】図５は、従来の前置増幅器に使用されてい
る増幅回路の回路図である。本例の増幅回路１ｄは、正
負の定電圧の端子Ｖ２，Ｖ３と、エミッタを定電圧の端
子Ｖ１に接続したエミッタ接地型のトランジスタＱ１と
負荷抵抗Ｒ１、バッファ用のトランジスタＱ２と直流動
作点を調節するレベルシフト回路ＬＳ、帰還抵抗Ｒ２、
トランジスタＱ２のバイアス電流を決める電流源Ｉ１に
より、負帰還型増幅回路に構成されている。

【０００４】入力電流Ｉinは、光検出器２のフォトダイ
オードから出力され、入力容量Ｃinは、フォトダイオー
ドやフォトダイオードを増幅回路１ｄの入力端子に接続
する配線によって生じる寄生容量を表している。出力電
圧Ｖoutは、トランジスタＱ２のエミッタの出力端子よ
り取り出す。また、定電圧の端子のうち、ＶＰＤは、フ
ォトダイオードにバイアス電圧を与える。増幅回路１ｄ
は、トランジスタＱ１および抵抗Ｒ１からなるエミッタ
接地型増幅回路の出力であるトランジスタＱ１のコレク
タと、このトランジスタＱ１のベースとの間を、トラン
ジスタＱ２、レベルシフト回路ＬＳ、抵抗Ｒ２によって
接続することにより、負帰還増幅回路として動作する。

【０００５】直流動作での、本回路の変換利得（以下、
トランスインピーダンス（ＺT0）と称する）は、式
（１）のように、トランジスタＱ１のトランスコンダク
タンスgm１と負荷抵抗Ｒ１によって決まる利得Ａ（＝gm
１・Ｒ１）と帰還抵抗Ｒ２とで書き表すことができ、利
得Ａが十分大きい場合には、トランスインピーダンスＺ
ＴＯは、抵抗Ｒ２のみによって決まることは良く知られ
ている。ＺT0＝−Ｒ２・Ａ／（１＋Ａ）≒−Ｒ２（ohm)・・・式（１）従って、直流動作における入力電流Ｉinと出力電圧Ｖou
tは、以下の関係で表すことができる。Ｖout＝ＺT0・Ｉin （V）・・・式（２）

【０００６】次に、トランスインピーダンスＺT0の周波
数依存性について、図６および図７を用いて説明する。
図６は、図５における増幅回路のトランスインピーダン
スの周波数依存性を示す説明図であり、図７は、図５に
おける増幅回路のトランスインピーダンスの周波数依存
性と極の位置との関係を示す説明図である。図６に示す
例のように、トランスインピーダンスＺT0は、周波数に
よって値が変化する。その周波数依存性は、回路内のノ
ードの時定数の逆数である極ｐ１，ｐ２（値が小さいも
のから第１の極ｐ１、第２の極ｐ２と称し、ここでは２
つの極がある場合について説明する）によって決定され
る。

【０００７】図５に示す従来の増幅回路１ｄの構成で
は、極ｐ１は入力端子の時定数の逆数であり、式（３）
のように、入力容量Ｃinと増幅回路の入力インピーダン
スＺin（＝Ｒ２／Ａ）との積で決まる。また、極ｐ２
は、トランジスタＱ１のコレクタの時定数の逆数であ
り、式（４）のようにコレクタの寄生容量Ｃ１と負荷抵
抗Ｒ１との積で決まる。ｐ１＝１／（Ｚin・Ｃin）＝Ａ／（Ｒ２・Ｃin）＝gm１・Ｒ１／（Ｒ２・Ｃin）［rad/s］・・・式（３）ｐ２＝１／（Ｒ１・Ｃ１）［rad/s］・・・式（４）

【０００８】尚、Ａは、トランジスタＱ１と抵抗Ｒ１か
らなるエミッタ接地型増幅回路の利得（＝gm１・Ｒ１)
であり、gm１は、トランジスタＱ１のトランスコンダク
タンス、Ｒ１は負荷抵抗、そして、Ｃinは入力容量、Ｃ
１はトランジスタＱ１のコレクタの寄生容量である。ト
ランスインピーダンスＺT0が、式（１）に示した値か
ら、３ｄＢ低下した周波数を帯域と定義すると、ｐ２／
ｐ１が一定で、ｐ２≫ｐ１の時、第１の極ｐ１の値が帯
域ｆ１（＝ｐ１／２π）を決定し、第１の極ｐ１が大で
あるほど広帯域となることがわかる。ここで、πは円周
率を表す。

【０００９】図７は、二つの極ｐ１、ｐ２の比（ｐ２／
ｐ１）と、トランスインピーダンスＺT0の周波数依存性
との関係を示している。尚、ここでは極ｐ１を一定に
し、極ｐ２を変化させている。この図７で示されるよう
に、ｐ２／ｐ１がほぼ２以下であれば、二つの極が近接
し、トランスインピーダンスＺT0の周波数依存性にピー
クが生じる。また、ｐ２／ｐ１が２以上であれば、ピー
クは生じないが、帯域は減少する。このことから、ピー
クを発生させずに最も広い帯域を得るためには、極ｐ１
を増加させると同時に、ｐ２／ｐ１≒２の関係を満足す
るように回路定数を決める必要がある。

【００１０】しかし、図５に示す従来の増幅回路１ｄの
構成では、極ｐ１を増加できないという問題がある。以
下に、この問題点について詳細に説明する。図５におい
て、極ｐ１を増加するには、入力容量Ｃin、または増幅
回路１ｄの入力インピーダンスＺinの低減が必要であ
る。しかし、入力容量Ｃinは、フォトダイオードや基板
などの実装部品や、ＩＣ上でそれらとの接続を行なう配
線の寄生容量の総和であるため非常に大きい（例えば、
増幅回路１ｄの入力端子に光検出用フォトダイオードを
実装した場合には、ＩＣ内部の寄生容量がたかだか数十
ｆＦであるのに対して、入力容量Ｃinは数百ｆＦと大き
い。）うえに、その値の低減が困難である。

【００１１】また、増幅回路１ｄの入力インピーダンス
Ｚinを低減するには、抵抗Ｒ２を減少させるか、または
利得Ａを増加すれば良い。しかし、抵抗Ｒ２を減少させ
た場合には、式（１）から明らかなように、トランスイ
ンピーダンスＺT0が減少するため、この技術は不適当で
ある。また、利得Ａを増加させるには抵抗Ｒ１を増加さ
せることが必要となる。その場合、抵抗Ｒ１の増加によ
って極ｐ１は増加するものの、式（４）から明らかなよ
うに、極ｐ２が減少するので、トランスインピーダンス
ＺT0の周波数依存性をきめる二つの極ｐ１，ｐ２の比
（ｐ２／ｐ１が小さくなり、周波数依存性にピークが生
じてしまう。従って、利得Ａの増加によって極ｐ１を増
加させても、周波数依存性にピークが生じるため、この
技術によっても増幅回路１ｄの広帯域化はできない。

【００１２】以上の理由から、図５における従来の増幅
回路１ｄの構成では、トランスインピーダンスＺT0と極
の大きさの比（ｐ２／ｐ１）を変えずに、ｐ１を増加さ
せることは不可能である。このような問題を解決する従
来技術としては、例えば、特開平２−１２１５０８号公
報に記載されているように、差動型の帰還増幅回路の入
力にベース接地トランジスタを配置して、入力容量の影
響を軽減するものがある。しかし、この技術では、差動
信号が入力された場合にのみ動作可能であり、前置増幅
器に入力するような単相信号に対する増幅動作について
は配慮されていない。また、ベース接地トランジスタを
配置することに伴うピーク発生の問題についても配慮さ
れていない。

【００１３】

【発明が解決しようとする課題】解決しようとする問題
点は、従来の技術では、単相信号に対する増幅動作を行
う前置増幅器を広帯域化することができない点、特に、
ピークを発生させずに最も広い帯域を得ることができな
い点である。本発明の目的は、これら従来技術の課題を
解決し、近年、光伝送システムにおける光通信受信器用
として強く要求されている、広い周波数帯域において同
一の変換利得をもつ増幅回路を提供することである。

【００１４】

【課題を解決するための手段】上記目的を達成するた
め、本発明の増幅回路は、（１）低インピーダンスの入
力端と高インピーダンスの出力端を有する回路（ベース
接地型トランジスタＱ３）の出力端を、負帰還型増幅回
路１〜１ｃの入力端に接続し、トランジスタＱ３の入力
端を入力端子とすることを特徴とする。また、（２）上
記（１）に記載の増幅回路において、負帰還型増幅回路
１〜１ｃはエミッタ接地型増幅回路からなり、このエミ
ッタ接地型増幅回路の入力端（トランジスタＱ１のベー
ス）に、回路の出力端を接続することを特徴とする。ま
た、（３）上記（１）、もしくは、（２）のいずれかに
記載の増幅回路において、前記回路は、ベース接地型増
幅回路（トランジスタＱ３）からなり、このトランジス
タＱ３のコレクタを負帰還型増幅回路１〜１ｃの入力端
に接続し、トランジスタＱ３のエミッタを入力端子とす
ることを特徴とする。また、（４）上記（３）に記載の
増幅回路において、トランジスタＱ３のベースを定電圧
端子（Ｖ３）に、入力端子としてのエミッタを定電流源
Ｉ１を介して定電圧端子（Ｖ４）に接続することを特徴
とする。また、（５）上記（３）に記載の増幅回路にお
いて、トランジスタＱ３のベースを定電圧端子（Ｖ３）
に、入力端子としてのエミッタを抵抗を介して定電圧端
子（Ｖ４）に接続することを特徴とする。また、（６）
上記（１）から（５）のいずれかに記載の増幅回路にお
いて、負帰還型増幅回路１〜１ｃは、第１のトランジス
タ（Ｑ１）のエミッタを第１の定電圧の端子（Ｖ１）
に、コレクタを第１の抵抗（Ｒ１）を介して第２の定電
圧の端子（Ｖ２）に接続し、このトランジスタＱ１のコ
レクタを第２のトランジスタ（Ｑ２）のベースに接続
し、このトランジスタＱ２のコレクタを第２の定電圧の
端子（Ｖ２）に、エミッタを第２の抵抗（Ｒ２）を介し
てトランジスタＱ１のベースに接続し、トランジスタＱ
１のベースを入力端、トランジスタＱ２のエミッタを出
力端とすることを特徴とする。また、（７）上記（１）
から（５）のいずれかに記載の増幅回路において、負帰
還型増幅回路１〜１ｃは、第１のトランジスタ（Ｑ１）
のエミッタを第１の定電圧の端子（Ｖ１）に、コレクタ
を第１の抵抗（Ｒ１）を介して第２の定電圧の端子（Ｖ
２）に接続し、このトランジスタＱ１のコレクタを第２
の抵抗（Ｒ２）を介してこのトランジスタＱ１のベース
に接続し、このトランジスタＱ１のベースを入力端、コ
レクタを出力端とすることを特徴とする。また、（８）
上記（１）から（５）のいずれかに記載の増幅回路にお
いて、負帰還型増幅回路１〜１ｃは、第１のトランジス
タ（Ｑ１）のエミッタを容量（Ｃ３）と抵抗（Ｒ３）の
並列接続からなるエミッタピーキング回路を介して第１
の定電圧の端子（Ｖ１）に、コレクタを第１の抵抗（Ｒ
１）を介して第２の定電圧の端子（Ｖ２）に接続し、こ
のトランジスタＱ１のコレクタを第２のトランジスタ
（Ｑ２）のベースに接続し、このトランジスタＱ２のコ
レクタを第２の定電圧の端子（Ｖ２）に、エミッタを第
２の抵抗（Ｒ２）を介してトランジスタＱ１のベースに
接続し、トランジスタＱ１のベースを入力端、トランジ
スタＱ２のエミッタを出力端とすることを特徴とする。
また、（９）上記（１）から（５）のいずれかに記載の
増幅回路において、負帰還型増幅回路１〜１ｃは、第１
のトランジスタ（Ｑ１）のエミッタを第１の定電圧の端
子（Ｖ１）に、コレクタを第１の抵抗（Ｒ１）を介して
第２の定電圧の端子（Ｖ２）に接続し、このトランジス
タＱ１のコレクタをトランジスタＱ１とは逆の導電形の
第２のトランジスタ（Ｑ２）のベースに接続し、このト
ランジスタＱ２のコレクタを第３の定電圧の端子（Ｖ
３）に、エミッタを第２の抵抗もしくは定電流源（Ｉ
２）を介して第４の定電圧の端子（Ｖ４）に接続し、こ
のトランジスタＱ２のエミッタを第３の抵抗（Ｒ３）を
介してトランジスタＱ１のベースに接続し、トランジス
タＱ１のベースを入力端、トランジスタＱ２のエミッタ
を出力端とすることを特徴とする。また、（１０）上記
（１）から（９）のいずれかに記載の増幅回路におい
て、回路（トランジスタＱ３）を接続した負帰還型増幅
回路１〜１ｃの入力端の時定数の逆数（Ｐ１）と、この
入力端をベースとするトランジスタＱ１の出力端として
のコレクタの時定数の逆数（Ｐ２）との比（Ｐ２／Ｐ
１）は、この時定数の逆数の比（Ｐ２／Ｐ１）により決
定される負帰還型増幅回路１〜１ｃの変換利得の周波数
依存特性を平坦とする値（ｋ）とすることを特徴とす
る。また、（１１）上記（１０）に記載の増幅回路にお
いて、周波数依存特性を平坦とする時定数の逆数の比の
値（ｋ）を得るよう、トランジスタＱ１のコレクタに接
続される抵抗の値（Ｒ１’）を決定することを特徴とす
る。また、（１２）上記（１０）、もしくは、（１１）
のいずれかに記載の増幅回路において、トランジスタＱ
１のトランスコンダクタンスをgm１、コレクタの寄生容
量をＣ１、ベースの寄生容量をＣ２、ベースに接続され
た帰還抵抗の値をＲ２とし、トランジスタＱ１のコレク
タに接続される抵抗の値（Ｒ１’）を、Ｒ１’＝√
｛（Ｒ２・Ｃ２）／（ｋ・Ｃ１・gm１）とすることを特
徴とする。また、（１３）上記（１０）から（１２）の
いずれかに記載の増幅回路において、周波数依存特性を
平坦とする時定数の逆数の比の値（ｋ）を、２の近似
（ｋ≒２）とすることを特徴とする。

【００１５】

【作用】本発明においては、例えばエミッタ接地型の負
帰還型増幅回路の入力段（ベース端子）に、低い入力イ
ンピーダンスと高い出力インピーダンスを有する回路、
例えばベース接地型増幅回路を設け、このベース接地型
増幅回路のエミッタを入力端子とするので、増幅回路の
入力インピーダンスを、周波数に依存することなく低く
することができる。そして、このようにベース接地型増
幅回路を設けることにより、エミッタ接地型増幅回路の
変換利得の周波数依存特性を決定する第１の極（ｐ１）
は、エミッタ接地型増幅回路のベースの時定数の逆数
（ｐ１’）となり、増加するので、単相信号に対する増
幅動作を行う前置増幅回路の広帯域化を図ることができ
る。

【００１６】また、本発明においては、入力インピーダ
ンスを低化させるのにエミッタ接地型増幅回路の利得、
つまり負荷抵抗値の増加を必要としないので、極ｐ２は
変化せず、すなわち減少せず、ピークの発生を回避する
のに有利である。もし極ｐ２と極ｐ１’との比が例えば
「２」より上（ｐ２／ｐ１’＞２）であれば、図７で示
すようにピークは発生しない。また、ｐ２／ｐ１’＜２
となるのであれば、負荷抵抗の値（Ｒ１’）を変えてｐ
２／ｐ１’＞２とし、ピークの発生を防止することがで
きる。特に、ｐ２／ｐ１’≒２となるように負荷抵抗値
（Ｒ１’）を最適化することにより、すなわち、Ｒ１’
≒√｛（Ｒ２・Ｃ２）／（２・Ｃ１・gm１）｝とするこ
とにより、ピークを発生させずに最も広い帯域を得るこ
とができる。

【００１７】

【実施例】以下、本発明の実施例を、図面により詳細に
説明する。図１は、本発明の増幅回路の本発明に係る構
成の第１の実施例を示す回路図である。図１において
は、１は従来技術でなるエミッタ接地型の負帰還型増幅
回路、２はフォトダイオードからなる光検出器であり、
Ｖ２は正の定電圧の端子、Ｖ４は負の定電圧の端子、Ｖ
１とＶ３は接地した端子として説明する。Ｑ１は増幅用
のＮＰＮトランジスタ、Ｑ２はバッファとして動作する
ＮＰＮトランジスタ、Ｒ１はトランジスタＱ１の負荷抵
抗、Ｒ２はトランジスタＱ１によって増幅された信号を
トランジスタＱ１のベースに帰還する抵抗であり、これ
らの回路素子でトランジスタＱ１のベースを入力、トラ
ンジスタＱ２のエミッタを出力とする負帰還型増幅回路
１を構成している。

【００１８】また、Ｃ１はトランジスタＱ２のベースに
生じる寄生容量を、Ｃ２はトランジスタＱ１のベースに
生じる寄生容量を表している。さらに負帰還型増幅回路
１の前段に、電流源Ｉ１によってバイアスされたベース
接地トランジスタＱ３を配置し、負帰還型増幅回路１の
入力にトランジスタＱ３のコレクタを接続して、トラン
ジスタＱ３のエミッタを入力、トランジスタＱ２のエミ
ッタを出力とする増幅回路を構成している。

【００１９】本回路では、最大の時定数の逆数である極
ｐ１’が増幅回路の帯域ｆ１’（＝ｐ１’／２π）を決
める。図５における従来の増幅回路では、入力端子の時
定数が最大となり帯域を決定していたが、本回路では入
力回路に低入力インピーダンスを有するベース接地トラ
ンジスタＱ３を用いることによって、入力端子の時定数
を帯域に影響を与えない程度まで減少することが可能と
なる。以下、その原理を説明する。

【００２０】図１に示すように増幅回路を構成すると、
コレクタをトランジスタＱ１のベースに、ベースを定電
圧の端子に、エミッタを入力端子に接続したベース接地
のトランジスタＱ３によって増幅回路の入力インピーダ
ンスＺinが決まる。すなわち、入力インピーダンスＺin
は、トランジスタＱ３のエミッタ抵抗となり、以下の式
（５）で表される。Ｚin ＝Ｋ・Ｔ／ (ｑ・Ｉ) （ohm）・・・式（５）Ｋ：ボルツマン定数、Ｔ：絶対温度、ｑ：電子の電荷
量、Ｉ：Ｑ３のエミッタ電流

【００２１】式（５）より、入力インピーダンスＺinの
大きさはエミッタ電流Ｉによって任意に設定可能である
ことがわかる。エミッタ電流は周波数依存性がないよう
に設計できるため、入力インピーダンスＺinは、周波数
の増加に伴って変動すること無く、充分に低い値にする
ことができる。このように入力インピーダンスＺinを低
減することが可能となると、従来の増幅回路（負帰還型
増幅回路１）で帯域を制限していた入力端子の時定数
を、トランスインピーダンスＺT0の帯域に影響が無い値
まで低減することができる。

【００２２】このため、図１に示す構成の増幅回路で
は、トランジスタＱ１のベースの時定数が、トランスイ
ンピーダンスＺT0の帯域ｆ１’（＝ｐ１’／２π）を決
める第１の極ｐ１’となる。この極ｐ１’は、トランジ
スタＱ１のベースのインピーダンスＺin’（＝Ｒ２／
Ａ’）とトランジスタＱ１のコレクタ・ノードに寄生す
る容量Ｃ２によって決まり、式（６）で表される。ｐ１’＝１／（Ｚin’・Ｃ２）＝Ａ’／（Ｒ２・Ｃ２）＝gm１・Ｒ１’／（Ｒ２・Ｃ２）（rad/s）・・・式（６）尚、Ａ’は、トランジスタＱ１と負荷抵抗Ｒ１’からな
るエミッタ接地型増幅回路の利得である。

【００２３】Ｃ２は、トランジスタＱ１の寄生容量とト
ランジスタＱ１，Ｑ３間の配線の寄生容量であるからＣ
inに対して小さい値である。もし利得Ａ’を従来の増幅
回路（負帰還型増幅回路１）と同じ値にすると、Ｃin＞
Ｃ２の関係から、ｐ１’＞ｐ１が成立する。つまり、こ
の増幅回路では、従来の増幅回路に対して、トランスイ
ンピーダンスＺT0の帯域ｆ１’を決める極ｐ１’の値を
増加することができ、広帯域化が可能となる。

【００２４】この場合、本例では、利得Ａ’、つまり抵
抗Ｒ１の増加を必要としないので、極ｐ２は変化せず、
すなわち減少せず、ピークの発生を回避するのに有利で
ある。例えば、極ｐ２と極ｐ１’との比が例えば「２」
より大（ｐ２／ｐ１’＞２）であれば、図４で示すよう
にピークは発生しない。もし、ｐ２／ｐ１’＜２となる
のであれば、抵抗Ｒ１’の値を変えてｐ２／ｐ１’＞２
とし、ピークの発生を防止することができる。特に、ｐ
２／ｐ１’≒２となるようにＲ１’を最適化することに
より、すなわち、Ｒ１’≒√｛（Ｒ２・Ｃ２）／（２・
Ｃ１・gm１）｝とすることにより、ピークを発生させず
に最も広い帯域を得ることができる。

【００２５】このように、本回路の帯域を決める第１の
極ｐ１’はトランジスタＱ１のベースのインピーダンス
（＝Ｒ２／Ａ’）と寄生容量Ｃ２によって生じる時定数
から決まり、式（６）で表され、また、第２の極ｐ２’
は、負荷抵抗Ｒ１’と寄生容量Ｃ１によって決まり、式
（７）で表される。ｐ２’＝１／（Ｒ１’・Ｃ１）（rad/s）・・・式（７）本回路で最大の帯域を得るためには、既に述べたように
極ｐ１’，ｐ２’の比が、ｐ２’／ｐ１’≒２の関係を
満足する必要がある。すなわち、式（６），（７）にお
いてＲ１’を最適化することによって上記条件を満足す
ることができ、本回路の最大の帯域が得られる。

【００２６】以下、本回路と図５で示した従来の増幅回
路との帯域を比較する。尚、ここでは、一般化して、式
（８）の条件の下で比較を行う。ｐ２’／ｐ１’＝ｐ２／ｐ１・・・式（８）この式（８）の条件から本回路の負荷抵抗Ｒ１’は、従
来の増幅回路の負荷抵抗Ｒ１を用いて式（９）で表すこ
とができる。Ｒ１’＝Ｒ１・√（Ｃ２／Ｃin）（ohm）・・・式（９）そして、この式（９）を式（６）に代入することによっ
て、本回路の極ｐ１’を求めると、従来の増幅回路の極
ｐ１を用いて、次の式（１０）で表すことができる。ｐ１’＝ｐ１・√（Ｃin／Ｃ２）（rad/s）・・・式（１０）

【００２７】式（１０）から、本回路の構成をとること
によって、第１の極を従来の増幅回路に対して√（Ｃin
／Ｃ２）倍に増加できることがわかる。このことから、
本回路の帯域ｆ１’（＝ｐ１’／２π）も第１の極と同
様に√（Ｃin／Ｃ２）倍に増加することができ、従来の
増幅回路に対して広帯域化が図れることがわかる。例え
ば、Ｃin＝０．２ｐＦ、Ｃ２＝６０ｆＦとすると、従来
の増幅回路に対して１．８倍の広帯域化を図ることがで
きる。

【００２８】このように、本第１の実施例によれば、負
荷抵抗Ｒ１の値を変えずに増幅回路としての入力インピ
ーダンスを低減でき、光伝送システムにおける光通信用
受信器等に用いられ単相信号に対する増幅動作を行う前
置増幅器としての負帰還型増幅回路１の広帯域化を図る
ことができる。もし、ピークが発生するようであれば、
負荷抵抗Ｒ１の値を最適化して、極ｐ１’と極ｐ２の比
（ｐ２／ｐ１’）を「２」の近似とすることによりピー
クの発生を容易に回避することができ、ピークを発生せ
ずに最も広い帯域を得ることができる。

【００２９】尚、本第１の実施例では、ベース接地トラ
ンジスタＱ３をバイアスするために定電流源Ｉ１を用い
たが、その替わりに抵抗を用いても同様の効果が得られ
る。ベース接地トランジスタをバイアスする際に、入力
端子に生じる寄生容量を小さくできるバイアスの手段が
好ましいことはいうまでもない。次に、図２により他の
実施例を説明する。

【００３０】図２は、本発明の増幅回路の本発明に係る
構成の第２の実施例を示す回路図である。本図２におい
て、１ａは従来技術でなるエミッタ接地型の負帰還型増
幅回路、２はフォトダイオードからなる光検出器であ
り、Ｖ２は正の電源端子、Ｖ４は負の電源端子、Ｖ１，
Ｖ３は接地した端子として説明する。トランジスタＱ１
は増幅用のＮＰＮトランジスタ、Ｒ１はトランジスタＱ
１の負荷抵抗、Ｒ２はトランジスタＱ１によって増幅さ
れた信号をトランジスタＱ１のコレクタからベースに帰
還する抵抗であり、これらの回路素子でトランジスタＱ
１のベースを入力、トランジスタＱ１のコレクタを出力
とする負帰還型増幅回路１ａを構成している。

【００３１】また、Ｃ１はトランジスタＱ１のコレクタ
に生じる寄生容量を、Ｃ２はトランジスタＱ１のベース
に生じる寄生容量を表している。さらに、負帰還型増幅
回路１ａの前段に、電流源Ｉ１によってバイアスされた
ベース接地トランジスタＱ３を配置し、負帰還増幅回路
１ａの入力にトランジスタＱ３のコレクタを接続するこ
とによって、トランジスタＱ３のエミッタを入力、トラ
ンジスタＱ１のコレクタを出力とする増幅回路を構成し
ている。このような構成とすることにより、図１におけ
る第１の実施例と同様に、帰還型増幅回路１ａの入力容
量がトランスインピーダンスの帯域に与える影響を減少
させることができ、増幅回路の帯域を、帰還型増幅回路
１ａに対して向上させることができる。

【００３２】尚、本第２の実施例は、図１の回路構成に
対し、トランジスタＱ１のコレクタから直接、抵抗Ｒ２
によってトランジスタＱ１のベースに帰還しているた
め、バッファ用の図１におけるトランジスタＱ２を必要
としない。そのため、正の電源端子Ｖ２の電位を１ＶＢ
Ｅ（ベース・エミッタ間電圧：０．８５Ｖ）低減でき、
増幅回路の消費電力を減少させることができる。また、
本第２の実施例では、ベース接地トランジスタＱ３をバ
イアスするために定電流源Ｉ１を用いたが、その替わり
に抵抗を用いても同様の効果が得られる。ベース接地ト
ランジスタをバイアスする際に、入力端子に生じる寄生
容量を小さくできるバイアスの手段が好ましいことはい
うまでもない。

【００３３】図３は、本発明の増幅回路の本発明に係る
構成の第３の実施例を示す回路図である。本図３におい
て、１ｂは従来技術でなるエミッタ接地型の負帰還型増
幅回路、２はフォトダイオードからなる光検出器であ
り、Ｖ２は正の電源端子、Ｖ４は負の電源端子、Ｖ１，
Ｖ３は接地した端子として説明する。トランジスタＱ１
は増幅用のＮＰＮトランジスタ、トランジスタＱ２はバ
ッファとして動作するＮＰＮトランジスタ、Ｒ１はトラ
ンジスタＱ１の負荷抵抗、Ｒ２はトランジスタＱ１によ
って増幅された信号をトランジスタＱ１のベースに帰還
する抵抗である。

【００３４】トランジスタＱ１のエミッタは、並列接続
した抵抗Ｒ３と容量Ｃ３からなるエミッタピーキング回
路を介して接地してある。これらの回路素子でトランジ
スタＱ１のベースを入力、トランジスタＱ２のエミッタ
を出力とする負帰還型増幅回路１ｂを構成している。ま
た、Ｃ１はトランジスタＱ２のベースに生じる寄生容量
を、Ｃ２はトランジスタＱ１のベースに生じる寄生容量
を表している。そして、負帰還型増幅回路１ｂの前段
に、電流源Ｉ１によってバイアスされたベース接地トラ
ンジスタＱ３を配置し、負帰還型増幅回路１ｂの入力に
トランジスタＱ３のコレクタを接続することによって、
トランジスタＱ３のエミッタを入力、トランジスタＱ２
のエミッタを出力とする増幅回路を構成している。

【００３５】このような構成とすることにより、エミッ
タピーキング回路の効果によって、トランジスタＱ１、
負荷抵抗Ｒ１、抵抗Ｒ３、容量Ｃ３で得られる電圧利得
の帯域が増加するため、増幅回路全体の帯域が向上す
る。尚、本第３の実施例では、ベース接地トランジスタ
Ｑ３をバイアスするために定電流源Ｉ１を用いたが、そ
の替わりに抵抗を用いても同様の効果が得られる。ま
た、ベース接地トランジスタをバイアスする際に、入力
端子に生じる寄生容量を小さくできるバイアスの手段が
好ましいことはいうまでもない。

【００３６】図４は、本発明の増幅回路の本発明に係る
構成の第４の実施例を示す回路図である。本図４におい
て、１ｃは従来技術でなるエミッタ接地型の負帰還型増
幅回路、２はフォトダイオードからなる光検出器であ
り、Ｖ２，Ｖ３，Ｖ４は正の電源端子、Ｖ６は負の電源
端子、Ｖ１，Ｖ５は接地した端子として説明する。トラ
ンジスタＱ１は増幅用のＮＰＮトランジスタ、トランジ
スタＱ２はバッファとして動作するＰＮＰトランジス
タ、Ｒ１はトランジスタＱ１の負荷抵抗、Ｉ２はトラン
ジスタＱ２をバイアスするための定電流源、Ｒ２はトラ
ンジスタＱ１によって増幅された信号をトランジスタＱ
２を経てトランジスタＱ１のベースに帰還する抵抗であ
り、これらの回路素子でトランジスタＱ１のベースを入
力、トランジスタＱ２のエミッタを出力とする負帰還型
増幅回路１ｃを構成している。

【００３７】また、Ｃ２はトランジスタＱ１のベースに
生じる寄生容量を、Ｃ１はトランジスタＱ２のベースに
生じる寄生容量を表している。そして、負帰還型増幅回
路１ｃの前段に、電流源Ｉ１によってバイアスされたベ
ース接地トランジスタＱ３を配置し、負帰還型増幅回路
１ｃの入力にトランジスタＱ３のコレクタを接続するこ
とによって、トランジスタＱ３のエミッタを入力、トラ
ンジスタＱ２のエミッタを出力とする増幅回路を構成し
ている。このような構成とすることにより、図１〜図３
における第１〜第３の実施例と同様に、負帰還型増幅回
路１ｃに対して帯域を向上することができる。

【００３８】また、本第４の実施例の回路形式では、正
の電源の電位Ｖ２が、図１の場合、「２ＶＢＥ＋Ｉ１・
Ｒ２＋ＩＱ１・Ｒ１」（ＩＱ１：トランジスタＱ１のコ
レクタ電流）となるの対し、バッファとして動作するト
ランジスタＱ２にＰＮＰトランジスタを用いたことによ
って、Ｖ２を「Ｉ１・Ｒ２＋ＩＱ１・Ｒ１」とでき、
「２ＶＢＥ」低減することができる。そのため、正の電
源Ｖ２の電位を２ＶＢＥ（約１．７Ｖ）下げることがで
き、増幅回路で消費する電力を低減することができる。
尚、本第４の実施例では、ベース接地トランジスタＱ３
をバイアスするために定電流源Ｉ１を用いたが、その替
わりに抵抗を用いても同様の効果が得られる。ベース接
地トランジスタをバイアスする際に、入力端子に生じる
寄生容量を小さくできるバイアスの手段が好ましいこと
はいうまでもない。

【００３９】以上、図１〜図４を用いて説明したよう
に、本実施例の増幅回路では、従来技術であるエミッタ
接地型の負帰還型増幅回路１〜１ｃの入力段に、ベース
接地型ダイオードＱ３を配置する。このことにより、負
帰還型増幅回路１〜１ｃの有する入力容量によって生じ
る帯域の制限を改善することができ、同特性のトランジ
スタを用いた場合に、従来の増幅回路に比べて、数倍高
い帯域を得ることができる。例えば、入力容量（０．２
ｐＦ）を等しくした場合に、増幅回路のトランスインピ
ーダンスの帯域を、従来の増幅回路の１．８倍に大きく
できる。

【００４０】尚、本発明は、図１〜図４を用いて説明し
た第１〜第４の実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能である。例
えば、本実施例におけるＮＰＮトランジスタをＰＮＰト
ランジスタに、ＰＮＰトランジスタをＮＰＮトランジス
タに置き換え、かつ定電圧の端子の電位の極性を反転さ
せた回路においても、同様の効果が得られる。また、増
幅回路のトランスインピーダンスの周波数依存性におい
て、２つ以上の極が存在する場合にも、増幅回路の帯域
は、最小の極ｐ１によって決定されるため、上記実施例
の説明で述べた議論が同様に成立する。また、本実施例
では、抵抗（Ｒ１’）によりピーク回避を行っている
が、寄生容量（Ｃ１）によっても可能である。

【００４１】

【発明の効果】本発明によれば、光伝送システムにおけ
る光通信受信器などに用いられる単相信号に対する増幅
動作を行う前置増幅器において、ピークを発生させずに
最も広い帯域を得ることが可能である。

【図面の簡単な説明】

【図１】本発明の増幅回路の本発明に係る構成の第１の
実施例を示す回路図である。

【図２】本発明の増幅回路の本発明に係る構成の第２の
実施例を示す回路図である。

【図３】本発明の増幅回路の本発明に係る構成の第３の
実施例を示す回路図である。

【図４】本発明の増幅回路の本発明に係る構成の第４の
実施例を示す回路図である。

【図５】従来の前置増幅器に使用されている増幅回路の
回路図である。

【図６】図５における増幅回路のトランスインピーダン
スの周波数依存性を示す説明図である。

【図７】図５における増幅回路のトランスインピーダン
スの周波数依存性と極の位置との関係を示す説明図であ
る。

【符号の説明】

１〜１ｃ：負帰還型増幅回路、１ｄ：増幅回路、２：光
検出器、Ｃ１，Ｃ２：寄生容量、Ｃ３：エミッタピーキ
ング容量、Ｃin：入力容量、Ｉ１，Ｉ２：定電流源、Ｉ
in：増幅回路の入力電流、ＩＱ１：トランジスタＱ１の
コレクタ電流、ＬＳ：レベルシフト回路、ｐ１，ｐ
１’：増幅回路のトランスインピーダンスの周波数依存
性における第１の極、ｐ２，ｐ２’：増幅回路のトラン
スインピーダンスの周波数依存性における第２の極、Ｑ
１〜Ｑ３：トランジスタ、Ｒ１〜Ｒ３：抵抗、Ｖ１〜Ｖ
５，ＶＰＤ：定電圧の端子、Ｖout：増幅回路の出力電
圧。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０４Ｂ 10/06 (72)発明者出井陽治東京都小平市上水本町五丁目20番１号株式会社日立製作所半導体事業部内 (72)発明者金谷一男東京都国分寺市東恋ケ窪１丁目280番地株式会社日立製作所中央研究所内 (72)発明者尾内享裕東京都国分寺市東恋ケ窪１丁目280番地株式会社日立製作所中央研究所内 (72)発明者山崎枢東京都国分寺市東恋ケ窪１丁目280番地株式会社日立製作所中央研究所内 (72)発明者大畠賢一千葉県茂原市早野3681番地日立デバイスエンジニアリング株式会社内 (72)発明者本間紀之東京都小金井市梶野町３−７−２

Claims

【特許請求の範囲】

【請求項１】低インピーダンスの入力端と高インピー
ダンスの出力端を有する回路の上記出力端を、負帰還型
増幅回路の入力端に接続し、上記回路の入力端を上記入
力端子とすることを特徴とする増幅回路。
【請求項２】請求項１に記載の増幅回路において、上
記負帰還型増幅回路はエミッタ接地型増幅回路からな
り、該エミッタ接地型増幅回路の入力端に、上記回路の
出力端を接続することを特徴とする増幅回路。
【請求項３】請求項１、もしくは、請求項２のいずれ
かに記載の増幅回路において、上記回路は、ベース接地
型増幅回路からなり、該ベース接地型増幅回路のコレク
タを上記負帰還型増幅回路の入力端に接続し、上記ベー
ス接地型増幅回路のエミッタを上記入力端子とすること
を特徴とする増幅回路。
【請求項４】請求項３に記載の増幅回路において、上
記ベース接地型増幅回路のベースを定電圧端子（Ｖ３）
に、上記入力端子としてのエミッタを定電流源を介して
定電圧端子（Ｖ４）に接続することを特徴とする増幅回
路。
【請求項５】請求項３に記載の増幅回路において、上
記ベース接地型増幅回路のベースを定電圧端子（Ｖ３）
に、上記入力端子としてのエミッタを抵抗を介して定電
圧端子（Ｖ４）に接続することを特徴とする増幅回路。
【請求項６】請求項１から請求項５のいずれかに記載
の増幅回路において、上記負帰還型増幅回路は、第１の
トランジスタのエミッタを第１の定電圧の端子に、コレ
クタを第１の抵抗を介して第２の定電圧の端子に接続
し、該第１のトランジスタのコレクタを第２のトランジ
スタのベースに接続し、該第２のトランジスタのコレク
タを上記第２の定電圧の端子に、エミッタを第２の抵抗
を介して上記第１のトランジスタのベースに接続し、上
記第１のトランジスタのベースを入力端、上記第２のト
ランジスタのエミッタを出力端とすることを特徴とする
増幅回路。
【請求項７】請求項１から請求項５のいずれかに記載
の増幅回路において、上記負帰還型増幅回路は、第１の
トランジスタのエミッタを第１の定電圧の端子に、コレ
クタを第１の抵抗を介して第２の定電圧の端子に接続
し、該第１のトランジスタのコレクタを第２の抵抗を介
して該第１のトランジスタのベースに接続し、該第１の
トランジスタのベースを入力端、コレクタを出力端とす
ることを特徴とする増幅回路。
【請求項８】請求項１から請求項５のいずれかに記載
の増幅回路において、上記負帰還型増幅回路は、第１の
トランジスタのエミッタを容量と抵抗の並列接続からな
るエミッタピーキング回路を介して第１の定電圧の端子
に、コレクタを第１の抵抗を介して第２の定電圧の端子
に接続し、該第１のトランジスタのコレクタを第２のト
ランジスタのベースに接続し、該第２のトランジスタの
コレクタを第２の定電圧の端子に、エミッタを第２の抵
抗を介して上記第１のトランジスタのベースに接続し、
上記第１のトランジスタのベースを入力端、上記第２の
トランジスタのエミッタを出力端とすることを特徴とす
る増幅回路。
【請求項９】請求項１から請求項５のいずれかに記載
の増幅回路において、上記負帰還型増幅回路は、第１の
トランジスタのエミッタを第１の定電圧の端子に、コレ
クタを第１の抵抗を介して第２の定電圧の端子に接続
し、該第１のトランジスタのコレクタを該第１のトラン
ジスタとは逆の導電形の第２のトランジスタのベースに
接続し、該第２のトランジスタのコレクタを第３の定電
圧の端子に、エミッタを第２の抵抗もしくは定電流源を
介して第４の定電圧の端子に接続し、該第２のトランジ
スタのエミッタを第３の抵抗を介して上記第１のトラン
ジスタのベースに接続し、上記第１のトランジスタのベ
ースを入力端、上記第２のトランジスタのエミッタを出
力端とすることを特徴とする増幅回路。
【請求項１０】請求項１から請求項９のいずれかに記
載の増幅回路において、上記回路を接続した上記負帰還
型増幅回路の入力端の時定数の逆数（Ｐ１）と、該入力
端をベースとするトランジスタの出力端としてのコレク
タの時定数の逆数（Ｐ２）との比（Ｐ２／Ｐ１）は、該
時定数の逆数の比（Ｐ２／Ｐ１）により決定される上記
負帰還型増幅回路の変換利得の周波数依存特性を平坦と
する値（ｋ）とすることを特徴とする増幅回路。
【請求項１１】請求項１０に記載の増幅回路におい
て、上記周波数依存特性を平坦とする上記時定数の逆数
の比の値（ｋ）を得るよう、上記トランジスタのコレク
タに接続される抵抗の値（Ｒ１’）を決定することを特
徴とする増幅回路。
【請求項１２】請求項１０、もしくは、請求項１１の
いずれかに記載の増幅回路において、上記トランジスタ
のトランスコンダクタンスをgm１、該トランジスタのコ
レクタの寄生容量をＣ１、該トランジスタのベースの寄
生容量をＣ２、該トランジスタのベースに接続された帰
還抵抗の値をＲ２とし、上記トランジスタのコレクタに
接続される抵抗の値（Ｒ１’）を、Ｒ１’＝√｛（Ｒ２
・Ｃ２）／（ｋ・Ｃ１・gm１）とすることを特徴とする
増幅回路。
【請求項１３】請求項１０から請求項１２のいずれか
に記載の増幅回路において、上記周波数依存特性を平坦
とする上記時定数の逆数の比の値（ｋ）を、２の近似
（ｋ≒２）とすることを特徴とする増幅回路。