JPH0983261A - 同調増幅回路 - Google Patents
同調増幅回路Info
- Publication number
- JPH0983261A JPH0983261A JP23968695A JP23968695A JPH0983261A JP H0983261 A JPH0983261 A JP H0983261A JP 23968695 A JP23968695 A JP 23968695A JP 23968695 A JP23968695 A JP 23968695A JP H0983261 A JPH0983261 A JP H0983261A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier circuit
- transistor
- terminal
- tuning amplifier
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 移動体通信機器等に使用される高周波用の同
調増幅回路に関し、消費電力を増大させることなく、安
定な周波数選択特性と利得を得ることのできる同調増幅
回路の提供を目的とする。 【解決手段】 直流電流を通過させる直流電流通過手段
Ｚdcと、交流の信号成分を通過させる信号通過手段Ｚsi
g と、制御端子に入力信号ＩＮが供給され、第１の端子
が第１の電源線Ｖssに接続された第１のトランジスタＱ
１と、第１の端子から出力信号ＯＵＴが取り出され、第
２の端子が第２の電源線Ｖccに接続され、制御端子が前
記第１のトランジスタＱ１の第２の端子に前記信号通過
手段Ｚsigを介して接続された第２のトランジスタＱ２
とを具備し、該第２のトランジスタＱ２の第１の端子は
前記直流電流通過手段Ｚdcを介して前記第１のトランジ
スタＱ１の第２の端子に接続されているように構成す
る。
調増幅回路に関し、消費電力を増大させることなく、安
定な周波数選択特性と利得を得ることのできる同調増幅
回路の提供を目的とする。 【解決手段】 直流電流を通過させる直流電流通過手段
Ｚdcと、交流の信号成分を通過させる信号通過手段Ｚsi
g と、制御端子に入力信号ＩＮが供給され、第１の端子
が第１の電源線Ｖssに接続された第１のトランジスタＱ
１と、第１の端子から出力信号ＯＵＴが取り出され、第
２の端子が第２の電源線Ｖccに接続され、制御端子が前
記第１のトランジスタＱ１の第２の端子に前記信号通過
手段Ｚsigを介して接続された第２のトランジスタＱ２
とを具備し、該第２のトランジスタＱ２の第１の端子は
前記直流電流通過手段Ｚdcを介して前記第１のトランジ
スタＱ１の第２の端子に接続されているように構成す
る。
Description
【０００１】
【発明の属する技術分野】本発明は同調増幅回路に関
し、特に、移動体通信機器等に使用される高周波用の同
調増幅回路に関する。近年、携帯電話等のバッテリ駆動
による移動体通信機器が広く普及して来ており、これら
携帯電話等に使用される同調増幅回路に対しても、より
一層の低消費電力化が要望されている。
し、特に、移動体通信機器等に使用される高周波用の同
調増幅回路に関する。近年、携帯電話等のバッテリ駆動
による移動体通信機器が広く普及して来ており、これら
携帯電話等に使用される同調増幅回路に対しても、より
一層の低消費電力化が要望されている。
【０００２】
【従来の技術】図１０は同調増幅回路の基本構成を示す
回路図である、図１１はバッファ付同調増幅回路の基本
構成を示す回路図である。図１０および図１１におい
て、参照符号Ｑ，Ｑ１，Ｑ２はＮＰＮ型バイポーラトラ
ンジスタ，Ｒは抵抗，Ｌ，Ｌ０はインダクタンス，そし
て，Ｃ，Ｃ０は容量を示している。
回路図である、図１１はバッファ付同調増幅回路の基本
構成を示す回路図である。図１０および図１１におい
て、参照符号Ｑ，Ｑ１，Ｑ２はＮＰＮ型バイポーラトラ
ンジスタ，Ｒは抵抗，Ｌ，Ｌ０はインダクタンス，そし
て，Ｃ，Ｃ０は容量を示している。
【０００３】一般に、無線通信においては、目的の信号
だけを良好に送受信し、目的周波数外の信号からの妨害
を受けないように、送受信機を設計する必要がある。そ
のため、送受信機の増幅回路には図１０に示すような共
振周波数ｆo ＝１／(LC)1/2,および, 共振の鋭さＱo ＝
Ｒ／(C/L)1/2を有する同調増幅回路が用いられている。
だけを良好に送受信し、目的周波数外の信号からの妨害
を受けないように、送受信機を設計する必要がある。そ
のため、送受信機の増幅回路には図１０に示すような共
振周波数ｆo ＝１／(LC)1/2,および, 共振の鋭さＱo ＝
Ｒ／(C/L)1/2を有する同調増幅回路が用いられている。
【０００４】この図１０に示す同調増幅回路は、無負荷
状態では上記発振周波数ｆo,および, 共振鋭さＱo を有
しているものの、負荷を接続した場合には、負荷側のイ
ンピーダンスの影響を受けて共振特性が変動することに
なる。そのため、通常は、図１１に示されるように、同
調増幅回路の出力にトランジスタＱ２により構成される
ようなバッファ回路（エミッタフォロア回路）を接続
し、負荷による共振特性の変動を抑制するようになって
いる。
状態では上記発振周波数ｆo,および, 共振鋭さＱo を有
しているものの、負荷を接続した場合には、負荷側のイ
ンピーダンスの影響を受けて共振特性が変動することに
なる。そのため、通常は、図１１に示されるように、同
調増幅回路の出力にトランジスタＱ２により構成される
ようなバッファ回路（エミッタフォロア回路）を接続
し、負荷による共振特性の変動を抑制するようになって
いる。
【０００５】
【発明が解決しようとする課題】上述したように、従
来、同調増幅回路は、負荷側のインピーダンスの影響を
受けないようにするため、バッファ回路を接続するよう
になっている。しかしながら、このバッファ回路（エミ
ッタフォロア回路）は、該バッファ回路を構成するトラ
ンジスタＱ２に対しても適当なバイアスを加えなければ
ならず、回路の消費電力が増加する。
来、同調増幅回路は、負荷側のインピーダンスの影響を
受けないようにするため、バッファ回路を接続するよう
になっている。しかしながら、このバッファ回路（エミ
ッタフォロア回路）は、該バッファ回路を構成するトラ
ンジスタＱ２に対しても適当なバイアスを加えなければ
ならず、回路の消費電力が増加する。
【０００６】すなわち、高周波同調増幅回路では、安定
な周波数選択特性を得ようとする多段化のために消費電
力の増大が免れず、特に、携帯電話等のバッテリ駆動に
よる移動体通信機器においては、バッテリ寿命の低下を
来たすため大きな問題となっている。本発明は、上述し
た従来の同調増幅回路が有する課題に鑑み、消費電力を
増大させることなく、安定な周波数選択特性と利得を得
ることのできる同調増幅回路の提供を目的とする。
な周波数選択特性を得ようとする多段化のために消費電
力の増大が免れず、特に、携帯電話等のバッテリ駆動に
よる移動体通信機器においては、バッテリ寿命の低下を
来たすため大きな問題となっている。本発明は、上述し
た従来の同調増幅回路が有する課題に鑑み、消費電力を
増大させることなく、安定な周波数選択特性と利得を得
ることのできる同調増幅回路の提供を目的とする。
【０００７】
【課題を解決するための手段】本発明によれば、直流電
流を通過させる直流電流通過手段と、交流の信号成分を
通過させる信号通過手段と、制御端子に入力信号が供給
され、第１の端子が第１の電源線に接続された第１のト
ランジスタと、第１の端子から出力が取り出され、第２
の端子が第２の電源線に接続され、制御端子が前記第１
のトランジスタの第２の端子に前記信号通過手段を介し
て接続された第２のトランジスタとを具備し、該第２の
トランジスタの第１の端子は前記直流電流通過手段を介
して前記第１のトランジスタの第２の端子に接続されて
いることを特徴とする同調増幅回路が提供される。
流を通過させる直流電流通過手段と、交流の信号成分を
通過させる信号通過手段と、制御端子に入力信号が供給
され、第１の端子が第１の電源線に接続された第１のト
ランジスタと、第１の端子から出力が取り出され、第２
の端子が第２の電源線に接続され、制御端子が前記第１
のトランジスタの第２の端子に前記信号通過手段を介し
て接続された第２のトランジスタとを具備し、該第２の
トランジスタの第１の端子は前記直流電流通過手段を介
して前記第１のトランジスタの第２の端子に接続されて
いることを特徴とする同調増幅回路が提供される。
【０００８】
【発明の実施の形態】図１は本発明に係る同調増幅回路
の原理構成を示す回路図であり、図２は図１に示す同調
増幅回路の等価回路を示す図である。図１において、参
照符号Ｑ１およびＱ２はＮＰＮ型バイポーラトランジス
タであり、また、ＺdcおよびＺsig はインピーダンスを
示している。
の原理構成を示す回路図であり、図２は図１に示す同調
増幅回路の等価回路を示す図である。図１において、参
照符号Ｑ１およびＱ２はＮＰＮ型バイポーラトランジス
タであり、また、ＺdcおよびＺsig はインピーダンスを
示している。
【０００９】トランジスタＱ１は増幅回路を構成し、ト
ランジスタＱ２はエミッタフォロアバッファ回路を構成
している。インピーダンス（直流電流通過手段）Ｚdc
は、トランジスタＱ１，Ｑ２に対して直流的なバイアス
電流を加えるためのものであり、また、インピーダンス
（信号通過手段）Ｚsig は交流成分（信号成分）だけを
通過させて直流的なインピーダンスは無限大となるよう
に構成されている。
ランジスタＱ２はエミッタフォロアバッファ回路を構成
している。インピーダンス（直流電流通過手段）Ｚdc
は、トランジスタＱ１，Ｑ２に対して直流的なバイアス
電流を加えるためのものであり、また、インピーダンス
（信号通過手段）Ｚsig は交流成分（信号成分）だけを
通過させて直流的なインピーダンスは無限大となるよう
に構成されている。
【００１０】図１に示されるように、トランジスタＱ１
のベースには入力信号ＩＮが供給され、該トランジスタ
Ｑ１のエミッタは低電位電源線Ｖssに接続されている。
トランジスタＱ２のコレクタは高電位電源線Ｖccに接続
され、該トランジスタＱ２のベースはインピーダンスＺ
sig を介してトランジスタＱ１のコレクタに接続されて
いる。また、トランジスタＱ２のエミッタはインピーダ
ンスＺdcを介してトランジスタＱ１のコレクタに接続さ
れると共に、該トランジスタＱ２のエミッタから出力信
号ＯＵＴが取り出されるようになっている。
のベースには入力信号ＩＮが供給され、該トランジスタ
Ｑ１のエミッタは低電位電源線Ｖssに接続されている。
トランジスタＱ２のコレクタは高電位電源線Ｖccに接続
され、該トランジスタＱ２のベースはインピーダンスＺ
sig を介してトランジスタＱ１のコレクタに接続されて
いる。また、トランジスタＱ２のエミッタはインピーダ
ンスＺdcを介してトランジスタＱ１のコレクタに接続さ
れると共に、該トランジスタＱ２のエミッタから出力信
号ＯＵＴが取り出されるようになっている。
【００１１】すなわち、増幅回路を構成するトランジス
タＱ１のバイアス電流は、インピーダンスＺdcを介し
て、バッファ回路を構成するトランジスタＱ２にも流れ
ることになり、また、増幅回路用のトランジスタＱ１に
より増幅された信号は、インピーダンスＺsig を介し
て、バッファ回路用のトランジスタＱ２のベースに供給
され、該トランジスタＱ２によるエミッタフォロア出力
が出力信号ＯＵＴとして取り出されるようになってい
る。
タＱ１のバイアス電流は、インピーダンスＺdcを介し
て、バッファ回路を構成するトランジスタＱ２にも流れ
ることになり、また、増幅回路用のトランジスタＱ１に
より増幅された信号は、インピーダンスＺsig を介し
て、バッファ回路用のトランジスタＱ２のベースに供給
され、該トランジスタＱ２によるエミッタフォロア出力
が出力信号ＯＵＴとして取り出されるようになってい
る。
【００１２】図２に示す等価回路（小信号等価回路）を
参照して、図１の同調増幅回路の周波数特性を説明す
る。図２において、参照符号Ｒo1はトランジスタＱ１が
有する内部抵抗（等価抵抗）、Ｒo2はトランジスタＱ２
が有する内部抵抗、Ｃo1はトランジスタＱ１が有する内
部容量、Ｃo2はトランジスタＱ２が有する内部容量を示
し、また、ＲL は負荷抵抗を示している。なお、参照符
号ｇmV1 およびｇmV21は各トランジスタＱ１およびＱ２
における等価的な電流源を示している。
参照して、図１の同調増幅回路の周波数特性を説明す
る。図２において、参照符号Ｒo1はトランジスタＱ１が
有する内部抵抗（等価抵抗）、Ｒo2はトランジスタＱ２
が有する内部抵抗、Ｃo1はトランジスタＱ１が有する内
部容量、Ｃo2はトランジスタＱ２が有する内部容量を示
し、また、ＲL は負荷抵抗を示している。なお、参照符
号ｇmV1 およびｇmV21は各トランジスタＱ１およびＱ２
における等価的な電流源を示している。
【００１３】図２の等価回路に示されるように、図１に
示す回路は、共振回路を構成しており、この共振回路の
回路定数を適当に選ぶことにより周波数選択特性を決定
することができる。すなわち、トランジスタＱ１および
Ｑ２が有する抵抗成分（Ｒo1, Ｒo2）並びに容量成分
（Ｃo1, Ｃo2）を利用して、共振回路（同調増幅回路）
を構成し、その周波数選択特性をインピーダンスＺdcお
よびＺsig により規定することができる。
示す回路は、共振回路を構成しており、この共振回路の
回路定数を適当に選ぶことにより周波数選択特性を決定
することができる。すなわち、トランジスタＱ１および
Ｑ２が有する抵抗成分（Ｒo1, Ｒo2）並びに容量成分
（Ｃo1, Ｃo2）を利用して、共振回路（同調増幅回路）
を構成し、その周波数選択特性をインピーダンスＺdcお
よびＺsig により規定することができる。
【００１４】このように、本発明の同調増幅回路によれ
ば、消費電力を増大させることなく、安定な周波数選択
特性と利得を得ることができる。
ば、消費電力を増大させることなく、安定な周波数選択
特性と利得を得ることができる。
【００１５】
【実施例】以下、図面を参照して本発明に係る同調増幅
回路の実施例を説明する。図３は本発明の同調増幅回路
の第１実施例を示す回路図である。図３に示す第１実施
例では、インピーダンス（直流電流通過手段）Ｚdcを抵
抗Ｒ２およびインダクタンスＬで構成し、また、インピ
ーダンス（信号通過手段）Ｚsig を容量Ｃで構成するよ
うになっている。
回路の実施例を説明する。図３は本発明の同調増幅回路
の第１実施例を示す回路図である。図３に示す第１実施
例では、インピーダンス（直流電流通過手段）Ｚdcを抵
抗Ｒ２およびインダクタンスＬで構成し、また、インピ
ーダンス（信号通過手段）Ｚsig を容量Ｃで構成するよ
うになっている。
【００１６】すなわち、インピーダンスＺdcを直列接続
された抵抗（抵抗手段）Ｒ２およびインダクタンス（イ
ンダクタンス手段）Ｌで構成することにより、増幅回路
を構成するトランジスタＱ１およびバッファ回路を構成
するトランジスタＱ２の両方に対して、直流的なバイア
ス電流を流すようになっている。さらに、インピーダン
スＺsig を容量（容量手段）Ｃで構成することで該イン
ピーダンスＺsig は交流成分（信号成分）だけを通過さ
せて直流的なインピーダンスは無限大となっており、こ
れにより、増幅回路用のトランジスタＱ１により増幅さ
れた信号（交流信号：トランジスタＱ１のコレクタの信
号）は、インピーダンスＺsig （容量Ｃ）を介して、バ
ッファ回路用のトランジスタＱ２のベースに供給される
ことになる。そして、トランジスタＱ２によるエミッタ
フォロア出力（トランジスタＱ２のエミッタの信号）が
同調増幅回路の出力信号ＯＵＴとして取り出されること
になる。
された抵抗（抵抗手段）Ｒ２およびインダクタンス（イ
ンダクタンス手段）Ｌで構成することにより、増幅回路
を構成するトランジスタＱ１およびバッファ回路を構成
するトランジスタＱ２の両方に対して、直流的なバイア
ス電流を流すようになっている。さらに、インピーダン
スＺsig を容量（容量手段）Ｃで構成することで該イン
ピーダンスＺsig は交流成分（信号成分）だけを通過さ
せて直流的なインピーダンスは無限大となっており、こ
れにより、増幅回路用のトランジスタＱ１により増幅さ
れた信号（交流信号：トランジスタＱ１のコレクタの信
号）は、インピーダンスＺsig （容量Ｃ）を介して、バ
ッファ回路用のトランジスタＱ２のベースに供給される
ことになる。そして、トランジスタＱ２によるエミッタ
フォロア出力（トランジスタＱ２のエミッタの信号）が
同調増幅回路の出力信号ＯＵＴとして取り出されること
になる。
【００１７】ここで、図３に示す本発明の同調増幅回路
の第１実施例においては、トランジスタＱ２ベース・コ
レクタ間に接続された抵抗Ｒ１が設けられており、該抵
抗Ｒ２によってトランジスタＱ２によるエミッタフォロ
アバッファ回路の動作を安定させるようになっている。
図４は本発明の同調増幅回路の第２実施例を示す回路
図、図５は本発明の同調増幅回路の第３実施例を示す回
路図、図６は本発明の同調増幅回路の第４実施例を示す
回路図、図７は本発明の同調増幅回路の第５実施例を示
す回路図、そして、図８は本発明の同調増幅回路の第６
実施例を示す回路図である。
の第１実施例においては、トランジスタＱ２ベース・コ
レクタ間に接続された抵抗Ｒ１が設けられており、該抵
抗Ｒ２によってトランジスタＱ２によるエミッタフォロ
アバッファ回路の動作を安定させるようになっている。
図４は本発明の同調増幅回路の第２実施例を示す回路
図、図５は本発明の同調増幅回路の第３実施例を示す回
路図、図６は本発明の同調増幅回路の第４実施例を示す
回路図、図７は本発明の同調増幅回路の第５実施例を示
す回路図、そして、図８は本発明の同調増幅回路の第６
実施例を示す回路図である。
【００１８】図４に示す第２実施例は、図３に示す第１
実施例に対して、バッファ回路用のトランジスタＱ２の
ベース・エミッタ間に接続した容量Ｃ２をさらに設ける
ようにしたもので、この容量Ｃ２によって、トランジス
タＱ２によるエミッタフォロアバッファ回路の動作をよ
り一層安定させるようになっている。図５に示す第３実
施例は、図３に示す第１実施例との比較から明らかなよ
うに、前述した本発明の第１実施例における増幅回路用
およびバッファ回路用のＮＰＮ型バイポーラトランジス
タＱ１およびＱ２の両方を、電界効果トランジスタ（Ｆ
ＥＴ）Ｑ10およびＱ20により構成したものである。
実施例に対して、バッファ回路用のトランジスタＱ２の
ベース・エミッタ間に接続した容量Ｃ２をさらに設ける
ようにしたもので、この容量Ｃ２によって、トランジス
タＱ２によるエミッタフォロアバッファ回路の動作をよ
り一層安定させるようになっている。図５に示す第３実
施例は、図３に示す第１実施例との比較から明らかなよ
うに、前述した本発明の第１実施例における増幅回路用
およびバッファ回路用のＮＰＮ型バイポーラトランジス
タＱ１およびＱ２の両方を、電界効果トランジスタ（Ｆ
ＥＴ）Ｑ10およびＱ20により構成したものである。
【００１９】図６に示す第４実施例は、図４に示す第２
実施例との比較から明らかなように、前述した本発明の
第２実施例における増幅回路用およびバッファ回路用の
ＮＰＮ型バイポーラトランジスタＱ１およびＱ２の両方
を、電界効果トランジスタＱ10およびＱ20により構成し
たものである。すなわち、図５の第３実施例に対して、
バッファ回路用のトランジスタＱ20のベース・エミッタ
間に接続した容量Ｃ２をさらに設け、トランジスタＱ20
によるエミッタフォロアバッファ回路の動作をより一層
安定させるようにしたものである。
実施例との比較から明らかなように、前述した本発明の
第２実施例における増幅回路用およびバッファ回路用の
ＮＰＮ型バイポーラトランジスタＱ１およびＱ２の両方
を、電界効果トランジスタＱ10およびＱ20により構成し
たものである。すなわち、図５の第３実施例に対して、
バッファ回路用のトランジスタＱ20のベース・エミッタ
間に接続した容量Ｃ２をさらに設け、トランジスタＱ20
によるエミッタフォロアバッファ回路の動作をより一層
安定させるようにしたものである。
【００２０】図７に示す第５実施例は、図３に示す第１
実施例における増幅回路用のＮＰＮ型バイポーラトラン
ジスタＱ１だけを電界効果トランジスタＱ10により構成
したものであり、また、図８に示す第６実施例は、図３
に示す第１実施例におけるバッファ回路用のＮＰＮ型バ
イポーラトランジスタＱ２だけを電界効果トランジスタ
Ｑ20により構成したものである。
実施例における増幅回路用のＮＰＮ型バイポーラトラン
ジスタＱ１だけを電界効果トランジスタＱ10により構成
したものであり、また、図８に示す第６実施例は、図３
に示す第１実施例におけるバッファ回路用のＮＰＮ型バ
イポーラトランジスタＱ２だけを電界効果トランジスタ
Ｑ20により構成したものである。
【００２１】以上の各実施例において、バイポーラトラ
ンジスタＱ１および／またはＱ２を電界効果トランジス
タＱ10および／またはＱ20に変更した場合の実質的な動
作は同様なので、その説明は省略する。図９は本発明の
同調増幅回路の各実施例の変形を説明するための図であ
る。すなわち、図９に示す変形例は、図３におけるイン
ピーダンスＺsig の容量Ｃを、端子Ｔ１およびＴ２を介
して、可変容量ＣＶによる外付けの素子として構成し、
且つ、図３におけるインピーダンスＺdcのインダクタン
スＬを、端子Ｔ２およびＴ３を介して、可変インダクタ
ンスＬＶによる外付けの素子として構成したものであ
る。このような変形は、図３に示す第１実施例だけでな
く、図４〜図８の各実施例に対しても適用することがで
きる。
ンジスタＱ１および／またはＱ２を電界効果トランジス
タＱ10および／またはＱ20に変更した場合の実質的な動
作は同様なので、その説明は省略する。図９は本発明の
同調増幅回路の各実施例の変形を説明するための図であ
る。すなわち、図９に示す変形例は、図３におけるイン
ピーダンスＺsig の容量Ｃを、端子Ｔ１およびＴ２を介
して、可変容量ＣＶによる外付けの素子として構成し、
且つ、図３におけるインピーダンスＺdcのインダクタン
スＬを、端子Ｔ２およびＴ３を介して、可変インダクタ
ンスＬＶによる外付けの素子として構成したものであ
る。このような変形は、図３に示す第１実施例だけでな
く、図４〜図８の各実施例に対しても適用することがで
きる。
【００２２】すなわち、図３〜図８に示す本発明の同調
増幅回路の第１実施例〜第６実施例において、インピー
ダンスＺsig の容量（Ｃ）を外付けの可変容量ＣＶとし
て構成し、また、インピーダンスＺdcのインダクタンス
（Ｌ）を外付けの可変インダクタンスＬＶとして構成す
ることができ、これら外付けの可変容量ＣＶおよび可変
インダクタンスＬＶを制御することにより、同調増幅回
路の特性（周波数選択特性）を可変して使用することが
できる。なお、上記のインピーダンスＺsig の容量
（Ｃ）およびインピーダンスＺdcのインダクタンス
（Ｌ）は、両方を外付けの可変容量（ＣＶ）および外付
けの可変インダクタンス（ＬＶ）とせず、その一方だけ
を外付けの可変素子として構成してもよいのはもちろん
である。
増幅回路の第１実施例〜第６実施例において、インピー
ダンスＺsig の容量（Ｃ）を外付けの可変容量ＣＶとし
て構成し、また、インピーダンスＺdcのインダクタンス
（Ｌ）を外付けの可変インダクタンスＬＶとして構成す
ることができ、これら外付けの可変容量ＣＶおよび可変
インダクタンスＬＶを制御することにより、同調増幅回
路の特性（周波数選択特性）を可変して使用することが
できる。なお、上記のインピーダンスＺsig の容量
（Ｃ）およびインピーダンスＺdcのインダクタンス
（Ｌ）は、両方を外付けの可変容量（ＣＶ）および外付
けの可変インダクタンス（ＬＶ）とせず、その一方だけ
を外付けの可変素子として構成してもよいのはもちろん
である。
【００２３】このように、本発明の同調増幅回路の各実
施例によれば、バイアス電流を増幅回路用トランジスタ
およびバッファ回路用トランジスタで共用することによ
り消費電力を低減することができる。
施例によれば、バイアス電流を増幅回路用トランジスタ
およびバッファ回路用トランジスタで共用することによ
り消費電力を低減することができる。
【００２４】
【発明の効果】以上、詳述したように、本発明の同調増
幅回路によれば、消費電力を増大させることなく、安定
な周波数選択特性と利得を得ることができる。
幅回路によれば、消費電力を増大させることなく、安定
な周波数選択特性と利得を得ることができる。
【図１】本発明に係る同調増幅回路の原理構成を示す回
路図である。
路図である。
【図２】図１に示す同調増幅回路の等価回路を示す図で
ある。
ある。
【図３】本発明の同調増幅回路の第１実施例を示す回路
図である。
図である。
【図４】本発明の同調増幅回路の第２実施例を示す回路
図である。
図である。
【図５】本発明の同調増幅回路の第３実施例を示す回路
図である。
図である。
【図６】本発明の同調増幅回路の第４実施例を示す回路
図である。
図である。
【図７】本発明の同調増幅回路の第５実施例を示す回路
図である。
図である。
【図８】本発明の同調増幅回路の第６実施例を示す回路
図である。
図である。
【図９】本発明の同調増幅回路の各実施例の変形を説明
するための図である。
するための図である。
【図１０】同調増幅回路の基本構成を示す回路図であ
る。
る。
【図１１】バッファ付同調増幅回路の基本構成を示す回
路図である。
路図である。
Ｃ，Ｃ1,Ｃ2 …容量手段（容量） ＣＶ…可変容量 ＩＮ…入力信号 Ｌ…インダクタンス手段（インダクタンス） ＬＶ…可変インダクタンス ＯＵＴ…出力信号 Ｑ1,Ｑ2 …バイポーラトランジスタ Ｑ10, Ｑ20…電界効果トランジスタ（ＦＥＴ） Ｒ1,Ｒ2 …抵抗手段（抵抗） Ｖcc…第２の電源線（高電位電源線） Ｖss…第１の電源線（低電位電源線） Ｚdc…直流電流通過手段 Ｚsig …信号通過手段
Claims (6)
- 【請求項１】 直流電流を通過させる直流電流通過手段
（Ｚdc）と、 交流の信号成分を通過させる信号通過手段（Ｚsig)と、 制御端子に入力信号（ＩＮ）が供給され、第１の端子が
第１の電源線（Ｖss）に接続された第１のトランジスタ
（Ｑ１）と、 第１の端子から出力信号（ＯＵＴ）が取り出され、第２
の端子が第２の電源線（Ｖcc）に接続され、制御端子が
前記第１のトランジスタ（Ｑ１）の第２の端子に前記信
号通過手段（Ｚsig)を介して接続された第２のトランジ
スタ（Ｑ２）とを具備し、該第２のトランジスタ（Ｑ
２）の第１の端子は前記直流電流通過手段（Ｚdc）を介
して前記第１のトランジスタ（Ｑ１）の第２の端子に接
続されていることを特徴とする同調増幅回路。 - 【請求項２】 前記直流電流通過手段（Ｚdc）は、抵抗
手段（Ｒ２）およびインダクタンス手段（Ｌ）を備えて
構成され、前記信号通過手段（Ｚsig)は、容量手段
（Ｃ）を備えて構成されていることを特徴とする請求項
１の同調増幅回路。 - 【請求項３】 前記同調増幅回路は、さらに、前記第２
のトランジスタ（Ｑ２）の制御端子および第２の端子間
に接続された抵抗手段（Ｒ１）を備えていることを特徴
とする請求項１の同調増幅回路。 - 【請求項４】 前記同調増幅回路は、さらに、前記第２
のトランジスタ（Ｑ２）の制御端子および第１の端子間
に接続された容量手段（Ｃ２）を備えていることを特徴
とする請求項１の同調増幅回路。 - 【請求項５】 前記第１の電源線（Ｖss）は低電位の電
圧を供給する電源線であり、前記第２の電源線（Ｖcc）
は高電位の電圧を供給する電源線であり、前記第１およ
び第２のトランジスタ（Ｑ１，Ｑ２）は、ＮＰＮ型バイ
ポーラトランジスタであることを特徴とする請求項１の
同調増幅回路。 - 【請求項６】 請求項１〜請求項５のいずれかの同調増
幅回路を備えたことを特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23968695A JP3778596B2 (ja) | 1995-09-19 | 1995-09-19 | 同調増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23968695A JP3778596B2 (ja) | 1995-09-19 | 1995-09-19 | 同調増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0983261A true JPH0983261A (ja) | 1997-03-28 |
| JP3778596B2 JP3778596B2 (ja) | 2006-05-24 |
Family
ID=17048409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23968695A Expired - Lifetime JP3778596B2 (ja) | 1995-09-19 | 1995-09-19 | 同調増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3778596B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013026811A (ja) * | 2011-07-21 | 2013-02-04 | Sumitomo Electric Ind Ltd | 電子回路 |
-
1995
- 1995-09-19 JP JP23968695A patent/JP3778596B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013026811A (ja) * | 2011-07-21 | 2013-02-04 | Sumitomo Electric Ind Ltd | 電子回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3778596B2 (ja) | 2006-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6731182B2 (en) | Voltage-controlled oscillator and communication apparatus employing the same | |
| JPH11186843A (ja) | 安定化発振回路 | |
| JPH0722871A (ja) | 増幅器 | |
| JP3921362B2 (ja) | 温度補償水晶発振器 | |
| KR960003560B1 (ko) | 전압제어 발진회로 | |
| US5933057A (en) | Low noise amplifier | |
| US4518930A (en) | Negative resistance circuit for VCO | |
| US5517684A (en) | Radio communication system having current control circuit | |
| US4194158A (en) | Integrated front end circuit for VHF receiver | |
| JP3778596B2 (ja) | 同調増幅回路 | |
| US6791426B2 (en) | Balanced oscillator and electronic apparatus including the same | |
| JPH0645826A (ja) | 電圧制御発振器 | |
| US6836190B2 (en) | Oscillator device and electronic apparatus using the same | |
| US5130674A (en) | Voltage controlled oscilator having controlled bias voltage, AGC and output amplifier | |
| JP2591380B2 (ja) | 発振器 | |
| JP2576193B2 (ja) | 発振回路 | |
| JP2001339240A (ja) | 電圧制御発振器 | |
| US6664862B2 (en) | Oscillator with constant output level over oscillation frequency range | |
| JP2001077626A (ja) | バッファ回路付き発振器 | |
| US7205856B2 (en) | Piezoelectric oscillator | |
| JPH04249409A (ja) | 電圧制御発振器 | |
| JPH02218231A (ja) | 無線選択呼出受信機 | |
| JPH09162641A (ja) | 電圧制御発振器 | |
| JP2732717B2 (ja) | 送信回路 | |
| JPS6157728B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20040811 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040817 |
|
| A521 | Written amendment |
Effective date: 20041007 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051206 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060104 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20060131 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060228 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100310 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20100310 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20110310 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20120310 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20130310 |