JPH0981464A - 計算機システムのメモリ障害回復方法および回復システム - Google Patents

計算機システムのメモリ障害回復方法および回復システム

Info

Publication number
JPH0981464A
JPH0981464A JP7241329A JP24132995A JPH0981464A JP H0981464 A JPH0981464 A JP H0981464A JP 7241329 A JP7241329 A JP 7241329A JP 24132995 A JP24132995 A JP 24132995A JP H0981464 A JPH0981464 A JP H0981464A
Authority
JP
Japan
Prior art keywords
memory
update
data
trace cache
cache
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7241329A
Other languages
English (en)
Other versions
JP3070453B2 (ja
Inventor
Toshiyuki Otsu
敏行 大津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7241329A priority Critical patent/JP3070453B2/ja
Publication of JPH0981464A publication Critical patent/JPH0981464A/ja
Application granted granted Critical
Publication of JP3070453B2 publication Critical patent/JP3070453B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Debugging And Monitoring (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

(57)【要約】 【課題】メモリに障害が発生しても、計算機システムの
運用を継続することができるようにする。 【解決手段】計算機システム１４において、キャッシュ
メモリ５とメモリ２の間にシステムバス７を備え、この
システムバス７にメモリ更新トレースキャッシュ６を接
続して、メモリ２の更新イメージのコピーを保持する。
メモリ障害検出手段８がメモリ２の障害を検出した際、
まずメモリ部分閉塞手段９により障害ページを閉塞し、
更新イメージ出力手段１２を起動する。更新イメージ出
力手段１２は、トレースキャッシュフラッシュ手段１１
によりメモリ更新トレースキャッシュ６からメモリ２で
喪失した障害ページのデータのコピーを、仮想記憶手段
１０により２次記憶装置３に出力して、障害ページの復
旧を行う。

Description

【発明の詳細な説明】
【発明の属する技術分野】本発明は、仮想記憶方式を採
用する計算機システムのメモリ障害回復方法および回復
システムに関する。
【０００１】
【従来の技術】昭５７−１３３５９６号公報には、計算
機システムでメモリを更新する際に、キャッシュにデー
タを書き込み、該データと、該データにより作成された
誤り訂正コードをメモリに書き込み、直ちに該データと
該誤り訂正コードをメモリから読み出して検査し、訂正
不能誤りを検出した場合には、該データを有するキャッ
シュエントリを解放しないようにすることで、以降、該
データへのアクセスは、障害となったメモリをアクセス
することなく、すべてキャッシュとの間で実行されるこ
とにより訂正不能誤りに対する障害回復を行う方式につ
いて記載されている。
【０００２】また、特開平５−１８１７５５号公報に
は、実記憶空間すなわちメモリをページ単位に２重化す
ることにより、いずれか一方のページでメモリ障害が検
出された場合、新たに正常なページを確保し、障害とな
らなかったページの内容を複写することにより、メモリ
障害に対する十分な信頼性を確保する仮想記憶方式につ
いて記載されている。
【０００３】
【発明が解決しようとする課題】昭５７−１３３５９６
号公報は、メモリ更新時、キャッシュにデータを書き込
み、該データと該データにより作成された誤り訂正コー
ドをメモリに書き込むが、この際、一旦メモリに書き込
んだデータとその誤り訂正コードを再度読み込み、メモ
リ障害の有無をチェックしなければならず、処理時間が
かかるという問題点がある。
【０００４】また、一度は読み込みに成功したデータ
が、キャッシュが無効化された後で、再度メモリから読
み込もうとした際に、メモリ障害が検出される可能性が
あり、この場合には、メモリ障害の回復を行うことがで
きないという問題点がある。
【０００５】また、メモリ障害が複数の箇所で発生した
場合、その分のキャッシュエントリがメモリの代わりに
使われてしまうため、正常なメモリに対するアクセスに
利用するためのキャッシュ容量が減少し、計算機システ
ムのメモリアクセス性能が極端に低下してしまうという
問題点がある。
【０００６】また、特開平５−１８１７５５号公報は、
メモリをページ単位に２重化する必要があるため、２重
化したページに対しては２倍のメモリを必要とするとい
う問題点がある。
【０００７】また、メモリ更新処理時、２重化された両
方のページの更新を同期を取って行う必要があり、メモ
リ更新の処理時間がかかるという問題点がある。
【０００８】本発明の目的は、メモリに障害が発生して
も、計算機システムの運用を継続することができるよう
にすることにある。
【０００９】本発明の他の目的は、メモリに障害が発生
し、メモリ上のデータが喪失した場合に、障害が発生し
ていない通常時の性能を低下させずに、該データを復旧
することにある。
【００１０】さらに本発明の他の目的は、メモリに障害
が発生し、メモリ上のデータが喪失した場合に、メモリ
の障害箇所を閉塞して、該データを復旧することにあ
る。
【００１１】さらにまた本発明の他の目的は、メモリに
障害が発生し、メモリ上のデータが喪失した場合に、メ
モリの障害箇所を閉塞してメモリ容量が減少する以外
に、計算機システムに影響を及ぼすことなく、該データ
を復旧することにある。
【００１２】
【課題を解決するための手段】本発明の第１の計算機シ
ステムのメモリ障害回復方法は、仮想記憶方式を採用
し、ＣＰＵ、メモリ、キャッシュメモリ、および２次記
憶装置をシステムバスで接続し、前記ＣＰＵが前記キャ
ッシュメモリのデータを更新し、該更新データを前記シ
ステムバスを介して前記メモリに書き出す際に、同様に
該更新データを前記システムバスを介して格納するメモ
リ更新トレースキャッシュを備えた計算機システムにお
いて、前記メモリ上で更新されたページのデータを前記
メモリ更新トレースキャッシュから取り出して前記２次
記憶装置に出力し、その後、該データを該メモリ更新ト
レースキャッシュから削除することを特徴とする。
【００１３】本発明の第２の計算機システムのメモリ障
害回復方法は、仮想記憶方式を採用し、ＣＰＵ、メモ
リ、キャッシュメモリ、および２次記憶装置をシステム
バスで接続し、前記ＣＰＵが前記キャッシュメモリのデ
ータを更新し、該更新データを前記システムバスを介し
て前記メモリに書き出す際に、同様に該更新データを前
記システムバスを介して格納するメモリ更新トレースキ
ャッシュを備えた計算機システムにおいて、障害が発生
した前記メモリのページを閉塞し、閉塞したページの
内、更新データを２次記憶装置に未出力のページのデー
タを前記メモリ更新トレースキャッシュから取り出して
前記２次記憶装置へ出力し、その後、該データを該メモ
リ更新トレースキャッシュから削除することを特徴とす
る。
【００１４】本発明の第３の計算機システムのメモリ障
害回復方法は、仮想記憶方式を採用し、ＣＰＵ、メモ
リ、キャッシュメモリ、および２次記憶装置をシステム
バスで接続し、前記ＣＰＵが前記キャッシュメモリのデ
ータを更新し、該更新データを前記システムバスを介し
て前記メモリに書き出す際に、同様に該更新データを前
記システムバスを介して格納するメモリ更新トレースキ
ャッシュを備えた計算機システムにおいて、前記メモリ
更新トレースキャッシュの使用容量を監視し、予め設定
した値以上に該メモリ更新トレースキャッシュの使用率
が高くなった場合、前記メモリ上の前記更新データを有
するページの内、未だ前記２次記憶装置へ該更新データ
を出力していないページを取得し、該ページの該更新デ
ータを前記メモリ更新トレースキャッシュから取り出し
て該２次記憶装置へ出力し、その後、該更新データを該
メモリ更新トレースキャッシュから削除することを特徴
とする。
【００１５】本発明の第１の計算機システムのメモリ障
害回復システムは、仮想記憶方式を採用し、ＣＰＵ、メ
モリ、キャッシュメモリ、および２次記憶装置をシステ
ムバスで接続して構成される計算機システムにおいて、
前記ＣＰＵが前記キャッシュメモリのデータを更新し、
該更新データを前記システムバスを介して前記メモリに
書き出す際に、同様に該更新データを前記システムバス
を介して格納するメモリ更新トレースキャッシュと、指
定されたページのデータを前記メモリ更新トレースキャ
ッシュから取り出し、該メモリ更新トレースキャッシュ
から削除するトレースキャッシュフラッシュ手段と、前
記メモリ上で更新されたページのデータを、前記トレー
スキャッシュフラッシュ手段により前記メモリ更新トレ
ースキャッシュから取り出して前記２次記憶装置に出力
する更新イメージ出力手段とから構成されている。
【００１６】本発明の第２の計算機システムのメモリ障
害回復システムは、仮想記憶方式を採用し、ＣＰＵ、メ
モリ、キャッシュメモリ、および２次記憶装置をシステ
ムバスで接続して構成される計算機システムにおいて、
前記ＣＰＵが前記キャッシュメモリのデータを更新し、
該更新データを前記システムバスを介して前記メモリに
書き出す際に、同様に該更新データを前記システムバス
を介して格納するメモリ更新トレースキャッシュと、指
定されたページのデータを前記メモリ更新トレースキャ
ッシュから取り出し、該メモリ更新トレースキャッシュ
から削除するトレースキャッシュフラッシュ手段と、障
害が発生した前記メモリのページを閉塞するメモリ部分
閉塞手段と、前記メモリ部分閉塞手段が閉塞したページ
の内、更新データを２次記憶装置に未出力のページのデ
ータを前記トレースキャッシュフラッシュ手段により前
記メモリ更新トレースキャッシュから取り出し、前記２
次記憶装置へ出力する更新イメージ出力手段とから構成
されている。
【００１７】本発明の第３の計算機システムのメモリ障
害回復システムは、仮想記憶方式を採用し、ＣＰＵ、メ
モリ、キャッシュメモリ、および２次記憶装置をシステ
ムバスで接続して構成される計算機システムにおいて、
前記ＣＰＵが前記キャッシュメモリのデータを更新し、
該更新データを前記システムバスを介して前記メモリに
書き出す際に、同様に該更新データを前記システムバス
を介して格納するメモリ更新トレースキャッシュと、指
定されたページのデータを前記メモリ更新トレースキャ
ッシュから取り出し、該メモリ更新トレースキャッシュ
から削除するトレースキャッシュフラッシュ手段と、前
記メモリ上の前記更新データを有するページの内、未だ
前記２次記憶装置へ該更新データを出力していないペー
ジを取得し、前記トレースキャッシュフラッシュ手段に
より該ページの該更新データを前記メモリ更新トレース
キャッシュから取り出し、該２次記憶装置へ出力する更
新イメージ出力手段と、前記メモリ更新トレースキャッ
シュの使用容量を監視し、予め設定した値以上に該メモ
リ更新トレースキャッシュの使用率が高くなった場合、
前記更新イメージ出力手段により前記メモリ上の前記更
新データを有するページの内、未だ前記２次記憶装置へ
該更新データを出力していないページの該更新データを
該２次記憶装置へ出力するメモリ掃き出し契機検出手段
とから構成されている。
【００１８】本発明の第４の計算機システムのメモリ障
害回復システムは、仮想記憶方式を採用し、ＣＰＵ、メ
モリ、キャッシュメモリ、および２次記憶装置をシステ
ムバスで接続して構成される計算機システムにおいて、
前記ＣＰＵが前記キャッシュメモリのデータを更新し、
該更新データを前記システムバスを介して前記メモリに
書き出す際に、同様に該更新データを前記システムバス
を介して格納するメモリ更新トレースキャッシュと、指
定されたページのデータを前記メモリ更新トレースキャ
ッシュから取り出し、該メモリ更新トレースキャッシュ
から削除するトレースキャッシュフラッシュ手段と、指
定されたページのデータを前記トレースキャッシュフラ
ッシュ手段により前記メモリ更新トレースキャッシュか
ら取り出す更新イメージ出力手段と、前記メモリ上で更
新されたページのデータを、前記更新イメージ出力手段
により前記メモリ更新トレースキャッシュから取り出し
て前記２次記憶装置に出力する仮想記憶手段とから構成
されている。
【００１９】本発明の第５の計算機システムのメモリ障
害回復システムは、仮想記憶方式を採用し、ＣＰＵ、メ
モリ、キャッシュメモリ、および２次記憶装置をシステ
ムバスで接続して構成される計算機システムにおいて、
前記ＣＰＵが前記キャッシュメモリのデータを更新し、
該更新データを前記システムバスを介して前記メモリに
書き出す際に、同様に該更新データを前記システムバス
を介して格納するメモリ更新トレースキャッシュと、指
定されたページのデータを前記メモリ更新トレースキャ
ッシュから取り出し、該メモリ更新トレースキャッシュ
から削除するトレースキャッシュフラッシュ手段と、前
記データを前記２次記憶装置に出力する仮想記憶手段
と、前記メモリの障害を検出するメモリ障害検出手段
と、前記メモリ障害検出手段により障害が検出された前
記メモリのページを閉塞し、該ページのデータが２次記
憶装置に出力済みか否かを判定するメモリ部分閉塞手段
と、前記メモリ部分閉塞手段が、障害が検出されたペー
ジのデータが２次記憶装置に未出力であると判定した場
合、該ページのデータを前記トレースキャッシュフラッ
シュ手段により前記メモリ更新トレースキャッシュから
取り出し、前記仮想記憶手段により前記２次記憶装置へ
出力する更新イメージ出力手段とから構成されている。
【００２０】本発明の第６の計算機システムのメモリ障
害回復システムは、仮想記憶方式を採用し、ＣＰＵ、メ
モリ、キャッシュメモリ、および２次記憶装置をシステ
ムバスで接続して構成される計算機システムにおいて、
前記ＣＰＵが前記キャッシュメモリのデータを更新し、
該更新データを前記システムバスを介して前記メモリに
書き出す際に、同様に該更新データを前記システムバス
を介して格納するメモリ更新トレースキャッシュと、指
定されたページのデータを前記メモリ更新トレースキャ
ッシュから取り出し、該メモリ更新トレースキャッシュ
から削除するトレースキャッシュフラッシュ手段と、前
記メモリ上の前記更新データを有するページの内、未だ
前記２次記憶装置へ該更新データを出力していないペー
ジを取得するとともに、該更新データを該２次記憶装置
に出力する仮想記憶手段と、前記仮想記憶手段により前
記メモリ上の前記更新データを有するページの内、未だ
前記２次記憶装置へ該更新データを出力していないペー
ジを取得し、前記トレースキャッシュフラッシュ手段に
より該ページの該更新データを前記メモリ更新トレース
キャッシュから取り出し、前記仮想記憶手段により該２
次記憶装置へ出力する更新イメージ出力手段と、前記メ
モリ更新トレースキャッシュの使用容量を監視し、予め
設定した値以上に該メモリ更新トレースキャッシュの使
用率が高くなった場合、前記更新イメージ出力手段によ
り前記メモリ上の前記更新データを有するページの内、
未だ前記２次記憶装置へ該更新データを出力していない
ページの該更新データを該２次記憶装置へ出力するメモ
リ掃き出し契機検出手段とから構成されている。
【００２１】
【発明の実施の形態】以下、本発明の一実施例につい
て、図を参照しながら詳細に説明する。
【００２２】図１を参照すると、本発明の一実施例であ
る計算機システムのメモリ障害回復システムは、計算機
システム１４と、ＣＰＵ１と、プログラムおよびデータ
を格納するメモリ２と、２次記憶装置３と、２次記憶装
置３をアクセスするための入出力装置４と、ＣＰＵ１が
メモリ２とのデータアクセスを高速に行うためのキャッ
シュメモリ５と、メモリ更新トレースキャッシュ６と、
各々の装置を接続するシステムバス７と、メモリ障害検
出手段８と、メモリ部分閉塞手段９と、仮想記憶手段１
０と、トレースキャッシュフラッシュ手段１１と、更新
イメージ出力手段１２と、メモリ掃き出し契機検出手段
１３とから構成されている。
【００２３】以下に図２を参照して、メモリ障害検出手
段８の動作を説明する。
【００２４】メモリ障害検出手段８は、メモリ２の障害
を検出すると、メモリ部分閉塞手段９を起動し（ステッ
プ２０１）、メモリ２上の障害となった部分のプログラ
ム又はデータ（以下、単にデータと表す）が、２次記憶
装置３に出力済みのデータであるか否かを判定し（ステ
ップ２０２）、すでに２次記憶装置３に出力済みのデー
タであると判定した場合（以下、２次記憶装置更新済み
データと表す）、メモリ障害検出手段８は動作を完了す
る。
【００２５】メモリ障害検出手段８は、ステップ２０２
において、未だ２次記憶装置３への出力が行われていな
いデータであると判定した場合（以下、２次記憶装置未
更新データと表す）は、メモリ２上の障害となった部分
のアドレスをパラメータとして、更新イメージ出力手段
１２を障害モードで起動し、動作を完了する（ステップ
２０３）。
【００２６】以下に図３を参照して、メモリ部分閉塞手
段９の動作を説明する。
【００２７】メモリ部分閉塞手段９は、メモリ障害検出
手段８により起動され、仮想記憶手段１０により、障害
部分の閉塞、すなわちメモリ２の障害部分をアクセス禁
止状態にし（ステップ３０１）、さらに仮想記憶手段１
０により、メモリ２の障害部分に属するデータが２次記
憶装置未更新データかどうかを確認した後、結果を起動
元のメモリ障害検出手段８に返却し、動作を完了する
（ステップ３０２）。
【００２８】以下に図４を参照して、更新イメージ出力
手段１２の動作を説明する。
【００２９】更新イメージ出力手段１２は、メモリ障害
検出手段８から、メモリ２上の障害となった部分のアド
レスをパラメータとして障害モードで起動され、また仮
想記憶手段１０からは、メモリ２上の掃き出し対象とな
った部分のアドレスをパラメータとし、通常モードで起
動される。
【００３０】また、メモリ掃き出し契機検出手段１３か
ら、パラメータなしの通常モードで起動される。
【００３１】更新イメージ出力手段１２は、パラメータ
の指定有りで起動されたか、指定無しで起動されたかを
判定し（ステップ４０１）、パラメータ指定無しで起動
された場合には、仮想記憶手段１０を用いてメモリ上の
２次記憶装置未更新データのアドレスを取得する（ステ
ップ４０２）。
【００３２】更新イメージ出力手段１２は、パラメータ
の指定有りで起動された場合には、パラメータとして受
け取ったアドレスをパラメータとして、トレースキャッ
シュフラッシュ手段１１を起動し、ステップ４０２終了
後には、メモリ上の２次記憶装置未更新データのアドレ
スをパラメータとしてトレースキャッシュフラッシュ手
段１１を起動する（ステップ４０３）。
【００３３】次に更新イメージ出力手段１２は、仮想記
憶手段１０によりトレースキャッシュフラッシュ手段１
１から得たデータを入出力装置４を介して２次記憶装置
３に出力する（ステップ４０４）。
【００３４】さらに更新イメージ出力手段１２は、自身
が障害モードで起動されたか否かを判定し（ステップ４
０５）、障害モードで起動されたと判定した場合には、
そのまま処理を完了する。
【００３５】更新イメージ出力手段１２は、ステップ４
０５において、障害モードではなく、通常モードで起動
されたと判定した場合には、仮想記憶手段１０により、
２次記憶装置３に出力したデータに対応するメモリ２上
のデータを２次記憶装置更新済みデータとし、処理を完
了する（ステップ４０６）。
【００３６】以下に図５を参照して、トレースキャッシ
ュフラッシュ手段１１の動作を説明する。
【００３７】トレースキャッシュフラッシュ手段１１
は、更新イメージ出力手段１２よりパラメータとして渡
されたアドレスに対応するデータをメモリ更新トレース
キャッシュ６より取得し（ステップ５０１）、該取得し
たデータをメモリ更新トレースキャッシュ６から削除
し、該取得したデータを更新イメージ出力手段１２に返
却し、処理を完了する（ステップ５０２）。
【００３８】以下に図６を参照して、メモリ掃き出し契
機検出手段１３の動作を説明する。
【００３９】メモリ掃き出し契機検出手段１３は、メモ
リ更新トレースキャッシュ６に空きが無くなった場合
に、メモリ更新トレースキャッシュ６から起動され、更
新イメージ出力手段１２を通常モードで起動し（ステッ
プ６０１）、メモリ更新トレースキャッシュ６の使用率
が８０％以下かどうかを判定し（ステップ６０２）、使
用率が８０％より大きい場合にはステップ６０１に戻
り、８０％以下の場合には処理を完了する。
【００４０】以下に図７、図８を参照して、仮想記憶手
段１０が、メモリ部分閉塞手段９によって指定されたメ
モリ２の障害部分に属するデータが２次記憶装置未更新
データかどうかを判断するために用いるメモリ更新フラ
グ７０１と、該メモリ更新フラグ７０１のセット／リセ
ット動作について説明する。
【００４１】一般的に仮想記憶手段は、磁気ディスク等
の２次記憶装置をメモリの延長として利用する機能であ
り、本発明においても、この点に関しては同様である。
この仮想記憶手段には、メモリとメモリの延長として利
用する磁気ディスク等の２次記憶装置とを管理する単位
が存在する。この管理単位が何であるかは、仮想記憶手
段の実現方式に依存し、固定長のページを単位にする場
合や、論理的な塊であるセグメントを単位とする場合等
が一般的であるが、本発明では、特にこの管理単位を限
定しない。ただし、この管理単位が、メモリ障害時の閉
塞の単位であり、かつ障害データが２次記憶装置３へ出
力済みかどうかを判定する単位である。障害データが２
次記憶装置３へ出力済みかどうかの判定は、仮想記憶の
管理単位ごとに存在するメモリ更新フラグ７０１によっ
て行われる。
【００４２】図７は、管理単位を固定長のページとした
場合のメモリ更新フラグ７０１の定義の例である。メモ
リ更新フラグ７０１は、メモリ２上のページに対して１
対１で対応しており、メモリ更新フラグ７０１の値が０
の場合は、対応するページが更新されていないことを示
し、１の場合は、対応するページが更新されたことを示
す。
【００４３】仮想記憶手段１０は、メモリ更新命令が実
行されると（ステップ８０１）、更新箇所のページに対
応するメモリ更新フラグ７０１に１をセットする（ステ
ップ８０２）。
【００４４】仮想記憶手段１０は、メモリ２上のページ
に対する２次記憶装置３への出力要求を受けると（ステ
ップ８０３）、該ページのメモリ更新フラグ７０１が０
か１かを判定し（ステップ８０４）、メモリ更新フラグ
７０１が１の場合には、該ページを２次記憶装置３に出
力して、さらにメモリ更新フラグ７０１に０をセットす
る（ステップ８０５）。メモリ更新フラグ７０１が０の
場合には、該ページをメモリ上、未使用状態にする（ス
テップ８０６）。
【００４５】このように、障害が発生したページに対応
するメモリ更新フラグ７０１をチェックすることで、該
障害が発生したページのデータの２次記憶装置３への書
き出しが完了しているか否かを判定することができる。
【００４６】以下に本発明の一実施例である計算機シス
テムのメモリ障害回復システムについて、図１〜図８を
参照して説明する。
【００４７】ＣＰＵ１は、キャッシュメモリ５を介して
メモリ２上のプログラムおよびデータをアクセスしなが
らプログラムの実行を行う。
【００４８】ＣＰＵ１が、キャッシュメモリ５の更新を
行うと、その更新データはシステムバス７を経由して、
メモリ２に反映されると同時に、同じくシステムバス７
を経由して、メモリ更新トレースキャッシュ６に反映さ
れる。
【００４９】この際、仮想記憶手段１０は、メモリ２上
の更新データが反映されたページに対応するメモリ更新
フラグ７０１に１をセットする。この時のデータの状態
が２次記憶装置未更新データである。さらに仮想記憶手
段１０は、メモリの負荷状態に従って、メモリ２上の更
新データが反映されたページのアドレスをパラメータと
して通常モードで更新イメージ出力手段１２を起動す
る。
【００５０】更新イメージ出力手段１２は、仮想記憶手
段１０に起動されると、パラメータで指定されたアドレ
スをパラメータとしてトレースキャッシュフラッシュ手
段１１を起動し、メモリ更新トレースキャッシュ６の該
当アドレスのデータ、すなわち更新データを取り出すと
ともに、その更新データをメモリ更新トレースキャッシ
ュ６から削除する。
【００５１】更新イメージ出力手段１２は、トレースキ
ャッシュフラッシュ手段１１によりメモリ更新トレース
キャッシュ６から取り出した更新データを、仮想記憶手
段１０により、入出力装置４を介して２次記憶装置３に
出力する。
【００５２】以上の処理により、メモリ２上のデータ
は、そのデータが、２次記憶装置未更新データであった
場合は、そのコピーが２次記憶装置３にはなく、メモリ
更新トレースキャッシュ６にのみ存在し、データが２次
記憶装置更新済みデータであった場合には、そのコピー
が２次記憶装置３にのみ存在し、メモリ更新トレースキ
ャッシュ６には存在しないように制御される。
【００５３】この処理は、メモリ２の更新とメモリ更新
トレースキャッシュ６の更新が並行に動作するため、メ
モリ更新トレースキャッシュ６を持たない計算機システ
ムと比較しても性能がほとんど低下することがない。
【００５４】運用中にメモリ２に障害が発生し、障害が
発生したページのデータが破壊されてしまった場合に
は、メモリ障害検出手段８が、該障害を検出し、障害の
発生したページのアドレスをパラメータとしてメモリ部
分閉塞手段９を起動する。
【００５５】メモリ部分閉塞手段９は、メモリ障害検出
手段８からパラメータとして障害ページのアドレスを渡
されて起動されると、仮想記憶手段１０により、該障害
ページに対応するメモリ更新フラグ７０１をチェック
し、該障害ページが２次記憶装置未更新データである
か、２次記憶装置更新済みデータであるかを起動元のメ
モリ障害検出手段８に返却する。
【００５６】さらにメモリ部分閉塞手段９は、仮想記憶
手段１０により、メモリ２の障害ページを以降アクセス
できないように閉塞する。
【００５７】メモリ障害検出手段８は、メモリ部分閉塞
手段９から返却された障害ページの状態が、２次記憶更
新済みデータであった場合には、そのまま処理を完了す
るが、２次記憶装置未更新データであった場合には、更
新イメージ出力手段１２を、障害データのアドレスをパ
ラメータとして、障害モードで起動し、処理を完了す
る。
【００５８】メモリ障害検出手段８から、障害ページの
アドレスをパラメータとして、障害モードで起動された
更新イメージ出力手段１２は、パラメータとして受け取
った障害ページのアドレスをパラメータとして、トレー
スキャッシュフラッシュ手段１１を起動し、メモリ更新
トレースキャッシュ６から、指定したアドレスに対応す
るデータ、すなわち、メモリ障害によりメモリ２上から
消失したデータのコピーを取得するとともに、メモリ更
新トレースキャッシュ６から、該データを削除する。
【００５９】更新イメージ出力手段１２は、トレースキ
ャッシュフラッシュ手段１１から得たメモリ２上から消
失したデータのコピーを、仮想記憶手段１０により入出
力装置４を介し、２次記憶装置３に出力する。
【００６０】さらに更新イメージ出力手段１２は、メモ
リ２上の障害ページに対応するメモリ更新フラグ７０１
をリセットして、該ページのデータを２次記憶装置更新
済みデータとし、処理を完了する。
【００６１】以降、障害となったメモリ上のデータへの
アクセスは、通常ミッシングページとして処理され、２
次記憶装置から正常なメモリに読み出されて処理され
る。
【００６２】以上により、本発明の一実施例である計算
機システムのメモリ障害回復システムの処理が完了す
る。
【００６３】本発明の一実施例である計算機システムの
メモリ障害回復システムは、メモリ２でメモリ障害が発
生し、障害箇所のデータが失われてしまっても、メモリ
更新トレースキャッシュ６上に保持されているデータの
コピーを２次記憶装置３に出力することで、該障害デー
タを完全に復旧することができる効果を有している。
【００６４】
【発明の効果】以上説明したように、本発明の計算機シ
ステムのメモリ障害回復方法および回復システムは、メ
モリに障害が発生し、メモリ上のデータが喪失した場合
に、メモリの障害箇所を閉塞してメモリ容量が減少する
以外に、計算機システムに影響を及ぼすことなく、障害
が発生していない通常時の性能を低下させずに、該デー
タを復旧することができ、計算機システムの運用を継続
することができるようにすることができる効果を有して
いる。
【図面の簡単な説明】
【図１】本発明の一実施例を示すブロック図である。
【図２】本発明の一実施例におけるメモリ障害検出手段
８の処理を示す流れ図である。
【図３】本発明の一実施例におけるメモリ部分閉塞手段
９の処理を示す流れ図である。
【図４】本発明の一実施例における更新イメージ出力手
段１２の処理を示す流れ図である。
【図５】本発明の一実施例におけるトレースキャッシュ
フラッシュ手段１１の処理を示す流れ図である。
【図６】本発明の一実施例におけるメモリ掃き出し契機
検出手段１３の処理を示す流れ図である。
【図７】本発明の一実施例におけるメモリ更新フラグ７
０１の内容を示す図である。
【図８】本発明の一実施例における仮想記憶手段１０に
よるメモリ更新フラグ７０１のセット／リセット処理を
示す流れ図である。
【符号の説明】
１ ＣＰＵ ２ メモリ ３ ２次記憶装置 ４ 入出力装置 ５ キャッシュメモリ ６ メモリ更新トレースキャッシュ ７ システムバス ８ メモリ障害検出手段 ９ メモリ部分閉塞手段 １０ 仮想記憶手段 １１ トレースキャッシュフラッシュ手段 １２ 更新イメージ出力手段 １３ メモリ掃き出し契機検出手段 １４ 計算機システム ７０１ メモリ更新フラグ

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 仮想記憶方式を採用し、ＣＰＵ、メモ
    リ、キャッシュメモリ、および２次記憶装置をシステム
    バスで接続し、前記ＣＰＵが前記キャッシュメモリのデ
    ータを更新し、該更新データを前記システムバスを介し
    て前記メモリに書き出す際に、同様に該更新データを前
    記システムバスを介して格納するメモリ更新トレースキ
    ャッシュを備えた計算機システムにおいて、 前記メモリ上で更新されたページのデータを前記メモリ
    更新トレースキャッシュから取り出して前記２次記憶装
    置に出力し、その後、該データを該メモリ更新トレース
    キャッシュから削除することを特徴とする計算機システ
    ムのメモリ障害回復方法。
  2. 【請求項２】 仮想記憶方式を採用し、ＣＰＵ、メモ
    リ、キャッシュメモリ、および２次記憶装置をシステム
    バスで接続し、前記ＣＰＵが前記キャッシュメモリのデ
    ータを更新し、該更新データを前記システムバスを介し
    て前記メモリに書き出す際に、同様に該更新データを前
    記システムバスを介して格納するメモリ更新トレースキ
    ャッシュを備えた計算機システムにおいて、 障害が発生した前記メモリのページを閉塞し、閉塞した
    ページの内、更新データを２次記憶装置に未出力のペー
    ジのデータを前記メモリ更新トレースキャッシュから取
    り出して前記２次記憶装置へ出力し、その後、該データ
    を該メモリ更新トレースキャッシュから削除することを
    特徴とする計算機システムのメモリ障害回復方法。
  3. 【請求項３】 仮想記憶方式を採用し、ＣＰＵ、メモ
    リ、キャッシュメモリ、および２次記憶装置をシステム
    バスで接続し、前記ＣＰＵが前記キャッシュメモリのデ
    ータを更新し、該更新データを前記システムバスを介し
    て前記メモリに書き出す際に、同様に該更新データを前
    記システムバスを介して格納するメモリ更新トレースキ
    ャッシュを備えた計算機システムにおいて、 前記メモリ更新トレースキャッシュの使用容量を監視
    し、予め設定した値以上に該メモリ更新トレースキャッ
    シュの使用率が高くなった場合、前記メモリ上の前記更
    新データを有するページの内、未だ前記２次記憶装置へ
    該更新データを出力していないページを取得し、該ペー
    ジの該更新データを前記メモリ更新トレースキャッシュ
    から取り出して該２次記憶装置へ出力し、その後、該更
    新データを該メモリ更新トレースキャッシュから削除す
    ることを特徴とする計算機システムのメモリ障害回復方
    法。
  4. 【請求項４】 仮想記憶方式を採用し、ＣＰＵ、メモ
    リ、キャッシュメモリ、および２次記憶装置をシステム
    バスで接続して構成される計算機システムにおいて、 前記ＣＰＵが前記キャッシュメモリのデータを更新し、
    該更新データを前記システムバスを介して前記メモリに
    書き出す際に、同様に該更新データを前記システムバス
    を介して格納するメモリ更新トレースキャッシュと、 指定されたページのデータを前記メモリ更新トレースキ
    ャッシュから取り出し、該メモリ更新トレースキャッシ
    ュから削除するトレースキャッシュフラッシュ手段と、 前記メモリ上で更新されたページのデータを、前記トレ
    ースキャッシュフラッシュ手段により前記メモリ更新ト
    レースキャッシュから取り出して前記２次記憶装置に出
    力する更新イメージ出力手段とを備えたことを特徴とす
    る計算機システムのメモリ障害回復システム。
  5. 【請求項５】 仮想記憶方式を採用し、ＣＰＵ、メモ
    リ、キャッシュメモリ、および２次記憶装置をシステム
    バスで接続して構成される計算機システムにおいて、 前記ＣＰＵが前記キャッシュメモリのデータを更新し、
    該更新データを前記システムバスを介して前記メモリに
    書き出す際に、同様に該更新データを前記システムバス
    を介して格納するメモリ更新トレースキャッシュと、 指定されたページのデータを前記メモリ更新トレースキ
    ャッシュから取り出し、該メモリ更新トレースキャッシ
    ュから削除するトレースキャッシュフラッシュ手段と、 障害が発生した前記メモリのページを閉塞するメモリ部
    分閉塞手段と、 前記メモリ部分閉塞手段が閉塞したページの内、更新デ
    ータを２次記憶装置に未出力のページのデータを前記ト
    レースキャッシュフラッシュ手段により前記メモリ更新
    トレースキャッシュから取り出し、前記２次記憶装置へ
    出力する更新イメージ出力手段とを備えたことを特徴と
    する計算機システムのメモリ障害回復システム。
  6. 【請求項６】 仮想記憶方式を採用し、ＣＰＵ、メモ
    リ、キャッシュメモリ、および２次記憶装置をシステム
    バスで接続して構成される計算機システムにおいて、 前記ＣＰＵが前記キャッシュメモリのデータを更新し、
    該更新データを前記システムバスを介して前記メモリに
    書き出す際に、同様に該更新データを前記システムバス
    を介して格納するメモリ更新トレースキャッシュと、 指定されたページのデータを前記メモリ更新トレースキ
    ャッシュから取り出し、該メモリ更新トレースキャッシ
    ュから削除するトレースキャッシュフラッシュ手段と、 前記メモリ上の前記更新データを有するページの内、未
    だ前記２次記憶装置へ該更新データを出力していないペ
    ージを取得し、前記トレースキャッシュフラッシュ手段
    により該ページの該更新データを前記メモリ更新トレー
    スキャッシュから取り出し、該２次記憶装置へ出力する
    更新イメージ出力手段と、 前記メモリ更新トレースキャッシュの使用容量を監視
    し、予め設定した値以上に該メモリ更新トレースキャッ
    シュの使用率が高くなった場合、前記更新イメージ出力
    手段により前記メモリ上の前記更新データを有するペー
    ジの内、未だ前記２次記憶装置へ該更新データを出力し
    ていないページの該更新データを該２次記憶装置へ出力
    するメモリ掃き出し契機検出手段とを備えたことを特徴
    とする計算機システムのメモリ障害回復システム。
  7. 【請求項７】 仮想記憶方式を採用し、ＣＰＵ、メモ
    リ、キャッシュメモリ、および２次記憶装置をシステム
    バスで接続して構成される計算機システムにおいて、 前記ＣＰＵが前記キャッシュメモリのデータを更新し、
    該更新データを前記システムバスを介して前記メモリに
    書き出す際に、同様に該更新データを前記システムバス
    を介して格納するメモリ更新トレースキャッシュと、 指定されたページのデータを前記メモリ更新トレースキ
    ャッシュから取り出し、該メモリ更新トレースキャッシ
    ュから削除するトレースキャッシュフラッシュ手段と、 指定されたページのデータを前記トレースキャッシュフ
    ラッシュ手段により前記メモリ更新トレースキャッシュ
    から取り出す更新イメージ出力手段と、 前記メモリ上で更新されたページのデータを、前記更新
    イメージ出力手段により前記メモリ更新トレースキャッ
    シュから取り出して前記２次記憶装置に出力する仮想記
    憶手段とを備えたことを特徴とする計算機システムのメ
    モリ障害回復システム。
  8. 【請求項８】 仮想記憶方式を採用し、ＣＰＵ、メモ
    リ、キャッシュメモリ、および２次記憶装置をシステム
    バスで接続して構成される計算機システムにおいて、 前記ＣＰＵが前記キャッシュメモリのデータを更新し、
    該更新データを前記システムバスを介して前記メモリに
    書き出す際に、同様に該更新データを前記システムバス
    を介して格納するメモリ更新トレースキャッシュと、 指定されたページのデータを前記メモリ更新トレースキ
    ャッシュから取り出し、該メモリ更新トレースキャッシ
    ュから削除するトレースキャッシュフラッシュ手段と、 前記データを前記２次記憶装置に出力する仮想記憶手段
    と、 前記メモリの障害を検出するメモリ障害検出手段と、 前記メモリ障害検出手段により障害が検出された前記メ
    モリのページを閉塞し、該ページのデータが２次記憶装
    置に出力済みか否かを判定するメモリ部分閉塞手段と、 前記メモリ部分閉塞手段が、障害が検出されたページの
    データが２次記憶装置に未出力であると判定した場合、
    該ページのデータを前記トレースキャッシュフラッシュ
    手段により前記メモリ更新トレースキャッシュから取り
    出し、前記仮想記憶手段により前記２次記憶装置へ出力
    する更新イメージ出力手段とを備えたことを特徴とする
    計算機システムのメモリ障害回復システム。
  9. 【請求項９】 仮想記憶方式を採用し、ＣＰＵ、メモ
    リ、キャッシュメモリ、および２次記憶装置をシステム
    バスで接続して構成される計算機システムにおいて、 前記ＣＰＵが前記キャッシュメモリのデータを更新し、
    該更新データを前記システムバスを介して前記メモリに
    書き出す際に、同様に該更新データを前記システムバス
    を介して格納するメモリ更新トレースキャッシュと、 指定されたページのデータを前記メモリ更新トレースキ
    ャッシュから取り出し、該メモリ更新トレースキャッシ
    ュから削除するトレースキャッシュフラッシュ手段と、 前記メモリ上の前記更新データを有するページの内、未
    だ前記２次記憶装置へ該更新データを出力していないペ
    ージを取得するとともに、該更新データを該２次記憶装
    置に出力する仮想記憶手段と、 前記仮想記憶手段により前記メモリ上の前記更新データ
    を有するページの内、未だ前記２次記憶装置へ該更新デ
    ータを出力していないページを取得し、前記トレースキ
    ャッシュフラッシュ手段により該ページの該更新データ
    を前記メモリ更新トレースキャッシュから取り出し、前
    記仮想記憶手段により該２次記憶装置へ出力する更新イ
    メージ出力手段と、 前記メモリ更新トレースキャッシュの使用容量を監視
    し、予め設定した値以上に該メモリ更新トレースキャッ
    シュの使用率が高くなった場合、前記更新イメージ出力
    手段により前記メモリ上の前記更新データを有するペー
    ジの内、未だ前記２次記憶装置へ該更新データを出力し
    ていないページの該更新データを該２次記憶装置へ出力
    するメモリ掃き出し契機検出手段とを備えたことを特徴
    とする計算機システムのメモリ障害回復システム。
JP7241329A 1995-09-20 1995-09-20 計算機システムのメモリ障害回復方法および回復システム Expired - Fee Related JP3070453B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7241329A JP3070453B2 (ja) 1995-09-20 1995-09-20 計算機システムのメモリ障害回復方法および回復システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7241329A JP3070453B2 (ja) 1995-09-20 1995-09-20 計算機システムのメモリ障害回復方法および回復システム

Publications (2)

Publication Number Publication Date
JPH0981464A true JPH0981464A (ja) 1997-03-28
JP3070453B2 JP3070453B2 (ja) 2000-07-31

Family

ID=17072683

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7241329A Expired - Fee Related JP3070453B2 (ja) 1995-09-20 1995-09-20 計算機システムのメモリ障害回復方法および回復システム

Country Status (1)

Country Link
JP (1) JP3070453B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7774541B2 (en) 2005-12-27 2010-08-10 Samsung Electronics Co., Ltd. Storage apparatus using non-volatile memory as cache and method of managing the same
JP2011150469A (ja) * 2010-01-20 2011-08-04 Nec Corp メモリ障害処理システム、および、メモリ障害処理方法
US20120089716A1 (en) * 2010-10-12 2012-04-12 Igor Katz Method for accelerating start up of a computerized system
US8321628B2 (en) 2009-06-03 2012-11-27 Fujitsu Limited Storage system, storage control device, and method
JP2016529941A (ja) * 2013-06-12 2016-09-29 ナイキ イノベイト シーブイ 部品故障によるデータ損失を軽減する機能を有するウェアラブル・デバイス・アセンブリ
JP2020077309A (ja) * 2018-11-09 2020-05-21 ファナック株式会社 監視装置及び監視方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102547050B1 (ko) 2021-10-28 2023-06-22 정정모 환경미화원용 청소비 세트

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7774541B2 (en) 2005-12-27 2010-08-10 Samsung Electronics Co., Ltd. Storage apparatus using non-volatile memory as cache and method of managing the same
US8321628B2 (en) 2009-06-03 2012-11-27 Fujitsu Limited Storage system, storage control device, and method
JP2011150469A (ja) * 2010-01-20 2011-08-04 Nec Corp メモリ障害処理システム、および、メモリ障害処理方法
US8261137B2 (en) 2010-01-20 2012-09-04 Nec Corporation Apparatus, a method and a program thereof
US20120089716A1 (en) * 2010-10-12 2012-04-12 Igor Katz Method for accelerating start up of a computerized system
US9110850B2 (en) * 2010-10-12 2015-08-18 Eci Telecom Ltd. Method for accelerating start up of a computerized system
JP2016529941A (ja) * 2013-06-12 2016-09-29 ナイキ イノベイト シーブイ 部品故障によるデータ損失を軽減する機能を有するウェアラブル・デバイス・アセンブリ
US10126965B2 (en) 2013-06-12 2018-11-13 Nike, Inc. Wearable device assembly with ability to mitigate data loss due to component failure
JP2020077309A (ja) * 2018-11-09 2020-05-21 ファナック株式会社 監視装置及び監視方法

Also Published As

Publication number Publication date
JP3070453B2 (ja) 2000-07-31

Similar Documents

Publication Publication Date Title
US10776267B2 (en) Mirrored byte addressable storage
EP3724764B1 (en) Write-ahead style logging in a persistent memory device
JP4363676B2 (ja) コンピュータシステム
US6738863B2 (en) Method for rebuilding meta-data in a data storage system and a data storage system
US7085955B2 (en) Checkpointing with a write back controller
US7293146B1 (en) Method and apparatus for restoring a corrupted data volume
KR100204027B1 (ko) 이중면 비휘발성 메모리를 이용한 데이타베이스 회복 장치 및 그 방법
JP2006221623A (ja) 記憶装置における喪失した書き込みの検出および回復
JP2007200182A (ja) ストレージ装置、及びストレージシステム
JPH10177498A (ja) フォルトトレラント・コンピュータ・システムのメモリ・マネージメント
JP3481737B2 (ja) ダンプ採取装置およびダンプ採取方法
JP3070453B2 (ja) 計算機システムのメモリ障害回復方法および回復システム
US20210232466A1 (en) Storage system and restore control method
JP3610574B2 (ja) ディスクアレイ装置
US6810489B1 (en) Checkpoint computer system utilizing a FIFO buffer to re-synchronize and recover the system on the detection of an error
JP2004102395A (ja) メモリダンプデータの取得方法および情報処理装置、ならびにそのプログラム
US20190026195A1 (en) System halt event recovery
US20220374310A1 (en) Write request completion notification in response to partial hardening of write data
KR100365891B1 (ko) 주기억장치 상주형 데이터베이스 시스템에서 로그 처리를하지 않는 백업/회복 장치 및 그 방법
CN107797885B (zh) 电子设备及其控制方法
JP2000222232A (ja) 電子計算機及び電子計算機のメモリ障害回避方法
JPH03265951A (ja) 故障回復型計算機
JP3450132B2 (ja) キャッシュ制御回路
JPH09212400A (ja) 耐故障性を備えたファイルシステム
CN115599756A (zh) 数据库的数据写盘方法、存储介质与设备

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000425

LAPS Cancellation because of no payment of annual fees