JPH0969775A

JPH0969775A - 埋込みサブレンジングアナログ・デジタル変換器

Info

Publication number: JPH0969775A
Application number: JP21836395A
Authority: JP
Inventors: Po-Chin Hsu; 博欽許
Original assignee: Industrial Technology Research Institute ITRI
Current assignee: Industrial Technology Research Institute ITRI
Priority date: 1995-08-28
Filing date: 1995-08-28
Publication date: 1997-03-11

Abstract

(57)【要約】【課題】２段並列型アナログ・デジタル変換器を提供
する。【解決手段】アナログ入力電圧の範囲を最小分解増分
に分割する参照電圧発生器を含む。デジタル出力はＭＳ
ＢとＬＳＢに分割される。ＭＳＢは、入力電圧と、粗範
囲を表す参照電圧の部分集合とを比較する粗サブレンジ
コンパレータのデジタル信号出力の集合からエンコード
される。粗サブレンジコンパレータの出力は、粗サブレ
ンジコンパレータのコード内の誤差を検出する複数の埋
込みサブレンジコンパレータの配置を決定する。粗及び
埋込みサブレンジコンパレータの出力は、今度は粗サブ
レンジの区分内の参照電圧への複数の精サブレンジコン
パレータの接続を決定し、変換器の最小分解増分を正確
に決定するために使用される。粗、埋込み、及び精サブ
レンジコンパレータからのコードはエンコーダにおいて
入力電圧を表す出力デジタル電圧にされる。

Description

【発明の詳細な説明】

【０００１】

【産業の属する技術分野】本発明は、一般的にはアナロ
グ・デジタル（Ａ／Ｄ）変換器に関し、さらに詳しく
は、入力電圧の粗の範囲を決定する第１の変換段と、入
力電圧の精細な増分を分解する第２の段とを使用する２
段並列型変換器に関する。本発明は、ビデオ及びデジタ
ル信号処理に応用を有する。

【０００２】

【従来の技術】アナログ情報に対してデジタル処理及び
伝送方法を適用するには、信号をそれらのアナログ形状
からデジタル表現へ変換する技術を必要とする。公知の
型のＡ／Ｄ変換器は、デジタル出力を発生するためにデ
ジタル・アナログ変換器を使用して入力の連続試行錯誤
近似を求める連続近似型と、一動作で入力電圧と複数の
参照電圧とを比較して入力電圧に最も近い参照電圧を表
すデジタルコードをエンコーディング論理回路から出力
する並列コンパレータ型、もしくはフラッシュ変換器と
を含む。図１にフラッシュ型のＡ／Ｄ変換器の概要を示
す。典型的には、出力はエンコーダ論理回路３０内で構
成された２進コードであり、従って入力信号のｎビット
の分解能を与える。この構造は、典型的には２ⁿの参照
電圧１０と、２ⁿのコンパレータ２０とを必要とする。
この型の変換器の分解能を改善しようとする（出力ビッ
トの数を増す）につれて設計は手に負えなくなってく
る。フラッシュＡ／Ｄ変換器の設計を簡略化するための
２つの技術が知られている。これらの技術では、複数の
変換段を使用してＡ／Ｄ変換を達成する。1994年４月12
日付 Hosotani らの米国特許第 5,302,869号“電圧コン
パレータ及びこの電圧コンパレータを含むサブレンジン
グＡ／Ｄ変換器”、1995年２月14日付 Nayebi らの米国
特許第 5,389,929号 "２段サブレンジングアナログ・デ
ジタル変換器”、1994年10月４日付 Vorenkampらの米国
特許第 5,353,027号“誤差修正を有する多段アナログ・
デジタル変換器”、1994年11月29日付 Bacrania らの米
国特許第 5,369,309号“アナログ・デジタル変換器及び
製造方法”、及び 1995 年２月７日付 Mangelsdorfの米
国特許第 5,387,914号 "多重範囲Ａ／Ｄ変換器のための
修正範囲技術”に開示されているような第１の技術で
は、第１段は粗の分解能フラッシュＡ／Ｄ変換であり、
そしてデジタル・アナログ変換器を有する第２段は電圧
コンパレータの参照電圧を調整して精細な分解の変換を
形成する。これら２つの変換の結果がエンコードされ
て、アナログ入力電圧の大きさを表すデジタル出力語が
形成される。1994年３月１日付 Dingwall らの米国特許
第 5,291,198号“平均化フラッシュアナログ・デジタル
変換器”、1993年６月29日付 Komatsuの米国特許第 5,2
23,836号“Ｍ．Ｓ．Ｂ．群のための優先重み付け修正を
有するサブレンジングアナログ・デジタル変換器”、 K
obayashiの米国特許第 5,400,029号“アナログ・デジタ
ル変換器回路及びアナログ・デジタル変換方法”、1988
年３月22日付 Dingwall の米国特許第 4,733,217号“サ
ブレンジングアナログ・デジタル変換器”、1994年９月
20日付 Ho らの米国特許第 5,349,354号“粗比較及び精
比較期間を有するＡ／Ｄ変換器及び変換方法”に開示さ
れているような第２の技術では複数の変換段が存在し、
先行比較段の結果に基づいて、決定論理によって参照電
圧が各段へ適切に切り替えられる。

【０００３】多段変換の第２の技術の例として図２に回
路図を示す 1990 年２月20日付 N.Fukushima の米国特
許第 4,903,028号“アナログ・デジタル変換器”では、
Ｖ_RE _FBOT（最低値）からＶ_REFTOP（最高値）まで増分的
に増加する値を有する電圧源の集合１を設けて、電圧入
力（Ｖ_in）の変換範囲を定める。１組の粗サブレンジコ
ンパレータ２が、電圧入力に接続され、また上記参照電
圧の集合に離散した間隔で接続されていて、Ｖ_inの粗サ
ブレンジ１ａ、１ｂを決定する。粗サブレンジコンパレ
ータの出力５は、ステアリング論理・スイッチユニット
３への入力に印加される。ステアリング論理・スイッチ
ユニット３は、１組の精サブレンジコンパレータ４を、
参照電圧の集合１の中の適切なサブレンジに配置する。
参照電圧の集合１ａは精細な増分に分割され、電圧入力
Ｖ_inのデジタル出力（Ｄ０、Ｄ１、Ｄ２、・・・、Ｄ
ｎ）への変換の最大分解能を確立する。電圧入力Ｖ_inが
変化すると、出力コード即ち粗サブレンジコンパレータ
の出力５が変化し、ステアリング論理・スイッチユニッ
ト３は精サブレンジコンパレータ４を次のサブレンジへ
（１ａから１ｂへ）移動させる。成分選択における公差
及びプロセス変動のために、粗サブレンジコンパレータ
２の出力コード５は誤差を生じ得る。この誤差を検出す
るために、極精サブレンジコンパレータ４ａ及び４ｂが
設けられ、これらは電圧入力Ｖ_inによって決定されるサ
ブレンジ１ａもしくは１ｂの上及び下に配置される。極
精コンパレータ４ａ及び４ｂの出力は誤差コード７を形
成する。精サブレンジコンパレータの出力コード６、１
組の誤差コード７、及び１組の粗サブレンジコンパレー
タ２の出力コード５が出力エンコーディング論理回路８
によって解釈され、電圧入力Ｖ_inの出力デジタル表現
（Ｄ０、Ｄ１、Ｄ２、・・・、Ｄｎ）が決定される。

【０００４】

【発明の概要】以上の説明においては２組の誤差検出回
路が存在している。誤差修正機能は、粗サブレンジの一
方の側だけにおいて、精サブレンジコンパレータの各比
較サイクル中に遂行される。この型の構成は付加的な電
力を消費し、物理的な実現に複雑さを付加する。極精コ
ンパレータの数を減少させ、物理的な構造の複雑さを簡
易化するために、本発明（図３）は１組の埋込み粗サブ
レンジコンパレータ１４０を使用する。埋込み粗サブレ
ンジコンパレータ１４０が生成する参照コードは、精サ
ブレンジコンパレータ１６０のための適切な参照範囲を
決定する。粗サブレンジコンパレータの出力１７０、埋
込み粗サブレンジコンパレータの出力１８０、及び精サ
ブレンジコンパレータの出力１９０が、出力デジタルコ
ードを形成する。埋込み粗サブレンジコンパレータ１４
０参照入力１３１の配置に対する選択は、粗サブレンジ
コンパレータの出力１７０から、埋込み粗サブレンジ選
択論理・スイッチ１３０によって決定される。精サブレ
ンジコンパレータ参照入力１５１の配置は、粗サブレン
ジコンパレータ１２０の出力１７０及び埋込み型粗サブ
レンジコンパレータ１４０の出力１８０を入力とする精
サブレンジ選択論理・スイッチ回路１５０によって決定
される。

【０００５】

【実施例】図３を参照する。参照電圧発生器１００は、
Ｖ_REFBOT１００ａからＶ_REFTOP１００ｂまで増分的に増
加する参照電圧の集合を生成できる構造である。これら
の増分の数は、所望する出力デジタルコード（ＤＢ０、
ＤＢ１、ＤＢ２、・・・、ＤＢｎ）のビット数に依存す
る。例えばもし、デジタルコードがｎであり、各ビット
が２進ディジットを表すものとすれば、参照電圧の数の
関数は２ⁿである（例えば、ｎが８であれば、参照電圧
の数は２⁸、即ち 256 になる）。粗サブレンジコンパ
レータ１２０の数は、出力語を最上位のビット（ＭＳ
Ｂ）及び最下位のビット（ＬＳＢ）と呼ぶ区分にセグメ
ント化するのに望まれるビットの数によって決定され
る。ＭＳＢはアナログ入力電圧（Ｖ_in）の粗表現への変
換である。もしデジタルコードが上述したようにｎビッ
トで、粗サブレンジがディジット数の 1/2 であれば、
粗サブレンジコンパレータ１２０の数は２^n/2である
（例えば、ｎ＝８であれば粗サブレンジコンパレータ１
２０の数は２^8/2、即ち 16 になる）。粗サブレンジコ
ンパレータ１２０は、離散した増分（Ｖ_REFB _OT-N、・・
・、Ｖ_RM、・・・、Ｖ_REFTOP+N）で参照電圧発生器１０
０に恒久的に接続されている。この間隔は入力電圧Ｖ_in
のデジタル出力（ＤＢ０、ＤＢ１、ＤＢ２、・・・、Ｄ
Ｂｎ）への変換関数に依存する（例えば、もしｎ＝８で
あり、関心Ｖ_inの範囲が０乃至１Ｖであれば、各２進数
のＬＳＢは 1/256Ｖを表す。もしＭＳＢの数が４である
と決定されれば、粗サブレンジコンパレータは 16 の２
進カウントの間隔で、即ち 1/16 Ｖ毎に配置される）。
アナログ入力電圧（Ｖ_in）は、サンプルホールド回路１
１０によって周期的にサンプルされ、Ｖ_ainとして粗サ
ブレンジコンパレータ１２０へ印加されて参照電圧１０
０ｃと比較される。これらのコンパレータの出力は、入
力電圧Ｖ_inが参照電圧１００ｃよりも大きいか、もしく
は小さいかに依存して所望の論理レベルへスイッチする
（例えば、Ｖ_REFよりも大きい入力に対してコンパレー
タは論理１を表す電圧レベルを出力し、Ｖ_REFよりも小
さい入力に対して論理０を表す電圧レベルを出力するこ
とができる）。

【０００６】粗サブレンジコンパレータ１２０のデジタ
ル出力は、埋込み粗サブレンジ選択論理・スイッチ回路
１３０への入力として接続されている。参照電圧発生器
１００の各粗サブレンジは、埋込み粗サブレンジコンパ
レータ１４０の数に分割されている。埋込み粗サブレン
ジコンパレータ１４０の数は任意であり、埋込み粗サブ
レンジ選択論理・スイッチ回路１３０を簡易化するよう
に、また適切な誤差修正範囲が得られるように選択され
ている。（例えば、もし埋込み粗サブレンジコンパレー
タ１４０の数を３に選択し、粗サブレンジ内の精増分が
16 であれば、第１、第８、及び第 16 番目の参照電圧
が埋込み粗サブレンジコンパレータ１４０に接続されて
その範囲をカバーする）。粗サブレンジコンパレータの
出力１７０のコードの値に依存して、適切なサブレンジ
が選択されてスイッチされ、参照電圧が埋込み粗サブレ
ンジコンパレータ１４０へ印加されて入力電圧Ｖ_ainと
比較される。図７に示す実施例では、粗サブレンジコン
パレータ１７０の出力が第１の組の温度計コード（例え
ば、００００コードの最低値０００１００１１０１１１１１１１コードの最高値のように、コードが増加するにつれて各連続ディジット
が“１”に変化するようなコードによって形成されてい
る）を形成し、この集合が図３の入力電圧Ｖ_ainの粗の
値を決定する。温度計コード１７２が選択論理アレイ１
３２への入力である。選択論理アレイ１３２の出力がス
テアリングスイッチ１３４をセットして参照電圧発生器
１００の正しい参照電圧を埋込み粗サブレンジコンパレ
ータ１４０へ印加させる。図３において、埋込み粗サブ
レンジコンパレータ１４０の出力１８０は第２の組の温
度計コードを形成し、このコードは精サブレンジ選択論
理・スイッチ回路１５０内において粗サブレンジコンパ
レータ１２０の出力１７０と論理的に組合わされて、参
照電圧発生器１００の精増分の、精サブレンジコンパレ
ータ１６０への配置を決定する。精サブレンジコンパレ
ータ１６０の出力は第３の組の温度計コードを形成し、
この第３の組の温度計コードは入力電圧Ｖ_ainの最も精
細な増分を限定する。

【０００７】粗サブレンジコンパレータ１２０の第１の
組の温度計コード出力１７０、埋込み粗サブレンジコン
パレータ１４０の第２の組の温度計コード出力１８０、
及び精サブレンジコンパレータ１６０の第３の組の温度
計コード出力１９０がデータエンコーディング論理回路
２００への入力を形成する。この論理回路２００は、こ
れらの入力を入力電圧Ｖ_ainのデジタル出力表現に変換
する。図４を参照する。回路によって動作可能にされる
プロセスは、入力電圧をサンプルし、それを粗コンパレ
ータへ供給することから開始される（ブロック３０
０）。粗コンパレータの出力はデコードされる（ブロッ
ク３１０）。このデコードされた情報は、埋込み粗サブ
レンジコンパレータを参照電圧の適切なサブレンジに配
置するスイッチをセットするために使用される（ブロッ
ク３２０）。粗サブレンジコンパレータ及び埋込み粗サ
ブレンジコンパレータの出力は更にデコードされ（ブロ
ック３３０）、スイッチは精サブレンジコンパレータを
参照電圧のサブレンジの中の適切な領域に接続するよう
にセットする（ブロック３４０）。粗サブレンジコンパ
レータ、埋込み粗サブレンジコンパレータ、及び精サブ
レンジコンパレータの出力がエンコードされて回路のデ
ジタル出力コードが形成される（ブロック３５０）。こ
れで変換の次のサイクルが開始される。

【０００８】図５は参照電圧発生器１００の範囲を、２
つの粗サブレンジのセグメントで（Ｖ_RM-1−Ｖ_RM−Ｖ
_RM+1）示してある。もしコンパレータ１２０ａ及び１２
０ｂの出力がデジタル値の１であり、コンパレータ１２
０ｃの出力がデジタル値の０であれば、埋込み粗サブレ
ンジコンパレータ１４０はＶ_RMとＶ_RM+1との間の範囲内
に配置される。埋込み粗サブレンジコンパレータ１４０
の温度計出力コードは精サブレンジコンパレータ１６０
の配置を決定する。もし、埋込み粗サブレンジコンパレ
ータ１４０の出力が全て０であれば、精サブレンジコン
パレータ１５０ａが参照電圧範囲の低めの区分に配置さ
れ、もしそれが１６０ｂに示してあるようなコードを有
していれば参照電圧範囲の高めの区分に配置される。１
６０ｃ及び１６０ｄに示してあるように、コードに論理
１が加わる毎に精コンパレータの配置はより高めの区分
にセットされる。図６を参照する。アナログ入力信号は
クロック１５００にサンプルされて５０２が発生す
る。粗サブレンジコンパレータ出力は、クロック１の期
間５０６の第２半期の間に選択論理へラッチされる。こ
こで、期間５０６は、第１半期（斜線部）と第２半期に
分けられ、第１半期の間はデータは準備されておらず、
第２半期の間に粗サブレンジコンパレータ出力がラッチ
される。クロック１の期間５０５の間に埋込み粗サブレ
ンジコンパレータの出力がデコードされ、精サブレンジ
コンパレータが参照発生器へ配置され、そしてそれらの
出力がクロック２期間５１０中に決定される。クロック
３期間５１５中に、粗サブレンジコンパレータからの出
力コード、埋込み粗サブレンジコンパレータからの出力
コード、及び精サブレンジコンパレータからの出力コー
ドがエンコードされ（５２６）、そしてクロック３期間
５２０中に有効データが変換器出力に出力される。

【０００９】図７に、図３の参照電圧発生器１００の好
ましい実施例を示す。１組の抵抗素子ｒ₁６２０、ｒ₁₁
６２２、ｒ₁₂６２６、ｒ₂６３０、ｒ₂₁６３２、ｒ₂₂６
３６、ｒ_n６４０、ｒ_n1６４２、ｒ_n2６４６が電圧Ｖ_rb
６００及びＶ_rt６１０に接続されていて、図３の粗サブ
レンジコンパレータ１２０及び図３の埋込み粗サブレン
ジコンパレータ１４０のための複数の参照電圧を確立す
る分圧器回路網を形成している。粗サブレンジコンパレ
ータ６８５の出力コードは１組の温度計コード６８７の
を形成し、これらのコードはスイッチ選択論理回路６８
９へ印加される。スイッチ選択論理回路６８９の出力
（Ｓ₁、Ｓ₂、・・・、Ｓ_n）６９０は、１組のスイッ
チ、即ちＳ₁₁６５２、Ｓ₁₂６５６、Ｓ₁₃６５８、または
Ｓ₂₁６６２、Ｓ₂₂６６６、Ｓ₂₃６６８、または・・・、
またはＳ_n1６７２、Ｓ_n2６７６、Ｓ _n3６７８を活動させ
るように独特に選択する。これらのスイッチは埋込み粗
サブレンジコンパレータ６８０の入力６８２、６８４、
６８６を、分圧器回路網が生成する参照電圧に接続す
る。例えばもしスイッチＳ₂６６０が選択されれば、ノ
ードＸ₂₁６６１が入力ｍ₁６８２に接続され、ノードＸ
₂₂６６５が入力ｍ₂６８４に接続され、そしてノードＸ
₂₃６６７が入力ｍ₃６８６に接続される。図８及び９を
参照して、精サブレンジ選択論理・スイッチ回路の好ま
しい実施例を説明する。参照電圧発生器１０００は、複
数の抵抗素子ｒ₁１０３０、ｒ₁₁１０３２、ｒ₁₂１０３
４、ｒ₁₃１０３６、ｒ₁₄１０３８、ｒ₂１０４０、ｒ₂₁
１０４２、ｒ₂₂１０４４、ｒ₂₃１０４６、ｒ₂₄１０４
８、ｒ₃１０５０、ｒ₃₁１０５２、ｒ₃₂１０５４、ｒ₃₃
１０５６、ｒ₃₄１０５８、ｒ₄１０６０、ｒ₄₁１０６
２、ｒ₄₂１０６４、ｒ₄₃１０６６、ｒ₄₄１０６８、ｒ₅
１０７０を含み、これらの抵抗素子は直並列回路網に接
続されて分圧器回路網を形成している。各抵抗の接続点
に発生する電圧（Ｖ₁１０９０、Ｖ₂１０９２、Ｖ₃１
０９４、Ｖ₄１０９６、Ｖ₅１０９８）は、粗サブレン
ジコンパレータ１１００への入力を形成している。粗サ
ブレンジコンパレータ１１００の出力は１組の温度計コ
ード１１１０であり、これらは埋込み粗サブレンジスイ
ッチ選択論理回路１１２０への入力である。埋込み粗サ
ブレンジスイッチ選択論理回路１１２０の出力は、スイ
ッチＳ₁１２３１、Ｓ₂１２３２、・・・、Ｓ₈１２３
８、Ｓ₉１２３９の中の適切なスイッチを作動させて参
照電圧発生器１０００の粗サブレンジ内の位置を選択さ
せ、埋込み粗サブレンジコンパレータ１２００へ印加さ
せる。例えばもし図３の入力電圧Ｖ_ainがＶ₄１０９６
及びＶ₅１０９８より大きいが、Ｖ₃１０９４、Ｖ₂１
０９２、及びＶ₁１０９０より小さければ、温度計コー
ドは０００１１になる。これにより、埋込み粗サブレン
ジスイッチ選択論理回路１１２０の出力（Ｓ₁、Ｓ₂、
・・・、Ｓ_n）１１４０はスイッチＳ₅１２３５、Ｓ₆
１２３６、及びＳ₇１２３７を作動させて参照電圧発生
器１２００の電圧を埋込み粗サブレンジコンパレータ１
２００の入力ｍ₁、ｍ₂、ｍ₃１２３０へ印加させ、１
組の温度計コードを組合わせ論理回路１２１０の入力へ
印加させる。

【００１０】組合わせ論理回路１２１０の出力及び埋込
み粗サブレンジスイッチ選択論理回路１１２０の出力
は、精サブレンジスイッチ選択論理回路１３００への入
力を形成している。上例において、もし図３の入力電圧
Ｖ_ainがＶ₄１０９６より大きいがＶ₃₅１０９５及びＶ
₃１０９４よりも小さければ、精サブレンジスイッチ選
択論理回路１３００は１組の出力線（ＲＦ１、ＲＦ２、
ＲＦ３、ＲＦ４）１３１０の中の線ＲＦ１を選択する。
ＲＦ１線はスイッチＳ₇₁１４６３、Ｓ₇₂１４６４、Ｓ₈₁
１４６５、及びＳ₈₂１４６６を作動させ、電圧Ｖ₄１０
９６、Ｖ₄₃１０９７ａ、Ｖ₄₅１０９７ｂ、及びＶ₄₇１０
９７ｃを精サブレンジコンパレータへ印加する。図３の
入力電圧Ｖ_ainが変化すると、精サブレンジスイッチ選
択論理回路１３００はこれらの組の出力（ＲＦ１、ＲＦ
２、ＲＦ３、ＲＦ４）１３１０の中の１つの出力を選択
する。出力ＲＦ１、ＲＦ２、ＲＦ３、及びＲＦ４によっ
て限定されるパターンに従ってスイッチが作動させられ
る。図１０を参照する。温度計コードの第１の集合を形
成している粗サブレンジコンパレータ１５００の出力は
粗サブレンジ境界論理回路１５６０へ供給される。粗サ
ブレンジ境界論理回路１５６０は、第１の組の温度計コ
ード内の“１”から“０”への境界を計算し、１組の線
の１本を選択する。この線は、図３の入力電圧Ｖ_ainの
粗の大きさを表すＭＳＢコード表１６００のエントリを
選択する。ＭＳＢコード１６２０がデジタル出力語アセ
ンブリ論理回路１６４０への入力の１つになる。精サブ
レンジコンパレータ１５１０の出力は第３の組の温度計
コードを形成し、これは精サブレンジ境界論理回路１５
７０への入力になる。精サブレンジ境界論理回路１５７
０は、第３の組の温度計コード内の“１”から“０”へ
の境界を計算し、１組の線の１本を選択する。この線
は、図３の入力電圧Ｖ_ainの大きさの精細な調整を表す
ＬＳＢコード表１６１０のエントリを選択する。ＬＳＢ
コード１６３０がデジタル出力語アセンブリ論理回路１
６４０への入力の１つになる。埋込み粗サブレンジコン
パレータ１５２０は、デジタル出力語アセンブリ論理回
路１６４０への第２の組の温度計コードを形成する。Ｍ
ＳＢコード１６２０、ＬＳＢコード１６３０、及び第２
の組の温度計コード１５５０は、図３の入力アナログ電
圧Ｖ_ainの大きさのコードを表すデジタル出力語１６５
０を形成するように論理的に処理される。

【図面の簡単な説明】

【図１】従来技術の並列もしくはフラッシュＡ／Ｄ変
換器を示す図

【図２】米国特許第 4,903,028号に開示されている従
来の２段フラッシュＡ／Ｄ変換器の回路図

【図３】本発明のＡ／Ｄ変換器の構造の回路図

【図４】本発明の決定プロセス構造を示す図

【図５】本発明の精サブレンジコンパレータを配置す
るアルゴリズムを示す図

【図６】本発明の変換サイクルのタイミング図

【図７】埋込みサブレンジ選択論理・スイッチ回路の
好ましい実施例の回路図

【図８】精サブレンジ選択論理・スイッチ回路の好ま
しい実施例の回路図の一部

【図９】図８の回路図の続き

【図１０】デジタル出力語アセンブリ論理回路の好ま
しい実施例の回路図

【符号の説明】

１電圧源２粗サブレンジコンパレータ３ステアリング論理・スイッチユニット４精サブレンジコンパレータ７誤差コード８出力エンコーディング論理回路１０参照電圧２０コンパレータ３０エンコーダ回路１００参照電圧発生器１１０サンプルホールド回路１２０粗サブレンジコンパレータ１３０埋込み粗サブレンジ選択論理・スイッチ回路１４０埋込み粗サブレンジコンパレータ１５０精サブレンジ選択論理・スイッチ回路１６０精サブレンジコンパレータ２００データデンコーディング論理回路６８０埋込み粗サブレンジコンパレータ６８５粗サブレンジコンパレータ６８７温度計コード６８９スイッチ選択論理回路１０００参照電圧発生器１１００粗サブレンジコンパレータ１１１０温度計コード１１２０埋込みサブレンジスイッチ選択論理回路１２００埋込みサブレンジコンパレータ１２１０組合わせ論理回路１３００精サブレンジスイッチ選択論理回路１５００粗サブレンジコンパレータ１５１０精サブレンジコンパレータ１５２０埋込み粗サブレンジコンパレータ１５６０粗サブレンジ境界論理回路１５７０精サブレンジ境界論理回路１６００最上位のビットコード表１６１０最下位のビットコード表１６４０デジタル出力語アセンブリ論理回路

Claims

【特許請求の範囲】

【請求項１】入力アナログ電圧を出力デジタル信号に
変換するためのサブレンジングアナログ・デジタル変換
器において、ａ）発生し得る入力アナログ電圧値の範囲にまたがる複
数の増分値である複数の参照電圧を発生可能な参照電圧
発生手段と、ｂ）上記入力アナログ電圧を、上記入力電圧の粗サブレ
ンジの集合を決定する第１の組の温度計コードに分解す
る第１の組の電圧コンパレータと、ｃ）上記参照電圧発生手段の上記粗サブレンジの集合内
に接続された時に、第２の組の温度計コードを発生し、
それによってｄ）を配置する第２の組の電圧コンパレー
タと、ｄ）上記粗サブレンジを、上記入力電圧の精サブレンジ
の集合を決定する第３の組の温度計コードに分解する第
３の組の電圧コンパレータと、ｅ）上記第１の組の温度計コードから、上記参照電圧発
生手段の粗サブレンジの集合の中の適切な粗サブレンジ
を選択し、上記参照電圧発生手段を上記第２の組の電圧
コンパレータに接続する第１の論理デコーディング手段
と、ｆ）上記第１及び第２の組のコンパレータが発生する上
記第１及び第２の組の温度計コードから、上記参照電圧
発生手段の粗サブレンジの集合の中の適切な粗サブレン
ジ内の精サブレンジの集合の中の適切な精サブレンジを
選択し、上記参照電圧の上記精サブレンジの集合を上記
第３の組の電圧コンパレータに接続する第２の論理デコ
ーディング手段と、ｇ）上記第１、第２、及び第３の組の電圧コンパレータ
の出力に得られる上記第１、第２、及び第３の組の温度
計コードを、出力デジタル語に変換する出力エンコーデ
ィング手段と、ｈ）上記入力アナログ電圧を、上記第１、第２、及び第
３の組の電圧コンパレータに機能的に結合し、上記入力
アナログ電圧のサンプルを離散した期間にわたって保持
する入力サンプルホールド回路手段とを備えていること
を特徴とするサブレンジングアナログ・デジタル変換
器。
【請求項２】アナログ電圧をデジタル信号に変換する
ためのサブレンジングアナログ・デジタル変換器におい
て、ａ）入力アナログ電圧をサンプルして粗サブレンジの組の電圧比較手段と、埋込み粗サブレンジの電圧比較手段と、精サブレンジの組の電圧比較手段とに動作的に結合し、
離散した変換時間の間上記結合を保持する入力サンプル
ホールド回路手段と、ｂ）複数の参照電圧を発生する分圧器手段と、ｃ）埋込み粗サブレンジスイッチ選択信号に依存して、
上記参照電圧発生手段の粗サブレンジの集合の中の１つ
の粗サブレンジを、上記比較手段の埋込み粗サブレンジ
に機能的に結合させたり、もしくは結合させなかったり
する１組の埋込み粗サブレンジスイッチング手段と、ｄ）精サブレンジスイッチ選択信号に依存して、上記参
照電圧発生手段の精サブレンジ集合の中の１つの精サブ
レンジ集合を、上記電圧比較手段の精サブレンジの組に
機能的に結合したり、もしくは結合しなかったりする１
組の精サブレンジスイッチング手段と、ｅ）上記入力アナログ電圧のサンプルを第１の組の温度
計コードに分解する粗サブレンジ電圧比較手段と、ｆ）上記入力アナログ電圧のサンプルを第２の組の温度
計コードに分解する埋込み粗サブレンジの組の電圧比較
手段と、ｇ）上記入力アナログ電圧のサンプルを第３の組の温度
計コードに分解する精サブレンジの組の電圧比較手段
と、ｈ）上記第１の組の温度計コードを上記埋込み粗スイッ
チ選択信号に分解し、上記埋込み粗サブレンジ電圧比較
手段を上記参照電圧の粗サブレンジの集合の中の適切な
粗サブレンジ内に機能的に結合するためには上記埋込み
粗サブレンジスイッチング手段の集合の中のどのスイッ
チング手段を作動させるかを決定する埋込み粗サブレン
ジスイッチ選択決定手段と、ｉ）第１及び第２の組の上記温度計コードを上記精スイ
ッチ選択信号に分解し、上記精サブレンジの組の電圧比
較手段を上記参照電圧の適切な精サブレンジに機能的に
結合するためには上記精サブレンジスイッチング手段の
集合の中のどのスイッチング手段を作動させるかを決定
する精サブレンジスイッチ選択決定手段と、ｊ）上記第１、第２、及び第３の組の温度計コードを出
力デジタル語に変換するデジタル出力エンコーディング
手段とを備えていることを特徴とするサブレンジングア
ナログ・デジタル変換器。
【請求項３】サブレンジングアナログ・デジタル変換
器のためのアルゴリズムの処理方法において、ａ）入力アナログ電圧をサンプルする段階と、ｂ）上記入力アナログ電圧のサンプルを離散した変換時
間の間保持する段階と、ｃ）上記入力アナログ電圧のサンプルを、参照電圧の粗
の集合と比較して第１の組の温度計コードを形成する段
階と、ｄ）上記第１の組の温度計コードを論理的に処理する段
階と、ｅ）上記参照電圧の粗サブレンジの集合の中の適切なサ
ブレンジ内への埋込み粗サブレンジ電圧比較手段の配置
を決定する段階と、ｆ）上記入力アナログ電圧と、上記参照電圧の適切な粗
集合内に埋込まれた粗集合とを比較して第２の組の温度
計コードを形成する段階と、ｇ）上記第１及び第２の組の温度計コードを論理的に処
理する段階と、ｈ）上記参照電圧の精サブレンジの集合の中の適切な精
サブレンジの選択を決定する段階と、ｉ）上記入力アナログ電圧のサンプルと、上記参照電圧
の精サブレンジの集合の中の適切な精サブレンジとを比
較して第３の組の温度計コードを形成する段階と、ｊ）上記第１、第２、及び第３の組の温度計コードを論
理的に処理してデジタル出力語を形成する段階とを備え
ていることを特徴とする方法。
【請求項４】上記第２の組のコンパレータの選択及び
接続は、上記第１の組のコンパレータによって決定され
た粗サブレンジ内で決定されてなされる請求項１に記載
のサブレンジングアナログ・デジタル変換器。
【請求項５】上記第３の組のコンパレータの選択及び
上記参照電圧発生手段への接続は、上記第１及び第２の
組の温度計コードによって決定される請求項１に記載の
サブレンジングアナログ・デジタル変換器。
【請求項６】上記第１、第２、及び第３の組の電圧コ
ンパレータの出力は、上記入力電圧の大きさを表すデジ
タル出力語に分解される請求項１に記載のサブレンジン
グアナログ・デジタル変換器。
【請求項７】上記複数の参照電圧は、ａ）第１の参照電圧電位と、ｂ）第２の参照電圧電位と、ｃ）上記第１の参照電圧電位に機能的に結合されている
頂部端子と、上記第２の参照電圧電位に機能的に結合されている底部
端子と、最初の抵抗、複数の中間抵抗、及び最後の抵抗を有し、
各抵抗が第１の接続点及び第２の接続点を有し、上記最
初の抵抗の第１の接続点が上記頂部端子に機能的に接続
され、そして上記最後の抵抗の第２の接続点が上記底部
端子に機能的に接続されている複数の直列接続された抵
抗と、ｄ）それぞれに上記各参照電圧が発生するように、上記
複数の直列接続された各抵抗の第１及び第２の接続点に
機能的に結合されている複数の出力端子とからなる参照
電圧発生手段によって生成される請求項１に記載のサブ
レンジングアナログ・デジタル変換器。
【請求項８】スイッチング手段をも備え、上記スイッ
チング手段の第１の複数のスイッチング手段は上記参照
電圧の粗サブレンジの集合内の各参照電圧に機能的に接
続されている請求項１に記載のサブレンジングアナログ
・デジタル変換器。
【請求項９】スイッチング手段をも備え、上記スイッ
チング手段の第２の組のスイッチング手段は上記電圧発
生手段の各精サブレンジの集合に接続されている請求項
１に記載のサブレンジングアナログ・デジタル変換器。
【請求項１０】上記各スイッチング手段は、スイッチ
入力端子、スイッチ出力端子、及びスイッチ選択端子と
を備え、上記スイッチ入力端子は上記スイッチ選択端子
の状態に依存して上記スイッチ出力端子に機能的に接続
されたり、もしくは接続されなかったりする請求項８に
記載のサブレンジングアナログ・デジタル変換器。
【請求項１１】上記各スイッチング手段は、スイッチ
入力端子、スイッチ出力端子、及びスイッチ選択端子と
を備え、上記スイッチ入力端子は上記スイッチ選択端子
の状態に依存して上記スイッチ出力端子に機能的に接続
されたり、もしくは接続されなかったりする請求項９に
記載のサブレンジングアナログ・デジタル変換器。
【請求項１２】上記第１の複数のスイッチング手段の
スイッチ選択端子の状態を決定するように上記第１の組
の温度計コードが論理的にデコードされる請求項８に記
載のサブレンジングアナログ・デジタル変換器。
【請求項１３】上記第２の複数のスイッチング手段の
選択端子の状態を決定するように上記第１及び第２の組
の温度計コードが論理的にデコードされる請求項９に記
載のサブレンジングアナログ・デジタル変換器。
【請求項１４】上記サンプルホールド回路手段は、ａ）サンプリング入力端子、サンプル出力端子、ホール
ディング端子、及びタイミング信号端子を備えているサ
ンプリング手段と、ｂ）上記ホールディング端子と第３の参照電位との間に
機能的に接続されている電圧保持手段とを含み、上記ホ
ールディング端子は上記タイミング信号端子の第１の状
態によって決定される第１の期間の間上記入力端子に機
能的に結合され、次いで上記タイミング信号端子の第２
の状態によって決定される第２の期間の間上記サンプル
出力端子に機能的に結合されるようになっている請求項
１に記載のサブレンジングアナログ・デジタル変換器。
【請求項１５】デジタルエンコーディング手段をも備
え、上記デジタルエンコーディング手段は、ａ）第１の組の温度計コードの入力と、ｂ）第２の組の温度計コードの入力と、ｃ）第３の組の温度計コードの入力と、ｄ）上記第１の組の温度計コードの入力に機能的に結合
され、上記第１の組の温度計コードを第１のデジタルコ
ードに変換する第１のデータエンコーィング手段と、ｅ）上記第２の組の温度計コードの入力に機能的に結合
され、上記第２の組の温度計コードを第２のデジタルコ
ードに変換する第２のデータエンコーィング手段と、ｆ）上記第３の組の温度計コードの入力に機能的に結合
され、上記第１及び第２のデジタルコードを上記第３の
組の温度計コードに従って変更して１組のデジタル出力
語端子上に供給されるデジタル出力語を形成する第３の
データエンコーィング手段とを含む請求項１に記載のサ
ブレンジングアナログ・デジタル変換器。
【請求項１６】上記第１、第２、及び第３の組の電圧
コンパレータは、第１の参照電圧端子、第１の電圧比較
端子、及び第１のデジタル出力端子を備えた複数の第１
の電圧コンパレータ手段を有し、上記複数の参照電圧の
１つは上記第１の参照電圧端子に機能的に接続され、上
記入力電圧は上記第１の電圧比較端子に機能的に結合さ
れ、そして上記第１のデジタル出力端子は、上記第１の
電圧比較端子への電圧の大きさが上記第１の参照電圧端
子の電圧の大きさより大きいか、もしくは小さいかを指
示する第１のデジタル出力信号を供給する請求項１に記
載のサブレンジングアナログ・デジタル変換器。
【請求項１７】上記第１の組の電圧コンパレータのデ
ジタル出力信号は、上記参照電圧発生手段の粗の集合の
参照電圧に対する上記入力電圧の大きさを表す第１の組
の温度計コードを形成する請求項１に記載のサブレンジ
ングアナログ・デジタル変換器。
【請求項１８】上記第２の組の電圧コンパレータのデ
ジタル出力信号は、上記参照電圧発生手段の粗サブレン
ジ内の参照電圧に対する上記入力電圧の大きさを表す第
２の組の温度計コードを形成する請求項１に記載のサブ
レンジングアナログ・デジタル変換器。
【請求項１９】上記第３の組の電圧コンパレータのデ
ジタル出力信号は、上記参照電圧発生手段の精サブレン
ジ内の参照電圧に対する上記入力電圧の大きさを表す第
３の組の温度計コードを形成する請求項１に記載のサブ
レンジングアナログ・デジタル変換器。
【請求項２０】ａ）上記第１の論理デコーディング手
段が、第１の組のコンパレータ入力端子と、第１の組の組合わせ論理回路と、第１の組の組合わせ論理出力端子とを備え、上記第１の
組のコンパレータ入力端子は、上記第１の組の温度計コ
ードである上記第１の組の電圧コンパレータの出力に機
能的に結合され、ｂ）上記第１の組の温度計コードは論理的に処理され、
そしてｃ）それらの結果は上記第１の組の組合わせ論理回路の
出力端子に供給され、上記第１の組の組合わせ論理回路
の出力端子は上記第１の複数のスイッチング手段の選択
端子に機能的に結合されていて、上記参照電圧発生手段
の粗サブレンジの集合の中の適切な粗サブレンジへの上
記第２の組の電圧コンパレータの配置を決定するように
なっている請求項１に記載のサブレンジングアナログ・
デジタル変換器。
【請求項２１】ａ）上記第２の論理デコーディング手
段は、第２の組のコンパレータ入力端子と、第２の組の組合わせ論理回路と、第２の組の組合わせ論理出力端子とを備え、上記第２の
組のコンパレータ入力端子は上記第２の組の温度計コー
ドである上記第２の組の電圧コンパレータの出力に機能
的に結合され、ｂ）上記第２の組の温度計コードは論理的に処理され、
そしてｃ）それらの結果は上記第２の組の組合わせ論理回路の
出力端子に供給され、上記第２の組の組合わせ論理回路
の出力端子は上記第２の複数のスイッチング手段の選択
端子に機能的に結合されていて、上記参照電圧発生手段
の精サブレンジの集合の中の適切な精サブレンジへの上
記第２の組の電圧コンパレータの配置を決定するように
なっている請求項７に記載のサブレンジングアナログ・
デジタル変換器。
【請求項２２】上記サンプルホールド回路手段は、ａ）サンプリング入力端子を備えたサンプリング手段
と、ｂ）サンプル出力端子、ホールディング端子と、ｃ）タイミング信号端子と、ｄ）上記ホールディング端子と第３の参照電位との間に
機能的に接続されている電圧保持手段とを含み、上記ホ
ールディング端子は上記タイミング信号端子の第１の状
態によって決定される第１の期間の間上記入力端子に機
能的に結合され、次いで上記タイミング信号端子の第２
の状態によって決定される第２の期間の間上記サンプル
出力端子に機能的に結合されるようになっている請求項
２に記載のサブレンジングアナログ・デジタル変換器。
【請求項２３】上記分圧器手段は、ａ）上側参照電圧電位と、ｂ）下側参照電圧電位と、ｃ）上記上側参照電圧電位に機能的に結合されている頂
部端子と、上記下側参照電圧電位に機能的に結合されている底部端
子と、最初の抵抗の第１の接続点が上記頂部端子に機能的に接
続され、そして最後の抵抗の第２の接続点が上記底部端
子に機能的に接続されている複数の直列接続された抵抗
と、それぞれに上記各参照電圧が発生するように、上記複数
の直列接続された各抵抗の第１及び第２の接続点に機能
的に結合されている複数の出力端子とからなる請求項２
に記載のサブレンジングアナログ・デジタル変換器。
【請求項２４】上記埋込み粗サブレンジスイッチング
手段の集合及び上記精サブレンジスイッチング手段の集
合は、スイッチ入力端子、スイッチ出力端子、及びスイ
ッチ選択端子とを備え、上記スイッチ入力端子は上記ス
イッチ選択端子の状態に依存して上記スイッチ出力端子
に機能的に接続されたり、もしくは接続されなかったり
する請求項２に記載のサブレンジングアナログ・デジタ
ル変換器。
【請求項２５】上記電圧比較手段の粗サブレンジの集
合、上記電圧比較手段の埋込み粗サブレンジの集合、及
び上記電圧比較手段の精サブレンジの集合は、第２の参
照電圧端子、第２の電圧比較端子、及び第２のデジタル
出力端子を備えた複数の電圧比較手段を有し、上記複数
の参照電圧の１つは上記第２の参照電圧端子に機能的に
接続され、上記入力電圧は上記第２の電圧比較端子に機
能的に結合され、そして上記第２のデジタル出力端子
は、上記第２の電圧比較端子への電圧の大きさが上記第
２の参照電圧端子の電圧の大きさより大きいか、もしく
は小さいかを指示する第２のデジタル出力信号を供給す
る請求項２に記載のサブレンジングアナログ・デジタル
変換器。
【請求項２６】上記埋込み粗スイッチ選択決定手段
は、ａ）上記粗サブレンジ電圧比較手段に機能的に結合され
ている第１の温度計コード入力端子と、ｂ）上記第１の温度計コード入力端子に機能的に接続さ
れていて、上記第１の組の温度計コードを論理的に処理
し、上記参照電圧の粗サブレンジの集合の中の適切な粗
サブレンジを上記埋込み粗サブレンジ電圧比較手段に機
能的に接続させる埋込み粗サブレンジスイッチング手段
の中の適切な集合を決定する埋込み粗サブレンジスイッ
チ選択論理回路と、ｃ）上記埋込み粗サブレンジスイッチ選択論理回路と、
上記埋込み粗サブレンジスイッチング手段の集合の上記
各スイッチ選択端子とに機能的に結合されている埋込み
粗スイッチ選択出力端子とを備えている請求項２に記載
のサブレンジングアナログ・デジタル変換器。
【請求項２７】上記埋込み粗スイッチ選択決定手段
は、ａ）上記粗サブレンジ電圧比較手段に機能的に結合され
ている第１の温度計コード入力端子と、ｂ）上記埋込み粗サブレンジ電圧比較手段に機能的に結
合されている第２の温度計コード入力端子と、ｃ）上記第１の温度計コード入力端子と、上記第２の温
度計コード入力端子とに機能的に接続され、上記第１の
組の温度計コード及び上記第２の組の温度計コードを論
理的に処理し、上記参照電圧の精サブレンジの集合の中
の適切な精サブレンジを上記精サブレンジ電圧比較手段
に機能的に接続する精サブレンジスイッチング手段の中
の適切な集合を決定する精サブレンジスイッチ選択論理
回路と、ｃ）上記埋込み粗サブレンジスイッチ選択論理回路と、
上記精サブレンジスイッチング手段の集合の上記各スイ
ッチ選択端子とに機能的に結合されている精サブレンジ
スイッチ選択出力端子とを備えている請求項２に記載の
サブレンジングアナログ・デジタル変換器。
【請求項２８】上記デジタル出力エンコーディング手
段は、ａ）上記第１の組の温度計コードの入力端子と、ｂ）上記第２の組の温度計コードの入力端子と、ｃ）上記第３の組の温度計コードの入力端子と、ｄ）上記第１の組の温度計コードの入力端子に機能的に
結合され、上記第１の組の温度計コードを第１のデジタ
ルコードに変換する第１のデジタルデータエンコーィン
グ手段と、ｅ）上記第２の組の温度計コードの入力端子に機能的に
結合され、上記第２の組の温度計コードを第２のデジタ
ルコードに変換する第２のデータエンコーィング手段
と、ｆ）上記第３の組の温度計コードの入力端子に機能的に
結合され、上記第１及び第２のデジタルコードを上記第
３の組の温度計コードに従って変更し、１組のデジタル
出力語端子上に供給されるデジタル出力語を形成する第
３のデータエンコーィング手段とを含む請求項２に記載
のサブレンジングアナログ・デジタル変換器。
【請求項２９】上記第１の組の温度計コードを論理的
に処理する段階は、上記第１の組の温度計コードの
“１”から“０”への変化を表す第１の独特な境界を計
算する請求項３に記載のサブレンジングアナログ・デジ
タル変換器のためのアルゴリズムの処理方法。
【請求項３０】上記第２の組の温度計コードを論理的
に処理する段階は、上記第２の組の温度計コードの
“１”から“０”への変化を表す第２の独特な境界を計
算する請求項３に記載のサブレンジングアナログ・デジ
タル変換器のためのアルゴリズムの処理方法。
【請求項３１】上記第３の組の温度計コードを論理的
に処理する段階は、上記第３の組の温度計コードの
“１”から“０”への変化を表す第３の独特な境界を計
算する請求項３に記載のサブレンジングアナログ・デジ
タル変換器のためのアルゴリズムの処理方法。
【請求項３２】上記第１の独特な境界は、上記参照電
圧の集合の中の粗サブレンジの集合の中の適切な粗サブ
レンジ内での上記埋込み粗サブレンジスイッチング手段
の選択を決定する請求項２９に記載のサブレンジングア
ナログ・デジタル変換器のためのアルゴリズムの処理方
法。
【請求項３３】上記第１の独特な境界は、上記参照電
圧の集合の中の精サブレンジの集合の中の適切な精サブ
レンジ内での上記精サブレンジスイッチング手段の選択
を決定する請求項３０に記載のサブレンジングアナログ
・デジタル変換器のためのアルゴリズムの処理方法。
【請求項３４】ａ）上記第１、第２、及び第３の組の
温度計コードを論理的に処理する段階は、上記第１、第
２、及び第３の組の温度計コードの“１”から“０”へ
の変化を表す第３の独特な境界を計算し、ｂ）上記第１の組の温度計コードのための独特な境界を
使用して、最上位のビットの表から上記入力電圧の粗サ
ブレンジの大きさを表す最上位のビットの適切な組を選
択し、ｃ）上記第２の組の温度コードのための独特な境界を使
用して、最下位のビットの表から上記入力電圧の精サブ
レンジの大きさを表す最下位のビットの適切な組を選択
し、ｄ）上記第３の組の温度コードのための独特な境界を使
用して、上記適切な最上位のビット及び適切な最下位の
ビットを変更し、上記デジタル出力語を形成する請求項
３に記載のサブレンジングアナログ・デジタル変換器の
ためのアルゴリズムの処理方法。