JPH0965211A - Correlated double sampling circuit - Google Patents
Correlated double sampling circuitInfo
- Publication number
- JPH0965211A JPH0965211A JP7214297A JP21429795A JPH0965211A JP H0965211 A JPH0965211 A JP H0965211A JP 7214297 A JP7214297 A JP 7214297A JP 21429795 A JP21429795 A JP 21429795A JP H0965211 A JPH0965211 A JP H0965211A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- sampling
- correlated double
- circuit
- double sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、固体撮像装置に関
し、とくに固体撮像装置の出力する映像信号のノイズを
低減するための相関二重サンプリング方式に関するもの
である。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a solid-state image pickup device, and more particularly to a correlated double sampling method for reducing noise in a video signal output from the solid-state image pickup device.
【0002】[0002]
【従来の技術】電荷結合デバイス(CCD) などの固体撮像
装置は、1画面を構成する画素に対応して配列された撮
像素子の二次元マトリックスを有し、その縦列が垂直転
送部に接続され、垂直転送部が水平転送部に接続されて
いる。CCD は、1走査線上の撮像素子の電荷を垂直転送
パルスに応動して垂直転送部より水平転送部に転送し、
水平転送パルスに応動して電荷を出力部のフローティン
グキャパシタに転送し、こうして1画素単位の映像信号
を出力する。フローティングキャパシタは1画素の信号
を出力するごとに水平リセットパルスによりクリアされ
る。したがって、CCD 出力信号は、1画素ごとに、フロ
ーティングキャパシタのリセットで発生するリセット成
分と、水平リセットパルスの相関ノイズが重畳するフィ
ードスルー部分と、映像信号部分とよりなる。相関二重
サンプリング(CDS)方式は、CCD 出力信号のうちフィー
ドスルー部分と映像信号部分とをサンプルホールドして
差動アンプに入力し、これによって相関ノイズを除去し
た映像信号とするノイズ除去方式である。2. Description of the Related Art A solid-state image pickup device such as a charge-coupled device (CCD) has a two-dimensional matrix of image pickup elements arranged corresponding to pixels constituting one screen, and its column is connected to a vertical transfer section. The vertical transfer unit is connected to the horizontal transfer unit. The CCD transfers the charge of the image sensor on one scanning line from the vertical transfer unit to the horizontal transfer unit in response to the vertical transfer pulse.
In response to the horizontal transfer pulse, the electric charge is transferred to the floating capacitor of the output section, and thus the video signal of one pixel unit is output. The floating capacitor is cleared by the horizontal reset pulse every time the signal of one pixel is output. Therefore, the CCD output signal is composed of, for each pixel, a reset component generated by resetting the floating capacitor, a feedthrough portion on which the correlation noise of the horizontal reset pulse is superimposed, and a video signal portion. The correlated double sampling (CDS) method is a noise removal method that samples and holds the feedthrough portion and the video signal portion of the CCD output signal and inputs them to the differential amplifier, and the correlation noise is removed from the sampled signal. is there.
【0003】特開平3ー35672 号には、水平リセットパル
スと水平転送パルスより単一のパルスを生成して相関二
重サンプリング用のサンプリングパルスとする固体撮像
装置が教示されている。特開昭62ー108679 号には、クラ
ンプパルスおよびリセットパルスに対して所定の位相を
有するパルスを相関二重サンプリング用のサンプルホー
ルドパルスとする撮像装置が開示されている。Japanese Patent Laid-Open No. 35672/1993 teaches a solid-state image pickup device in which a single pulse is generated from a horizontal reset pulse and a horizontal transfer pulse and used as a sampling pulse for correlated double sampling. Japanese Unexamined Patent Publication No. 62-108679 discloses an imaging device in which a pulse having a predetermined phase with respect to a clamp pulse and a reset pulse is used as a sample hold pulse for correlated double sampling.
【0004】[0004]
【発明が解決しようとする課題】CCD を駆動する水平転
送パルスおよび水平リセットパルス、ならびにプリアン
プ(相関二重サンプリング回路)を駆動するパルスに
は、それぞれジッタが含まれている。これらのパルスに
はまた、水平リセット動作や水平転送動作のときにタイ
ミング信号発生器や周辺回路から発生するヒゲ、リンギ
ング等のノイズがランダムに混入する。これらのパルス
に同期してCCD が出力するCCD 出力信号のフィードスル
ー部分と映像信号部分にも、それぞれ水平リセットパル
スと水平転送パルスのジッタによるふらつきがある。周
期性のあるジッタであれば、映像信号に段差となって現
れる。これらは、結局、ランダムノイズとして映像信号
に混入される。The horizontal transfer pulse and the horizontal reset pulse for driving the CCD and the pulse for driving the preamplifier (correlated double sampling circuit) each include jitter. Noises such as whiskers and ringing generated from the timing signal generator and peripheral circuits at the time of horizontal reset operation and horizontal transfer operation are also randomly mixed in these pulses. The CCD output signal's feed-through part and video signal part, which are output by the CCD in synchronization with these pulses, also have fluctuations due to the jitter of the horizontal reset pulse and horizontal transfer pulse, respectively. If the jitter has periodicity, it appears as a step in the video signal. These are eventually mixed in the video signal as random noise.
【0005】CCD 出力信号のフィードスルー部分と映像
信号部分を相関二重サンプリング回路でサンプルホール
ドすると、相関ノイズ以外の別なノイズが映像信号に混
入する。相関二重サンプリングの駆動パルスがCCD 出力
信号に対して一定のタイミングを保つようにサンプリン
グを行なえば、一定のオフセットとしてこれを検出する
ことができる。しかし、相関二重サンプリングの駆動パ
ルス自体にジッタが存在すると、このジッタは画素間で
量が異なるので、除去されず、別なノイズとして映像信
号に混入される。When the feed-through portion and the video signal portion of the CCD output signal are sampled and held by the correlated double sampling circuit, another noise other than the correlation noise is mixed in the video signal. If sampling is performed so that the drive pulse of the correlated double sampling keeps a constant timing with respect to the CCD output signal, this can be detected as a constant offset. However, if there is jitter in the drive pulse itself of the correlated double sampling, the amount of this jitter differs between pixels, so it is not removed and is mixed in the video signal as another noise.
【0006】本発明はこのような従来技術の欠点を解消
し、電荷結合デバイスの駆動パルスのジッタによる映像
信号へのノイズの混入を最小化した相関二重サンプリン
グ方式を提供することを目的とする。SUMMARY OF THE INVENTION It is an object of the present invention to solve the above-mentioned drawbacks of the prior art and to provide a correlated double sampling method in which noise contamination in a video signal due to jitter of a drive pulse of a charge coupled device is minimized. .
【0007】[0007]
【課題を解決するための手段】本発明は、上述の課題を
解決するために、電荷結合デバイスを駆動したときに信
号に混入するヒゲ、リンギング等のノイズが電荷結合デ
バイスの駆動パルスに同期していることに着目し、相関
二重サンプリング回路などのCCD 出力信号の処理系に使
用する駆動パルスに、電荷結合デバイスの駆動パルスに
同期して生成されたパルスを用いることによって、ジッ
タの影響を除去するものである。SUMMARY OF THE INVENTION In order to solve the above-mentioned problems, the present invention proposes that when a charge coupled device is driven, noise such as beard and ringing mixed in a signal is synchronized with a drive pulse of the charge coupled device. In consideration of this, by using the pulse generated in synchronization with the drive pulse of the charge-coupled device as the drive pulse used in the processing system of the CCD output signal such as the correlated double sampling circuit, the influence of jitter is reduced. To remove.
【0008】とくに、次の方式によれば、ジッタによる
影響を完全に除去することができる。すなわち、電荷結
合デバイスは、水平リセットパルスおよび水平転送パル
スで駆動されることから、信号成分には、この2種類の
パルスに同期したノイズが混入される。つまり、フィー
ドスルー部分には水平リセットパルスに、また信号部分
には水平転送パルスに同期したノイズが乗る。通常、映
像信号を生成するには相関二重サンプリングが用いられ
るが、フィードスルー部分をホールドするクランプには
水平リセットパルスに同期したパルスを用い、信号部分
をホールドするサンプルホールドには水平転送パルスに
同期したパルスを用いる。これによって、出力映像信号
へのジッタによるノイズの混入を防ぐことができる。Particularly, according to the following method, the influence of jitter can be completely eliminated. That is, since the charge-coupled device is driven by the horizontal reset pulse and the horizontal transfer pulse, noise synchronized with these two types of pulses is mixed in the signal component. That is, noise synchronized with the horizontal reset pulse is applied to the feedthrough portion and noise is applied to the signal portion with the horizontal transfer pulse. Normally, correlated double sampling is used to generate a video signal, but a pulse synchronized with the horizontal reset pulse is used for the clamp that holds the feedthrough portion, and a horizontal transfer pulse is used for the sample hold that holds the signal portion. Use synchronized pulses. This makes it possible to prevent noise from being mixed into the output video signal due to jitter.
【0009】電荷転送デバイスを駆動する水平リセット
パルスおよび水平転送パルスにはジッタのあるので、CC
D 出力信号は、これらの駆動パルスに同期したふらつき
がある。本発明によれば、遅延手段によって電荷転送デ
バイスの駆動パルスより相関二重サンプリングのパルス
を生成する構成をとっているので、このサンプリングパ
ルスにも同じふらつきがある。相関二重サンプリング手
段は、CCD 出力信号を、この同じふらつきのあるサンプ
リングパルスでサンプルホールドするので、従来であれ
ばふらつきにより発生したであろうノイズを最小化した
映像信号を出力することができる。Since the horizontal reset pulse and the horizontal transfer pulse that drive the charge transfer device have jitter, CC
The D output signal has a fluctuation that is synchronized with these drive pulses. According to the present invention, since the delay means generates the pulse of the correlated double sampling from the drive pulse of the charge transfer device, the sampling pulse has the same fluctuation. Since the correlated double sampling means samples and holds the CCD output signal with this sampling pulse having the same fluctuation, it is possible to output the video signal in which the noise which would have been generated by the fluctuation in the prior art is minimized.
【0010】本発明によれば、電荷転送デバイスが水平
リセットパルスおよび水平転送パルスに応動して出力す
る出力信号のフィードスルー部分および映像信号部分を
それぞれサンプリングパルスにより抽出し、この抽出さ
れた部分を差動増幅器に入力して映像信号を出力する相
関二重サンプリング回路は、水平リセットパルスおよび
水平転送パルスをそれぞれ遅延させてサンプリングパル
スを生成する遅延手段と、前記出力信号を遅延手段の出
力するサンプリングパルスにより抽出するサンプルホー
ルド手段とを含む。According to the present invention, the charge transfer device extracts the feedthrough portion and the video signal portion of the output signal output in response to the horizontal reset pulse and the horizontal transfer pulse by sampling pulses, respectively, and extracts the extracted portions. A correlated double sampling circuit for inputting to a differential amplifier and outputting a video signal includes delay means for delaying a horizontal reset pulse and a horizontal transfer pulse to generate a sampling pulse, and a sampling means for outputting the output signal by the delay means. And sample and hold means for extracting by pulse.
【0011】本発明によればまた、相関二重サンプリン
グ回路は、前記遅延手段に代って、前記出力信号が入力
され、この出力信号の水平リセットパルスに同期する信
号部分よりサンプリングパルスを生成する遅延手段を含
んでもよい。According to the present invention, the correlated double sampling circuit receives the output signal instead of the delay means and generates a sampling pulse from a signal portion of the output signal which is synchronized with the horizontal reset pulse. Delay means may be included.
【0012】[0012]
【発明の実施の形態】次に添付図面を参照して本発明に
よる相関二重サンプリング方式の実施例を詳細に説明す
る。図1は本発明による相関二重サンプリング方式の実
施例を示す機能ブロック図、また図2はその各部に現れ
る信号波形を示す図である。以下の説明において、信号
の参照符号は、その現れる接続線の参照符号で表わす。
この実施例は、撮像装置として電荷結合デバイス(CCD)
10を有する。電荷結合デバイス10は、本実施例では2次
元固体撮像装置であり、1画面を構成する画素に対応し
て配列された撮像素子の二次元マトリックス(図示せ
ず)を有し、その縦列が垂直転送部に接続され、垂直転
送部が水平転送部に接続されている。電荷結合デバイス
10は、1走査線上の撮像素子の電荷を垂直転送パルスに
応動して垂直転送部より水平転送部に転送し、水平転送
パルス112 に応動して電荷を出力部のフローティングキ
ャパシタ(図示せず)に転送し、こうして1画素単位の
映像信号を順次、その出力12から出力する。フローティ
ングキャパシタは、1画素の信号を出力するごとに水平
リセットパルスによりクリアされる。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the correlated double sampling method according to the present invention will be described in detail with reference to the accompanying drawings. FIG. 1 is a functional block diagram showing an embodiment of the correlated double sampling system according to the present invention, and FIG. 2 is a diagram showing signal waveforms appearing at respective parts thereof. In the following description, the reference signs of signals are represented by the reference signs of the connecting lines in which they appear.
In this embodiment, a charge coupled device (CCD) is used as an image pickup device.
Having 10. The charge-coupled device 10 is a two-dimensional solid-state image pickup device in this embodiment, and has a two-dimensional matrix (not shown) of image pickup elements arranged corresponding to the pixels forming one screen, and the column thereof is vertical. The vertical transfer unit is connected to the transfer unit, and the vertical transfer unit is connected to the horizontal transfer unit. Charge coupled device
Reference numeral 10 is a floating capacitor (not shown) in the output section, which transfers the charges of the image pickup device on one scanning line from the vertical transfer section to the horizontal transfer section in response to the vertical transfer pulse, and in response to the horizontal transfer pulse 112. , And the video signals in units of one pixel are sequentially output from the output 12. The floating capacitor is cleared by the horizontal reset pulse every time the signal of one pixel is output.
【0013】図2に示すように、出力信号12の1画素期
間Tは、電荷結合デバイス10のタイミング発生回路(TG)
11 の発生する水平リセットパルス111 に同期するリセ
ット成分aと、フィードスルー部分bと、水平転送パル
ス112 に同期する映像信号部分cよりなる。以下の説明
では、信号はその現れる接続線の参照符号で指定する。As shown in FIG. 2, in the one pixel period T of the output signal 12, the timing generation circuit (TG) of the charge coupled device 10 is used.
11 is composed of a reset component a synchronized with the horizontal reset pulse 111, a feedthrough portion b, and a video signal portion c synchronized with the horizontal transfer pulse 112. In the following description, signals are designated by the reference signs of the connecting lines in which they appear.
【0014】図1に戻って、本実施例は2つの遅延回路
(DLY) 13および14を有する。一方の遅延回路13は、タイ
ミング発生回路11から水平リセットパルス111 を受け
て、このパルス111 より時間t1(図2)だけ遅延したサ
ンプリングパルス131 を出力し、これを相関二重サンプ
リング回路(CDS) 15に出力する遅延回路である。この遅
延時間t1の長さは、図2からわかるように、本実施例で
は、水平リセットパルス111の立上りからその時間t1の
終端がフィードスルー部分bに十分かかるように選択さ
れている。他方の遅延回路14は、タイミング発生回路11
から水平転送パルス112 を受けて、このパルス112 より
時間t2だけ遅延したサンプリングパルス141 を相関二重
サンプリング回路15に出力する遅延回路である。この遅
延時間t2の長さは、本実施例では、水平転送パルス 112
の立下りからその時間t2の終端が映像信号部分cに十分
かかるように選択されている。Returning to FIG. 1, this embodiment has two delay circuits.
(DLY) 13 and 14. One delay circuit 13 receives the horizontal reset pulse 111 from the timing generation circuit 11 and outputs a sampling pulse 131 delayed by time t 1 (FIG. 2) from this pulse 111, and outputs this sampling pulse 131 to a correlated double sampling circuit (CDS). ) It is a delay circuit that outputs to 15. As can be seen from FIG. 2, the length of the delay time t 1 is selected in this embodiment so that the end of the time t 1 from the rise of the horizontal reset pulse 111 is sufficiently long in the feedthrough portion b. The other delay circuit 14 includes a timing generation circuit 11
Is a delay circuit for receiving a horizontal transfer pulse 112 from the sampling pulse 141 and delaying this pulse 112 by a time t 2 and outputting the sampling pulse 141 to the correlated double sampling circuit 15. In this embodiment, the length of the delay time t 2 is the horizontal transfer pulse 112.
The trailing edge of the time t 2 from the trailing edge of is selected so as to sufficiently cover the video signal portion c.
【0015】相関二重サンプリング回路15は、CCD 出力
信号12のフィードスルー部分bを上述のタイミングのサ
ンプリングパルス131 に応動してサンプルホールドし、
また映像信号部分cをサンプリングパルス141 に応動し
てサンプルホールドして、これらのサンプルホールドさ
れた信号をその出力 143から差動アンプ(DAP) (図示せ
ず)へ出力するノイズ除去回路である。The correlated double sampling circuit 15 samples and holds the feed-through portion b of the CCD output signal 12 in response to the sampling pulse 131 at the above timing,
Further, it is a noise removing circuit which samples and holds the video signal portion c in response to the sampling pulse 141 and outputs these sampled and held signals from its output 143 to a differential amplifier (DAP) (not shown).
【0016】図3は図1に示す回路の動作時の波形図で
ある。同図に示すように、水平リセットパルス111 およ
び水平転送パルス112 には、タイミング発生回路11とそ
の周辺回路から重畳されるジッタが含まれることがあ
る。電荷結合デバイス10がこのようなパルスで駆動され
ると、CCD 出力信号12のフィードスルー部分bおよび映
像信号部分cは、同図に例示するように、ジッタによる
ノイズn1、n2とふらつきJ1、J2を含む。そこで、遅延回
路13および14がこのようなジッタのあるパルス111 およ
び112 によりそれぞれリニアに発生するサンプリングパ
ルス131 および141 にも、図3に点線で示すように、こ
れに対応したふらつきJ1、J2がある。相関二重サンプリ
ング回路15は、入力信号12の部分bおよびcを、このよ
うに対応したふらつきJ1、J2を有するサンプリングパル
ス131 および141 でサンプリングする。これにより相関
二重サンプリング回路15は、ふらつきJ1、J2を相殺した
サンプルホールド信号143 を出力することができる。し
たがって、出力 143には、CCD 出力信号のふらつきによ
るノイズを最小化した映像信号が出力される。FIG. 3 is a waveform diagram during operation of the circuit shown in FIG. As shown in the figure, the horizontal reset pulse 111 and the horizontal transfer pulse 112 may include jitter superimposed from the timing generation circuit 11 and its peripheral circuits. When the charge-coupled device 10 is driven by such a pulse, the feed-through portion b and the video signal portion c of the CCD output signal 12 have noises n1 and n2 due to jitter and fluctuations J1 and J2 as illustrated in FIG. including. Therefore, the delay circuits 13 and 14 generate sampling pulses 131 and 141, which are linearly generated by the jittered pulses 111 and 112, respectively, as shown by the dotted lines in FIG. is there. The correlated double sampling circuit 15 samples the parts b and c of the input signal 12 with the sampling pulses 131 and 141 thus having the corresponding wobbles J1, J2. As a result, the correlated double sampling circuit 15 can output the sample hold signal 143 that cancels the fluctuations J1 and J2. Therefore, the output 143 outputs the video signal in which the noise due to the fluctuation of the CCD output signal is minimized.
【0017】図4は図1に示す遅延回路13および14の構
成例を示し、図5はその動作を示す波形図である。図4
において、遅延回路13および14は、素子の値を除いて同
じ構成でよく、タイミング発生回路11よりの水平リセッ
トパルス111 または水平転送パルス112 に応動するスイ
ッチ20を有する。スイッチ20は、通常では図示の接続状
態をとり、電圧VCの直流(DC)電源21にコンデンサ23を接
続してこれを電圧VCに充電するリセット回路である。コ
ンデンサ23には、定電流源回路24も接続されている。定
電流源回路24は、その出力電流が調整可能に可変であ
る。水平リセットパルス111 または水平転送パルス112
が有意状態をとると、スイッチ20は、非接続状態すなわ
ち開放状態になり、コンデンサ23を定電流回路24により
一定の割合で急速に放電させる。また、パルス111 また
は112 が無意状態になると、図示の接続状態になってコ
ンデンサ23を電源21の電圧VCにリセットする。そこで、
コンデンサ23の充電電圧は、図5に示す波形26のような
形をとる。FIG. 4 shows a configuration example of the delay circuits 13 and 14 shown in FIG. 1, and FIG. 5 is a waveform diagram showing the operation thereof. FIG.
In, the delay circuits 13 and 14 may have the same configuration except the element value, and have a switch 20 that responds to the horizontal reset pulse 111 or the horizontal transfer pulse 112 from the timing generation circuit 11. Switch 20 is a normally take the connection state shown in the figure, a reset circuit for charging this by connecting a capacitor 23 to a direct current (DC) power supply 21 of the voltage V C to the voltage V C. A constant current source circuit 24 is also connected to the capacitor 23. The constant current source circuit 24 has an adjustable output current. Horizontal reset pulse 111 or horizontal transfer pulse 112
Takes a significant state, the switch 20 becomes a non-connection state or an open state, and the capacitor 23 is rapidly discharged at a constant rate by the constant current circuit 24. Further, when the pulse 111 or 112 goes into an insignificant state, the connection state shown in the figure is established and the capacitor 23 is reset to the voltage V C of the power supply 21. Therefore,
The charging voltage of the capacitor 23 takes the form of the waveform 26 shown in FIG.
【0018】コンデンサ23の出力26はパルス発生回路25
に入力される。パルス発生回路25は、2つの閾値電圧VA
およびVBが設定され、充電電圧26が閾値電圧VAおよびVB
と交差する区間Wでパルス幅Wの遅延パルス27を発生す
る。この遅延パルス27が相関二重サンプリング回路15の
サンプリングパルス131 および141 となる。パルス発生
回路25の閾値電圧VAおよびVBは可変であり、これからわ
かるように、閾値電圧VAおよびVBを変えることにより、
所望の遅延時間Dとパルス幅Wのサンプリングパルス13
1 および141 を得ることができる。また、可変の定電流
源回路24を調整して充電電流を変えることにより、同様
に、サンプリングパルス131 および141を所望の遅延時
間Dとパルス幅Wにすることができる。この実施例では
コンデンサ23の充電で遅延パルスを発生していたが、放
電でも同様に遅延パルスを発生することが可能である。The output 26 of the capacitor 23 is the pulse generation circuit 25.
Is input to The pulse generation circuit 25 has two threshold voltages V A
And V B are set, the charging voltage 26 is set to the threshold voltage V A and V B
A delayed pulse 27 having a pulse width W is generated in a section W intersecting with. The delayed pulse 27 becomes the sampling pulses 131 and 141 of the correlated double sampling circuit 15. The threshold voltages V A and V B of the pulse generation circuit 25 are variable, and as can be seen, by changing the threshold voltages V A and V B ,
Sampling pulse 13 with desired delay time D and pulse width W
You can get 1 and 141. Further, by adjusting the variable constant current source circuit 24 to change the charging current, the sampling pulses 131 and 141 can be similarly made to have a desired delay time D and pulse width W. In this embodiment, the delay pulse is generated by charging the capacitor 23, but the delay pulse can be similarly generated by discharging.
【0019】図4に示すような構成のパルス発生回路1
3、14は、集積回路化に適している。また、このような
回路を集積回路にて形成すれば、回路を高性能化でき、
小型で低消費電力のシステムを低コストで実現すること
ができる。A pulse generating circuit 1 having a structure as shown in FIG.
3 and 14 are suitable for integrated circuits. In addition, if such a circuit is formed by an integrated circuit, the circuit can have high performance,
A compact and low power consumption system can be realized at low cost.
【0020】図6に示す遅延回路30は、図1に示す実施
例における遅延回路13および14に適用される他の構成例
であり、図7はその信号波形である。遅延回路30はロー
パスフィルタ(LPF) 31を有し、これは、タイミング発生
回路11が画素期間Tに同期して別途、出力する出力する
パルス130 を受けて、これを正弦波137 に変換する波形
変換回路である。この正弦波137 は、ハイパスフィルタ
(HPF) 32およびローパスフィルタ(LPF) 33に入力され
る。ハイパスフィルタ32は、所定の位相変移、たとえば
(-90+ Δ) °の出力信号132 をミクサ33に出力し、ロー
パスフィルタ34は、入力信号 137に所定の位相変移、す
なわちこの例ではΔ°を与えて、これを信号134 として
可変利得増幅器35を介してミクサ33に出力する。The delay circuit 30 shown in FIG. 6 is another configuration example applied to the delay circuits 13 and 14 in the embodiment shown in FIG. 1, and FIG. 7 shows its signal waveform. The delay circuit 30 has a low-pass filter (LPF) 31, which is a waveform that receives the output pulse 130 separately output by the timing generation circuit 11 in synchronization with the pixel period T and converts it into a sine wave 137. It is a conversion circuit. This sine wave 137 is a high pass filter.
Input to (HPF) 32 and low pass filter (LPF) 33. The high-pass filter 32 has a predetermined phase shift, for example,
The output signal 132 of (-90 + Δ) ° is output to the mixer 33, and the low-pass filter 34 gives a predetermined phase shift, that is, Δ ° in this example, to the input signal 137, and this is given as the signal 134 to the variable gain amplifier. Output to the mixer 33 via 35.
【0021】可変利得増幅器35の利得の増減でミクサ33
における入力信号 132および 134の混合比が変り、これ
によってミクサ33の出力信号133 の遅延時間Dを可変と
することができる。ミクサ33の出力133 はパルス発生回
路36の駆動入力に接続されている。パルス発生回路36
は、図7に示すように、パルス発生の閾値電圧VAを有
し、入力信号133 の電圧が閾値電圧VAを超えると、パル
ス幅Wのサンプリングパルス136 を出力する。パルス発
生回路36は閾値電圧VAが可変であり、これを調整するこ
とによってパルス幅Wを所望の値に設定することができ
る。こうしてその出力 136には、遅延D、パルス幅Wの
サンプリングパルス 136が生成される。このサンプリン
グパルス 136は、相関二重サンプリング回路15のサンプ
リングパルス131 および141 として使用される。このよ
うな構成の遅延回路30は、小振幅のアナログ信号を扱う
ので、図4に示した遅延回路13および14と異なり、他の
回路より飛込みノイズが発生したり、クロック配線を介
して他回路にノイズを与えたりするなどの欠点がない。The mixer 33 is controlled by increasing or decreasing the gain of the variable gain amplifier 35.
The mixing ratio of the input signals 132 and 134 in the signal changes, and the delay time D of the output signal 133 of the mixer 33 can be made variable by this. The output 133 of the mixer 33 is connected to the drive input of the pulse generator circuit 36. Pulse generator circuit 36
7 has a threshold voltage V A for pulse generation, and outputs a sampling pulse 136 with a pulse width W when the voltage of the input signal 133 exceeds the threshold voltage V A. The pulse generation circuit 36 has a variable threshold voltage V A , and the pulse width W can be set to a desired value by adjusting this. Thus, a sampling pulse 136 having a delay D and a pulse width W is generated at the output 136. This sampling pulse 136 is used as the sampling pulses 131 and 141 of the correlated double sampling circuit 15. Since the delay circuit 30 having such a configuration handles a small-amplitude analog signal, unlike the delay circuits 13 and 14 shown in FIG. 4, a jump noise is generated from other circuits or another circuit is passed through the clock wiring. There is no defect such as giving noise to.
【0022】図8は、本発明による相関二重サンプリン
グ方式の他の実施例の機能ブロック図であり、図9は図
8に示す回路の信号波形図である。図1および図2に示
す要素と同様の要素は、同じ参照番号で示す。この実施
例の回路は、遅延回路60が単一であり、その入力をCCD
出力信号12から得て相関二重サンプリング回路15の2つ
のサンプリングパルス161 および161 を生成する点を除
いて図1に示す実施例と同じである。FIG. 8 is a functional block diagram of another embodiment of the correlated double sampling method according to the present invention, and FIG. 9 is a signal waveform diagram of the circuit shown in FIG. Elements similar to those shown in FIGS. 1 and 2 are designated with the same reference numbers. The circuit of this embodiment has a single delay circuit 60, and its input is a CCD.
It is the same as the embodiment shown in FIG. 1 except that it derives the two sampling pulses 161 and 161 of the correlated double sampling circuit 15 from the output signal 12.
【0023】前述のように、CCD 出力信号12のリセット
成分aとフィードスルー部分bには、水平リセットパル
ス111 に起因するふらつきJ1(図3)がある。遅延回路
60は、CCD 出力信号12が入力されて、リセット成分aを
検出し、このリセット成分aよりぞれぞれ遅延時間D1お
よびD2でサンプリングパルス161 および162 を相関二重
サンプリング回路15へ出力する。この遅延時間D1の長さ
は、図9からわかるように、本実施例では、リセット期
間aの立上りからその時間D1の終端がフィードスルー部
分bに十分かかるように選択されている。また遅延時間
D2の長さは、本実施例では、リセット期間aの立上りか
らその時間D2の終端が映像信号部分cに十分かかるよう
に選択されている。As described above, the reset component a and the feedthrough portion b of the CCD output signal 12 have the fluctuation J1 (FIG. 3) caused by the horizontal reset pulse 111. Delay circuit
The CCD 60 receives the CCD output signal 12, detects the reset component a, and outputs sampling pulses 161 and 162 to the correlated double sampling circuit 15 with delay times D 1 and D 2 respectively from the reset component a. To do. As can be seen from FIG. 9, the length of the delay time D 1 is selected in this embodiment so that the end of the time D 1 from the rise of the reset period a is sufficiently long in the feedthrough portion b. Also delay time
In the present embodiment, the length of D 2 is selected so that the end of time D 2 from the rise of the reset period a is sufficiently long for the video signal portion c.
【0024】CCD 出力信号12のフィードスルー部分bお
よび映像信号部分cには、それぞれふらつきJ1およびJ2
が含まれている。そのようなCCD 出力信号12から遅延回
路60で生成したサンプリングパルス161 および162 に
は、ふらつきJ1が含まれている。相関二重サンプリング
回路15は、CCD 出力信号12が入力されて、サンプリング
パルス161 および162 に応動してCCD 出力信号12のフィ
ードスルー部分bと映像信号部分cをサンプリングし、
このサンプルホールドした出力信号143 を差動アンプへ
出力する。したがって相関二重サンプリング回路15は、
対応するふらつきJ1を含むサンプリングパルス161 およ
び162 でCCD 出力信号12をサンプリングするので、フィ
ードスルー部分についてこのふらつきJ1を相殺すること
ができ、これによって出力信号 143はジッタの影響がよ
り押えられた映像信号となる。The feed-through portion b and the video signal portion c of the CCD output signal 12 have fluctuations J1 and J2, respectively.
It is included. The sampling pulses 161 and 162 generated by the delay circuit 60 from the CCD output signal 12 include the fluctuation J1. The correlated double sampling circuit 15 receives the CCD output signal 12 and samples the feedthrough portion b and the video signal portion c of the CCD output signal 12 in response to the sampling pulses 161 and 162,
The sampled and held output signal 143 is output to the differential amplifier. Therefore, the correlated double sampling circuit 15
Since the CCD output signal 12 is sampled with the sampling pulses 161 and 162 containing the corresponding wobble J1, this wobble J1 can be canceled out for the feedthrough part, which allows the output signal 143 to have a more jitter-impacted image. Become a signal.
【0025】このように本発明の実施例によれば、ジッ
タの影響をなくした相関二重サンプリングを行なうこと
により、サンプリング位置やパルス幅の変動による映像
信号へのノイズの混入を防ぐことができる。さらに、電
荷結合デバイス10の駆動パルス111 、112 自体に同期し
たサンプリングパルス 131、132 によって相関二重サン
プリングを行なっているので、周期的な飛込みノイズや
突発的な飛込みノイズによって駆動パルス111 、112 が
ふらついても、出力映像信号に影響を与えることはな
い。As described above, according to the embodiment of the present invention, by performing the correlated double sampling in which the influence of the jitter is eliminated, it is possible to prevent the noise from being mixed into the video signal due to the variation of the sampling position and the pulse width. . Furthermore, since the correlated double sampling is performed by the sampling pulses 131 and 132 synchronized with the driving pulses 111 and 112 of the charge-coupled device 10, the driving pulses 111 and 112 are not generated due to periodic jump noise or sudden jump noise. Even if it fluctuates, it does not affect the output video signal.
【0026】また、従来は、電荷結合デバイスの駆動パ
ルスを発生するタイミング発生回路にて相関二重サンプ
リング用のパルスを別個に発生していたが、本発明の実
施例では、相関二重サンプリング用のパルスをタイミン
グ発生回路11で別個に発生する必要がない。そのため、
従来は、一定のパルス駆動であったが、本発明の実施例
では、相関二重サンプリング用のパルスは、電荷結合デ
バイス10の駆動パルス111 、112 とは無関係に遅延量お
よびパルス幅を任意に変えることができる。Further, conventionally, a pulse for correlated double sampling was separately generated in the timing generation circuit for generating the drive pulse of the charge coupled device, but in the embodiment of the present invention, a pulse for correlated double sampling is generated. It is not necessary to separately generate the pulse in the timing generation circuit 11. for that reason,
Conventionally, the pulse driving was constant, but in the embodiment of the present invention, the pulse for correlated double sampling has an arbitrary delay amount and pulse width regardless of the driving pulses 111 and 112 of the charge-coupled device 10. Can be changed.
【0027】[0027]
【発明の効果】このように本発明によれば、固体撮像装
置の相関二重サンプリング方式におけるサンプリングの
対象である電荷結合デバイスからの出力信号のふらつき
によるノイズ発生が最小化され、固体撮像装置からの出
力映像信号の画質を向上することができる。本発明はま
た、相関二重サンプリングによって信号を読み出す電荷
結合デバイスであれば、映像信号のみならず、あらゆる
用途に対応することができる。As described above, according to the present invention, the noise generation due to the fluctuation of the output signal from the charge-coupled device which is the object of sampling in the correlated double sampling method of the solid-state imaging device is minimized, and the solid-state imaging device The image quality of the output video signal can be improved. The present invention can be applied not only to video signals but also to any application as long as it is a charge-coupled device that reads out signals by correlated double sampling.
【図1】本発明による相関二重サンプリング方式の実施
例の構成を示す機能ブロック図である。FIG. 1 is a functional block diagram showing a configuration of an embodiment of a correlated double sampling method according to the present invention.
【図2】図1に示す実施例の動作説明に有用なタイムチ
ャートである。FIG. 2 is a time chart useful for explaining the operation of the embodiment shown in FIG.
【図3】同実施例の信号のふらつきとノイズを示す信号
説明図である。FIG. 3 is a signal explanatory diagram showing signal fluctuation and noise according to the embodiment.
【図4】同実施例における遅延回路の構成例を示す図で
ある。FIG. 4 is a diagram showing a configuration example of a delay circuit in the embodiment.
【図5】図4に示す遅延回路のタイムチャートである。5 is a time chart of the delay circuit shown in FIG.
【図6】遅延回路の他の構成例を示す図である。FIG. 6 is a diagram illustrating another configuration example of a delay circuit.
【図7】図6に示す遅延回路のタイムチャートである。7 is a time chart of the delay circuit shown in FIG.
【図8】本発明による相関二重サンプリング方式の他の
実施例の構成を示す、図1と同様の機能ブロック図であ
る。FIG. 8 is a functional block diagram similar to FIG. 1, showing the configuration of another embodiment of the correlated double sampling method according to the present invention.
【図9】図8に示す実施例の動作説明に有用な、図2と
同様のタイムチャートである。9 is a time chart similar to FIG. 2, which is useful for explaining the operation of the embodiment shown in FIG.
10 電荷結合デバイス 11 タイミング発生回路 13、14、30、60 遅延回路 15 相関二重サンプリング回路 10 Charge coupled device 11 Timing generator circuit 13, 14, 30, 60 Delay circuit 15 Correlated double sampling circuit
【手続補正書】[Procedure amendment]
【提出日】平成7年9月11日[Submission date] September 11, 1995
【手続補正1】[Procedure amendment 1]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】0017[Correction target item name] 0017
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【0017】図4は図1に示す遅延回路13および14の構
成例を示し、図5はその動作を示す波形図である。図4
において、遅延回路13および14は、素子の値を除いて同
じ構成でよく、タイミング発生回路11よりの水平リセッ
トパルス111 または水平転送パルス112 に応動するスイ
ッチ20を有する。スイッチ20は、通常では図示の接続状
態をとり、電圧VCの直流(DC)電源21にコンデンサ23を接
続してこれを電圧VCに充電するリセット回路である。コ
ンデンサ23には、定電流源回路24も接続されている。定
電流源回路24は、その出力電流が調整可能に可変であ
る。水平リセットパルス111 または水平転送パルス112
が無意状態をとると、スイッチ20は、非接続状態すなわ
ち開放状態になり、コンデンサ23を定電流回路24により
一定の割合で充電させる。また、パルス111 または112
が有意状態になると、図示の接続状態になってコンデン
サ23を電源21の電圧VCに急速にリセットする。そこで、
コンデンサ23の充電電圧は、図5に示す波形26のような
形をとる。FIG. 4 shows a configuration example of the delay circuits 13 and 14 shown in FIG. 1, and FIG. 5 is a waveform diagram showing the operation thereof. FIG.
In, the delay circuits 13 and 14 may have the same configuration except the element value, and have a switch 20 that responds to the horizontal reset pulse 111 or the horizontal transfer pulse 112 from the timing generation circuit 11. Switch 20 is a normally take the connection state shown in the figure, a reset circuit for charging this by connecting a capacitor 23 to a direct current (DC) power supply 21 of the voltage V C to the voltage V C. A constant current source circuit 24 is also connected to the capacitor 23. The constant current source circuit 24 has an adjustable output current. Horizontal reset pulse 111 or horizontal transfer pulse 112
When the switch is in an insignificant state, the switch 20 is in a non-connection state, that is, an open state, and the capacitor 23 is charged by the constant current circuit 24 at a constant rate. Also, pulse 111 or 112
Becomes significant , the connection state shown in the figure is established and the capacitor 23 is rapidly reset to the voltage V C of the power supply 21. Therefore,
The charging voltage of the capacitor 23 takes the form of the waveform 26 shown in FIG.
【手続補正2】[Procedure amendment 2]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】0020[Correction target item name] 0020
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【0020】図6に示す遅延回路30は、図1に示す実施
例における遅延回路13および14に適用される他の構成例
であり、図7はその信号波形である。遅延回路30はロー
パスフィルタ(LPF) 31を有し、これは、タイミング発生
回路11が画素期間Tに同期して別途、出力するパルス13
0 を受けて、これを正弦波137 に変換する波形変換回路
である。この正弦波137 は、ハイパスフィルタ(HPF) 32
およびローパスフィルタ(LPF) 33に入力される。ハイパ
スフィルタ32は、所定の位相変移、たとえば(-90+ Δ)
°の出力信号132 をミクサ33に出力し、ローパスフィル
タ34は、入力信号 137に所定の位相変移、すなわちこの
例ではΔ°を与えて、これを信号134 として可変利得増
幅器35を介してミクサ33に出力する。The delay circuit 30 shown in FIG. 6 is another configuration example applied to the delay circuits 13 and 14 in the embodiment shown in FIG. 1, and FIG. 7 shows its signal waveform. The delay circuit 30 has a low pass filter (LPF) 31, which is a pulse 13 which the timing generation circuit 11 separately outputs in synchronization with the pixel period T.
It is a waveform conversion circuit that receives 0 and converts it to a sine wave 137. This sine wave 137 is a high pass filter (HPF) 32
And low-pass filter (LPF) 33. The high pass filter 32 has a predetermined phase shift, for example (-90 + Δ).
The output signal 132 of ° is output to the mixer 33, and the low-pass filter 34 applies a predetermined phase shift, that is, Δ ° in this example, to the input signal 137, and this is given as the signal 134 via the variable gain amplifier 35 to the mixer 33. Output to.
Claims (6)
および水平転送パルスに応動して出力する出力信号のフ
ィードスルー部分および映像信号部分をそれぞれサンプ
リングパルスにより抽出し、該抽出された部分を差動増
幅器に入力して映像信号を出力する相関二重サンプリン
グ回路において、該回路は、 前記水平リセットパルスおよび水平転送パルスをそれぞ
れ遅延させて前記サンプリングパルスを生成する遅延手
段と、 前記出力信号を前記遅延手段の出力するサンプリングパ
ルスにより抽出するサンプルホールド手段とを含むこと
を特徴とする相関二重サンプリング回路。1. A feed-through portion and a video signal portion of an output signal output by a charge transfer device in response to a horizontal reset pulse and a horizontal transfer pulse are extracted by sampling pulses, respectively, and the extracted portion is output to a differential amplifier. In a correlated double sampling circuit which inputs and outputs a video signal, the circuit delays the horizontal reset pulse and the horizontal transfer pulse to generate the sampling pulse, and the output signal of the delay unit. A correlated double sampling circuit, comprising: a sampling and holding means for sampling with an output sampling pulse.
および水平転送パルスに応動して出力する出力信号のフ
ィードスルー部分および映像信号部分をそれぞれサンプ
リングパルスにより抽出し、該抽出された部分を差動増
幅器に入力して映像信号を出力する相関二重サンプリン
グ回路において、該回路は、 前記出力信号が入力され、該出力信号の前記水平リセッ
トパルスに同期する信号部分より前記サンプリングパル
スを生成する遅延手段と、 前記出力信号を前記遅延手段の出力するサンプリングパ
ルスにより抽出するサンプルホールド手段とを含むこと
を特徴とする相関二重サンプリング回路。2. A charge transfer device extracts a feedthrough portion and a video signal portion of an output signal output in response to a horizontal reset pulse and a horizontal transfer pulse by sampling pulses, respectively, and extracts the extracted portion to a differential amplifier. In a correlated double sampling circuit that inputs and outputs a video signal, the circuit includes a delay unit that receives the output signal and that generates the sampling pulse from a signal portion of the output signal that is synchronized with the horizontal reset pulse. A correlated double sampling circuit, comprising: sample-hold means for extracting the output signal with a sampling pulse output from the delay means.
て、前記遅延手段は、 容量を有し、該容量を充放電する充放電手段と、 2つの閾値を有し、前記充放電手段の充電または放電の
量と交差する第1および第2の時点を検出し、充放電の
開始より第1の時点までの期間に実質的に等しい遅延時
間、ならびに第1および第2時点の間の時間間隔に実質
的に等しいパルス幅で前記サンプリングパルスを発生す
るパルス発生手段とを含むことを特徴とする相関二重サ
ンプリング回路。3. The circuit according to claim 1 or 2, wherein the delay means has a capacity, and a charging / discharging means for charging / discharging the capacity, and two threshold values for charging the charging / discharging means. Or detecting a first time point and a second time point that intersect the amount of discharge, and delay time substantially equal to a period from the start of charging / discharging to the first time point, and a time interval between the first time point and the second time point. And a pulse generating means for generating the sampling pulse with a pulse width substantially equal to the correlation double sampling circuit.
ルス発生手段は、少なくとも第1および第2の閾値のう
ちの一方が可変であることを特徴とする相関二重サンプ
リング回路。4. The correlated double sampling circuit according to claim 3, wherein at least one of the first and second threshold values of the pulse generating means is variable.
て、前記遅延手段は、 前記水平リセットパルスまたは水平転送パルスより第1
の正弦波を発生する正弦波発生手段と、 第1の正弦波より位相が所定の角度だけシフトした第2
の正弦波を発生する位相シフト手段と、 第1および第2の正弦波を所望の混合比にて混合し、前
記水平リセットパルスまたは水平転送パルスより遅相の
サンプリングパルスを発生するパルス発生手段とを含む
ことを特徴とする相関二重サンプリング回路。5. The circuit according to claim 1 or 2, wherein the delay means is a first reset signal from the horizontal reset pulse or the horizontal transfer pulse.
And a second sine wave generating means for generating a sine wave of the first and second sine waves whose phase is shifted from the first sine wave by a predetermined angle.
And a pulse generating means for mixing the first and second sine waves at a desired mixing ratio to generate a sampling pulse having a phase delay from the horizontal reset pulse or the horizontal transfer pulse. A correlated double sampling circuit including:
ルス発生手段は、混合比が可変であることを特徴とする
相関二重サンプリング回路。6. The correlated double sampling circuit according to claim 5, wherein the pulse generating means has a variable mixing ratio.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21429795A JP3824686B2 (en) | 1995-08-23 | 1995-08-23 | Correlated double sampling circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21429795A JP3824686B2 (en) | 1995-08-23 | 1995-08-23 | Correlated double sampling circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0965211A true JPH0965211A (en) | 1997-03-07 |
JP3824686B2 JP3824686B2 (en) | 2006-09-20 |
Family
ID=16653405
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21429795A Expired - Fee Related JP3824686B2 (en) | 1995-08-23 | 1995-08-23 | Correlated double sampling circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3824686B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008187511A (en) * | 2007-01-30 | 2008-08-14 | Sony Corp | Image pickup device and video signal generation device |
-
1995
- 1995-08-23 JP JP21429795A patent/JP3824686B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008187511A (en) * | 2007-01-30 | 2008-08-14 | Sony Corp | Image pickup device and video signal generation device |
US8233053B2 (en) | 2007-01-30 | 2012-07-31 | Sony Corporation | Imaging apparatus and image signal generating apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP3824686B2 (en) | 2006-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970056990A (en) | Correlated Double Sampling Device | |
US5398060A (en) | Multiplexed noise suppression signal recovery for multiphase readout of charge device arrays | |
JPH0965211A (en) | Correlated double sampling circuit | |
US5299032A (en) | Image pick up apparatus | |
JP3570301B2 (en) | Video signal processing circuit | |
JPH04184509A (en) | Sample and hold circuit | |
JP2805984B2 (en) | Charge coupled device signal processing device | |
JP2004032212A (en) | Imaging device | |
JP3306716B2 (en) | Signal processing method of solid-state image sensor output | |
JP3433518B2 (en) | Readout circuit | |
JPH11177887A (en) | Solid state image pickup device | |
JP3967906B2 (en) | Correlated double sampling circuit and amplification type solid-state imaging device using the same | |
JP2924155B2 (en) | Solid-state imaging device and solid-state imaging device output signal processing method | |
JP2522068B2 (en) | Signal processing device for charge-coupled device | |
JPH07322154A (en) | Image pickup device | |
JPS63232765A (en) | Image pickup device | |
JPH099149A (en) | Ccd image pickup signal processing circuit | |
JP2798693B2 (en) | Solid-state imaging device | |
JP2890736B2 (en) | Image signal processing circuit | |
JPH08317290A (en) | Camera device | |
JPS63179690A (en) | Solid-state image pickup device | |
JPH0370277A (en) | Solid-state image pickup element | |
JPH0451787A (en) | Ccd delay difference noise elimination circuit | |
JPH0777951A (en) | Device for synchronizing pixel | |
JP2000092393A (en) | Noise elimination circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050419 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050525 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060606 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060628 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090707 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090707 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090707 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100707 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |