JPH0964020A - Formation method for trench - Google Patents
Formation method for trenchInfo
- Publication number
- JPH0964020A JPH0964020A JP7236217A JP23621795A JPH0964020A JP H0964020 A JPH0964020 A JP H0964020A JP 7236217 A JP7236217 A JP 7236217A JP 23621795 A JP23621795 A JP 23621795A JP H0964020 A JPH0964020 A JP H0964020A
- Authority
- JP
- Japan
- Prior art keywords
- film
- trench
- forming
- photoresist
- polymer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体装置の製造
に際して素子分離領域や容量素子等を形成するためのト
レンチの形成方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a trench for forming an element isolation region, a capacitive element, etc. in manufacturing a semiconductor device.
【０００２】[0002]
【従来の技術】Ｓｉ基板をエッチングしてトレンチを形
成するに際して、以前は、Ｓｉ基板上にＳｉＯ2 膜及び
フォトレジストを順次に形成し、形成すべきトレンチの
反転パターンに加工したフォトレジストをマスクにして
ＳｉＯ2 膜をエッチングし、フォトレジストを除去した
後、ＳｉＯ2 膜をマスクにしてＳｉ基板をエッチングし
ていた。2. Description of the Related Art Before etching a Si substrate to form a trench, a SiO 2 film and a photoresist were sequentially formed on the Si substrate and a photoresist processed into an inverted pattern of the trench to be formed was used as a mask. Then, the SiO 2 film was etched to remove the photoresist, and then the Si substrate was etched using the SiO 2 film as a mask.
【０００３】しかし、この方法では、例えば表面が平坦
な素子分離領域を形成するために、トレンチを形成した
後にＳｉＯ2 膜を堆積させてトレンチを埋め、このＳｉ
Ｏ2膜に化学的機械的研磨を施して表面を平坦化しよう
としても、Ｓｉ基板上に形成されているのがトレンチを
埋めているのと同じＳｉＯ2 膜であるので、Ｓｉ基板上
のＳｉＯ2 膜が化学的機械的研磨のストッパにはなら
ず、Ｓｉ基板の表面もエッチングされる可能性があっ
た。However, in this method, for example, in order to form a device isolation region having a flat surface, a SiO 2 film is deposited after the trench is formed and the trench is filled, and this Si is formed.
Even if chemical mechanical polishing is applied to the O 2 film to flatten the surface, the SiO 2 film formed on the Si substrate is the same as that filling the trench, so that the SiO 2 film on the Si substrate is formed. The two films did not serve as a stopper for chemical mechanical polishing, and the surface of the Si substrate could be etched.
【０００４】そこで、化学的機械的研磨を施す際のスト
ッパを考慮したトレンチの形成方法が提案されており、
図３、４がその一従来例を示している。この一従来例で
は、図３（ａ）に示す様に、Ｓｉ基板１１上に緩衝用及
び密着用のＳｉＯ2 膜１２とＳｉ3 Ｎ4 膜１３と多結晶
Ｓｉ膜１４とを順次に形成し、形成すべきトレンチの反
転パターンにフォトレジスト１５を多結晶Ｓｉ膜１４上
で加工する。Therefore, there has been proposed a method of forming a trench in consideration of a stopper when performing chemical mechanical polishing,
3 and 4 show one conventional example. In this conventional example, as shown in FIG. 3A, a buffering and adhering SiO 2 film 12, a Si 3 N 4 film 13 and a polycrystalline Si film 14 are sequentially formed on a Si substrate 11. Then, the photoresist 15 is processed on the polycrystalline Si film 14 to have a reverse pattern of the trench to be formed.
【０００５】次に、図３（ｂ）に示す様に、フォトレジ
スト１５をマスクにして多結晶Ｓｉ膜１４をエッチング
し、更に、図３（ｃ）に示す様に、フォトレジスト１５
及び多結晶Ｓｉ膜１４をマスクにしてＳｉ3 Ｎ4 膜１３
及びＳｉＯ2 膜１２をエッチングして、形成すべきトレ
ンチのパターンの開口１６を形成する。Next, as shown in FIG. 3B, the polycrystalline Si film 14 is etched using the photoresist 15 as a mask, and further, as shown in FIG. 3C, the photoresist 15 is etched.
And the Si 3 N 4 film 13 using the polycrystalline Si film 14 as a mask
Then, the SiO 2 film 12 is etched to form an opening 16 having a pattern of a trench to be formed.
【０００６】次に、図４（ａ）に示す様に、フォトレジ
スト１５、多結晶Ｓｉ膜１４及びＳｉ3 Ｎ4 膜１３をマ
スクにしてＳｉ基板１１をエッチングしてトレンチ１７
を形成し、その後、図４（ｂ）に示す様に、灰化によっ
てフォトレジスト１５を除去する。Next, as shown in FIG. 4A, the Si substrate 11 is etched by using the photoresist 15, the polycrystalline Si film 14 and the Si 3 N 4 film 13 as a mask, and the trench 17 is formed.
And then the photoresist 15 is removed by ashing as shown in FIG.
【０００７】以上の様な一従来例では、トレンチ１７を
形成した後にこのトレンチ１７を埋めるために堆積させ
たＳｉＯ2 膜（図示せず）に対する化学的機械的研磨に
際して、多結晶Ｓｉ膜１４がストッパになり、また、多
結晶Ｓｉ膜１４の膜厚の不均一性のために多結晶Ｓｉ膜
１４の膜厚が薄い部分ではＳｉ3 Ｎ4 膜１３もストッパ
になるので、Ｓｉ基板１１の表面がエッチングされるこ
とはない。In one conventional example as described above, the polycrystalline Si film 14 is not removed during the chemical mechanical polishing of the SiO 2 film (not shown) deposited to fill the trench 17 after the trench 17 is formed. The surface of the Si substrate 11 serves as a stopper, and the Si 3 N 4 film 13 also serves as a stopper in a portion where the thickness of the polycrystalline Si film 14 is thin due to the nonuniformity of the thickness of the polycrystalline Si film 14. Are never etched.
【０００８】[0008]
【発明が解決しようとする課題】ところが、上述の一従
来例では、図３（ｃ）の工程におけるＳｉ3 Ｎ4 膜１３
及びＳｉＯ2 膜１２のエッチングに際してはフルオロカ
ーボンガスが用いられるので、開口１６の側壁にフルオ
ロカーボンポリマー１８が付着する。However, in the above-mentioned conventional example, the Si 3 N 4 film 13 in the step of FIG. 3C is used.
Since a fluorocarbon gas is used in etching the SiO 2 film 12 and the fluorocarbon polymer 18, the fluorocarbon polymer 18 adheres to the side wall of the opening 16.
【０００９】この結果、図４（ａ）に示した様に、トレ
ンチ１７を形成するためのエッチング時にフルオロカー
ボンポリマー１８もマスクになり、図４（ｂ）からも明
らかな様に、多結晶Ｓｉ膜１４及びＳｉ3 Ｎ4 膜１３を
設計寸法通りに加工していても、トレンチ１７に寸法変
換差が生じて、設計寸法に基づいて精密に加工された半
導体装置を製造することが困難であった。As a result, as shown in FIG. 4 (a), the fluorocarbon polymer 18 also serves as a mask during the etching for forming the trench 17, and as is clear from FIG. 4 (b), the polycrystalline Si film is formed. 14 and the Si 3 N 4 film 13 are processed according to the designed size, a dimensional conversion difference occurs in the trench 17, and it is difficult to manufacture a semiconductor device precisely processed based on the designed size. .
【００１０】なお、図３（ｃ）の工程で開口１６を形成
した後に灰化によってフォトレジスト１５を除去すれ
ば、フルオロカーボンポリマー１８も同時に除去され
る。しかし、この時点でフォトレジスト１５を除去して
多結晶Ｓｉ膜１４を露出させると、多結晶Ｓｉ膜１４と
Ｓｉ基板１１とのエッチング選択比が小さいので、図４
（ａ）の工程におけるトレンチ１７の形成時に多結晶Ｓ
ｉ膜１４もエッチングされて、後の化学的機械的研磨に
際して多結晶Ｓｉ膜１４がストッパにならない。If the photoresist 15 is removed by ashing after forming the opening 16 in the step of FIG. 3C, the fluorocarbon polymer 18 is also removed at the same time. However, if the photoresist 15 is removed at this point to expose the polycrystalline Si film 14, the etching selection ratio between the polycrystalline Si film 14 and the Si substrate 11 is small.
When the trench 17 is formed in the step (a), the polycrystalline S
The i film 14 is also etched so that the polycrystalline Si film 14 does not serve as a stopper during the subsequent chemical mechanical polishing.
【００１１】また、Ｓｉ3 Ｎ4 膜１３上に直接にフォト
レジスト１５を形成すれば、図３（ｃ）の工程で開口１
６を形成した後に灰化によってフォトレジスト１５を除
去しても、図４（ａ）の工程におけるトレンチ１７の形
成時にもＳｉ3 Ｎ4 膜１３はエッチングされにくい。し
かし、膜厚の厚いＳｉ3 Ｎ4 膜１３を形成するとＳｉ基
板１１に対する応力が大きくなるので、膜厚の厚いＳｉ
3 Ｎ4 膜１３を形成することができなくて、深いトレン
チ１７を形成することができない。If the photoresist 15 is formed directly on the Si 3 N 4 film 13, the opening 1 is formed in the step of FIG.
Even if the photoresist 15 is removed by ashing after forming 6, the Si 3 N 4 film 13 is not easily etched even when the trench 17 is formed in the step of FIG. However, when the thick Si 3 N 4 film 13 is formed, the stress on the Si substrate 11 increases, so that the thick Si 3
Since the 3 N 4 film 13 cannot be formed, the deep trench 17 cannot be formed.
【００１２】[0012]
【課題を解決するための手段】請求項１のトレンチの形
成方法は、半導体基板上にマスク層を形成する工程と、
形成すべきトレンチのパターンの開口を前記マスク層に
形成する工程と、前記開口の形成によってこの開口の側
壁に付着したポリマーを除去する工程と、前記ポリマー
を除去した前記マスク層をマスクにして前記半導体基板
をエッチングして前記トレンチを形成する工程とを具備
することを特徴としている。A method for forming a trench according to claim 1 comprises a step of forming a mask layer on a semiconductor substrate,
Forming an opening of a pattern of a trench to be formed in the mask layer; removing a polymer attached to a sidewall of the opening by forming the opening; and using the mask layer from which the polymer is removed as a mask, And a step of etching the semiconductor substrate to form the trench.
【００１３】請求項２のトレンチの形成方法は、請求項
１のトレンチの形成方法において、前記半導体基板とし
てＳｉ基板を用い、前記マスク層に少なくともＳｉ3 Ｎ
4 膜を含ませることを特徴としている。A method for forming a trench according to a second aspect is the method for forming a trench according to the first aspect, wherein a Si substrate is used as the semiconductor substrate and at least Si 3 N is used as the mask layer.
It is characterized by including 4 membranes.
【００１４】請求項３のトレンチの形成方法は、請求項
２のトレンチの形成方法において、前記マスク層として
前記Ｓｉ3 Ｎ4 膜のみから成る単層膜を用いることを特
徴としている。A method of forming a trench according to a third aspect is characterized in that, in the method of forming a trench according to the second aspect, a single layer film made of only the Si 3 N 4 film is used as the mask layer.
【００１５】請求項４のトレンチの形成方法は、請求項
２のトレンチの形成方法において、前記マスク層として
前記Ｓｉ3 Ｎ4 膜とこのＳｉ3 Ｎ4 膜上のフォトレジス
トとから成る積層膜を用いることを特徴としている。A method for forming a trench according to a fourth aspect is the method for forming a trench according to the second aspect, wherein a laminated film including the Si 3 N 4 film and a photoresist on the Si 3 N 4 film is used as the mask layer. It is characterized by using.
【００１６】請求項５のトレンチの形成方法は、請求項
２のトレンチの形成方法において、前記マスク層として
前記Ｓｉ3 Ｎ4 膜とこのＳｉ3 Ｎ4 膜上の多結晶Ｓｉ膜
とこの多結晶Ｓｉ膜上のフォトレジストとから成る積層
膜を用いることを特徴としている。A method for forming a trench according to a fifth aspect is the method for forming a trench according to the second aspect, wherein the Si 3 N 4 film as the mask layer, a polycrystalline Si film on the Si 3 N 4 film and the polycrystalline film are formed. A feature is that a laminated film made of a photoresist on a Si film is used.
【００１７】請求項６のトレンチの形成方法は、請求項
１のトレンチの形成方法において、酸素プラズマによっ
て前記ポリマーを除去することを特徴としている。A method for forming a trench according to claim 6 is the method for forming a trench according to claim 1, characterized in that the polymer is removed by oxygen plasma.
【００１８】請求項７のトレンチの形成方法は、請求項
４のトレンチの形成方法において、前記フォトレジスト
を残存させつつ、酸素プラズマによって前記ポリマーを
除去することを特徴としている。A method for forming a trench according to claim 7 is the method for forming a trench according to claim 4, characterized in that the polymer is removed by oxygen plasma while leaving the photoresist.
【００１９】請求項８のトレンチの形成方法は、請求項
５のトレンチの形成方法において、前記フォトレジスト
を残存させつつ、酸素プラズマによって前記ポリマーを
除去することを特徴としている。The method for forming a trench according to claim 8 is the method for forming a trench according to claim 5, characterized in that the polymer is removed by oxygen plasma while leaving the photoresist.
【００２０】本発明によるトレンチの形成方法では、マ
スク層に開口を形成することによってその開口の側壁に
付着したポリマーを除去し、ポリマーを除去したマスク
層をマスクにして半導体基板をエッチングしてトレンチ
を形成しているので、マスク層の開口の側壁に付着した
ポリマーがトレンチ形成用のエッチング時にマスクにな
らない。In the method of forming a trench according to the present invention, the polymer adhering to the side wall of the opening is removed by forming an opening in the mask layer, and the semiconductor substrate is etched using the mask layer from which the polymer has been removed as a mask to form the trench. Therefore, the polymer attached to the sidewall of the opening of the mask layer does not serve as a mask during etching for forming the trench.
【００２１】また、酸素プラズマによってポリマーを除
去すれば、酸素プラズマはフォトレジストの除去にも用
いられるので、ポリマーの除去のために新たな装置を用
いる必要がない。また、マスク層にフォトレジストを含
ませている場合は、ポリマーを除去してもフォトレジス
トは残存させているので、トレンチ形成用のエッチング
時にフォトレジストもマスクとして機能する。Further, if the polymer is removed by oxygen plasma, the oxygen plasma is also used for removing the photoresist, so that it is not necessary to use a new device for removing the polymer. When the mask layer contains photoresist, the photoresist remains even after the polymer is removed, so that the photoresist also functions as a mask during etching for forming the trench.
【００２２】[0022]
【発明の実施の形態】以下、本発明の第１及び第２具体
例を、図１、２を参照しながら説明する。図１、２が、
第１具体例を示している。この第１具体例では、図１
（ａ）に示す様に、Ｓｉ基板２１上に、膜厚が５ｎｍで
あり緩衝用及び密着用であるＳｉＯ2 膜２２と膜厚が１
００ｎｍであるＳｉ3 Ｎ4 膜２３と膜厚が２００ｎｍで
ある多結晶Ｓｉ膜２４とを、減圧ＣＶＤ装置で順次に形
成する。BEST MODE FOR CARRYING OUT THE INVENTION First and second specific examples of the present invention will be described below with reference to FIGS. 1 and 2
The 1st example is shown. In this first specific example, FIG.
As shown in (a), the SiO 2 film 22 having a film thickness of 5 nm and having a film thickness of 1 nm is provided on the Si substrate 21 for buffering and adhesion.
The Si 3 N 4 film 23 having a thickness of 00 nm and the polycrystalline Si film 24 having a thickness of 200 nm are sequentially formed by a low pressure CVD apparatus.
【００２３】そして、化学増幅型のフォトレジスト２５
を多結晶Ｓｉ膜２４上に塗布し、エキシマレーザー縮小
投影露光装置による露光及びその後の現像によって、形
成すべきトレンチの反転パターンにフォトレジスト２５
を加工する。Then, the chemically amplified photoresist 25 is used.
Is applied on the polycrystalline Si film 24, and the photoresist 25 is applied to the inversion pattern of the trench to be formed by exposure by the excimer laser reduction projection exposure apparatus and subsequent development.
To process.
【００２４】次に、図１（ｂ）に示す様に、フォトレジ
スト２５をマスクにして、ＥＣＲ型エッチング装置によ
って、多結晶Ｓｉ膜２４の表面の自然酸化膜（図示せ
ず）及び多結晶Ｓｉ膜２４を下記の条件でエッチングす
る。Next, as shown in FIG. 1B, a natural oxide film (not shown) on the surface of the polycrystalline Si film 24 and the polycrystalline Si film 24 are formed by an ECR type etching apparatus using the photoresist 25 as a mask. The film 24 is etched under the following conditions.
【００２５】 自然酸化膜のエッチング条件 Ｃｌ2 ／Ｏ2 ７５／２ｍｌ／分 マイクロ波フィラメント電流 ２５０ｍＡ（２．４５ＧＨｚ） 圧力 ０．４Ｐａ 高周波電力 ８０Ｗ（８００ｋＨｚ） 磁場 ８７．５ｍＴ（８７５Ｇ） エッチング時間 １０秒Etching conditions for natural oxide film Cl 2 / O 2 75/2 ml / min Microwave filament current 250 mA (2.45 GHz) Pressure 0.4 Pa High frequency power 80 W (800 kHz) Magnetic field 87.5 mT (875 G) Etching time 10 seconds
【００２６】 多結晶Ｓｉ膜２４のエッチング条件 Ｃｌ2 ／Ｏ2 ７５／４ｍｌ／分 マイクロ波フィラメント電流 ２５０ｍＡ（２．４５ＧＨｚ） 圧力 ０．４Ｐａ 高周波電力 ６０Ｗ（８００ｋＨｚ） 磁場強度 ８７．５ｍＴ（８７５Ｇ） エッチング時間 ７０秒Etching conditions for the polycrystalline Si film 24 Cl 2 / O 2 75/4 ml / min Microwave filament current 250 mA (2.45 GHz) Pressure 0.4 Pa High frequency power 60 W (800 kHz) Magnetic field strength 87.5 mT (875 G) Etching Time 70 seconds
【００２７】次に、図１（ｃ）に示す様に、フォトレジ
スト２５及び多結晶Ｓｉ膜２４をマスクにして、マグネ
トロン型エッチング装置によって、Ｓｉ3 Ｎ4 膜２３及
びＳｉＯ2 膜２２を下記の条件でエッチングして、形成
すべきトレンチのパターンの開口２６を形成する。Next, as shown in FIG. 1C, the Si 3 N 4 film 23 and the SiO 2 film 22 are removed as follows by using a magnetron type etching device with the photoresist 25 and the polycrystalline Si film 24 as a mask. The etching is performed under the conditions to form the opening 26 having the pattern of the trench to be formed.
【００２８】 Ｓｉ3 Ｎ4 膜２３及びＳｉＯ2 膜２２のエッチング条件 Ｃ4 Ｆ8 ／Ｏ2 ／Ａｒ ５／４／１００ｍｌ／分 圧力 ２．７Ｐａ 高周波電力 ４００Ｗ（１３．５６ＭＨｚ） 磁場強度 １２ｍＴ（１２０Ｇ） エッチング時間 １５０秒Etching conditions for the Si 3 N 4 film 23 and the SiO 2 film 22 C 4 F 8 / O 2 / Ar 5/4/100 ml / min Pressure 2.7 Pa High frequency power 400 W (13.56 MHz) Magnetic field strength 12 mT (120 G ) Etching time 150 seconds
【００２９】この第１具体例でも、図１（ｃ）に示す様
に、Ｓｉ3 Ｎ4 膜２３及びＳｉＯ2膜２２のエッチング
によって、開口２６の側壁にフルオロカーボンポリマー
２８が付着する。そこで、この第１具体例では、その
後、灰化装置による下記の条件の酸素プラズマ処理を行
って、図２（ａ）に示す様に、フォトレジスト２５を残
存させつつ、フルオロカーボンポリマー２８を除去するAlso in this first example, as shown in FIG. 1C, the fluorocarbon polymer 28 is attached to the side wall of the opening 26 by etching the Si 3 N 4 film 23 and the SiO 2 film 22. Therefore, in this first specific example, thereafter, an oxygen plasma treatment is performed by an ashing device under the following conditions to remove the fluorocarbon polymer 28 while leaving the photoresist 25 as shown in FIG. 2A.
【００３０】 フルオロカーボンポリマー２８の除去条件 Ｏ2 ２ｌ／分 圧力 ２５０Ｐａ 基板加熱温度 １２０℃ マイクロ波電力 ８００Ｗ（２．４５ＧＨｚ） 灰化時間 ５秒Conditions for removing fluorocarbon polymer 28 O 2 2 l / min Pressure 250 Pa Substrate heating temperature 120 ° C. Microwave power 800 W (2.45 GHz) Ashing time 5 seconds
【００３１】次に、図２（ｂ）に示す様に、フォトレジ
スト２５、多結晶Ｓｉ膜２４及びＳｉ3 Ｎ4 膜２３をマ
スクにして、ＥＣＲ型エッチング装置によって、Ｓｉ基
板２１の表面の自然酸化膜（図示せず）及びＳｉ基板２
１を下記の条件でエッチングしてトレンチ２７を形成す
る。その後、図２（ｃ）に示す様に、灰化装置でフォト
レジスト２５を除去する。Next, as shown in FIG. 2 (b), the photoresist 25, the polycrystalline Si film 24 and the Si 3 N 4 film 23 are used as a mask, and the surface of the Si substrate 21 is naturally etched by an ECR type etching apparatus. Oxide film (not shown) and Si substrate 2
1 is etched under the following conditions to form a trench 27. After that, as shown in FIG. 2C, the photoresist 25 is removed by an ashing device.
【００３２】 自然酸化膜のエッチング条件 Ｃｌ2 ／Ｏ2 ７５／２ｍｌ／分 マイクロ波フィラメント電流 ２５０ｍＡ（２．４５ＧＨｚ） 圧力 ０．４Ｐａ 高周波電力 ７０Ｗ（８００ｋＨｚ） 磁場 ８７．５ｍＴ（８７５Ｇ） エッチング時間 ５秒Etching conditions for natural oxide film Cl 2 / O 2 75/2 ml / min Microwave filament current 250 mA (2.45 GHz) Pressure 0.4 Pa High frequency power 70 W (800 kHz) Magnetic field 87.5 mT (875 G) Etching time 5 seconds
【００３３】 Ｓｉ基板２１のエッチング条件 ＨＢｒ／Ｏ2 １２０／２ｍｌ／分 マイクロ波フィラメント電流 ２５０ｍＡ（２．４５ＧＨｚ） 圧力 ０．５Ｐａ 高周波電力 ７０Ｗ（８００ｋＨｚ） 磁場強度 ８７．５ｍＴ（８７５Ｇ） エッチング時間 １２０秒Etching conditions of Si substrate 21 HBr / O 2 120/2 ml / min Microwave filament current 250 mA (2.45 GHz) Pressure 0.5 Pa High frequency power 70 W (800 kHz) Magnetic field strength 87.5 mT (875 G) Etching time 120 seconds
【００３４】次に、第２具体例を説明する。この第２具
体例では、Ｓｉ基板２１を設置する電極に静電吸着装置
を搭載しているエッチング装置によって、下記の条件
で、Ｓｉ3 Ｎ4 膜２３及びＳｉＯ2 膜２２をエッチング
した後、静電吸着装置の残留電荷を除電するための除電
プラズマとして酸素プラズマを用いて残留電荷の除去と
フルオロカーボンポリマー２８の除去とを同時に行う。
これら以外の工程は、既述の第１具体例と同じである。Next, a second specific example will be described. In the second specific example, the Si 3 N 4 film 23 and the SiO 2 film 22 are etched under the following conditions by an etching device in which an electrostatic attraction device is mounted on the electrode on which the Si substrate 21 is installed, and then the Oxygen plasma is used as the static elimination plasma for eliminating the residual charges of the electroadsorption device, and the residual charges and the fluorocarbon polymer 28 are removed at the same time.
The steps other than these are the same as those of the above-described first specific example.
【００３５】 Ｓｉ3 Ｎ4 膜２３及びＳｉＯ2 膜２２のエッチング条件 Ｃ4 Ｆ8 ／Ｏ2 ／Ａｒ ５／４／１００ｍｌ／分 圧力 ２．７Ｐａ 高周波電力 ４００Ｗ（１３．５６ＭＨｚ） 磁場強度 １２ｍＴ（１２０Ｇ） エッチング時間 １５０秒 静電吸着電圧 −１０００ＶEtching conditions for the Si 3 N 4 film 23 and the SiO 2 film 22 C 4 F 8 / O 2 / Ar 5/4/100 ml / min Pressure 2.7 Pa High frequency power 400 W (13.56 MHz) Magnetic field strength 12 mT (120 G ) Etching time 150 seconds Electrostatic adsorption voltage -1000V
【００３６】 残留電荷及びフルオロカーボンポリマー２８の除去条件 Ｏ2 １００ｍｌ／分 圧力 ２．７Ｐａ 高周波電力 ３００Ｗ 磁場強度 １２ｍＴ（１２０Ｇ） 処理時間 ２０秒 静電吸着電圧 オフRemoval Conditions of Residual Charge and Fluorocarbon Polymer 28 O 2 100 ml / min Pressure 2.7 Pa High frequency power 300 W Magnetic field strength 12 mT (120 G) Treatment time 20 seconds Electrostatic adsorption voltage off
【００３７】なお、以上の第１及び第２具体例では、ト
レンチ２７を形成するためのマスク層として、Ｓｉ3 Ｎ
4 膜２３、多結晶Ｓｉ膜２４及びフォトレジスト２５の
３層膜を用いたが、Ｓｉ3 Ｎ4 膜２３及びフォトレジス
ト２５の２層膜や、Ｓｉ3 Ｎ4 膜２３のみの単層膜を用
いることもできる。In the above first and second specific examples, Si 3 N is used as the mask layer for forming the trench 27.
Although the three-layer film of the 4 film 23, the polycrystalline Si film 24 and the photoresist 25 is used, a two-layer film of the Si 3 N 4 film 23 and the photoresist 25 or a single layer film of only the Si 3 N 4 film 23 is used. It can also be used.
【００３８】[0038]
【発明の効果】本発明によるトレンチの形成方法では、
マスク層の開口の側壁に付着したポリマーがトレンチ形
成用のエッチング時にマスクにならないので、寸法変換
差が抑制されたトレンチを形成することができて、設計
寸法に基づいて精密に加工された半導体装置を製造する
ことができる。According to the method of forming a trench of the present invention,
Since the polymer attached to the side wall of the opening of the mask layer does not serve as a mask during the etching for forming the trench, it is possible to form a trench in which the dimensional conversion difference is suppressed, and the semiconductor device is precisely processed based on the design dimension. Can be manufactured.
【００３９】また、酸素プラズマによってポリマーを除
去すれば、ポリマーの除去のために新たな装置を用いる
必要がないので、コストを増大させることなく、寸法変
換差が抑制されたトレンチを形成することができる。ま
た、マスク層にフォトレジストを含ませている場合は、
トレンチ形成用のエッチング時にフォトレジストもマス
クとして機能するので、深いトレンチを形成することが
できる。Further, if the polymer is removed by oxygen plasma, it is not necessary to use a new device for removing the polymer, so that it is possible to form a trench in which the dimensional conversion difference is suppressed without increasing the cost. it can. If the mask layer contains photoresist,
Since the photoresist also functions as a mask during etching for forming the trench, a deep trench can be formed.
【図１】本発明の第１具体例の前半を工程順に示す側断
面図である。FIG. 1 is a side sectional view showing a first half of a first embodiment of the present invention in process order.
【図２】第１具体例の後半を工程順に示す側断面図であ
る。FIG. 2 is a side sectional view showing the latter half of the first specific example in the order of steps.
【図３】本発明の一従来例の前半を工程順に示す側断面
図である。FIG. 3 is a side sectional view showing the first half of a conventional example of the present invention in process order.
【図４】一従来例の後半を工程順に示す側断面図であ
る。FIG. 4 is a side sectional view showing the latter half of a conventional example in the order of steps.
２３ Ｓｉ3 Ｎ4 膜 ２４ 多結晶Ｓｉ膜 ２５ フォトレジスト ２６ 開口 ２７ トレンチ ２８ フルオロカーボンポリマー23 Si 3 N 4 Film 24 Polycrystalline Si Film 25 Photoresist 26 Opening 27 Trench 28 Fluorocarbon Polymer
Claims (8)
と、 形成すべきトレンチのパターンの開口を前記マスク層に
形成する工程と、 前記開口の形成によってこの開口の側壁に付着したポリ
マーを除去する工程と、 前記ポリマーを除去した前記マスク層をマスクにして前
記半導体基板をエッチングして前記トレンチを形成する
工程とを具備することを特徴とするトレンチの形成方
法。1. A step of forming a mask layer on a semiconductor substrate, a step of forming an opening of a pattern of a trench to be formed in the mask layer, and a step of forming the opening to remove a polymer attached to a side wall of the opening. And a step of forming the trench by etching the semiconductor substrate using the mask layer from which the polymer has been removed as a mask.
を特徴とする請求項１記載のトレンチの形成方法。2. The method for forming a trench according to claim 1, wherein a Si substrate is used as the semiconductor substrate, and the mask layer contains at least a Si 3 N 4 film.
みから成る単層膜を用いることを特徴とする請求項２記
載のトレンチの形成方法。3. The method of forming a trench according to claim 2, wherein a single layer film made of only the Si 3 N 4 film is used as the mask layer.
このＳｉ3 Ｎ4 膜上のフォトレジストとから成る積層膜
を用いることを特徴とする請求項２記載のトレンチの形
成方法。Wherein said the Si 3 N 4 film and the Si 3 N 4 forming a trench method according to claim 2, characterized by using a laminated film composed of the photoresist on the film as the mask layer.
このＳｉ3 Ｎ4 膜上の多結晶Ｓｉ膜とこの多結晶Ｓｉ膜
上のフォトレジストとから成る積層膜を用いることを特
徴とする請求項２記載のトレンチの形成方法。5. A laminated film comprising the Si 3 N 4 film, a polycrystalline Si film on the Si 3 N 4 film, and a photoresist on the polycrystalline Si film is used as the mask layer. The method for forming a trench according to claim 2.
去することを特徴とする請求項１記載のトレンチの形成
方法。6. The method for forming a trench according to claim 1, wherein the polymer is removed by oxygen plasma.
素プラズマによって前記ポリマーを除去することを特徴
とする請求項４記載のトレンチの形成方法。7. The method of forming a trench according to claim 4, wherein the polymer is removed by oxygen plasma while leaving the photoresist.
素プラズマによって前記ポリマーを除去することを特徴
とする請求項５記載のトレンチの形成方法。8. The method for forming a trench according to claim 5, wherein the polymer is removed by oxygen plasma while leaving the photoresist.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23621795A JP3397275B2 (en) | 1995-08-22 | 1995-08-22 | Method of forming trench |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23621795A JP3397275B2 (en) | 1995-08-22 | 1995-08-22 | Method of forming trench |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0964020A true JPH0964020A (en) | 1997-03-07 |
| JP3397275B2 JP3397275B2 (en) | 2003-04-14 |
Family
ID=16997522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23621795A Expired - Fee Related JP3397275B2 (en) | 1995-08-22 | 1995-08-22 | Method of forming trench |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3397275B2 (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100358130B1 (en) * | 1999-12-24 | 2002-10-25 | 주식회사 하이닉스반도체 | A method for forming trench isolation for releasing stress concentration in bottom side of trench |
| JP2008218999A (en) * | 2007-02-08 | 2008-09-18 | Nec Electronics Corp | Method of manufacturing semiconductor device |
| JP2008227360A (en) * | 2007-03-15 | 2008-09-25 | Elpida Memory Inc | Method for manufacturing semiconductor device |
| US7795151B2 (en) | 2006-01-31 | 2010-09-14 | Samsung Electronics Co., Ltd. | Methods of forming a trench having side surfaces including a uniform slope |
| JP2015170763A (en) * | 2014-03-07 | 2015-09-28 | ルネサスエレクトロニクス株式会社 | Semiconductor device manufacturing method |
| CN112928070A (en) * | 2021-03-19 | 2021-06-08 | 长鑫存储技术有限公司 | Memory manufacturing method and memory |
-
1995
- 1995-08-22 JP JP23621795A patent/JP3397275B2/en not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100358130B1 (en) * | 1999-12-24 | 2002-10-25 | 주식회사 하이닉스반도체 | A method for forming trench isolation for releasing stress concentration in bottom side of trench |
| US7795151B2 (en) | 2006-01-31 | 2010-09-14 | Samsung Electronics Co., Ltd. | Methods of forming a trench having side surfaces including a uniform slope |
| JP2008218999A (en) * | 2007-02-08 | 2008-09-18 | Nec Electronics Corp | Method of manufacturing semiconductor device |
| JP2008227360A (en) * | 2007-03-15 | 2008-09-25 | Elpida Memory Inc | Method for manufacturing semiconductor device |
| JP2015170763A (en) * | 2014-03-07 | 2015-09-28 | ルネサスエレクトロニクス株式会社 | Semiconductor device manufacturing method |
| CN112928070A (en) * | 2021-03-19 | 2021-06-08 | 长鑫存储技术有限公司 | Memory manufacturing method and memory |
| CN112928070B (en) * | 2021-03-19 | 2023-06-06 | 长鑫存储技术有限公司 | Memory manufacturing method and memory |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3397275B2 (en) | 2003-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100870616B1 (en) | Methods of Forming Trench Isolation Regions | |
| KR20010029859A (en) | Method of manufacturing a semiconductor device | |
| JPH0580148B2 (en) | ||
| JPH10303290A (en) | Component isolating method of semiconductor device | |
| JPH0964020A (en) | Formation method for trench | |
| JP3993820B2 (en) | Method for forming element isolation film of semiconductor element | |
| US6140206A (en) | Method to form shallow trench isolation structures | |
| JPH1083986A (en) | Manufacturing method of semiconductor wafer and semiconductor device | |
| JP2002373935A (en) | Trench element separation method | |
| JPH11243080A (en) | Etching method of semiconductor substrate | |
| JPH04106954A (en) | Manufacture of semiconductor device using liquid phase cvd method | |
| US6352908B1 (en) | Method for reducing nitride residue in a LOCOS isolation area | |
| US6245643B1 (en) | Method of removing polysilicon residual in a LOCOS isolation process using an etching selectivity solution | |
| JPH0982794A (en) | Trench isolation formation method | |
| KR100617073B1 (en) | Method for Fabricating of Semiconductor Device | |
| JP2002026020A (en) | Method of manufacturing semiconductor device | |
| JPH09266247A (en) | Manufacture of semiconductor device | |
| KR100239425B1 (en) | Manufacturing process of transistor | |
| JPH03125427A (en) | Manufacture of semiconductor device | |
| KR960002742A (en) | Manufacturing method of semiconductor device | |
| JPH0621050A (en) | Manufacture of semiconductor device | |
| JPH10335447A (en) | Manufacture of dielectric isolation substrate | |
| JPH11163119A (en) | Manufacture of semiconductor device | |
| JP2000031259A (en) | Fabrication of semiconductor device | |
| JPH0485823A (en) | Manufacture of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |