JPH04106954A - Manufacture of semiconductor device using liquid phase cvd method - Google Patents

Manufacture of semiconductor device using liquid phase cvd method

Info

Publication number
JPH04106954A
JPH04106954A JP22367890A JP22367890A JPH04106954A JP H04106954 A JPH04106954 A JP H04106954A JP 22367890 A JP22367890 A JP 22367890A JP 22367890 A JP22367890 A JP 22367890A JP H04106954 A JPH04106954 A JP H04106954A
Authority
JP
Japan
Prior art keywords
liquid phase
reactive species
substrate
groove
dummy layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22367890A
Other languages
Japanese (ja)
Inventor
Junichi Sato
淳一 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP22367890A priority Critical patent/JPH04106954A/en
Publication of JPH04106954A publication Critical patent/JPH04106954A/en
Pending legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

PURPOSE:To prevent a corner part of a substrate from being exposed, by providing a dummy layer which has a low wettability for a reactive species of a liquid phase state, and by performing an embedment. CONSTITUTION:On a semiconductor substrate 1, a film is formed using the material to form a dummy layer, and therein, a trench 2 is formed. Thereby, the dummy layer 4, which has a low wettability for a reactive species of a liquid phase state, is provided on the periphery of a opening 21 of the trench 2. Then, the reactive species is embedded into the trench 2, in the liquid phase state, and is defined as an embedded part 3. Thereafter, the dummy layer 4 is removed by etching, and a embedment structure is obtained. In this case, the embedment is formed, somewhat protruding from the top face of the substrate 1, and therefore, the corner part of the substrate 1 can be prevented from being exposed.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、液相CVD法を用いた半導体装置の製造方法
に関する。本発明は、例えば、半導体装置の微細なトレ
ンチアイソレーソヨン形成技術として利用することがで
きる。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method of manufacturing a semiconductor device using a liquid phase CVD method. The present invention can be used, for example, as a technique for forming fine trench isolation for semiconductor devices.

〔発明の概要〕[Summary of the invention]

本出願の請求項1の発明は、半導体基板に形成した溝を
反応種を液相状態にして埋め込む際に、該溝の開口の周
囲には該液相状態の反応種に対してぬれ性の低いダミー
層を設けておき、埋め込み後膣ダミー層を除去すること
によって、少なくとも基板表面より上まで埋め込みが行
われるようにしたものである。
The invention of claim 1 of the present application provides that when a groove formed in a semiconductor substrate is filled with a reactive species in a liquid phase, the area around the opening of the groove is wettable with respect to the reactive species in a liquid phase. By providing a low dummy layer and removing the vaginal dummy layer after embedding, embedding is performed to at least above the substrate surface.

本出願の請求項2の発明は、半導体基板に形成した溝を
反応種を液相状態にして埋め込むとともに、該埋め込み
に引き続き、連続的に、反応種の余分に形成された部分
であるオーハーグ口ウス部をエッチハックすることによ
って、オーハーグロウ大部形成時の余裕を大きくし、か
つ該部分の除去と露結防止の加熱とを兼ねさせるように
したものである。
The invention of claim 2 of the present application embeds a reactive species in a liquid phase in a groove formed in a semiconductor substrate, and, following the embedding, continuously fills a groove formed in a semiconductor substrate with an Ohaag hole, which is a portion where an excess of the reactive species is formed. By etching and hacking the welt portion, the margin for forming the large portion of O-Her Glow is increased, and the portion is removed and heated to prevent condensation.

〔従来の技術] 従来より半導体装置製造の分野で、気相状態の反応種を
活性化することにより基体上に堆積を行わせ、これによ
り膜形成したり、溝の埋め込みなどを行うCVD法が知
られている。
[Prior Art] Conventionally, in the field of semiconductor device manufacturing, the CVD method has been used to deposit on a substrate by activating reactive species in the gas phase, thereby forming a film or filling trenches. Are known.

これに対し、反応種を液相状態にして、同様な堆積を行
わせる技術が提案されている。これを液相CVD法と呼
ぶ。反応種を液相にするのは、例えば堆積を行わせる雰
囲気圧力下において該反応種が液化する温度まで被堆積
基体を冷却することによって、これを達成できる。
In contrast, a technique has been proposed in which similar deposition is performed by bringing the reactive species into a liquid phase. This is called liquid phase CVD method. Placing the reactive species in a liquid phase can be accomplished, for example, by cooling the substrate on which the deposition is to occur to a temperature at which the reactive species liquefies under the atmospheric pressure at which the deposition occurs.

液相CVD技術については、例えば5i(CHい。Regarding liquid phase CVD technology, for example, 5i (CH).

(テトラメチルシラン。TMSと略称される)を反応種
として用いてSiO□堆積を行う技術が提案されている
(Extended Abstracts of th
e 19th Con−ference  on  5
olid  5tate  Devices  and
  Materials。
A technique for depositing SiO□ using tetramethylsilane (abbreviated as TMS) as a reactive species has been proposed (Extended Abstracts of th
e 19th Conference on 5
olid 5tate Devices and
Materials.

Tokyo、 1987.451−454頁の”Liq
uid Phase OxidationEmploy
ing  O^toms  Produced  by
  Microwave  Dis−charge a
nd 5i(CLL ”参照)。
Tokyo, 1987, pp. 451-454 “Liq
uid Phase Oxidation Employ
ing O^toms Produced by
Microwave Dis-charge a
nd 5i (see “CLL”).

液相CVDの作用は必ずしも明らかではないが、上記T
MSを用いて、例えばシリコン基板に形成した溝内にS
iO□膜を形成する場合、反応室内を1O−5Torr
以下に減圧し、基板を一23°C以下に冷却すると、T
MSは凝縮して液相状態になり溝底部から順次溜まって
行く。この状態で例えばマイクロ波を用いて励起した酸
素原子を雰囲気中に与えておくと、TMSは該酸素原子
と反応して、SiO□膜となる。この機構は必ずしも明
らかではなく、TMSは恐らくヘキサメチルジシロキサ
ン(Si (CH3) :+) zO等の中間体を経て
SiO□化するものと考えられるが、少なくとも液相状
態で酸化反応は進行するものと推定される。
Although the effect of liquid phase CVD is not necessarily clear, the above T
Using MS, for example, S is deposited in a trench formed in a silicon substrate.
When forming an iO□ film, the inside of the reaction chamber is set at 1O-5 Torr.
When the pressure is reduced to below and the substrate is cooled to below -23°C, T
The MS condenses into a liquid phase and gradually accumulates from the bottom of the groove. When oxygen atoms excited using, for example, microwaves are supplied to the atmosphere in this state, TMS reacts with the oxygen atoms to form a SiO□ film. This mechanism is not necessarily clear, and TMS is probably converted to SiO□ through an intermediate such as hexamethyldisiloxane (Si (CH3):+)zO, but the oxidation reaction proceeds at least in the liquid phase state. It is estimated that

一方、半導体装置製造の分野では、素子の微細化に伴い
、アイソレーション(素子間分離)を従来のLOGOS
にかえて、溝に素子分離用絶縁物を埋め込むトレンチア
イソレーンヨン、特にツヤロートレンチアイソレーショ
ンを実用化する動きがある。
On the other hand, in the field of semiconductor device manufacturing, with the miniaturization of elements, isolation (separation between elements) has been changed from conventional LOGOS.
Instead, there is a movement toward practical use of trench isolation, especially glossy trench isolation, in which element isolation insulators are buried in trenches.

カカるシャロートレンチアイソレーション構造形成に当
たっては、トレンチ(溝)の埋め込み技術がそのキープ
ロセスのひとつになる。これについて、本発明者は、バ
イアスECRCVD法を用いた種々の方法を提案してい
る。
Trench burying technology is one of the key processes in forming a resilient shallow trench isolation structure. Regarding this, the present inventor has proposed various methods using bias ECRCVD.

このトレンチ埋め込み技術に関し、上記した液相CVD
法が注目されている。素子の極微細化により、例えば6
4メガピントクラスのSRAM以陣の1例えば0.2μ
mルールのトレンチ埋め込みに対しては、バイアスEC
RCVD法でも対応し難く、これに対し、液相CVD法
であれば、反応種を液相にして埋め込むため、トレンチ
のアスペクト比が厳しくなっても埋め込みができるため
である。
Regarding this trench filling technology, the above-mentioned liquid phase CVD
The law is attracting attention. Due to the miniaturization of elements, for example, 6
For example, 0.2 μ of a 4 mega focus class SRAM.
For m-rule trench filling, bias EC
This is difficult to deal with even with the RCVD method; on the other hand, with the liquid phase CVD method, the reactive species is buried in a liquid phase, so even if the aspect ratio of the trench becomes severe, the trench can be buried.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上述のように、液相CVD法は、液体状態の反応種を溝
に埋め込んで反応を行わせるので、その原理的性質上、
微細でアスペクト比の大きい溝に対してもこれを良好に
埋め込むことができ、例えばトレンチアイソレーション
構造の形成などに有利に用いることができる。
As mentioned above, in the liquid phase CVD method, reactive species in a liquid state are embedded in the grooves to cause a reaction.
Even fine trenches with a large aspect ratio can be filled well, and can be advantageously used, for example, for forming trench isolation structures.

しかし、これを実用に供する場合、上記液相CVD法で
良好な埋め込みを実現するには、解決しなければならな
い具゛体的な問題点がいくつかある。
However, if this is to be put to practical use, there are some specific problems that must be solved in order to achieve good embedding using the liquid phase CVD method.

第1の問題点は、反応種のオーハーグロウス部の除去に
伴い、半導体基板のコーナ一部が露出してしまうという
ことである。即ち、溝を埋め込む場合、液相CVDでの
トレンチ埋め込み面内の均一性を確保するには、マージ
ンをみこんで、第3図に示すように、堆積する膜は溝2
の開口上面より余分に形成して、オーバーグロウス(O
νer growth)にせざるを得ない。マージンを
もたせないと、溝2が完全に埋め込まれない部分が生ず
るおそれがあるので、成る程度開口上面よりも余分に形
成しなければならないからである。マージンをみこんで
余分に形成したこのオーバーグロウス部を、第3図(a
)中、符号32で示す。同図中、1は基板、3は埋め込
まれた反応種から形成された埋め込み部である。
The first problem is that a part of the corner of the semiconductor substrate is exposed as the reactive species are removed from the overgrowth portion. That is, when filling a trench, in order to ensure uniformity within the trench filling surface using liquid phase CVD, the deposited film should be placed in the trench 2, including the margin, as shown in FIG.
overgrowth (O
νer growth). This is because if a margin is not provided, there may be a portion where the groove 2 is not completely filled in, so it is necessary to form the groove 2 as much as possible beyond the upper surface of the opening. This overgrowth part, which is formed in excess of the margin, is shown in Figure 3 (a).
) is indicated by the reference numeral 32. In the figure, 1 is a substrate, and 3 is a buried portion formed from buried reactive species.

上記オーハーグロウス部32は除去しなければならず、
一般にエッチハックが必要となる。このエッチバンクの
際、今度は該エッチバンクの均一性を確保するため、マ
ージンをみこんでオーツ\−工7チにせざるを得ない。
The above-mentioned Oha growth part 32 must be removed,
Etch hacking is generally required. At the time of this etch bank, in order to ensure the uniformity of the etch bank, the margin must be taken into account and the etch bank must be oat 7 inches.

マージンをとって余裕をもって完全にエツチング除去し
ないと、基板1の溝2以外の露出すべき部分にオーツ\
−グロウス部32が残り、これにより露出すべき部分ま
でおおわれてしまうおそれが出て来るからである。
If the etching is not completely removed with sufficient margin, oats will be present on the parts of the substrate 1 that should be exposed other than the grooves 2.
- This is because the growth portion 32 remains and there is a risk that the portion that should be exposed will be covered by this.

このようにオーハーエンチにすると、第3図(b)に示
す如く、基板1のコーナ一部10が出て来てしまう。よ
ってこれに伴い、ここにゲート酸化膜を形成した場合、
耐圧が劣化するなどの問題が生ずる。
When over-etching is performed in this manner, a part of the corner 10 of the substrate 1 comes out as shown in FIG. 3(b). Therefore, if a gate oxide film is formed here,
Problems such as deterioration of withstand voltage occur.

次に第2の問題点は、露結が生ずるおそれがあるという
ことである。即ち、液相CVDを行った材料をそのまま
大気中に取り出すと、表面の水分が露結するという問題
がある。一般に低温状態で液体CVDがなされるからで
ある。
The second problem is that dew condensation may occur. That is, if a material subjected to liquid phase CVD is directly taken out into the atmosphere, there is a problem in that moisture on the surface condenses. This is because liquid CVD is generally performed at low temperatures.

本発明の目的は液相CVD技術における上記したような
実用上の各種問題点を解決することにあり、本発明の第
1の目的は、上述した基板のコーナ一部が露出すること
を防ぎ、コーナ一部露出に伴う問題点を解決した、液相
CVD法を用いた半導体装置の製造方法を提供すること
であり、本発明の第2の目的は、液相CVDを行った後
大気中に取り出す際も、露結の問題を解決した、液相C
VD法を用いた半導体装置の製造方法を提供することで
ある。
The purpose of the present invention is to solve the above-mentioned various practical problems in liquid phase CVD technology, and the first purpose of the present invention is to prevent part of the corner of the substrate from being exposed as described above, It is an object of the present invention to provide a method for manufacturing a semiconductor device using a liquid phase CVD method that solves the problem associated with partial corner exposure. Liquid phase C solves the problem of dew condensation even when taken out.
An object of the present invention is to provide a method for manufacturing a semiconductor device using the VD method.

(問題点を解決するための手段] 本出願の請求項1の発明は、半導体基板に溝を形成し、
該溝を反応種を液相状態にして埋め込む工程を備える液
相CVD法を用いた半導体装置の製造方法であって、該
漠の開口の周囲には前記液相状態の反応種に対してぬれ
性の低いダミー層を設けて前記埋め込みを行うことを特
徴とするものである。
(Means for solving the problem) The invention of claim 1 of the present application forms a groove in a semiconductor substrate,
A method for manufacturing a semiconductor device using a liquid phase CVD method comprising a step of filling the trench with a reactive species in a liquid phase, the method comprising: filling the groove with a reactive species in a liquid phase; The method is characterized in that the embedding is performed by providing a dummy layer with low properties.

本出願の請求項2の発明は、半導体基板に溝を形成し、
該溝を反応種を液相状態にして埋め込む工程を備える液
相CVD法を用いた半導体装置の製造方法であって、前
記埋め込みに引き続き、連続的に、反応種のオーハーグ
ロウス部をエッチハックすることを特徴とするものであ
る。
The invention of claim 2 of the present application forms a groove in a semiconductor substrate,
A method for manufacturing a semiconductor device using a liquid phase CVD method comprising a step of burying the groove with reactive species in a liquid phase state, the method comprising: etch-hacking the overgrowth portion of the reactive species continuously following the embedding. It is characterized by:

本出願の請求項1の発明において、ダミー層とは、液相
状態の反応種により埋め込みを行う際には形成しておき
、最終的には除去するものを言う。
In the invention of claim 1 of the present application, the dummy layer refers to a layer that is formed when embedding is performed using reactive species in a liquid phase, and is ultimately removed.

この発明において、ダミー層の上部表面を超過しないよ
うに、即ちダミー層の中間程度の所まで反応種を埋め込
み、埋め込み後にダミー層を除去して、液相CVDによ
り形成した層を基板面より突出させるようにするのは、
好ましい態様である。
In this invention, the reactive species is embedded so as not to exceed the upper surface of the dummy layer, that is, to about the middle of the dummy layer, and after embedding, the dummy layer is removed so that the layer formed by liquid phase CVD protrudes from the substrate surface. The way to do this is to
This is a preferred embodiment.

この発明において、ダミー層は液相状態の反応種に対し
てぬれ性の低いものであるが、ここで「ぬれ性が低い」
とは、該ダミー層と液相状態の反応種との付着性が小さ
いことをいう。ぬれ性について第5図(a)(b)を参
照して説明すると、次のとおりである。第5図(a)に
おいて、固体Sの表面に液体り、〜L3が付着する場合
、ぬれ性が高い(ぬれ性が良い)と、液体はLlの如く
固体Sの表面を広くぬらし、その時の接触角θ。
In this invention, the dummy layer has low wettability with respect to reactive species in a liquid phase;
This means that the adhesion between the dummy layer and the reactive species in the liquid phase is small. The wettability will be explained with reference to FIGS. 5(a) and 5(b) as follows. In Fig. 5(a), when a liquid is deposited on the surface of the solid S and ~L3 is attached, if the wettability is high (good wettability), the liquid wets the surface of the solid S widely like Ll, and at that time Contact angle θ.

は小さい。ぬれ性が低く(ぬれ性が悪く)なると、液体
はL2の如く付着面積が小さくなり、接触角θ2は大き
くなる。更にぬれ性が低くなると、液体はL3のように
なって、接触角θ3は更に大きくなる。溝の埋め込みに
ついて言えば、ぬれ性が高いと、LI ′のようにメニ
スカスが出来るが、ぬれ性が低いし2′であるとほぼ水
平に良好に埋め込め、L3′の如くぬれ性がかなり低く
なると、多少凸状になるが、良好に埋め込める。ぬれ性
は、良好で平坦な埋め込みが達成できる程度に低ければ
よく、好ましいぬれ性はダミー層の材料と液相CVD材
料の種類により変わるので一概には言えないが、一般に
は上記接触角で言って、70°〈θ<110’の範囲が
好ましく、θが略90°前後であるのが更に好ましい。
is small. When the wettability is low (wetting property is bad), the adhesion area of the liquid becomes small as shown in L2, and the contact angle θ2 becomes large. When the wettability further decreases, the liquid becomes like L3, and the contact angle θ3 becomes even larger. Regarding burying the groove, if the wettability is high, a meniscus like LI' will form, but if the wettability is low and it is 2', it can be filled almost horizontally, but if the wettability is quite low like L3', a meniscus will form. Although it becomes somewhat convex, it can be embedded well. The wettability should be as low as possible to achieve good and flat embedding, and the preferable wettability varies depending on the material of the dummy layer and the type of liquid-phase CVD material, so it cannot be stated unconditionally, but in general, it is Therefore, the range of 70°<θ<110' is preferable, and it is more preferable that θ is approximately 90°.

ダミー層は、例えば液相CVDにより5i02を形成す
る場合には、ポリSi(ポリシリコン)から好ましく形
成することができる。
The dummy layer can be preferably formed from poly-Si (polysilicon) when forming 5i02 by liquid phase CVD, for example.

本出願の請求項2の発明において、エッチバンクの際の
ストッパー層を設けることは好ましく、液相CVDによ
りSiO□を形成する場合には、かかるストッパー層と
しては、ポリシリコンや、アモルファスシリコンから成
る層を好ましく採用できる。
In the invention of claim 2 of the present application, it is preferable to provide a stopper layer during the etch bank, and when forming SiO□ by liquid phase CVD, such a stopper layer is made of polysilicon or amorphous silicon. layers can be preferably employed.

また上記エッチバンクを、このストッパー層の中間で止
めて、該ストッパー層除去後はSiO2層等の液相CV
Dにより形成する層を基板面よりも突出させるのは好ま
しい実施の態様である。
In addition, the etch bank is stopped in the middle of this stopper layer, and after the stopper layer is removed, the liquid phase CV of the SiO2 layer, etc.
A preferred embodiment is to make the layer formed by D protrude from the substrate surface.

〔作用〕[Effect]

本出願の請求項1の発明によれば、開口上部にダミー層
を有する溝に液相状態の反応種を埋め込んで反応させ、
埋め込みを達成するので、オーハーグロウス部を除去し
た後、該ダミー層を除去すれば、該ダミー層の分溝の上
方に埋め込みがなされることになるので、基板のコーナ
一部が露出する問題を避けられる。かつ、ダミー層は液
相状態の反応種に対してぬれ性が低いものであるので、
平坦で良好な埋め込みが達成できる。
According to the invention of claim 1 of the present application, a reactive species in a liquid phase is buried in a groove having a dummy layer above the opening and reacted;
Since embedding is achieved, if the dummy layer is removed after removing the overgrowth portion, embedding will be done above the dividing groove of the dummy layer, which will solve the problem of exposing a part of the corner of the substrate. can be avoided. In addition, since the dummy layer has low wettability with respect to the reactive species in the liquid phase,
Flat and good embedding can be achieved.

本出願の請求項2の発明によれば、エッチハックにより
オーハーグロウス部の除去を達成するとともに、同時に
これにより昇温かなされ、その後大気中に取り出しても
露結が生ずることが防止できる。
According to the invention of claim 2 of the present application, the O-Her growth portion is removed by etch hacking, and at the same time, the temperature is raised thereby, and dew condensation can be prevented from occurring even after the film is taken out into the atmosphere.

〔実施例〕〔Example〕

以下本出願の各発明の実施例について、図面を参照して
説明する。但し当然のことではあるが、各発明は以下述
べる実施例により限定されるものではない。
Embodiments of each invention of the present application will be described below with reference to the drawings. However, it goes without saying that each invention is not limited to the examples described below.

実施例−1 この実施例は、本出願の請求項1の発明を、半導体装置
の製造、特に、64メガビットクラスSRAMの如き、
極微細化・集積化された半導体集積回路装置の製造に適
用し、この発明によりトレンチアイソレーション構造を
形成するようにしたものである。
Example 1 This example applies the invention of claim 1 of the present application to the manufacturing of semiconductor devices, particularly to 64 megabit class SRAMs.
The present invention is applied to the manufacture of ultra-fine and integrated semiconductor integrated circuit devices, and a trench isolation structure is formed according to the present invention.

本実施例においては、半導体基板lの上にダミー層を形
成する材料により膜を形成し、これにフォトリソグラフ
ィー技術により溝2を形成することによって、第1図(
a)に示す如く、溝2(トレンチ)の開口21の周囲に
、液相状態の反応種に対してぬれ性の低いダミー層4を
設ける。次いで咳溝2に反応種を液相状態で埋め込み、
即ち液相CVDを行って、第1図(b)のようにする。
In this example, a film is formed using a material for forming a dummy layer on a semiconductor substrate l, and grooves 2 are formed in the film by photolithography, as shown in FIG.
As shown in a), a dummy layer 4 having low wettability with respect to reactive species in a liquid phase is provided around the opening 21 of the groove 2 (trench). Next, a reactive species is embedded in the cough groove 2 in a liquid phase,
That is, liquid phase CVD is performed to produce the result as shown in FIG. 1(b).

液相状態の反応種から形成された埋め込み部を、符号3
で示す。このとき本実施例では、反応種は図の如くダミ
ー層4の中間程度の深さにまで埋め込んで、埋め込み部
3とする。その後、ダミー層4をエツチング除去して、
第1図(C)の埋め込み構造を得る。本例では図の如く
埋め込みが、基板1の上面よりやや突出して形成され、
基板1のコーナ一部が出ることは防止される。
The embedded part formed from the reactive species in the liquid phase is designated by the symbol 3.
Indicated by At this time, in this embodiment, the reactive species are buried to a depth of about the middle of the dummy layer 4, as shown in the figure, to form the buried portion 3. After that, the dummy layer 4 is removed by etching.
The embedded structure shown in FIG. 1(C) is obtained. In this example, as shown in the figure, the embedding is formed to slightly protrude from the top surface of the substrate 1,
Part of the corner of the substrate 1 is prevented from coming out.

更に詳しくは本実施例では、半導体基板1としてシリコ
ン基板1を用い、液相CVDによりSiO□を形成して
これを埋め込むように構成した。
More specifically, in this embodiment, a silicon substrate 1 is used as the semiconductor substrate 1, and SiO□ is formed by liquid phase CVD and is embedded.

本実施例においては、基板1の上にSiO□に対してぬ
れ性の低いポリSiなどの材料によりダミー層を設け(
例えば膜厚1100人)、0.2μm幅の溝2(トレン
チ)を、リソグラフィーとドライエツチングを用いて形
成する(溝2の深さは例えば1μmとする)。
In this example, a dummy layer is provided on the substrate 1 using a material such as poly-Si that has low wettability to SiO□.
For example, a groove 2 (trench) with a film thickness of 1,100 mm) and a width of 0.2 μm is formed using lithography and dry etching (the depth of the groove 2 is, for example, 1 μm).

これにより第1図(a)の構造を得る。As a result, the structure shown in FIG. 1(a) is obtained.

次に液相CVD法を用いて、この溝2を埋め込む。この
時、反応が丁度ダミー層4であるポリS1層の間に来る
ように、予め時間を設定しておく。
Next, this groove 2 is filled using a liquid phase CVD method. At this time, a time is set in advance so that the reaction occurs exactly between the poly S1 layers, which are the dummy layers 4.

これにより第1図(b)の構造を得る。As a result, the structure shown in FIG. 1(b) is obtained.

5rOz形成のための液相CVD法としては、具体的に
は、例えばテトラメチルシランを用いて、これを液相状
態で溝2に埋め込み、反応させて、Sin、化する手法
を用いることができる。
Specifically, as a liquid phase CVD method for forming 5rOz, a method can be used in which, for example, tetramethylsilane is used, it is buried in the groove 2 in a liquid phase state, and reacted to form Sin. .

次に、ダミー層4であるポリSi層を、KOH溶液など
で除去する。これにより第1図(C)の構造を得ること
ができる。即ちこのようにすると、必ず埋め込み部3で
あるSiO□層は突出するため、前記したような基板1
のコーナーの露出が避けられ、ここムこゲート酸化膜を
形成しても、耐圧の劣化の問題は起こらない。
Next, the poly-Si layer which is the dummy layer 4 is removed using a KOH solution or the like. As a result, the structure shown in FIG. 1(C) can be obtained. That is, if this is done, the SiO□ layer, which is the buried portion 3, will necessarily protrude, so that the substrate 1 as described above
Exposure of the corner of the gate is avoided, and even if a gate oxide film is formed here, there will be no problem of deterioration of breakdown voltage.

本実施例によれば、埋め込みSiO□が突出するので、
基板1のコーナーが出ることがなく、その後、基板1の
シリコン表面を酸化した際に、酸化膜の耐圧が劣化する
ことはない。
According to this embodiment, since the embedded SiO□ protrudes,
The corners of the substrate 1 do not appear, and when the silicon surface of the substrate 1 is subsequently oxidized, the breakdown voltage of the oxide film does not deteriorate.

また、ぬれ性の低いダミー層4にすることにより、第4
図(A)に示すように、埋め込み5in2の形状を良く
することができる。ぬれ性が高いと第4図(B)のよう
にメニスカスができるのに対し、本例では第4図(A)
のように良好な形状で埋め込みを達成できる。
In addition, by using the dummy layer 4 with low wettability, the fourth
As shown in Figure (A), the shape of the embedded 5in2 can be improved. If the wettability is high, a meniscus is formed as shown in Figure 4 (B), whereas in this example, a meniscus is formed as shown in Figure 4 (A).
It is possible to achieve embedding with a good shape such as.

実施例−2 この実施例は、本出願の請求項2の発明を具体化したも
のであり、実施例−1と同様な微細化した半導体装置の
製造の際のトレンチアイソレーション構造形成にこの発
明を具体化したものである。
Example 2 This example embodies the invention of claim 2 of the present application, and the present invention is applied to the formation of a trench isolation structure during the manufacture of a miniaturized semiconductor device similar to Example 1. It is the embodiment of

この実施例も、シリコン基板1に形成した溝2にSiO
□を液相CVD法で埋め込むように構成したものである
In this embodiment as well, SiO2 is placed in the groove 2 formed in the silicon substrate 1.
□ is configured to be embedded by liquid phase CVD method.

本実施例では、基板1の上に液相CVDで形成されたS
iO□のエツチングの際のストンパとなるエツチングス
ト、ブ層5を設け、これにフォトリソグラフィ技術によ
り溝2(トレンチ)を形成して第2図(a)のようにし
、該溝2に液相状態の反応種をマージンをみこんでオー
バーグロウスさせて埋め込んで第2図(b)の構造とす
る。次いで上記に連続して、オーハーグロウス部32を
エツチングにより除去し、第2図(c)の構造とする。
In this embodiment, S is formed on the substrate 1 by liquid phase CVD.
An etching stopper layer 5 is provided as a stopper during etching of iO□, and a groove 2 (trench) is formed in this layer by photolithography as shown in FIG. 2(a). The reactive species of the state are embedded in an overgrowth manner that includes the margin, resulting in the structure shown in FIG. 2(b). Continuing with the above steps, the overgrowth portion 32 is then removed by etching to form the structure shown in FIG. 2(c).

エツチングストップ層5を除去して、第2図(d)の構
造を得る。
The etching stop layer 5 is removed to obtain the structure shown in FIG. 2(d).

更に詳しくは本実施例では、シリコン基板1上にポリシ
リコン等のエツチングストップ層5を形成したものに、
リソグラフとドライエツチングを用いて、所望の溝2(
トレンチ)を形成する。これにより第2図(a)の構造
を得る。
More specifically, in this embodiment, an etching stop layer 5 such as polysilicon is formed on a silicon substrate 1.
Using lithography and dry etching, the desired groove 2 (
trench). As a result, the structure shown in FIG. 2(a) is obtained.

次に、政情2(トレンチ)に液相CVDで、例えばSi
n、を埋め込む。この具体的手法は、例えば実施例〜1
で説明したものを用いることができる。
Next, process 2 (trench) by liquid phase CVD, for example, Si.
Embed n. This specific method can be used, for example, in Examples to 1.
The one explained in can be used.

次に本実施例では、ゲートバルブを介して連続的に設け
られたエッチバンク室にて、上記構造をエッチバンクす
る。例えば、次の条件でエッチバンクする。
Next, in this embodiment, the above structure is etched in an etch bank chamber that is continuously provided through a gate valve. For example, perform etch banking under the following conditions.

使用ガス系: CHF5= 50SCCM圧    カ
ニ2Pa HF電 カニ 0.23W / allこの条件であれ
ば、エッチストップ層5が例えばポリシリコンから成る
ものであれば、充分な選択比をとってエッチハックでき
る。またエッチバンクの終点は、SiF“の発光をモニ
ターすることにより、判定できる。かつ、半導体基板1
の温度は、プラズマによる加熱で言うまでもなく充分上
がっており、露結を防止できる。
Gas system used: CHF5=50SCCM pressure 2Pa HF electric 0.23W/all Under these conditions, if the etch stop layer 5 is made of polysilicon, for example, etch hacking can be performed with a sufficient selectivity. Furthermore, the end point of the etch bank can be determined by monitoring the light emission of SiF.
Needless to say, the temperature has risen sufficiently due to heating by the plasma, and dew condensation can be prevented.

次に、エツチングストップ層5であるポリシリコン等の
層をKOH水溶液などで除去する。これにより第2図(
d)の構造が得られる。本実施例によれば、形成された
SiO□は突出する形になるため、前述した第1の問題
点による耐圧劣化の問題も起こらない。
Next, the etching stop layer 5 made of polysilicon or the like is removed using a KOH aqueous solution or the like. This results in Figure 2 (
The structure d) is obtained. According to this embodiment, the formed SiO□ has a protruding shape, so that the problem of breakdown voltage deterioration caused by the first problem mentioned above does not occur.

本実施例によれば、液相CVDによる堆積に引き続いて
、オーバーグロウス部32である余分なSiO□を除去
するので、充分マージンをとって液相CVDをオーハー
グロウスさせても何ら問題はなく、よって余裕をもった
液相CVDができる。がっ、該オーハーグロウス部32
を除去する際に、そのためのエッチバンクが露結防止の
加熱も兼ねられる。
According to this embodiment, since the excess SiO□ which is the overgrowth portion 32 is removed following the deposition by liquid phase CVD, there is no problem even if the overgrowth is performed by liquid phase CVD with a sufficient margin. Therefore, liquid phase CVD can be performed with sufficient margin. Gah, that Oha growth part 32
When removing the etchant, the etch bank also serves as a heating device to prevent dew condensation.

更に本実施例では特に、エッチバンクでSiO2を除去
し、かつエツチングストップ層5を設けているので、同
しく、エッチバンクのマージンが広いし、またSiO□
層を突出させることができるため、基板1のコーナーの
突出が避けられ、これによる問題をも防止できる。
Furthermore, in this example, since SiO2 is removed in the etch bank and the etching stop layer 5 is provided, the margin of the etch bank is wide, and the SiO□
Since the layers can be made to protrude, protrusion of the corners of the substrate 1 can be avoided, and problems caused by this can also be prevented.

更にまた、連続のマルチチェンバーにすれば、スループ
ットの向上も可能である。
Furthermore, throughput can be improved by using continuous multi-chambers.

〔発明の効果〕〔Effect of the invention〕

上述の如く、本出願の請求項1の発明によれば、基板の
コーナ一部が露出することを防ぎ、コーナ一部露出に伴
う問題点を解決した、液相CVD法を用いた半導体装置
の製造方法を提供することができ、請求項2の発明によ
れば、液相CVDを行った後大気中に取り出す際も、露
結の問題を解決した、液相CVD法を用いた半導体装置
の製造方法を提供することができ、いずれも液相CVD
技術の実用上の問題点を解決するものである。
As described above, according to the invention of claim 1 of the present application, there is provided a semiconductor device using a liquid phase CVD method, which prevents part of the corner of the substrate from being exposed and solves the problems associated with part of the corner being exposed. According to the invention of claim 2, there is provided a manufacturing method for a semiconductor device using a liquid phase CVD method, which solves the problem of condensation even when taken out into the atmosphere after performing liquid phase CVD. We can provide manufacturing methods, both of which are liquid phase CVD.
It solves the practical problems of the technology.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図(a)〜(C)及び第2図(a) 〜(d)は、
各々実施例−1及び実施例−2の工程を被堆積材料の断
面図で順に示したものである。第3図(a)(b)は問
題点を示す図である。第4図(A)(B)は実施例−1
の作用を説明する比較対照図である。第5図は、ぬれ性
の説明図である。 ■・・・半導体基板、2・・・溝(トレンチ)、3・・
・埋め込み部、4・・・ダミー層。 問題声、Σ示W図 第3図 洟゛艶發り−2の工脛 第2図 (A) 大Z叶i1タリー1σ)1 第4 (B) π用n S E1月Ea 図
Figures 1 (a) to (C) and Figures 2 (a) to (d) are
The steps of Example-1 and Example-2 are sequentially shown in cross-sectional views of the material to be deposited. FIGS. 3(a) and 3(b) are diagrams showing problems. Figure 4 (A) and (B) are Example-1
FIG. FIG. 5 is an explanatory diagram of wettability. ■...Semiconductor substrate, 2...Groove (trench), 3...
- Embedded part, 4... dummy layer. Problem voice, Σ diagram W diagram 3 洟゛Glossy-2 artificial shin Figure 2 (A) Large Z leaf i1 tally 1σ) 1 4th (B) π for n S E1 month Ea diagram

Claims (1)

【特許請求の範囲】 1、半導体基板に溝を形成し、該溝を反応種を液相状態
にして埋め込む工程を備える液相CVD法を用いた半導
体装置の製造方法であって、該溝の開口の周囲には前記
液相状態の反応種に対してぬれ性の低いダミー層を設け
て前記埋め込みを行うことを特徴とする液相CVD法を
用いた半導体装置の製造方法。 2、半導体基板に溝を形成し、該溝を反応種を液相状態
にして埋め込む工程を備える液相CVD法を用いた半導
体装置の製造方法であって、前記埋め込みに引き続き、
連続的に、反応種のオーバーグロウス部をエッチバック
することを特徴とする液相CVD法を用いた半導体装置
の製造方法。
[Scope of Claims] 1. A method for manufacturing a semiconductor device using a liquid phase CVD method comprising the steps of forming a groove in a semiconductor substrate and filling the groove with a reactive species in a liquid phase, the method comprising: A method of manufacturing a semiconductor device using a liquid phase CVD method, characterized in that a dummy layer having low wettability with respect to the reactive species in a liquid phase is provided around the opening and the filling is performed. 2. A method for manufacturing a semiconductor device using a liquid phase CVD method comprising the steps of forming a groove in a semiconductor substrate and burying a reactive species in a liquid phase in the groove, following the embedding,
A method for manufacturing a semiconductor device using a liquid phase CVD method, characterized in that an overgrowth portion of a reactive species is continuously etched back.
JP22367890A 1990-08-24 1990-08-24 Manufacture of semiconductor device using liquid phase cvd method Pending JPH04106954A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22367890A JPH04106954A (en) 1990-08-24 1990-08-24 Manufacture of semiconductor device using liquid phase cvd method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22367890A JPH04106954A (en) 1990-08-24 1990-08-24 Manufacture of semiconductor device using liquid phase cvd method

Publications (1)

Publication Number Publication Date
JPH04106954A true JPH04106954A (en) 1992-04-08

Family

ID=16801936

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22367890A Pending JPH04106954A (en) 1990-08-24 1990-08-24 Manufacture of semiconductor device using liquid phase cvd method

Country Status (1)

Country Link
JP (1) JPH04106954A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0660390A2 (en) * 1993-12-23 1995-06-28 International Business Machines Corporation Isolation structure using liquid phase oxide deposition
US5445989A (en) * 1994-08-23 1995-08-29 United Microelectronics Corp. Method of forming device isolation regions
US5453395A (en) * 1994-03-21 1995-09-26 United Microelectronics Corp. Isolation technology using liquid phase deposition
US5561076A (en) * 1992-04-02 1996-10-01 Nec Corporation Method of fabricating an isolation region for a semiconductor device using liquid phase deposition
US6514801B1 (en) 1999-03-30 2003-02-04 Seiko Epson Corporation Method for manufacturing thin-film transistor
US6593591B2 (en) 1996-05-15 2003-07-15 Seiko Epson Corporation Thin film device provided with coating film, liquid crystal panel and electronic device, and method the thin film device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5561076A (en) * 1992-04-02 1996-10-01 Nec Corporation Method of fabricating an isolation region for a semiconductor device using liquid phase deposition
EP0660390A2 (en) * 1993-12-23 1995-06-28 International Business Machines Corporation Isolation structure using liquid phase oxide deposition
JPH07201979A (en) * 1993-12-23 1995-08-04 Internatl Business Mach Corp <Ibm> Formation of semiconductor device and integrated circuit device
EP0660390A3 (en) * 1993-12-23 1997-07-09 Ibm Isolation structure using liquid phase oxide deposition.
US5453395A (en) * 1994-03-21 1995-09-26 United Microelectronics Corp. Isolation technology using liquid phase deposition
US5445989A (en) * 1994-08-23 1995-08-29 United Microelectronics Corp. Method of forming device isolation regions
US6593591B2 (en) 1996-05-15 2003-07-15 Seiko Epson Corporation Thin film device provided with coating film, liquid crystal panel and electronic device, and method the thin film device
US6514801B1 (en) 1999-03-30 2003-02-04 Seiko Epson Corporation Method for manufacturing thin-film transistor

Similar Documents

Publication Publication Date Title
JPS58210634A (en) Preparation of semiconductor device
JPH07193121A (en) Production of semiconductor device
US5856230A (en) Method for making field oxide of semiconductor device
JPH10268343A (en) Liquid crystal display device and its manufacture
US5981353A (en) Method of forming a shallow trench isolation region
JPH04106954A (en) Manufacture of semiconductor device using liquid phase cvd method
US6140206A (en) Method to form shallow trench isolation structures
US20110275192A1 (en) Fusion bonding process and structure for fabricating silicon-on-insulation (soi) semiconductor devices
KR20030030896A (en) Semiconductor device using shallow trench isolation and method of fabricating the same
JP2000031261A (en) Trench isolation forming method of semiconductor device
US6194319B1 (en) Semiconductor processing method of reducing an etch rate of one portion of a doped material relative to another portion, and methods of forming openings
JPH05102297A (en) Manufacture of semiconductor device
US20010046750A1 (en) Method for manufacturing semiconductor device having a STI structure
JPH1126569A (en) Manufacture of semiconductor device
JPS61168241A (en) Forming method of element separating region
JPH0621050A (en) Manufacture of semiconductor device
KR100259822B1 (en) Method for manufacturing semiconductor device
KR100338091B1 (en) Method for manufacturing semiconductor device
JPH0467648A (en) Manufacture of semiconductor device
KR100253344B1 (en) Manufacturing method for contact hole of semiconductor memory
KR100272182B1 (en) Gate polysilicon etching method for forming dual gate electrode of semiconductor device
KR920007356B1 (en) Method of fabricating isolation using a trench
JPH0249017B2 (en)
JPH07106411A (en) Fabrication of semiconductor device
KR0167260B1 (en) Manufacture of semiconductor device